DE3632217A1 - Halbleiterbauelement und verfahren zum herstellen des bauelements - Google Patents
Halbleiterbauelement und verfahren zum herstellen des bauelementsInfo
- Publication number
- DE3632217A1 DE3632217A1 DE19863632217 DE3632217A DE3632217A1 DE 3632217 A1 DE3632217 A1 DE 3632217A1 DE 19863632217 DE19863632217 DE 19863632217 DE 3632217 A DE3632217 A DE 3632217A DE 3632217 A1 DE3632217 A1 DE 3632217A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- zone
- metal
- metal silicide
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 47
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000003870 refractory metal Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 41
- 238000005475 siliconizing Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung bezieht sich auf ein Halbleiterbauelement mit
einem eine Hauptfläche aufweisenden Körper, einer sich von
der Hauptfläche aus in den Körper erstreckenden Zone und
mit der Zone zwecks elektrischer Kontaktierung zugeordneten
niederohmigen Kontaktmitteln. Sie bezieht sich insbesondere
auf ein Halbleiterbauelement gemäß dem Oberbegriff des Anspruchs 4
und auf ein Verfahren zum Herstellen eines Halbleiterbauelements
nach dem Oberbegriff des Anspruchs 6.
Eine höhere Packungsdichte in einer integrierten Schaltung
wird im allgemeinen erhalten durch Verminderung der Größe
der Einzelkomponenten und damit durch Verminderung der Übergangstiefen
und anderer Dimensionen der Komponentenelemente.
Durch diese maßstäbliche Verminderung der Dimensionen
werden der Widerstand und/oder der Flächenwiderstand der
einzelnen Elemente vergrößert. Hieraus ergibt sich eine
Schwierigkeit mit relativ engen flachdotierten Zonen, namentlich
mit den Source- und Drainzonen von MOS-Feldeffekttransistoren
(MOSFETs), da es schwierig ist, diese Zonen zu
kontaktieren, und da der hohe Serienwiderstand von Source
und Drain die Leistungsfähigkeit des Bauelements vermindert.
Eine Lösung dieses Problems besteht darin, die Oberflächen
der Source- und Drainzonen zu silizieren, um den elektrischen
Widerstand der Zonen zu vermindern (vgl. US-PS 43 84 301).
Im Bekannten wird ein MOSFET beschrieben, dessen Kontaktoberflächen
von Source und Drain ein Metallsilizid enthalten.
Diese Struktur ist jedoch ebenfalls nicht ohne Probleme.
Während des Verfahrens zum Herstellen des Metallsilizids
wird eine Siliziumschicht verbraucht. Die Dicke dieser verbrauchten
Siliziumschicht ist etwa gleich der Dicke der zum
Silizieren verwendeten Schicht aus schwer schmelzbarem Metall.
Für eine P⁺- oder N⁺-leitende Zone einer vorgegebenen
Schichtdicke ist es daher nur möglich, eine Schicht aus
Metallsilizid leicht größerer Dicke herzustellen. Wenn eine
sehr flache P⁺- oder N⁺-Zone mit einer Übergangstiefe von
beispielsweise 0,25 mm, das würde einem MOSFET mit einer
Kanallänge von etwa 0,1 mm entsprechen, siliziert werden
soll, könnte z. B. eine Metallsiliziumschicht mit einer maximalen
Dicke von etwa 0,3 mm gebildet werden und die verbleibende
P⁺- oder N⁺-Zone würde nicht tiefer als etwa 0,1 mm
sein. Für den Fall von MOSFETs mit Kanallängen von weniger
als 1,0 mm wären die Übergangstiefen entsprechend flacher.
Nach dem Silizieren kann daher der Flächenwiderstand der
P⁺- oder N⁺-Zonen nach wie vor zu groß für die Anwendung
mit Hochgeschwindigkeitskreisen sein.
Wenn dagegen eine Schicht aus schwer schmelzbaren Metall
nur auf die Oberfläche der P⁺- oder N⁺-Zone aufgebracht
wird, ohne zu silizieren, würde der Flächenwiderstand zwar
stark vermindert, eine solche Struktur würde aber beträchtliche
Spannungen zwischen dem schwer schmelzbaren Metall
und dem Silizium zeigen und daher für die Anwendung in integrierten
Schaltungen mit sehr hohem Integrationsgrad (VLSI)
nicht geeignet sein.
Der Erfindung liegt die Aufgabe zugrunde, einen gegenüber
dem Stand der Technik verbesserten niederohmigen Kontakt
für ein Halbleiterbauelement, insbesondere einen Kontakt
für eine MOS-Vorrichtung, zu schaffen. Für das eingangs
genannte Halbleiterbauelement mit einer sich in einen Halbleiterkörper
erstreckenden Zone und mit der Zone zugeordneten
niederohmigen Kontaktmitteln besteht die erfindungsgemäße
Lösung darin, daß die niederohmigen Kontaktmittel
eine erste Schicht aus schwer schmelzbarem Metall und eine
zweite Schicht aus Metallsilizid zwischen und in elektrischem
Kontakt mit der ersten Schicht aus schwer schmelzbarem
Metall und der Zone enthalten. Weiterbildungen und
Verbesserungen sowie ein Herstellungsverfahren werden in
den Ansprüchen 2 bis 8 angegeben.
Um das der Erfindung zugrundeliegende Problem zu überwinden,
wird eine partiell silizierte Schicht vorgesehen, die
aus einer relativ dicken Schicht aus einem schwer schmelzbaren
Metall auf einer dünnen Schicht aus Metallsilizid
besteht.
Erfindungsgemäß wird ein Halbleiterbauelement mit einem
eine Hauptfläche aufweisenden Körper vorgesehen. Von der
Hauptfläche aus erstrecken sich Source- und Drainzonen in
den Körper hinein. Die Source- und Drainzonen werden auf
Abstand gesetzt, um zwischen ihnen eine Kanalzone zu definieren.
Über der Kanalzone wird ein Gate angeordnet.
Ein erster niederohmiger Kontakt wird an der Sourcezone
vorgesehen, um diese Zone elektrisch zu kontaktieren. Ähnlich
wird der Drainzone, um diese Zone elektrisch zu kontaktieren,
ein zweiter niederohmiger Kontakt zugeordnet.
Erfindungsgemäß enthält der erste und der zweite niederohmige
Kontakt jeweils eine erste Schicht aus schwer
schmelzbarem Metall und eine zweite Schicht aus Metallsilizid
zwischen und in elektrischem Kontakt mit der aus schwer
schmelzbarem Metall bestehenden ersten Schicht einerseits
und der Sourcezone bzw. der Drainzone andererseits.
Anhand der schematischen Darstellung eines Ausführungsbeispiels
werden Einzelheiten der Erfindung erläutert. Es zeigen:
Fig. 1 einen Querschnitt durch einen Teil einer Halbleitervorrichtung;
Fig. 2 einen Querschnitt durch die Vorrichtung nach Fig. 1
in teilweise fertiggestelltem Zustand; und
Fig. 3 eine vergrößerte Ansicht der durch einen gestrichelten
Kreis gekennzeichneten Einzelheit von
Fig. 1.
In Fig. 1 bis 3 wird ein MOS-Feldeffekttransistor (MOSFET)
10 mit einem Halbleiterkörper 12 aus einem Material des
ersten Leistungstyps, z. B. mit P-Leitung, dargestellt. Über
dem Körper 12 wird ein Gate 14 gebildet; ebenfalls auf bekannte
Weise werden im Körper eine Sourcezone 16 und eine
Drainzone 18 hergestellt. Die Source- und Drainzonen 16,
18 erstrecken sich in üblicher Weise von der Hauptfläche
20 des Körpers 12 aus nach unten und begrenzen dadurch zwischen
sich eine Kanalzone 22. Zwischen das Gate 14 und die
Hauptfläche 20 wird eine Siliziumoxidschicht (Gateoxid)
eingefügt, um das Gate 14 gegenüber der Kanalzone 22 zu
isolieren. Längs des Umfangs des MOSFET 10 wird eine
Schicht 32 aus Isolieroxid angeordnet, um eine Isolierung
gegenüber benachbart gebildeten Bauelementen zu schaffen.
Die Materialien und Verfahren zum Herstellen des beschriebenen
MOSFET 10 sind bekannt und werden daher nicht im einzelnen
beschrieben.
Auf der Hauptfläche 20 direkt über den Source- und Drainzonen
16, 18 wird nach Fig. 2 eine Schicht 40 aus einem
schwer schmelzbaren Metall, z. B. aus Wolfram, Molybdän oder
dergleichen, gebildet. Die schwer schmelzbaren Metallschicht
40 kann nach irgendeinem bekannten Verfahren, z. B. durch
chemisches Aufdampfen mit niedriger Energie (LPCVD = Low
Power Chemical Vapor Deposition) oder durch Vakkumsprühen,
gebildet werden. Das Bauelement 10 wird dann in einer inerten
Atmosphäre bis zur normalen Silizier-Temperatur, etwa
650°C für Wolfram, für kurze Zeit erhitzt. Diese Dauer der
Erhitzung soll so bemessen sein, daß etwa ein Achtel der
Dicke der schwer schmelzbaren Metallschicht 40 silizieren
kann. Im Falle einer 200 nm dicken Wolframschicht soll die
Dauer etwa 10 Minuten betragen. Je kürzer die Dauer der
Behandlung auf Siliziumtemperatur gewählt wird, um so dünner
wird die resultierende Schicht aus Metallsilizid und
um so dicker wird die restliche Schicht aus schwer schmelzbarem
Metall.
Es ist wichtig, daß die auf diese Weise gebildete Schicht
aus Metallsilizid bezüglich der Tiefe der Zonen 14 und 18
relativ dünn wird, so daß nach dem Silizieren die PN-Übergänge
dieser Zonen nicht durch das Metallsilizid zerstört
werden. Es ist auch wichtig, daß der nach dem Silizieren
verbleibende Rest der schwer schmelzbaren Metallschicht
wesentlich dicker ist als die Schicht aus Metallsilizid,
um eine adäquate Leitfähigkeit sicherzustellen. Hierdurch
wird das oben im Zusammenhang mit sehr dünnen Zonen 16 und
18 beschriebene Problem beseitigt. Da die aus schwer
schmelzbarem Metall bestehende Schicht 40 sehr empfindlich
ist und bei der Siliziertemperatur schnell oxidiert, soll
bei der Wärmebehandlung Sorge getragen werden, die Schicht
40 vor Oxidation zu schützen. Eine Schutzschicht aus einem
Isoliermaterial kann vorübergehend, vor der Wärmebehandlung
und während derselben, auf die freigelegten Oberflächen
der Schicht 40 aufgebracht werden; alternativ kann die Wärmebehandlung
auch, in an sich bekannter Weise, in einer
sauerstofffreien Umgebung ausgeführt werden.
Ein Teil des Bauelements 10 im Zustand nach der Wärmebehandlung
wird in Fig. 3 vergrößert dargestellt. Die Schicht
50, die zwischen den beiden gestrichelten Linien 52 und
54 eingeschlossen wird, besteht aus Metallsilizid, während
die Schicht 56 oberhalb der gestrichelten Linie 52 den Rest
des schwer schmelzbaren Metalls der ursprünglichen Schicht
40 darstellt. Es wird darauf hingewiesen, daß ein Teil des
Siliziums der Zone 16 zwischen der die Lage der ursprünglichen
Hauptfläche 20 repräsentierenden Phantomlinie 60
und der gestrichelte Linie 54 in Metallsilizid umgewandelt
worden ist. Ähnlich wurde ein Teil der Metallschicht 40
zwischen der Phantomlinie 60 und der gestrichelten Linie
52 ebenfalls in Metallsilizid umgewandelt.
Ein Alternativverfahren zum Herstellen der gewünschten
Struktur besteht darin, eine sehr dünne Schicht 40 aus
schwer schmelzbarem Metall auf die Hauptfläche 20 in der
oben angegebenen Weise aufzubringen. Dann wird das Bauelement
10 wärmebehandelt, bis die gesamte Dicke der Metallschicht
40 mit dem Silizium des Körpers 12 verbunden ist
und sich die Metallsiliziumschicht 50 gebildet hat. Anschließend
wird eine relativ dicke, schwer schmelzbare Metallschicht
56 auf die Metallsiliziumschicht 50 aufgebracht.
Ein wichtiger Vorteil der Erfindung besteht darin, daß die
Leitfähigkeit einer relativ flachen P⁺- oder N⁺-Zone sehr
hoch eingestellt werden kann. Typisch liegt der spezifische
Widerstand einer 400 nm dicken Schicht aus Wolframsilizid
oberhalb von 2 Ohm pro Quadrat, während der spezifische
Widerstand einer erfindungsgemäßen, kombinierten Schicht
aus Wolfram über Wolframsilizid leicht kleiner als 1 Ohm
pro Quadrat wird. Hierdurch wird es möglich, die Geometrie
der Komponenten von integrierten Schaltungen mit hohem Integrationsgrad
zu verkleinern und deren Leistungsfähigkeit
zu vergrößern.
Claims (8)
1. Halbleiterbauelement (10) mit einem eine Hauptfläche
(20) aufweisenden Körper (12), einer sich von der
Hauptfläche (20) aus in den Körper (12) erstreckenden
Zone (16, 18) und mit der Zone zwecks elektrischer
Kontaktierung zugeordneten niederohmigen Kontaktmitteln
(50, 56) dadurch gekennzeichnet, daß die niederohmigen
Kontaktmittel (50, 56)
(a) eine erste Schicht (56) aus schwer schmelzbarem Metall; und
(b) eine zweite Schicht (50) aus Metallsilizid zwischen und in elektrischem Kontakt mit der aus schwer schmelzbarem Metall bestehenden ersten Schicht (56) und der Zone (16, 18)
enthalten.
(a) eine erste Schicht (56) aus schwer schmelzbarem Metall; und
(b) eine zweite Schicht (50) aus Metallsilizid zwischen und in elektrischem Kontakt mit der aus schwer schmelzbarem Metall bestehenden ersten Schicht (56) und der Zone (16, 18)
enthalten.
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet,
daß sich die aus Metallsilizid bestehende, zweite
Schicht (50) zum Teil unter die Hauptfläche (20) erstreckt.
3. Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß man die aus schwer schmelzbarem Metall bestehende
erste Schicht (56) wesentlich dicker als die aus Metallsilizid
bestehende zweite Schicht (50) ist.
4. Halbleiterbauelement (10) mit
(a) einem eine Hauptfläche (20) aufweisenden Halbleiterkörper (12) aus Material eines ersten Leistungstyps;
(b) einer ersten Zone (16) und einer zweiten Zone (18) aus hochdotiertem Material des zweiten Leistungstyps in dem Halbleiterkörper (12), die sich von der Hauptfläche (20) aus in den Halbleiterkörper (12) hineinerstrecken und zur Begrenzung eines zwischen ihnen liegenden Kanals (22) auf Abstand gesetzt sind; und
(c) einem über dem Kanal (22) angeordneten Gate (14), dadurch gekennzeichnet, daß sowohl die erste als auch die zweite Zone (16, 18) eine sich von der Hauptfläche (20) aus in den Halbleiterkörper (12) hineinerstreckende erste Schicht (56) aus Metallsilizid umfassen und daß sich eine aus schwer schmelzbarem Metall bestehende zweite Schicht (50) auf der ersten Schicht (56) befindet.
(a) einem eine Hauptfläche (20) aufweisenden Halbleiterkörper (12) aus Material eines ersten Leistungstyps;
(b) einer ersten Zone (16) und einer zweiten Zone (18) aus hochdotiertem Material des zweiten Leistungstyps in dem Halbleiterkörper (12), die sich von der Hauptfläche (20) aus in den Halbleiterkörper (12) hineinerstrecken und zur Begrenzung eines zwischen ihnen liegenden Kanals (22) auf Abstand gesetzt sind; und
(c) einem über dem Kanal (22) angeordneten Gate (14), dadurch gekennzeichnet, daß sowohl die erste als auch die zweite Zone (16, 18) eine sich von der Hauptfläche (20) aus in den Halbleiterkörper (12) hineinerstreckende erste Schicht (56) aus Metallsilizid umfassen und daß sich eine aus schwer schmelzbarem Metall bestehende zweite Schicht (50) auf der ersten Schicht (56) befindet.
5. Bauelement nach Anspruch 4, dadurch gekennzeichnet,
daß die aus schwer schmelzbarem Metall bestehende erste
Schicht (56) wesentlich dicker als die aus Metallsilizid
bestehende zweite Schicht (50) ist.
16. Verfahren zum Herstellen eines Halbleiterbauelements
(10) mit den Schritten:
(a) Bilden einer eine erste Oberfläche (20) aufweisenden Sourcezone (16) in einem Halbleiterkörper (12);
(b) Bilden einer eine zweite Oberfläche (20) aufweisenden Drainzone (16) in dem Halbleiterkörper (12) mit Abstand von der Sourcezone (16) zum Definieren einer Kanalzone (22) zwischen Source- und Drainzone (16, 18); und
(c) Bilden eines Gates (14) über der Kanalzone (22),
gekennzeichnet durch folgende weitere Schritte:
(d) Bilden einer Metallsilizidschicht (50) auf der ersten und zweiten Oberfläche (20); und
(e) Bilden einer aus schwer schmelzbarem Metall bestehenden Schicht (56) auf der Metallsilizidschicht (50).
(a) Bilden einer eine erste Oberfläche (20) aufweisenden Sourcezone (16) in einem Halbleiterkörper (12);
(b) Bilden einer eine zweite Oberfläche (20) aufweisenden Drainzone (16) in dem Halbleiterkörper (12) mit Abstand von der Sourcezone (16) zum Definieren einer Kanalzone (22) zwischen Source- und Drainzone (16, 18); und
(c) Bilden eines Gates (14) über der Kanalzone (22),
gekennzeichnet durch folgende weitere Schritte:
(d) Bilden einer Metallsilizidschicht (50) auf der ersten und zweiten Oberfläche (20); und
(e) Bilden einer aus schwer schmelzbarem Metall bestehenden Schicht (56) auf der Metallsilizidschicht (50).
7. Verfahren zum Herstellen eines Halbleiterbauelements
nach Anspruch 4, dadurch gekennzeichnet, daß ein zumindest
im Bereich der Source- und Drainzone (16, 18) aus
Silizium bestehender Halbleiterkörper (12) eingesetzt
wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
die Schritte (d) und (e) die folgenden Teilschritte
umfassen:
(i) Bilden einer schwer schmelzbaren Metallschicht (40) sowohl auf der ersten als auch auf der zweiten Oberfläche (20);
(ii) Erhitzen des Siliziumkörpers zum Verbinden eines Teils der schwer schmelzbaren Metallschicht (40) mit einem Teil des Siliziumkörpers (12) und damit zum Bilden einer Metallsilizidschicht (50) zwischen einem Restabschnitt (56) der Metallschicht und einem Restbereich des Silziumkörpers (12).
(i) Bilden einer schwer schmelzbaren Metallschicht (40) sowohl auf der ersten als auch auf der zweiten Oberfläche (20);
(ii) Erhitzen des Siliziumkörpers zum Verbinden eines Teils der schwer schmelzbaren Metallschicht (40) mit einem Teil des Siliziumkörpers (12) und damit zum Bilden einer Metallsilizidschicht (50) zwischen einem Restabschnitt (56) der Metallschicht und einem Restbereich des Silziumkörpers (12).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US78095685A | 1985-09-27 | 1985-09-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3632217A1 true DE3632217A1 (de) | 1987-04-02 |
Family
ID=25121206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19863632217 Withdrawn DE3632217A1 (de) | 1985-09-27 | 1986-09-23 | Halbleiterbauelement und verfahren zum herstellen des bauelements |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS6278817A (de) |
| KR (1) | KR940009584B1 (de) |
| DE (1) | DE3632217A1 (de) |
| SE (1) | SE8603963L (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851369A (en) * | 1987-12-04 | 1989-07-25 | U.S. Philips Corporation | Method of establishing a structure of electrical interconnections on a silicon semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3141195A1 (de) * | 1980-11-07 | 1982-06-24 | Hitachi, Ltd., Tokyo | Integrierte halbleiter-schaltungsanordnung und verfahren zu ihrer herstellung |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5575256A (en) * | 1978-12-01 | 1980-06-06 | Nec Corp | Semiconductor device |
| JPS60119750A (ja) * | 1983-12-02 | 1985-06-27 | Hitachi Ltd | 半導体装置の製造方法 |
-
1986
- 1986-09-19 SE SE8603963A patent/SE8603963L/ not_active Application Discontinuation
- 1986-09-22 JP JP61224069A patent/JPS6278817A/ja active Pending
- 1986-09-23 DE DE19863632217 patent/DE3632217A1/de not_active Withdrawn
- 1986-09-25 KR KR1019860008003A patent/KR940009584B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3141195A1 (de) * | 1980-11-07 | 1982-06-24 | Hitachi, Ltd., Tokyo | Integrierte halbleiter-schaltungsanordnung und verfahren zu ihrer herstellung |
Non-Patent Citations (3)
| Title |
|---|
| BENZING, W.C.: Shrinking VLSI Dimensions Demand New Interconnection Materials, in: Electronics, August 1982, S. 116-119 * |
| CHEN, J.Y., ROTH, L.B.: Refractory Metals and Metal Silicides for VLSI Devices, in: Solid State Technology, August 1984, S. 145-149 * |
| HAFNER, B., THIEL, K.P., TRUMPP, H.J., ZELLMER, K.H.: Method of Producing Contact Metallizations, in: IBM Technical Disclosure Bulletin, Vol. 24, No. 12, Mai 1982, S. 6483 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851369A (en) * | 1987-12-04 | 1989-07-25 | U.S. Philips Corporation | Method of establishing a structure of electrical interconnections on a silicon semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6278817A (ja) | 1987-04-11 |
| KR870003581A (ko) | 1987-04-18 |
| KR940009584B1 (ko) | 1994-10-15 |
| SE8603963D0 (sv) | 1986-09-19 |
| SE8603963L (sv) | 1987-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0239652B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
| DE2125303C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2915024C2 (de) | Verfahren zum Herstellen eines MOS-Transistors | |
| DE3150222A1 (de) | "verfahren zum herstellen einer halbleitervorrichtung" | |
| DE2541548A1 (de) | Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung | |
| DE2923737A1 (de) | Passivierung eines integrierten schaltkreises | |
| DE2704626A1 (de) | Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie | |
| DE3131240A1 (de) | Halbleitervorrichtungen und verfahren zu ihrer herstellung | |
| DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
| DE3636249A1 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor | |
| DE2160462C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE3047342A1 (de) | Polykristalliner siliziumfilm und verfahren zu seiner herstellung | |
| DE1808928A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE3324332A1 (de) | Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat | |
| DE2817342A1 (de) | Verfahren zur herstellung von feldeffekttransistoren | |
| DE3301457C2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE2219696C3 (de) | Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung | |
| DE3000121A1 (de) | Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen | |
| EP0270703B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
| DE2751667A1 (de) | Halbleiterbauelement | |
| DE60036520T2 (de) | Herstellungsverfahren für ein einen feldeffekttransistor beinhaltendes halbleiterbauteil | |
| DE3632217A1 (de) | Halbleiterbauelement und verfahren zum herstellen des bauelements | |
| EP0002797A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit aktiven Bauelementen und Widerstandsgebieten | |
| DE2909320A1 (de) | Feldeffekttransistor | |
| DE6802214U (de) | Elektrisches bauelement. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8130 | Withdrawal |