DE3613372A1 - Verfahren zur einstellung des schichtwiderstandes von duennen polykristallinen siliziumschichten in integrierten halbleiterschaltungen - Google Patents

Verfahren zur einstellung des schichtwiderstandes von duennen polykristallinen siliziumschichten in integrierten halbleiterschaltungen

Info

Publication number
DE3613372A1
DE3613372A1 DE19863613372 DE3613372A DE3613372A1 DE 3613372 A1 DE3613372 A1 DE 3613372A1 DE 19863613372 DE19863613372 DE 19863613372 DE 3613372 A DE3613372 A DE 3613372A DE 3613372 A1 DE3613372 A1 DE 3613372A1
Authority
DE
Germany
Prior art keywords
annealing
polycrystalline silicon
resistance
temperature
curve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863613372
Other languages
English (en)
Other versions
DE3613372C2 (de
Inventor
Emmerich Dr Bertagnolli
Ludwig Dr Treitinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19863613372 priority Critical patent/DE3613372A1/de
Publication of DE3613372A1 publication Critical patent/DE3613372A1/de
Application granted granted Critical
Publication of DE3613372C2 publication Critical patent/DE3613372C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3215Doping the layers
    • H01L21/32155Doping polycristalline - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Einstellung des Schichtwiderstandes von dünnen polykristallinen Silizium­ schichten, wie sie insbesondere bei integrierten Halblei­ terschaltungen für Gate-, Widerstands- und Anschlußma­ terialien verwendet werden, bei dem das polykristalline Silizium aus der Gasphase abgeschieden und durch Ionen- Implantation mit dem Dotierstoff versehen wird und bei dem der Widerstand durch Temperung der abgeschiedenen und dotierten Schichten eingestellt wird.
Moderne Verfahren zur Herstellung von Bipolartransisto­ ren und MOS-Transistoren hoher Schaltgeschwindigkeit verwenden polykristalline Siliziumschichten als Diffu­ sionsquellen, Anschluß- und Gatematerialien. Als großer weiterer Vorteil können in den Schaltungen benötigte Wi­ derstände äußerst platzsparend und kapazitätsarm als Dünnschicht-Stege auf den die aktiven Transistorbereiche der Schaltung trennenden Dickoxidbereichen ausgeführt werden.
Während der genaue Wert des Schichtwiderstandes der poly­ kristallinen Siliziumschichten für die Kenndaten des Bau­ elements unwesentlich ist, muß für die in den Schaltun­ gen verwendeten Widerstände ein ziemlich enger Bereich des Schichtwiderstandes gewährleistet sein, da sonst die Ströme und Spannungspegel außerhalb der bei dem Schal­ tungsentwurf und der Optimierung festgelegten Wertinter­ valle liegen.
Der Wert des Schichtwiderstandes einer polykristallinen Siliziumschicht wird durch drei Herstellungsschritte festgelegt:
  • 1) die Abscheidung,
  • 2) die Implantation zur Einbringung des Dotierstoffes und
  • 3) der Hochtemperaturschritt zur Kristallisation und Aktivierung.
Zu 1: Abscheidetemperatur und Schichtdicke
Je nach der Temperatur der Substrate entstehen bei der üblichen CVD-Abscheidung (Abscheidung aus der Gasphase) entweder amorphe oder polykristalline Siliziumschichten, die je nach Dotierungsstoff nach einer Temperung unter­ schiedlich große Kristallite ergeben und damit auch deutlich unterschiedliche Schichtwiderstände. Solche Ver­ fahren sind aus der DE-OS 34 02 188 A1 oder dem Aufsatz von T. I. Kammins aus dem Journal of Electrochemical Society: Solid-State Science and Technology, März 1980, auf den Seiten 686 bis 690, zu entnehmen.
Zu 2: Implantationsdosis
Die Schichten werden nach der Abscheidung durch Implan­ tation dotiert; für niederohmige Schichten, wie sie zum Beispiel für die lokale Verdrahtung als Emitter-Anschluß oder Basis-Anschluß verwendet werden, wird eine Implan­ tationsdosis von Bor oder Arsen gewählt, die über der Sättigungskonzentration für das vorhandene Halbleiter­ volumen liegt.
Zu 3: Temperbehandlung
Zur Kristallisierung der Schichten und elektrischen Ak­ tivierung des implantierten Dotierstoffes werden die Schichten getempert. Nach der Temperbehandlung wird nur ein Teil der durch Implantation eingebrachten Dotier­ stoffatome elektrisch als Donator- oder Akzeptor aktiv sein, der Rest bleibt inaktiv in den Korngrenzen.
Bei gegebenen, gemäß vorher empirisch bestimmten Werten, die eine reproduzierbare Fertigung zulassen, das sind die Abscheidebedingungen und Implantationsdosis, wird bei allen bekannten Verfahren durch einen einzigen Hoch­ temperaturschritt der zum Beispiel bei der Herstellung der selbstjustierten Bipolartransistoren der Schritt für die Diffusion von Emitter- und Basisanschluß ist, der Schichtwiderstand eingestellt.
Niedrige Schichtwiderstände (ca. 50 Ohm) können mit diesen Verfahren gut bis sehr gut eingestellt werden, bei höheren Schichtwiderständen, wie sie zum Beispiel für Speicherzellen benötigt werden, ist die Zielgenauig­ keit und Reproduzierbarkeit nicht zufriedenstellend.
Aufgabe der Erfindung ist es, ein Verfahren anzugeben, mit dem auch hochohmige Widerstände präzise eingestellt werden können. Dabei soll das Verfahren in die Prozeß­ schritte der modernen VLSI-Technik leicht integrierbar sein.
Diese Aufgabe wird durch ein Verfahren der eingangs ge­ nannten Art erfindungsgemäß dadurch gelöst, daß im An­ schluß an die Temperung eine Nachtemperung bei niedri­ geren Temperaturen durchgeführt wird, wobei die tiefere Temperatur in dem Bereich liegt, in welchem das bei der höheren Temperatur hergestellte Siliziumkristall-Gefüge nicht merklich verändert wird, aber eine Neuverteilung der Dotierstoff-Ionen zwischen Korn und Korngrenze er­ folgt. Die tiefere Temperatur muß so tief sein, daß die Prozeßzeiten gut kontrollierbar sind.
Es liegt im Rahmen der Erfindung, daß der erste Temper­ schritt (Hochtemperaturschritt) im Bereich von 800 bis 1100°C durchgeführt wird und der zweite Temperschritt (Nachtemperung) bei 500 bis 1000°C erfolgt.
In einer Weiterbildung des Erfindungsgedankens ist vor­ gesehen, zur genauen Justierung des Schichtwiderstandes die Temperschritte 1 und 2 beliebig zu wiederholen. Damit ist eine beliebig einsetzbare Justiermöglichkeit gegeben: Wird durch den zweiten Temperaturschritt bei den niedrigen Temperaturen irrtümlich ein zu hoher Schichtwiderstand eingestellt, so kann dies durch an­ schließende Temperschritte mit höherer und wieder tie­ ferer Temperatur korrigiert werden, wobei jeweils die Bedingung, daß durch die Behandlungstemperaturen das kristalline Gefüge nicht mehr verändert werden darf, einzuhalten ist.
Das Verfahren nach der Lehre der Erfindung läßt sich folgendermaßen erklären:
Die Leitfähigkeit einkristalliner Halbleitermaterialien ist durch die Dotierstoff-Dichte eindeutig gegeben; damit sind Störstellendichte und Trägerbeweglichkeit weitgehend bestimmt. In polykristallinen Schichten sind mit Kristallitgröße und Anordnung (Textur), Dotierstoff­ verteilung zwischen Korn und Korngrenze und Beweglich­ keit der Träger weit mehr Einflußgrößen vorhanden. Damit wird auch verständlich, warum das Ergebnis einer Mini­ malsequenz, wie sie durch Abscheidung - Implantation - Temperung gegeben ist, gerade für höherohmige Schichten nur mäßige Zielgenauigkeit und Reproduzierbarkeit lie­ fert. Durch das Verfahren nach der Lehre der Erfindung ist die Möglichkeit gegeben, die beiden wichtigsten Größen, nämlich Kristallstruktur und Dotierstoffvertei­ lung getrennt einzustellen. Es wird dabei die Tatsache ausgenutzt, daß die durch den genannten Hochtempera­ turschritt eingestellten Kristallgrößen (und auch die erzeugten Dotierungsprofile im einkristallinen Bereich) durch nachfolgende Temperbehandlungen bei geringeren Temperaturen nicht verändert werden, solange ein genü­ gender Temperaturunterschied eingehalten wird. Dagegen läßt sich die Dotierstoffverteilung zwischen Korn und Korngrenze auch bei tieferen Temperaturen deutlich ver­ ändern, und zwar dergestalt, daß ein Teil des bei der höheren Temperatur im Kristallit "gelösten" Dotierstof­ fes bei tieferer Temperatur wieder in die Korngrenzen zurückwandert, womit der Schichtwiderstand ansteigt.
Die in der Zeichnung befindliche Figur zeigt die Ergeb­ nisse einer Tempersequenz zur Illustration des erfin­ dungsgemäßen Verfahrens: sämtlichen Proben lag derselbe Hochtemperaturschritt, zum Beispiel 950°C, zugrunde; damit ist die kristalline Struktur aller Proben, das heißt die Kristallitgröße und Textur festgelegt. Wird bei einer tieferen Temperatur, zum Beispiel 800°C, eine Temperung angeschlossen, so kann gemäß dem durch die Meßpunkte in der Figur angegebenen Zusammenhang: R S= k.1g t+R0 der Schichtwiderstand R S (Ohm) durch Variation der Temperzeit t (Minuten) in eindeutiger Weise festgelegt werden.
Die bei allen Proben mit variablen t ausgeführte Zu­ satznachbehandlung mit der Temperatur und Dauer des Hochtemperatur-Anfangsschrittes ergibt jeweils iden­ tische Schichtwiderstände, ein Beweis, daß wirklich durch die tiefere Temperaturbehandlung nur die Dotier­ stoff-Verteilung, und zwar in reversibler Form, einge­ stellt wird.
Folgende Parameter liegen der in der Figur dargestell­ ten Widerstandsvariation zugrunde. Fünf, mit Bor durch Ionenimplantation mit einer Dosis und Energie von 6× 1015 cm-2 und 40 keV dotierte p⁺-Polysilizium-Proben werden nach einem Hochtemperaturschritt bei 950°C, acht Minuten lang, unterschiedlich lange bei 800°C getempert. Dabei steigt der Schichtwiderstand von 144 Ohm (Kurve B) auf maximal 174 Ohm nach 1000 Minuten an (Kurve A).
Durch einen neuerlichen Hochtemperaturschritt bei 950°C, acht Minuten lang, werden die ursprünglichen Widerstands­ werte (Kurve B) wieder eingestellt. Damit ist die bereits beschriebene, beliebig einsetzbare Justiermöglichkeit des Schichtwiderstandes gegeben.

Claims (3)

1. Verfahren zur Einstellung des Schichtwiderstandes von dünnen polykristallinen Siliziumschichten, wie sie ins­ besondere bei integrierten Halbleiterschaltungen für Gate-, Widerstands- und Anschlußmaterialien verwendet werden, bei dem das polykristalline Silizium aus der Gas­ phase abgeschieden und durch Ionen-Implantation mit dem Dotierstoff versehen wird und bei dem der Widerstand durch Temperung der abgeschiedenen und dotierten Schich­ ten eingestellt wird, dadurch gekenn­ zeichnet, daß im Anschluß an die Temperung eine Nachtemperung bei niedrigeren Temperaturen durchge­ führt wird, wobei die tiefere Temperatur in dem Bereich liegt, in welchem das bei der höheren Temperatur herge­ stellte Siliziumkristallgefüge nicht merklich verändert wird, aber eine Neuverteilung der Dotierstoff-Ionen zwi­ schen Korn und Korngrenze erfolgt.
2. Verfahren nach Anspruch 1, dadurch ge­ kennzeichnet, daß der erste Temperschritt (Hochtemperaturschritt) im Bereich von 800 bis 1100°C durchgeführt wird und der zweite Temperschritt (Nach­ temperung) bei 500 bis 1000°C erfolgt.
3. Verfahren nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß zur genauen Justie­ rung des Schichtwiderstandes die Temperschritte 1 und 2 beliebig wiederholt werden.
DE19863613372 1986-03-21 1986-04-21 Verfahren zur einstellung des schichtwiderstandes von duennen polykristallinen siliziumschichten in integrierten halbleiterschaltungen Granted DE3613372A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19863613372 DE3613372A1 (de) 1986-03-21 1986-04-21 Verfahren zur einstellung des schichtwiderstandes von duennen polykristallinen siliziumschichten in integrierten halbleiterschaltungen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3609717 1986-03-21
DE19863613372 DE3613372A1 (de) 1986-03-21 1986-04-21 Verfahren zur einstellung des schichtwiderstandes von duennen polykristallinen siliziumschichten in integrierten halbleiterschaltungen

Publications (2)

Publication Number Publication Date
DE3613372A1 true DE3613372A1 (de) 1987-09-24
DE3613372C2 DE3613372C2 (de) 1993-01-07

Family

ID=25842219

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863613372 Granted DE3613372A1 (de) 1986-03-21 1986-04-21 Verfahren zur einstellung des schichtwiderstandes von duennen polykristallinen siliziumschichten in integrierten halbleiterschaltungen

Country Status (1)

Country Link
DE (1) DE3613372A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0596705A2 (de) * 1992-11-05 1994-05-11 Xerox Corporation Heizelement für thermischen Tintenstrahldruckkopf

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
US-Z: Appl.Phys.Lett., 45, 4, 1984, S.464-466 *
US-Z: Appl.Phys.Lett., 45, 7, 1984, S.778-780 *
US-Z: Appl.Phys.Lett., 47, 5, Sept. 1985, pp. 500-502 *
US-Z: J. Electrochem.Soc., Vol.131, Nr.1, 1984, S.216-217 *
US-Z: J. Electrochem.Soc., Vol.132, April, 1985, pp. 922-929 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0596705A2 (de) * 1992-11-05 1994-05-11 Xerox Corporation Heizelement für thermischen Tintenstrahldruckkopf
EP0596705A3 (de) * 1992-11-05 1994-08-31 Xerox Corp
US5639386A (en) * 1992-11-05 1997-06-17 Xerox Corporation Increased threshold uniformity of thermal ink transducers

Also Published As

Publication number Publication date
DE3613372C2 (de) 1993-01-07

Similar Documents

Publication Publication Date Title
DE2750209C2 (de) Verfahren zur Herstellung einer integrierten ROM-Speicheranordnung mit Feldeffekttransistoren
DE4021377C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69432615T2 (de) Halbleiteranordnung mit einer gerichteten nichtmonocristallinen Siliziumdünnschicht und Verfahren zur Herstellung
DE60307214T2 (de) Verfahren zur Herstellung eines resistiven 1T1R Speicherzellenfeldes
DE2926874C2 (de)
DE2732184C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
EP0272433B1 (de) Integrierte Halbleiterschaltung mit als Dünnschichtstege auf den die aktiven Transistorbereiche trennenden Feldoxidbereichen angeordneten Lastwiderstände und Verfahren zu ihrer Herstellung
DE3541587A1 (de) Verfahren zur herstellung eines duennen halbleiterfilms
EP0939430A2 (de) Herstellverfahren für eine polykristalline Siliziumstruktur
DE3040757A1 (de) Halbleiterspeichervorrichtung
DE2553838A1 (de) Verfahren zur herstellung von anreicherungs-feldeffekttransistoren
DE2654482A1 (de) Verfahren zum herstellen eines halbleiterbauelementes
DE69734456T2 (de) Ein stabilisierter polysiliziumwiderstand und seine herstellungsmethode
DE3230077A1 (de) Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
JPH0614532B2 (ja) 多結晶半導体材料中に抵抗体を形成する方法
DE3047342A1 (de) Polykristalliner siliziumfilm und verfahren zu seiner herstellung
DE4420052A1 (de) Verfahren zur Herstellung eines Gates in einer Halbleitereinrichtung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2425185A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE10002121A1 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE3613372C2 (de)
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee