DE3604173C2

DE3604173C2 -

Info

Publication number: DE3604173C2
Application number: DE3604173A
Authority: DE
Inventors: Ikuo Ebina Kanagawa Jp Fushimi; Takamasa Hiratsuka Kanagawa Jp Sakuragi
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1985-02-12
Filing date: 1986-02-10
Publication date: 1990-02-22
Also published as: DE3604173A1; US4807009A; JPH0654777B2; JPS61183963A

Description

Die Erfindung bezieht sich auf eine Halbleiterschaltein richtung gemäß dem Oberbegriff des Patentanspruchs 1.

Der Oberbegriff des Patentanspruchs 1 geht von einem firmeninternen Stand der Technik aus, wie er zumindest der Anmelderin bekannt ist. Demzufolge sind Halbleiter- Schalteinrichtungen bekannt, bei denen eine Last mittels eines Schalttransistors selektiv ein- und ausschaltbar ist, dessen Basis von einer Treiberstufe zum Ein- und Ausschalten der Stromzufuhr zur Last angesteuert wird.

Ein wesentliches Kriterium für den Entwurf der Treiberstufe des Schalttransistors besteht darin, den Schalttransistor bei genau definierten Verhältnissen, d. h. bei einem genau vorgebbaren Schwellenwert des an einem Steueranschluß anliegenden Steuersignals ein- und ausschalten zu können.

In der Praxis wird der Steueranschluß der Treiberstufe daher meist über ein Spannungssignal gesteuert, dessen Triggerpegel leicht mit einem ohne Probleme auf einem Halbleiterchip integrierbaren Spannungsteiler eingestellt werden kann.

Ein Nachteil einer derartigen Steuerspannung liegt indes darin, daß die Steuerspannung sehr leicht durch äußere Störungen, wie z. B. Brummeinstreuungen, überlagert werden kann, so daß die Treiberstufe den Schalttransistor u. U. nicht bei dem gewünschten Schwellenwert ein- oder aus schaltet.

Es wurde daher bereits vorgeschlagen, die Treiberstufe nicht über ein Spannungssignal, sondern über ein Stromsignal anzusteuern, das bekanntlich wesentlich weniger anfällig für Brummeinstreuungen ist. Bei den bekannten Treiberstufen bereitet es jedoch große Probleme, bei Verwendung eines Stromsignals einen genauen Schwellenstrom einzustellen, bei dem die Treiberstufe den Schalttransistor durchsteuert. So war es bisher insbesondere nicht möglich, bei einer integrierten Treiberstufe, d. h. ohne die Verwendung externer Bauelemente, eine ausreichende Schaltgenauigkeit zu erzielen.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine Halbleiter-Schalteinrichtung gemäß dem Oberbegriff des Patentanspruchs 1 derart weiterzubilden, daß bei Einsatz eines Stromsignals auch bei Ausführung der Halbleiterschalt einrichtung als integrierte Schaltung eine sehr hohe Schaltgenauigkeit erzielbar ist.

Diese Aufgabe wird erfindungsgemäß mit den im kennzeichnen den Teil des Patentanspruchs 1 angegebenen Maßnahmen gelöst.

Dabei wird durch den Lateraltransistor gemäß Merkmal (A) erreicht, daß ein zum Substrat fließender Strom von der zusätzlichen Halbleiterzone 18 abgefangen wird und von dieser zum Steueranschluß 21 fließt. Wenn der Steuer strom allmählich ansteigt, steigt auch der Kollektorstrom allmählich an, so daß sich der Spannungsabfall an dem Widerstand R 2 entsprechend erhöht. Hierdurch steigt die Basisemitterspannung des Transistors Q 3 schneller an als die des Transistors Q 4, wobei die Durchschaltung des Schalttransistors Q 5 genau dann erfolgt, wenn der Steuerstrom einen Schwellenwert erreicht, der durch das Verhältnis der Emitterfläche der Transistoren Q 3 und Q 4 genau einstellbar ist.

Erfindungsgemäß wird hierdurch erreicht, daß die gewünschte Schaltschwelle sehr einfach und störungsunanfällig durch geeignete Wahl des Emitterflächenverhältnisses eingestellt werden kann. Da es darüber hinaus sehr einfach ist, dieses Flächenverhältnis mit üblichen Lithographieverfahren mit hoher Genauigkeit einzustellen, eignet sich die erfin dungsgemäße Schalteinrichtung hervorragend für die Inte gration auf einem Halbleiterchip.

Aus dem Patents Abstracts of Japan, Band 7, 2. April 1983, Nr. 80, E-163, 58-9370 (A) ist ein Lateraltransistor bekannt, der von innen nach außen eine Emitterzone, eine erste und zweite Kollektorzone und einen Isolierbereich aufweist.

Die Erfindung wird nachstehend anhand von Ausführungsbei spielen unter Bezugnahme auf die Zeichnung näher erläutert.

Fig. 1A ist eine schematische Draufsicht auf einen Lateraltransistor gemäß einem Aus führungsbeispiel.

Fig. 1B ist eine Ansicht eines Schnitts längs einer Li nie I-I in Fig. 1A.

Fig. 1C ist eine Äquivalenzschaltung des Lateraltransi stors gemäß dem Ausführungsbeispiel.

Fig. 2 ist ein Schaltbild eines erfindungsgemäßen Schaltglieds, das un ter Verwendung des Lateraltransistors gemäß dem Ausführungsbeispiel aufgebaut ist.

Gemäß den Fig. 1A, 1B und 1C wird auf einem P^--Substrat 11 eine versenkte N⁺-Schicht 12 und darauffolgend durch epi taxiales Wachsen eine N^--Schicht 13 gebildet. Danach wird beispielsweise durch Diffusion eine P⁺-Zone 14 als Zel lenisolierzone gebildet. Darauffolgend werden eine P⁺- Emitterzone 15, eine erste P⁺-Kollektorzone 16, eine zweite P⁺-Kollektorzone 17 und eine die Kollektorzonen 16 und 17 umgebende P⁺-Zone 18 gebildet, wonach schließlich eine N⁺-Zone 19 so ausgebildet wird, daß sie die P⁺-Zone 18 umgibt. Es ist zwar nicht immer notwendig, daß die N⁺- Zone 19 die P⁺-Zone 18 umgibt, jedoch bietet der umrah mende Aufbau einen Vorteil insofern, als Störeffekte unterdrückt werden. Ferner kann die N⁺-Zone 19 auch ver tieft ausgebildet werden, wie es in Fig. 1B durch gestri chelte Linien dargestellt ist.

In den Fig. 1A und 1B sind die Einzelheiten der Gestaltung der jeweiligen Elektroden und Isolierfilme weggelassen und nur schematisch die jeweiligen Elektroden gezeigt. Dem nach sind eine Emitterelektrode E von der Emitterzone 15, Kollektorelektroden C 1 und C 2 von den Kollektorzonen 16 bzw. 17, eine Basiselektrode B von der N⁺-Zone 19 und eine Elektrode T von der P⁺-Zone 18 herausgeführt.

Wenn bei dieser Gestaltung beispielsweise die Spannung zwischen der Kollektorelektrode C 2 und der Emitterelek trode E so abgesenkt ist, daß der Sättigungsbetriebs zustand des Transistors erreicht ist, und an die Elek trode T eine Spannung angelegt wird, die niedriger als die an der Kollektorelektrode C 1 oder C 2 angelegte ist, fließt der Strom aus der Emitterzone 15 zu der P⁺-Zone 18 mit dem niedrigeren Potential als die Kollektorzone 17 und nicht zu dem Substrat 11.

Nachstehend wird eine erfindungsgemäße Halbleiter-Schalteinrichtung beschrieben, in der ein Lateraltransistor verwendet wird.

Die Fig. 2 ist ein Schaltbild einer erfindungsgemäßen Halbleiter-Schalteinrichtung bzw. eines Schaltglieds, die bzw. das den Lateraltran sistor gemäß dem vorstehend beschriebenen Ausführungsbei spiel enthält.

Die Fig. 2 zeigt einen Lateraltransistor Q 6 gemäß dem Ausführungsbeispiel. Die Kollektorelektrode C 1 und die Basiselektrode B sind miteinander verbunden, so daß sich im wesentlichen funktionell zwei PNP-Transistoren erge ben, die eine Stromspiegel-Konstantstromschaltung bilden. Die Kollektoren C 1 und C 2 des Transistors Q 6 sind jeweils mit dem Kollektor von NPN-Transistoren Q 3 bzw. Q 4 verbun den. Die Transistoren Q 3 und Q 4 haben Emitterflächen in einem Verhältnis von n : 1 (n < 1). Die Basiselektroden der Transistoren Q 3 und Q 4 sind gemeinsam über einen Wider stand R 1 mit dem positiven Anschluß einer Stromquelle 20 verbunden, so daß die Transistoren Q 3 und Q 4 auf einen konstanten Pegel vorgespannt sind. Es ist ausreichend, wenn der Widerstand R 1 einen hohen Widerstandswert hat, jedoch kann statt dessen auch eine Konstantstromquelle wie ein Feldeffekttransistor eingesetzt werden. Der Emitter des Transistors Q 3 ist über einen Widerstand R 2 mit einem Eingangsanschluß 21 verbunden, mit dem der Emitter des Transistors Q 4 direkt verbunden ist. Ferner ist an den Eingangsanschluß 21 auch die Elektrode T des Lateral transistors Q 6 angeschlossen.

Der Kollektor C 2 des Transistors Q 6 ist mit der Basis eines PNP-Transistors Q 5 verbunden. Der Emitter des Transistors Q 5 ist an den positiven Anschluß der Strom quelle 20 angeschlossen, während der Kollektor des Transistors Q 5 über einen Lastkreis 22 mit einer Masse leitung GND verbunden ist. Da der negative Anschluß der Stromquelle 20 mit der Masseleitung GND verbunden ist, wird der Lastkreis 22 durch das Ein- und Ausschalten des Transistors Q 5 angesteuert. Ferner ist der Emitter des Transistors Q 6 mit dem positiven Anschluß der Stromquelle 20 verbunden und erhält aus dieser einen Strom.

Bei der vorstehend beschriebenen erfindungsgemäßen Halbleiter-Schalteinrichtung wird der Transistor Q 5 in Abhängigkeit davon ein- oder ausge schaltet, ob ein über den Eingangsanschluß fließender Strom einen bestimmten Schwellenwert I _th übersteigt. Der Schwellenwert I _th ist durch das Verhältnis n der Emitter fläche des Transistors Q 3 zu der Emitterfläche des Transistors Q 4 sowie durch zum Emitter des Transistors Q 3 führenden Widerstand R 2 bestimmt, was nachfolgend er läutert wird.

Als nächstes wird die Schaltfunktion der vorstehend be schriebenen erfindungsgemäßen Halbleiter-Schalteinrichtung erläutert.

Wenn zuerst ein Eingangsstrom I geringer als der Schwellenwert I _th ist, ist der Spannungsabfall an dem Widerstand R 2 gering, wobei der Transistor Q 5 in den Ausschaltzustand geschaltet bzw. gesperrt wird und keine Strombegrenzung des Stroms I erfolgt. Da ferner die Emit terfläche des Transistors Q 3 größer als diejenige des Transistors Q 4 ist, wird der Kollektorstrom Ic ₃ des Transistors Q 3 größer als der Kollektorstrom Ic ₄ des Transistors Q 4 (Ic ₃ < Ic ₄). Da jedoch der Lateraltran sistor Q 6 eine Stromspiegel-Konstantstromschaltung bildet, fließt über die Strecke zwischen dem Emitter E und dem Kollektor C 2 des Transistors Q 6 ein Strom, der zum Kollektorstrom Ic₃ des Transistors Q 3 äquivalent ist, wobei das Potential an dem Kollektor C 2 bis nahe an die Spannung der Stromquelle 20 ansteigt. Infolgedessen bleibt der Sperrzustand des Transistors Q 5 erhalten, so daß dem Lastkreis 22 kein Strom zugeführt wird. Zu diesem Zeitpunkt wird die Potentialdifferenz zwischen dem Emit ter E und dem Kollektor C 2 des Transistors Q 6 klein. Infolgedessen würde bei der Verwendung eines anhand der Fig. 3 beschriebenen herkömmlichen Laterialtransistors ungenutzter Strom von der Emitterzone 3 zu dem Substrat 1 fließen. Bei diesem Ausführungsbeispiel des Schaltglieds, bei dem der Lateraltransistor gemäß den Fig. 1A bis 1C verwendet wird, wird jedoch der Strom durch die P⁺-Zone 18 abgefangen, so daß er über die Elektrode T zu dem Eingangsanschluß 21 fließt.

Sobald der Strom I allmählich ansteigt, steigt auch der Kollektorstrom Ic ₃ an, was einen gesteigerten Spannungs abfall an dem Widerstand R 2 ergibt. Infolgedessen steigt die Basis-Emitter-Spannung des Transistors Q 4 bevorzugt gegenüber derjenigen des Transistors Q 3 an. Solange aber der Strom I nicht den Schwellenwert I _th erreicht, der durch das Emitterflächenverhältnis n zwischen den Tran sistoren Q 3 und Q 4 sowie den Widerstand R 2 bestimmt ist, wird trotzdem die Bedingung Ic ₃ < Ic ₄ aufrechterhalten, so daß der Transistor Q 5 gesperrt bleibt.

Wenn dann der Strom I weiter ansteigt und den Schwellen wert I _th übersteigt, ergibt sich hinsichtlich der Kollek torströme der Transistoren Q 3 und Q 4 der Zustand Ic ₃< Ic ₄. Da jedoch der Strom über den Kollektor C 2 des Transistors Q 6 zu dem Strom Ic ₃ äquivalent ist, wird das Kollektorpotential des Transistors Q 4 abgesenkt, so daß der Transistor Q 5 durchgeschaltet wird und dem Lastkreis 22 Strom aus der Stromquelle 20 zugeführt wird.

Auf diese Weise fließt bei dem Ausschaltzustand, bei dem dem Lastkreis kein Strom zugeführt wird, kein Strom von der Stromquelle 20 zur Masse. Ferner kann der über den Eingangsanschluß fließende Strom I im wesentlichen gleich dem über den Transistor Q 6 fließende Strom gemacht werden, wodurch die Stromverschwendung herabgesetzt wird.

Gemäß der vorstehenden ausführlichen Beschreibung wird der Lateraltransistor zum Verhindern eines nutzlosen Stromflusses zum Substrat selbst im Sättigungsbetriebszustand gestaltet, so daß der Stromver brauch auf ein Mindestmaß herabgesetzt werden kann.

Claims

Halbleiter-Schalteinrichtung zur selektiven Stromzufuhr zu einer Last, die an den Kollektor eines Schalttransistors angeschlossen ist, dessen Emitter an eine Stromquelle und dessen Basis an eine Treiberschaltung angeschlossen ist, die den Schalttransistor nach Maßgabe des an einem Steueran schluß fließenden Steuerstroms ein- und ausschaltet, gekennzeichnet durch
- (A) einen Lateraltransistor (Q 6) mit einer Basiszone (19), einer Emitterzone (15), einer ersten (C 1) und einer zweiten (C 2) Kollektorzone (16, 17), deren Leitungstyp dem der Emitterzone entspricht, sowie mit einer außerhalb der beiden Kollektorzonen angeordneten und deren Leitungstyp aufwei senden Halbleiterzone (18; T),
- (B) einen ersten NPN-Transistor (Q 3), dessen Kollektor mit der Basis und dem ersten Kollektor (C 1) des Lateraltran sistors (Q 6) verbunden ist, sowie durch
- (C) einen zweiten NPN-Transistor (Q 4), dessen Emitter fläche das 1/n-fache der Emitterfläche des ersten NPN- Transistors (Q 3) beträgt und dessen Kollektor mit dem zweiten Kollektor (C 2) des Lateraltransistors (Q 6) verbunden ist, wobei
- (D) die Basis des Schalttransistors (Q 5) mit dem zweiten Kollektor (C 2) des Lateraltransistors (Q 6) und dem Kollektor des zweiten Transistors (Q 4) verbunden ist,
- (E) der Emitter des Lateraltransistors und - über einen hochohmigen Vorwiderstand (R 1) - die Basen der NPN-Tran sistoren (Q 3, Q 4) mit der Stromquelle (20) verbunden sind, und wobei schließlich
- (F) der Steueranschluß (21) mit der Halbleiterzone (18; T) des Lateraltransistors (Q 6), dem Emitter des zweiten NPN- Transistors (Q 4) und - über einen Vorwiderstand (R 2) - mit dem Emitter des ersten NPN-Transistors (Q 3) verbunden ist.