DE3534368A1

DE3534368A1 - Anordnung zur ermittlung des betrags der vektorsumme zweier in quadratur zueinander stehender vektoren

Info

Publication number: DE3534368A1
Application number: DE19853534368
Authority: DE
Inventors: David Lowell Indianapolis Ind. McNeely
Original assignee: RCA Corp
Current assignee: RCA Licensing Corp
Priority date: 1984-09-28
Filing date: 1985-09-26
Publication date: 1986-04-03
Also published as: FR2571199A1; JPS6193791A; US4692889A; FR2571199B1; KR860002922A; GB8523650D0; GB2165123B; GB2165123A

Description

3 Γ" O / O ^ O O k C Ό ö

RCA 80 356 Ks/Ri

U.S. Serial No. 655,657

Filed: September 28, 1984

RCA Corporation 201 Washington Road, Princeton, N.J. (US)

Anordnung zur Ermittlung des Betrags der Vektorsumme zweier in Quadratur zueinander stehender Vektoren

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Ermitteln des Wertes dos Betrags der Vektorsumme zweier Signalkomponenten, die um 90° zueinander phasenverschoben sind (sogenannte Phasenquadratur). Die Erfindung ist insbesondere darauf gerichtet, den zur Durchführung der erforderlichen Berechnungen notwendigen Schaltungsaufwand zu vermindern. Die Erfindung ist allgemein anwendbar, besonders nützlich ist sie jedoch in digitalen Fernsehempfängern, wo es wünschenswert ist, die digitale Verarbeitung von Videosignalen mit einem Minimum an Hardware durchzuführen.

In vielen elektronischen Systemen ist es notwendig, den Betrag der Vektorsumme orthogonaler Signale zu bestimmen. So ist es z.B. in digitalen Fernsehempfängern üblich, die automatische Korrektur des Fleisohfarbtones durch. Beeinflussung des Betrags und dor Phase des Farbartvektors durchzuführen. Das Farbartsignal steht gewöhnlich in Form von Quadratursignalen zur Verfügung, repräsentiert durch die Farbmischungssignale I und Q oder durch die Farbdifferenz-

ORfQJNAL [NSPECTEO

signale (R-T) und (B-I). Um also die erforderliche Beeinflussung vorzunehmen, muß dor Betrag des Farbartvektors aus seinen aufeinander senkrecht stehenden Komponenten ermittelt werden.

Es ist allgemein bekannt, daß der Betrag eines resultierenden Vektors dadurch erhalten werden kann, daß man die Quadratwurzel der Summe der Quadrate der Amplitudenwerte seiner in Quadratur zueinander sLohonden Komponenten bildet. Dies kann erreicht werden mit Hilfe einer Multiplizierschaltung zur Quadrierung der Amplibudenwerte, einor Addlorschaltung zur Summierung der Quadrate und einer Quadratwurzelschaltung zur Bestimmung der Quadratwurzel der Summe. Alternativ läßt sich die Funktion auch dadurch realisieren, daß man die Betragwerte der Vektorkomponenten als Adressencodes an einen Festwertspeicher legt, der ßo programmiert ist, daß er daraufhin Ausgangswerte liefert/", die dem Betrag der Vektorsumme der angelegten Adreoßoneoden entspricht.

Ein Fachmann der Signalverarbeitungstechnik wird leicht erkennen, daß jede der vorgenannten Methoden ein beträchtliches Maß an Verarbeitunfjn-Hnrdwnre erfordert und daß die benötigte Hardware überlinear mit der Anzahl der Signalbits zunimmt. Außerdem stehen die notwendigen Bauteile, um für breitbandige Signale oine Realzeit-Verarbeitung durchzuführen, nicht ohne weitoros zur Verfugung. Alle diese Faktoren wirken sich besonders bei digitalen Farbfernsehempfängern restriktiv aus, wo es wünschenswert ist, die Anzahl der Schaltungsteile auf einem Minimum zu halten und die Teile in sehr hochgradig integrierter ßchaltungstechnik zu realisieren.

Eine erfindungsgemaße Schaltungsanordnung zur Ermittlung des Betrags der Vektorsumino wandelt die Betragswerte von zueinander in Quadratur suchenden Signalen wie z.B. den Signalen I und Q in Abtasbwerto um, die den Logarithmen zur Basis B entsprechen, nlso in Werte log_B |I| und log_B |Q|.

- 7 -OBfQJNAL

.:." ■ ^:- 3534358 - 7 -

Diese Abtastwerte werden nubtraktiv kombiniert, um den Differenzwert D * log_B |1 | - log_B (Q| zu bilden. Dieser wird dazu verwendet, einnn Korrekturwert auszurechnen, der gleich 0,5 log_B(j-f B ) isb. Der Korrekturwert wird dem zugeordneten Logaritliinuswert log_B |ll hinzuaddiert, und es wirdder Antuogarithmus der Summe gebl.l.dob, um den Betragswert der Vektorsummo O der Quadratur-Vektorkomponenten I und Q zu erhalten.

Gemäß einer weiteren Ausführungsform der Erfindung wandelt die den Betrag der Voktomumme ermittelnde Schaltungsanordnung die Betra^aworto der zueinander in Quadratur stehenden Signale I und Q in die entsprechenden Logarithmuswerte zur Basis B um, also in Abtastwerte logg III und log-η IQ |. Diese Abtastwerte werden subtraktiv kombiniert, um den Absolutwert der Differenz zu erhalten:

ID I = log_B 111 - log_B IQl. Dor Absolutwert ID | der Differenz wird dazu benutzt, einen Korrekturwert auszurechnen, der gleich 0,5 logßfl + B*"" )ist. Dann wird der größere der Logarithmusworte logn |l| und log_B IqI additiv mit dem zugeordneten Korrokturwert kombiniert und der zur Basis B geltende Antilogarithmus (abgekürzt: antilog-n) der Summe gebildet, um den Botragswert der Vektorsumme G zu erhalten .

Die Erfindung wird nachstehend an einem Ausführungsbeispiel anhand von Zeichnungen minor erläutert.

Fig. 1 ist ein BlockschaJ I;bilc1. einer bekannten Schaltungsanordnung zur Durchführung dor automatischen Korrektur des Fleischfarbtoneο in einem digitalen Fernsehempfänger;

Fig. 2 zeigt in Blockform olno erfindungsgemäße Schaltungsanordnung zur Lieferung des Betragswertes der Vektorsumme von zueinandor senkrechten Vektoren;

Fig. 3 ist ein ausführlicheres Blockschaltbild eines Teils der Schaltungsanordnung nach Fig. 2. - 8 -

Die Schaltungsanordnung 20 nach Fig. 1 ist ein Beispiel für eine Einrichtung zur automatischen Korrektur des Fleischfarbtones in einem digitalen Fernsehempfänger. Die Korrekturschaltung 20 befindet sich in demjenigen Teil des Empfängers, der das Farbsignal vornrbeitet, und wirkt auf die in Quadratur zueinander stehenden Voktorkomponenton I und Q des Farbartsignals C nach deoson Abtrennung aus dem Videosignalgemisch. Es sei angenommen, daß das Farbartsignal in Form von Abtastwerten erscheint, die mit dem Vierfachen der Farbhilfsträgerfrequenz (z.B. 3,58 MHz) aufeinanderfolgen, wobei die Phase der Abtastungen den I- und Q-Achsen entspricht. Dies führt zu einer laufenden Reihe von I- und Q-Betragswerten in bestimmter Folge: +I_n, +Q_n, -I_n, -Q_n, ^+In+1' ⁺^n+1» ""^n+i' "Sai-I* ^U8W*» wobei n, n+1 usw. die laufenden Nummern der Perioden dos abgetasteten Farbartsignals C sind. Es sei erwnhnt, daß die Vorzeichen + und - die Abtastphase repräsontieren und nicht die Polarität der Abtastwerte. Es sei ferner angenommen, daß die Abtastwerte in Digitalform vorliogon (z.B. als PCM-Signale mit jeweils 8 Bits in Parallolform). Eine ausführliche Beschreibung einer Schaltung dienes Typs findet sich in der US-Patentanmeldung Nr. 501,896, die auf den Namen D. Chin unter dem Titel "AN AUTO TINT CIRCUIT FOR A TV RECEIVER" eingereicht wurde und auf die hiermit Bezug genommen wird. Außerdem sei auf die US-Patentachrlft 4· 402 005 verwiesen, worin eine beispielgebende Schal (,uhr zur Erzeugung einer geeigneten Reihe von I- und Q-Amplitudonwerten beschrieben ist.

Die Arbeitsweise der Schaltung 20 nach Fig. 1 sei nachstehend kurz beschrieben. Die Fleischfarbton-Korrektur erfolgt durch Drehung des Farbartvektors C in Richtung auf die I-Vektorkomponente immer dann, wenn der Phasenwinkel des Farbartvektors innerhalb eines speziellen Bereichs von Werten liegt, die für Fleischfarbtöne gelten. Der Farbartvektor C wird jedoch durch seine Komponenten dargestellt, entweder in Form der im wesentlichen senkrecht aufeinander stehenden Farbmischungssd pjnal-Vektoren I und Q oder durch

INSPiGTK)

·■ ^: - 3534353

die in Phasenquadratur zueinander stehenden Farbdifferenzsignale (R-I) und (B-Y). Zum Zwecke der Veranschaulichung wird die Erfindung unter Verwendung der Komponenten I und Q erläutert. Die Schaltung 20 liefert am Ausgang ein phasengedrehtes Farbartsignal, dargestellt durch die im wesentlichen in Quadratur zueinander stehenden Farbmischungssignale I¹ und Q¹ als din Komponenten des gedrehten Farbartvektors C.

Die Reihe der I und Q-Abtantworte wird auf einen Anschluß 22 gegeben, von wo sie einom Betragsdetektor 24 und einem Winkeldetektor 26 zugeführt, wird. Der Betragsdetektor 22 erzeugt gemäß der vorliegenden Erfindung einen Betragswert der Vektorsumme C der in Quadratur zueinander stehenden

Io ρ Signalkomponenten I und Q, z.B. 0 = vl +Q , und gibt das resultierende Signal auf eine Schiene 28. Der Winkeldetektor 26 erzeugt auf einer Schiene 30 ein Signal, das den Winkel θ repräsentiert, der dem Winkel zwischen dem Farbartvektor C und der I-Abtastachse entspricht. Das Winkelsignal θ wird als Adressencode an zwei Festwertspeicher 32 und 34 gelegt, deren erster die Sinuswerte und deren zweiter die Cosinuswerte der Argumente liefert, die den Adressencodes an den Eingängen entsprechen. Für Winkel Θ, die nicht innerhalb des Bereichs der den Fleiochfarbtönen zugeschriebenen Winkel liegen, sind die Festwertspeicher so programmiert, daß sie die Sinus- und Cosinunwerte der angelegten Winkelwerte liefern. Für Winkel Θ, dlo innerhalb des Winkelbereichs für Fleischfarbtöne liegon, liefern die Footwertspeicher Sinus- und Cosinuswerte von Winkeln Θ+Λθ» wobei &Θ die gewünschte Drehung und eine Funktion von θ ist.

Die Cosinus- und Sinuswerte werten auf jeweils eine zugeordnete MultiplizierschaXlninp; 36 bzw* 38 gegeben, worin sie mit den Betragswerten C multipliziert werden, um auf den Schienen 40 und 42 d.I.o floisohf arbton-korrigierten Vektorkomponenten I'=C cos θ und Q'=C sin θ zu liefern.

- 10 -

ORiQJNAL INSPECTED

- ΊΟ -

O D J H C O C

Die Fig. 2 zeigt eine erfindungsgemäße Schaltungsanordnung, die an die Stelle des Betragsdetektors 24 der Fig. 1 gesetzt werden kann. Die Sotmltung 24 nach Fig. 2 erzeugt den Betrag der Vektorsumme O der in Quadratur zueinander stehenden Signalkomponenten I und Q.

Die Arbeitsweise des erfindungsgemäßen Betragsdetektors 24 läßt sich besser verstehen, wenn man die nachstehende theoretische Ableitung vorfolgt:
10

ι
=Wl²+Q²

C =Wl²+Q
log_B C = log_B

= 0,5 log_B (I
= 0,5 log_B (I(Q

- 0,5 (log_B(I²) + log_B(1+(Q²/I²)))

= 0,5 . 2 1Og₁, UJ

+ 0,5 lL,(1₊B-²<^l0*B I¹¹ -

- iog_B1i| ₊ o,5 iog_B(i₊B-²C^lo% = log_B I + F (log_B IlI - log_B IQl ) = X + F (X-Y), wobei X der größere und Y der

kleinere der beiden JiOgarithmuswerte log_B 11 I und log_B |Q I sei (zum Zwecke der Erläuterung der Erfindung).

= X + F (IDl), wobei |])| = X-Y bzw. gleich dem Absolutwert der Differenz zwischen den Lo-

garithmuswerten log_B (I) und log_B (Q) ist.

Somit ist C = antilog_ß (X + F ( ID I )).

Der hier zu beschreibende Betragsdetektor 24 ermittelt die Betragswerte der Vektorsumme O der orthogonalen Signalkomponenten I und Q gemäß folgender Gleichung:

C = antilog_B(X + F ( ID I )).

Zu diesem Zweck wird die Oignalfolge, die aus den an der Klemme 22 erscheinenden I- und Q-Betragoworten besteht,

lGiNAL

ORlGiN

auf ein Element 50 gegeben, das die Logarithmuswerte 11 I und log-g IQ I zur Basis B bestimmt. Das Element

50 kann ein Festwertspeicher (ROM) mit einem Eingangsanschluß sein, dem die I- und Q-Betragswerte als Adressencodes angelegt. Die den ,-Jeweiligen Adressencodes entsprechenden Speicherplätze können so programmiert sein, daß sie die zugeordneten Lognrithmuswerte auf den Ausgangsanschluß des Festwertspeichers geben. Mit der Verwendung eines Festwertspeichers zur Bestimmung der Logarithmuswerte umgeht man die Notwendigkeit von Realzeit-Rechenoperationen .

Die Basis B, zu der die Logarithmen genommen werden, wird zur Erzielung hoher Genauigkeit so gewählt, daß man die verfügbaren Bits für die digitalen Logarithmen maximal ausnutzt. Genauer gesagt ist für ein System, das N-Bit-Logarithmuswerte von Signal-Abtastwerten verarbeitet, die aus M Bits einschließlich eines Vorzeichenbits bestehen, die Logarithmenbasis B gleich

antun (,
2¹ - 1

wobei In den natürlichen Logarithmus bezeichnet (und antiln den zugeordneten Antilognrithmus).

Die Werte log-g 111 und log^ | Q | werden unter Steuerung durch geeignete I-und Q-Taktsignale jeweils in einer zugeordneten Halteschaltung (Latch) 52 bzw. 54 zwischengespeichert. Die Ausgangssignale der Latch-Schaltungen 52 und 54 werden an zugeordneten Eingängen sowohl eines Größtzahlenwählers 56 als auch eines KleinstZahlenwählers 58 bereitgestellt. Der Größtzahlenwähler 56 liefert an seinem Ausgang den größeren und der Kleinstzahlenwählen 58 den kleineren der beiden Werte log_B 11 I und log_B IQ I , die im Augenblick in den Latch-Schaltungen 52 und 54 gespeichert sind.

Eine beispielgebende Ausführungsform des Größt- und des

- 12 -

J 4-.-

Kleinstzahlenwählers 56 und 58 ist in Fig. 3 dargestellt. Das Signal log-g |ll wird dem Positiveingang (+) und das Signal log-g |Ql dem Negativeingang (-) einer Subtrahierschaltung 100 angelegt, und das Vorzeichenbit der in der Subtrahierschaltung gebi3.deten Differenz wird geprüft. Wenn das Vorzeichenbit edno Null ist, dann bedeutet dies, daß die Differenz (log-g |ll - logg IQ! ) positiv ist und daß logg j I I der größere der beiden Logarithmuswerte log_B |ll und log-η IQl ist. Wenn andererseits das Vorzeichenbit eine Eins ist, dann bedeutet dieo, daß log_B | I I der kleinere der beiden Logarithmuswerte ißt. Ein Multiplexer (MUX) 102, der die Signale log-g 111 und log-g IQ I an betreffenden Eingängen empfängt, liefert unter Steuerung durch das Vorzeichenbit den größeren der beiden Eingangsworte (das heißt den Wert X) an seinem Ausgang. In ähnlicher Weise liefert ein Multiplexer 104· unter Steuerung durch das Vorzeichenbit den kleineren der beiden Eingangswerte (das heißt den Wert Y) an seinem Ausgang.

Die Polarität des kleineren Wertes Y der beiden Eingangswerte log-g 11 I und log_B I Q I wird durch eine Zweierkomplement-Schaltung 60 umgekehrt, die mit dem Ausgang des Kleinstzahlenwählers 58 gekoppelt ist. Die Schaltung 60 kann aus einem Inverter zur Invertierung aller eingangsseitig angelegten Bits und einem Addierer bestehen, um der letzten (niedrigstwertigen) Bitposition der invertierten Zahl eine 1 hinzuzuaddioren und damit das Zweierkomplement der eingangsseitigen Zahl zu bilden.

Eine Summierschaltung 62 addiert das Zweierkomplement des kleineren Wertes Y der beiden Logarithmuswerte log-g | I I und log-g IqI mit dem größeren Werb X dieser beiden Werte, um den Absolutwert der Differenz IdI zwischen den beiden eingangsseitigen Logarithmusworten log-g 111 und log_B IQ I

zu erzeugen. Der Absolutwort der Differenz |d| wird auf ein Element 64· gegeben, das an seinem Ausgang einen Wert

F ( |D| ) = 0,5 log_B(1 + B"^{2 |D|} ) liefert. - 13 -

ORIGINAL

Das Element 64- kann ein Festwertspeicher sein, dem der Absolutwert ID I der Differenz zwischen den beiden Eingangslogarithmen logg 11 I und logg IQ I als Adressencode angelegt wird und der so programmiert ist, daß er an seinem Ausgang einen Wert gleich F (|D| ) liefert.

Eine Summierschaltung 66 addiert den Ausgangswert F (|Dl ) des Elementes 64- mit dem größeren Wert X der beiden Eingangslogarithmen log_B j I I und log_B iQl, nachdem der besagte größere Wert in einem Verzögerungselement 68 um ein passendes Zeitintervall verzögert worden ist, welches sicherstellt, daß der erwähnte größere Wert die Summierschaltung im wesentlichen gleichzeitig mit dem zugehörigen Korrekturwert erreicht. Das Element 70 erzeugt den zur Basis B gel- tenden Antilogarithmus antilog-g der Ausgangsgröße der Summierschaltung 66, um einen Wert zu erzeugen, der im wesentlichen gleich dem Betrag Ö der Vektorsumme der in Quadratur stehenden Signale I und Q ist.

Die Anwendung des hier beschriebenen Betragsdetektors 24· sei nachstehend an einem Beispiel erläutert:

• Annahme: Farbartsignal-Abtastwerte mit 7 Bits einschließlich des Vorzeichenbits (d.h. M = 7), Logarithmen mit N Bits (d.h. N = 7)

• B = 1,033161, gemäß der obigen Formel für die Basis B der Logarithmen.

· F ( |D| ) = 0,5 1or_b (1 + B""² I^D| )

=0,5 1or_b (1 + 1,033161~^{2 |D|} )

-OflieiNAL- INSPECTED

ο ~

• F-Tabelle:

Bereich \|d\|	J'¹ ( IDI )
0	11
1-2	10
	9
5-6	8
7-8	7
10-12	6
13-16	5
17-20	4
21-26*	3
27-34	2
35-51	1
52-127	0

· Rechnungen:

• Angenommen 1=8, Q «

• log_B |I|= 64, lo_Rfl |Q 1 =.

0 X= Größeres von lon;,, 11 | und loe-r, | 0 I

''Si ^aü ^-

= 97

• Y = Kleineres von logg |l| und log™ |Q|

= 64

0D= X-I = 97-64 = 33

• ^p ( IDl ) .=2« aus der F-Tabelle

ID \/

²+Q²

log_B \/l²+Q² = X + If = 97 + =

· σ = \/i²+Q²

= antilogg 99

= 25.27 (geschützt)

- 25.3 (wirklich) ,

.

Es sei erwähnt, daß sich eine höhere Auflösung erzielen läßt, indem man die Anzahl von Bits in den Signal-Abtastwerten (d.h. die Zahl M) odor in den Logarithmuswerten (d.h. die Zahl IT) erhöht. In diesem Fall werden die Bereiche von Werten D für jedem Änderungsschritt von F(D) großer. Alternativ kann dio Auflönung auch dadurch erhöht werden, daß man den Wert Jodeo Ä'nderungsschrittes von F(D) vermindert, um eine größere Anzahl von Bereichen für D zu erhalten. _%

Außerdem läßt sich aus der F-Tabelle entnehmen, daß nur elf Korrekturwerte F(D) (d.h. von 1 bis 11) für die durch 7 Bit-Abtastwerte dargestellte Differenz erforderlich sind. Somit läßt sich die Größe des Festwertspeichers durch passende Decodierung der Eingangs-Codewörter für die Speicheradresse wesentlich reduzieren.

Eine erfindungsgemäße Anordnung benötigt keine Multiplizierschaltung und nur eine kleine Tabelle von Korrekturwerten, so daß man eine höhere Auflösung mit niedrigeren Hardware-Kosten als im Falle der anderen, eingangs beschriebenen Methoden erreicht.

Ή-

- Leerseite -

Claims

Paten l;nn spräche

Anordnung zur Erzeugung des Betragswertes der Vektorsumme zweier in Quadratur zueinander stehender Vektorkomponenten, gekennzeichnet durch:

eine Einrichtung (22) zum Empfang der Betragswerte der beiden in Quadratur zueinander stehenden Vektorkomponenten ;

eine Einrichtung (50) zum Erzeugen zweier zugehöriger Logarithmuswerte der beiden Vektoren zur Basis B;

eine Einrichtung (56-62) zum Subtrahieren des einen Logarithmuswertes von dom anderen Logarithmuswert, um einen Differenzwert D zu bilden 5

eine Einrichtung (64) zur Erzeugung eines Korrekturwertes, der gleich 0,5 log_B (1+B~^2D) ist;

eine Einrichtung (66) zur Addition des Korrekturwertes mit dem besagten anderen Logarithmuswert;

eine Einrichtung (70) zur Erzeugung des Antilogarithmus des Ausgangswertea der Addiereinrichtung, um einen Wert G zu erzeugen, der im wesentlichen gleich dem Betrag der Vektorsumme der in Quadratur zueinander stehenden Vektorkomponenten ist.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet,

daß die Subtrahiereinrichtung (56-62) eine Einrichtung (60) zur Bildung des Zweierkomplementes des besagten einen Logarithmuswertes enthält und eine Einrichtung (62) aufweist, um das Zweierkomplement des besagten einen Logarithmuswertes mit dem besagten anderen Logarithmuswert additiv zu kombinieren und dadurch den Differenzwert D zu erhalten.
3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die den Korrekturwert erzeugende Einrichtung (64) aus einem Festwertspeicher besteht, dem der Differenzwert D als Adressencode angelegt wird und der so programmiert ist, daß er den zugeordneten Wert F(D) am betreffenden Speicherplatz enthält.
4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die differenzbildende Einrichtung (56-62) eine Einrichtung enthält, die den Absolutwert IdI der Differenz zwischen den Logarithmuswerten errechnet^und daß die den Korrekturwert erzeugende Einrichtung (64) einen Korrekturwert F ( |D| ) erzeugt, der gleich 0,5 log_B (1+B ) ist,und daß eine Einrichtung zur Addition des Korrekturwertes mit dem größeren der beiden Logarithmuswerte vorgesehen ist.
5, Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Einrichtung zur Bildung des Absolutwertes |Dl der Differenz zwischen den Logarithmuswerten eine Einrich-

o J k ό ο ο - 3 -

tung zur Subtraktion des kleineren der Logarithmuswerte vom größeren der Logaritbmuswerte enthält.
6. Anordnung nach Anspruch 'I-, dadurch gekennzeichnet, daß die Einrichtung (56-62) zur Ermittlung der Differenz zwischen den Logarithmuswerten eine Einrichtung (56, 58) zur Bestimmung des größeren und des kleineren der Logarithmuswerte enthält und ferner eine Einrichtung zur Subtraktion des kleineren der Logarithmuswerte vom größeren der Logarithmuswerte aufweist.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Subtrahiereinrichtung eine Einrichtung (60) zur Bildung des Zweierkomplementes des kleineren Logarithmuswertes enthält und eine Einrichtung (62) aufweist, um das Zweierkomplement des kleineren Logarithmuswerifes mit dem größeren Logar.lthmuswert additiv zu kombinieren und dadurch den Absolutwert der Differenz zwischen den Logarithmuswerten zu erhalten.
8. Anordnung nach Anspruch 7» dadurch gekennzeichnet, daß die das Zweierkomplement bildende Einrichtung eine Einrichtung zur Invertierung der Bits des kleineren Logarithmuswertes enthält und eine Einrichtung aufweist, um der niedrigstwertigen Bitposition des invertierten Wertes des kleineren Logarithmuswertes eine +1 hinzuzuaddieren und dadurch das Zweierkomplement zu erzeugen.
9. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß der größeren Logarithmuswert, der am Ausgang der den größeren und den kleineren Logarithmuswert bestimmenden Einrichtung (56, 58) zur Verfügung steht, in additivem Sinne an die Addiereinrichtung (66) gelegt wird.
10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß der größere Logarithmuswert am Ausgang der den größeren und den kleineren Logarithmuswort bestimmenden Einrich-

.·.-;;- L" : ·~^:. 3534268 - /j. -

tung (56, 58) über ein Verzögerungselement (68) an die Addiereinrichtung (66) gelegt wird, um sicherzustellen, daß die Addiereinrichtung den größeren Logarithmuswert im wesentlichen gleichzeitig mit dem zugeordneten Korrekturwert empfängt.
11. Anordnung nach Anspruch 1 oder 4·, dadurch gekennzeichnet, daß die Einrichtung (50)» welche die Logarithmuswerte erzeugt, einen J¹Betwertspeicher aufweist, dem die Amplitudenwerte der beiden Vektorkomponenten als Adressencodes angelegt werden und der so programmiert ist, daß er die zugehörigen Logarithmuswerte an den jeweils adressierten Speicherplätzen enthält.
12. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die den Korrekturwert erzeugende Einrichtung (6A-) einen Pestwertspeicher aufweist, dem der Absolutwert der besagten Differenz |Dl als Adressencode angelegt wird und der so programmiert isb, daß er den zugeordneten Korrekturwert Έ ( |D I ) am jeweils adressierten Speicherplatz enthält.
13. Anordnung nach Anspruch 1 oder 4, dadurch gekennzeichnet, daß die den Antilogarithmus erzeugende Einrichtung (70) einen Festwertspeicher aufweist, dem die Ausgangsgröße der Addiereinrichtung (66) als Adressencode angelegt wird und der so programmiert ist, daß er den zugehörigen Antilogarithmus am jeweils adressierten Speicherplatz enthält.