FR2503897A1 - Procede et dispositif de calcul du logarithme du module d'un signal video frequence a partir de ses composantes en quadrature, application a un dispositif de traitement d'informations radar ou de telecommunications - Google Patents
Procede et dispositif de calcul du logarithme du module d'un signal video frequence a partir de ses composantes en quadrature, application a un dispositif de traitement d'informations radar ou de telecommunications Download PDFInfo
- Publication number
- FR2503897A1 FR2503897A1 FR8107461A FR8107461A FR2503897A1 FR 2503897 A1 FR2503897 A1 FR 2503897A1 FR 8107461 A FR8107461 A FR 8107461A FR 8107461 A FR8107461 A FR 8107461A FR 2503897 A1 FR2503897 A1 FR 2503897A1
- Authority
- FR
- France
- Prior art keywords
- log
- circuit
- logarithm
- transcoding
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/28—Details of pulse systems
- G01S7/285—Receivers
- G01S7/288—Coherent receivers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
PROCEDE DE CALCUL DU MODULE D'UN SIGNAL VIDEO FREQUENCE A PARTIR DE SES COMPOSANTES EN QUADRATURE I, Q SUIVANT LEQUEL, ON PROCEDE AUX ETAPES ESSENTIELLES SUIVANTES, CALCUL DE LA VALEUR ABSOLUE 25-26 DES COMPOSANTES I, Q, CALCUL DU LOGARITHME 27, 28 DE CES VALEURS LOGI ET LOGQ, SOUSTRACTION 32 DESDITES VALEURS DE LOGARITHME, MULTIPLICATION 33 PAR DEUX DU RESULTAT DE LA SOUSTRACTION, CALCUL D'UNE EXPRESSION 34 LOG1IQ, ADDITION 35 DE L'EXPRESSION PRECEDENTE A UNE DES VALEURS DE LOGARITHME, PREALABLEMENT MULTIPLIEE 36 PAR DEUX ET MULTIPLICATION 37 DE L'EXPRESSION DELIVREE PAR L'ADDITIONNEUR 35 PAR 12. APPLICATION AUX RADARS ET SYSTEMES DE TELECOMMUNICATION.
Description
PROCEDE ET DISPOSITIF DE CALCUL DU LOGARITHME
DU MODULE D'UN SIGNAL VIDEO FREQUENCE A PARTIR
DE SES COMPOSANTES EN QUADRATURE, APPLICATION
A UN DISPOSITIF DE TRAITEMENT D1INFORMATIONS
RADAR OU DE TELECOMMUNICATIONS
La présente invention concerne un procédé et un dispositif de calcul du logarithme du module d'un signal video fréquence à partir de ses composantes en quadrature et son application à un dispositif de traitement d'informations radar etlou également de télécommunications. En fait, l'invention peut s'appliquer à tout système dans lequel on procède à une démodulation cohérente délivrant deux signaux en quadrature.A titre de produit industriel nouveau l'invention couvre également le dispositif de traitement des informations radar ou de télécommunications auxquels elle est appliquée.
DU MODULE D'UN SIGNAL VIDEO FREQUENCE A PARTIR
DE SES COMPOSANTES EN QUADRATURE, APPLICATION
A UN DISPOSITIF DE TRAITEMENT D1INFORMATIONS
RADAR OU DE TELECOMMUNICATIONS
La présente invention concerne un procédé et un dispositif de calcul du logarithme du module d'un signal video fréquence à partir de ses composantes en quadrature et son application à un dispositif de traitement d'informations radar etlou également de télécommunications. En fait, l'invention peut s'appliquer à tout système dans lequel on procède à une démodulation cohérente délivrant deux signaux en quadrature.A titre de produit industriel nouveau l'invention couvre également le dispositif de traitement des informations radar ou de télécommunications auxquels elle est appliquée.
Pour des raisons de facilité et de clarté de l'exposé, on considèrera donc, sans que cela doive constituer une quelconque limitation de l'invention, un dispositif de traitement d'informations radar.
Dans un dispositif de traitement d'informations radar, en particulier dans un radar à élimination d'échos fixes, il est souvent nécessaire de calculer le logarithme du module d'un signal vidéo à partir de ses composantes en quadrature I et Q qui sont représentées par I = A cos il, et Q = A sin '? formules dans lesquelles A est l'amplitude maximale du signal et l? la phase des signaux vidéo bipolaires à traiter Ces signaux I et Q sont obtenus comme dit plus haut, après démodulation cohérente du signal reçu transposé en fréquence intermédiaire.
Une description de récepteurs délivrant ces vidéo bipolaires peut être trouvée dans le livre de M.3. SKOLNICK, Radar Handbook, chapitre 17, McGraw Hill Company. Suivant cet art antérieur les vidéos bipolaires sont échantillonnées et codées à chaque case distance élémentaire, puis appliquées à un dispositif de traitement qui peut être constitué par des filtres numériques passe haut ou par un banc de filtres ou encore par transformée de Fourier.En sortie du dispositif de traitement il est nécessaire de calculer l'amplitude du signal en effectuant le calcul de l'exoression
Ce calcul doit être réalisé pour chaque case de distance élémentaire, mais pour des raisons de vitesse dans l'exécution de ce calcul, qui est imposée par la largeur de l'impulsion radar de l'ordre de la microseconde, il n'est pas possible d'utiliser des circuits de multiplication dassique qui réduiraient par trop cette vitesse. On est alors conduit à faire une approximation du module qui est donnée à titre d'exemple dans ce qui suit.
L'algorithme le plus souvent utilisé revient à écrire l'appro- ximation suivante:
Une meilleure approximation peut être obtenue en choisissant d'autres coefficients mais on est bloqué dans cette voie par la complication des circuits de traitement. La meilleure approximation encore utilisable s'écrit:
Ces nouvelles formes de l'algorithme de départ permettent de faire les calculs en n'utilisant que des opérations simples, addition, soustraction, comparaison et décalage. Ces opérations peuvent être effectuées rapidement sans nécessiter l'utilisation de multiplieurs parallèles. Le calcul du logarithme du module, soit Log\ I2 + Q2 est réalisé directement par une table de transcodage constituée par une mémoire programmable PROM.
Suivant l'art antérieur rappelé ci-dessus, on calcule ainsi le logarithme du module du signal vidéo considéré de façon indirecte, en recourant à des approximations qui, plus elles sont fines, tendent à compliquer les circuits ou tout au moins à en augmenter fortement le nombre.
Suivant l'invention, on veut calculer le logarithme du module du signal vidéo considéré de façon directe, ctest-à-dire sans passer par des approximations et sans non plus utiliser des circuits multiplieurs parallèles. L'avantage d'une telle approche est la précision meilleure des calculs et une réduction du nombre des circuits à mettre en oeuvre.
De fait les circuits utilisés ne sont que des additionneurs, des multiplexeurs qui en fait sont des commutateurs et des mémoires
PROM mais de faible capacité. S'il est théoriquement possible d'imaginer une table qui donne directement la valeur du logarithme du module
du signal considéré, à partir des variables I et
Q, la réalisation matérielle d'une telle PROM est pratiquement impossible. Pour des valeurs de I et Q codées sur un grand nombre de bits, 10 plus un bit de signe par exemple, aucune mémoire PROM n'existe actuellement capable de faire le calcul; il serait nécessaire d'utiliser une centaine de PROM en remplacement.
PROM mais de faible capacité. S'il est théoriquement possible d'imaginer une table qui donne directement la valeur du logarithme du module
du signal considéré, à partir des variables I et
Q, la réalisation matérielle d'une telle PROM est pratiquement impossible. Pour des valeurs de I et Q codées sur un grand nombre de bits, 10 plus un bit de signe par exemple, aucune mémoire PROM n'existe actuellement capable de faire le calcul; il serait nécessaire d'utiliser une centaine de PROM en remplacement.
Suivant l'invention donc, un procédé de calcul numérique du logarithme du module d'un signal vidéo fréquence à partir de ses composantes en quadrature est caractérisé par les étapes suivantes: calcul des valeurs absolues des composantes I et Q préalablement codées, calcul du logarithme desdites valeurs par transcodage, comparaison arithmétique des valeurs des logarithmes des modules déterminant le plus grand et le plus petit des deux signaux::
soustraction des valeurs des Log des valeurs absolues des composantes suivant le résultat de la comparaison, multiplication par deux du résultat de la soustraction donnant le Log du rapport des carrés des valeurs des composantes, détermination de l'expression du logarithme de l'expression unité additionnée au rapport arithmétique du carré des composantes, additon à l'expression précédente du logarithme du carré d'une composante suivant le résultat de la comparaison et décalage d'un bit sur la droite pour obtenir l'expression de
cherchée.
soustraction des valeurs des Log des valeurs absolues des composantes suivant le résultat de la comparaison, multiplication par deux du résultat de la soustraction donnant le Log du rapport des carrés des valeurs des composantes, détermination de l'expression du logarithme de l'expression unité additionnée au rapport arithmétique du carré des composantes, additon à l'expression précédente du logarithme du carré d'une composante suivant le résultat de la comparaison et décalage d'un bit sur la droite pour obtenir l'expression de
cherchée.
D'autres avantages et caractéristiques de l'invention apparattront au cours de la description qui suit du procédé et de dispositifs de mise en oeuvre dudit procédé, donné à l'aide des figures qui représentent:
- la figure 1, un état de l'art antérieur avec bonne approximation associé à un récepteur radar délivrant les composantes en quadrature du signal vidéo considéré sous la forme de deux signaux vidéo bipolaires I et Q;
- la figure 2, une présentation des phases de calcul utilisées suivant l'invention pour imager le procédé;
- la figure 3, un dispositif de mise en oeuvre.
- la figure 1, un état de l'art antérieur avec bonne approximation associé à un récepteur radar délivrant les composantes en quadrature du signal vidéo considéré sous la forme de deux signaux vidéo bipolaires I et Q;
- la figure 2, une présentation des phases de calcul utilisées suivant l'invention pour imager le procédé;
- la figure 3, un dispositif de mise en oeuvre.
Comme cela ressort de l'introduction de la demande, son objet est de définir un procédé de calcul du logarithme du module d'un signal vidéo, à partir de ses composantes en quadrature délivrées sous la forme de signaux vidéo bipolaires I et Q, I ayant l'expression
A cos tp et T A sin ep expressions dans lesquelles A est l'amplitude du signal et tp sa phase. Des signaux de ce type sont ceux obtenus lorsqu'il a été procédé à une démodulation cohérente de signaux délivrés par exemple par un récepteur radar, ou par un dispositif de télécommunication également.
A cos tp et T A sin ep expressions dans lesquelles A est l'amplitude du signal et tp sa phase. Des signaux de ce type sont ceux obtenus lorsqu'il a été procédé à une démodulation cohérente de signaux délivrés par exemple par un récepteur radar, ou par un dispositif de télécommunication également.
La figure 1 représente un tel récepteur radar auquel on a rajouté un dispositif de traitement des signaux I et Q délivrés par le récepteur pour obtenir à la sortie de ce dispositif le logarithme du module des signaux I et Q soit
Ce dispositif de traitement ressortissant à l'art antérieur calcule ce logarithme en procédant à une certaine approxim ation.
Les composantes I et Q, en vidéo bipolaire qui sont appliquées au dispositif de traitement délivrant le module sont issues d'un récepteur comprenant essentiellement les circuits suivants. Un duplexeur 2 connecté à une antenne 3 et à la partie émetteur du radar comprenant un modulateur 4 et un amplificateur 5 haute fréquence. Le duplexeur est également connecté à la partie recep teur du radar qui comprend essentiellement un mélangeur 6 connecté à un oscillateur local 7 et à un amplificateur 8 à fréquence intermédiaire. Un oscillateur cohérent 9 est prévu alimentant d'une part un mélangeur 10 recevant une onde locale de l'oscillateur 7 et connecté à l'amplificateur haute fréquence 5, et d'autre part deux circuits démodulateurs cohérents 11 et 12, l'un deux 11 par exemple à travers un circuit déphaseur de # 12, 13.Les circuits démodu- lateurs 11 et 12 sont également connectés à l'amplificateur 8 à fréquence intermédiaire, ils délivrent comme cela est connu, des signaux I = A cos # et Q = A sin ç qui vont être traités dans le circuit 1, ressortissant à l'art antérieur comme cela a été déjà dit.
Dans ce dispositif 1, on calcule tout d'abord dans les circuits 14 et 15 les valeurs absolues |II et et QI |Q| des composantes I et Q après les avoir codées en numérique. Un comparateur 16 connecté aux circuits 14 et 15 respectivement détermine d'une part quel est le signal maximum des signaux | I et t et | Q| dans le circuit 17 et d'autre part quel est le signal minimum des signaux |I| Iet I QI dans le circuit
18. Suivant l'approximation choisie pour avoir une bonne précision, le circuit 19 détermine le signal 7/8 Maux (| I|, Maux (| circuit 20 détermine le signal 1/2 Min ( I , Q ). Ces deux circuits sont connectés à un additionneur 21 qui réalise la phase de calcul
Max (7/8 |I| + 1/2 si I > / Q.Le circuit 22 connecté au circuit 21 d'addition et au circuit 17, après comparaison dans le circuit 23 des signaux issus respectivement des circuits 17 et 21 réalise le calcul Max l'approximation près est é
18. Suivant l'approximation choisie pour avoir une bonne précision, le circuit 19 détermine le signal 7/8 Maux (| I|, Maux (| circuit 20 détermine le signal 1/2 Min ( I , Q ). Ces deux circuits sont connectés à un additionneur 21 qui réalise la phase de calcul
Max (7/8 |I| + 1/2 si I > / Q.Le circuit 22 connecté au circuit 21 d'addition et au circuit 17, après comparaison dans le circuit 23 des signaux issus respectivement des circuits 17 et 21 réalise le calcul Max l'approximation près est é
qui à in-Log 24, une mémoire PROM en l'occurence, donne la valeur de l'expres- sion cherchée
Suivant cet art- antérieur, le calcul du logarithme du module des signaux vidéo bipolaires est réalisé de façon indirecte et nécessite un assez grand nombre de circuits, en proportion de la précision demandée.
Suivant l'invention, ce calcul est réalisé de façon directe, mais à l'aide d'un algorithme modifié, permettant d'arriver au résultat à l'aide de calculs intermédiaires simples, qui sont rendus nécessaires par le fait qu'il n'est pas possible de réaliser une mémoire PROM de capacité suffisante qui théoriquement devrait permettre d'obtenir sans intermédiaire les valeurs du logarithme du module des signaux considérés.
La figure 2 donne une représentation de l'algorithme utilisé, aidant à mieux saisir le procédé de calcul du logarithme du module suivant l'invention.
Disposant des deux signaux video I et Q, on désire calculer
On calcule d'abord les valeurs absolues I| et | Q| respectivement dans les circuits 25 et 26, après qu'elles aient été codées en numérique. On calcule ensuite les valeurs de Logfil et Log QI respectivement dans des circuits 27 et 28. Un circuit comparateur 29 auquel sont appliquées les valeurs ainsi calculées de Log Jî et Log I QI permet de déterminer quel est le plus grand des signaux Log |I| ou Log |Q|. Cette comparaison est rendue nécessaire
Cette expession est facilement résolvable par un circuit de transcodage, à partir de l'information Log Z .Si Log Qj est supérieur à Logîl, le calcul de Log (1 + |Q|/|I|) se fait de façon analogue au calcul précédent.
La comparaison des signaux Log 111 et Log I QI dans le circuit de comparaison 29 permet de déterminer quel est le signal maximum ou minimum entre les signaux Log I Il et Log QI, ceci dans les circuits 30 et 31. Connaissant cette information, on peut procéder au calcul de Log|I| - Log |Q| ou Log |Q| - Log|I| suivantqueLog III est supérieur ou inférieur à Log I QI. Cette soustration se fait dans un circuit 32 dont le résultat est multiplié par 2 dans le circuit 33 dont la sortie alimente un circuit de transcodage 34 faisant le calcul de l'expression
Log(1+|I| /|Q|) ou Log(1+ Q/I) suivant le cas.Parallèlement à partir du circuit 31 établissant le signal minimum d'entre les signaux Log |I| et Log I QI, on multiplie par deux dans le circuit 35, le signal Log I QI par exemple et le résultat 2 Log 1QI soit Log I Q 12 est introduit dans un circuit additionneur 36 connecté par ailleurs au circuit de transcodage 34.
Log(1+|I| /|Q|) ou Log(1+ Q/I) suivant le cas.Parallèlement à partir du circuit 31 établissant le signal minimum d'entre les signaux Log |I| et Log I QI, on multiplie par deux dans le circuit 35, le signal Log I QI par exemple et le résultat 2 Log 1QI soit Log I Q 12 est introduit dans un circuit additionneur 36 connecté par ailleurs au circuit de transcodage 34.
Ce circuit 36 réalise de la sorte le calcul Log |I| + 1Q12 qui multiplié par le coefficient 2 dans le circuit 37, permet d'obtenir à la sortie du multiplica*ur 37 le résultat cherché soit
La figure 3 donne une réalisation pratique dun dispositif de calcul mettant en oeuvre le procédé décrit à l'appui de la figure précédente,
Les signaux vidéo relatifs aux composantes en quadrature I et
Q sont codées, par exemple sous 10 bits plus 1 bit de signe. Le calcul de la valeur absolue des signaux I et Q est réalisée dans le circuit 25 pour I et dans le circuit 26 pour le signal Q. Si le signe est positif, pour I par exemple, sa valeur est conservée et dans le circuit 25, le mot binaire I est transmis tel que par le conducteur 250 à la borne 381 d'un commutateur 38. Si le signe est négatif, on prend le complément à 2 du mot binaire représentant I dans un circuit additionneur 251 dont la sortie aboutit à la deuxième borne 382 du commutateur 38 qui est commandé par le bit de signe transmis par le conducteur 252. A la sortie du commutateur on dispose de la sorte de la valeur absolue du signal I par exemple sous la forme d'un mot binaire de 10 bits dans l'exemple choisi. Pour la composante Q, le traitement est identique à celui qui vient d'être décrit pour la composante I. Le calcul de Log |I| et de Log ! Q se fait ensuite respectivement dans les circuits 27 et 28 qui sont des circuits de transcodage Lin/Log constitués généralement- par des mémoires programmables connues sous le nom de PROM.Suivant le nombre de bits dont on veut disposer pour l'information finale Log #I + Q, bits dont on veut disposer pour l'information finale Log # I + Q on choisit une formule de transcodage particulière. A titre d'exemple, si on pose I l12/1Q12 = Z on peut définir la formule:
Y = 16 Log2 2Z,
pour Z variant, puisqu'on a choisi un codage à 10 bits pour les composantes I et Q, de 1 à 1024. Dans ces conditions Y = 0 pour Z
= O. Les valeurs de Log |I| et Log I QI obtenues à la sortie des
PROM 27, 28 respectivement sont ainsi définies avec 8 bits. Ces
valeurs sont appliquées ensuite à un comparateur 29 effectuant leur
comparaison arithmétique.A la sortie de ce comparateur on dispose
d'une part du mot binaire représentant le signal vidéo le plus grand
et d'autre part du mot binaire représentant le signal vidéo le plus
petit. Le choix de l'un ou l'autre de ces signaux se fait par
l'intermédiaire de commutateurs 30, 31 recevant sur leurs bornes
d'entrée 300-301, 310-331, respectivement les mots binaires issus
des circuits de transcodage 27-28 ; les commutateurs 30, 31 sont
commandés par le comparateur 29. Dans l'exemple décrit, le com-
mutateur 30 choisit le mot de plus grande valeur tandis que le
commutateur 31 choisit le mot de plus faible valeur. Un sous
tracteur 32, connecté aux sorties des commutateurs 3031 reçoit
ainsi sous la forme de mots de 8 bits le mot M1 de plus grande
valeur et le mot M2 de plus faible valeur, qu'il soustrait l'un de
l'autre.A la sortie de ce soustracteur 32, on recueille l'expression
Log |I| - Log|Q| ou Log |Q| - Log|I|
suivant que- Log il est plus grand ou plus petit que Log Q . Pour obtenir l'expression Log |I| / |Q| ou Log |Q| / |I| suivant le cas,
un circuit 33 connecté au soustracteur 32 procède au décalage d'un
bit vers la gauche, de l'expression qui lui est appliquée, pour le
multiplier par deux, équivalent à l'élever à la puissance 2. L'expres-
sion obtenue à la sortie du circuit de décalage 33 soit Log / d'un mot binaire à 9 bits est appliquée à une mémoire PROM 34 qui réalise l'opération
Log l'hypothèse où Log|I| > le cas contraire où Log Q < Log I, c'est ltopération Log (1 + |Q|/ fil 2) qui serait réalisée dans la PROM 34.
Les signaux vidéo relatifs aux composantes en quadrature I et
Q sont codées, par exemple sous 10 bits plus 1 bit de signe. Le calcul de la valeur absolue des signaux I et Q est réalisée dans le circuit 25 pour I et dans le circuit 26 pour le signal Q. Si le signe est positif, pour I par exemple, sa valeur est conservée et dans le circuit 25, le mot binaire I est transmis tel que par le conducteur 250 à la borne 381 d'un commutateur 38. Si le signe est négatif, on prend le complément à 2 du mot binaire représentant I dans un circuit additionneur 251 dont la sortie aboutit à la deuxième borne 382 du commutateur 38 qui est commandé par le bit de signe transmis par le conducteur 252. A la sortie du commutateur on dispose de la sorte de la valeur absolue du signal I par exemple sous la forme d'un mot binaire de 10 bits dans l'exemple choisi. Pour la composante Q, le traitement est identique à celui qui vient d'être décrit pour la composante I. Le calcul de Log |I| et de Log ! Q se fait ensuite respectivement dans les circuits 27 et 28 qui sont des circuits de transcodage Lin/Log constitués généralement- par des mémoires programmables connues sous le nom de PROM.Suivant le nombre de bits dont on veut disposer pour l'information finale Log #I + Q, bits dont on veut disposer pour l'information finale Log # I + Q on choisit une formule de transcodage particulière. A titre d'exemple, si on pose I l12/1Q12 = Z on peut définir la formule:
Y = 16 Log2 2Z,
pour Z variant, puisqu'on a choisi un codage à 10 bits pour les composantes I et Q, de 1 à 1024. Dans ces conditions Y = 0 pour Z
= O. Les valeurs de Log |I| et Log I QI obtenues à la sortie des
PROM 27, 28 respectivement sont ainsi définies avec 8 bits. Ces
valeurs sont appliquées ensuite à un comparateur 29 effectuant leur
comparaison arithmétique.A la sortie de ce comparateur on dispose
d'une part du mot binaire représentant le signal vidéo le plus grand
et d'autre part du mot binaire représentant le signal vidéo le plus
petit. Le choix de l'un ou l'autre de ces signaux se fait par
l'intermédiaire de commutateurs 30, 31 recevant sur leurs bornes
d'entrée 300-301, 310-331, respectivement les mots binaires issus
des circuits de transcodage 27-28 ; les commutateurs 30, 31 sont
commandés par le comparateur 29. Dans l'exemple décrit, le com-
mutateur 30 choisit le mot de plus grande valeur tandis que le
commutateur 31 choisit le mot de plus faible valeur. Un sous
tracteur 32, connecté aux sorties des commutateurs 3031 reçoit
ainsi sous la forme de mots de 8 bits le mot M1 de plus grande
valeur et le mot M2 de plus faible valeur, qu'il soustrait l'un de
l'autre.A la sortie de ce soustracteur 32, on recueille l'expression
Log |I| - Log|Q| ou Log |Q| - Log|I|
suivant que- Log il est plus grand ou plus petit que Log Q . Pour obtenir l'expression Log |I| / |Q| ou Log |Q| / |I| suivant le cas,
un circuit 33 connecté au soustracteur 32 procède au décalage d'un
bit vers la gauche, de l'expression qui lui est appliquée, pour le
multiplier par deux, équivalent à l'élever à la puissance 2. L'expres-
sion obtenue à la sortie du circuit de décalage 33 soit Log / d'un mot binaire à 9 bits est appliquée à une mémoire PROM 34 qui réalise l'opération
Log l'hypothèse où Log|I| > le cas contraire où Log Q < Log I, c'est ltopération Log (1 + |Q|/ fil 2) qui serait réalisée dans la PROM 34.
Un additionneur 35, connecté en sortie de la mémoire PROM 34, reçoit d'une part le mot binaire délivré par la PROM 34 et le mot binaire représentant le signal le plus faible, en l'occurrence dans l'exemple décrit, Log IQF issu de la mémoire PROM 28 et transmis par le commutateur 31, à travers un circuit 35 opérant un décalage d'un bit vers la gauche du mot qui lui est appliqué, définissant une multiplication par 2, équivalent ici à une élévation au carré donnant Log |Q|.
L'additionneur 35 réalise l'opération
Log IQ,I2 + Log (1 + |I|/ IQ52 dans l'hypothèse où Log I est plus grand que Log Q. Cette expression obtenue sous la forme d'un mot binaire à 10 bits est appliquée à un circuit 37, opérant un décalage d'un bit vers la droite réalisant une multiplication par t, équivalant ici à une racine carré. La sortie 40 du dispositif de la figure 3 3 délivre l'expression recherchée
Log IQ,I2 + Log (1 + |I|/ IQ52 dans l'hypothèse où Log I est plus grand que Log Q. Cette expression obtenue sous la forme d'un mot binaire à 10 bits est appliquée à un circuit 37, opérant un décalage d'un bit vers la droite réalisant une multiplication par t, équivalant ici à une racine carré. La sortie 40 du dispositif de la figure 3 3 délivre l'expression recherchée
On a ainsi décrit un procédé et un dispositif de calcul du logarithme du module d'un signal vidéo fréquence à partir de ses composantes en quadrature. Dans l'application à un dispositif de traitement d'information radar, le dispositif suivant l'invention est mis à la place de celui dessiné figure 1.
Claims (5)
1. Procédé de calcul du logarithme du module d'un signal vidéo fréquence à partir de ses composantes en quadrature dans lequel, ces composantes (I, Q), sont au préalable codées en numérique et leur valeur absolue calculée (|I|, IQI), caractérisé en ce qu'il est procédé aux étapes suivantes:: - calcul du logarithme (27, 28).de la valeur absolue de-ces compo santes, soit Log |I|, Log |Q|; - comparaison (29) de ces expressions obtenues précédemment permettant de déterminer quelle est la valeur maximale et la valeur minimale des expressions Log |I| et Log |Q|; - soustraction (32) desdites expressions; - multiplication par 2 du résultat de l'opération de soustraction; - transcodage (34) effectuant le calcul de l'expression Log (l+II [ 2/I#2)ouLog(l+IQI2/I1#2); - addition (35) du résultat du transcodage et de la valeur du logarithme ayant la valeur minimale après multiplication par 2 (35) de la dite valeur; - multiplication (37) du résultat de l'addition précédente par le coefficient 2.
2. Dispositif de mise en oeuvre du procédé de calcul de la revendication 1, comprenant pour chacune des composantes en quadrature (I et Q) un circuit de calcul (25-26) de la valeur absolue desdites composantes reçues sous la forme d'un mot binaire parallèle avec un bit de signe, caractérisé en ce qu'il comprend un circuit de transcodage (27-28) recevant le mot binaire représentatif de la valeur absolue de la composante considérée, à travers un commu tateur (38-39) commandé par le bit de signe associé, un comparateur (29) connecté aux circuits de transcodage et effectuant la comparaison arithmétique, des valeurs des expressions Log Il 1 et Log 1QI délivrées par les circuits de transcodage (27-28), un commutateur (30-31) connecté aux circuits de transcodage (27-28) choisissant, sous la commande du comparateur (29) respectivement la plus grande et la plus petite des valeurs des expressions Log |I| et Log Q #, un soustracteur (32) connecté en sortie des deux commutateurs effectuant la différence des logarithmes des valeurs abs# lues des composants I et Q, un circuit de décalage (33) effectuant la multiplication par deux de la différence précédente, un circuit de transcodage (34) connecté en sortie du circuit de décalage (33) effectuant le calcul de l'expression Log (1+|I|/ |Q|) ou
Log (1 + Q I 2ijit 2) suivant le résultat de la comparaison effectuée dans le circuit (29) de comparaison, un additionneur (35) connecté d'une part au circuit de transcodage (34) et à la sortie du commutateur (31) ayant choisi le signal de valeur minimale, à travers un circuit de décodage (38) effectuant une multiplication par deux et un autre circuit de décalage (37) connecté à Padditionneeur (35) précédent et effectuant une multiplication par 2 du mot binaire délivré par ledit additionneur.
3. Dispositif selon la revendication 2, caractérisé en ce que les circuits de transcodage (27, 28, 34) sont des mémoires program mabres
4. Application du procédé ou du dispositif de calcul selon l'une des revendications 1 ou 2 à tout système électronique effectuant une démodulation cohérente de deux signaux
5. Radar à éliminatation d'écho fixe, caractérisé en ce qu'il procède au calcul du logarithme du module d'un signal vidéo fréquence suivant l'une des caractéristiques 1 ou 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8107461A FR2503897A1 (fr) | 1981-04-14 | 1981-04-14 | Procede et dispositif de calcul du logarithme du module d'un signal video frequence a partir de ses composantes en quadrature, application a un dispositif de traitement d'informations radar ou de telecommunications |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8107461A FR2503897A1 (fr) | 1981-04-14 | 1981-04-14 | Procede et dispositif de calcul du logarithme du module d'un signal video frequence a partir de ses composantes en quadrature, application a un dispositif de traitement d'informations radar ou de telecommunications |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2503897A1 true FR2503897A1 (fr) | 1982-10-15 |
| FR2503897B1 FR2503897B1 (fr) | 1983-05-13 |
Family
ID=9257378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8107461A Granted FR2503897A1 (fr) | 1981-04-14 | 1981-04-14 | Procede et dispositif de calcul du logarithme du module d'un signal video frequence a partir de ses composantes en quadrature, application a un dispositif de traitement d'informations radar ou de telecommunications |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2503897A1 (fr) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2571199A1 (fr) * | 1984-09-28 | 1986-04-04 | Rca Corp | Appareil donnant la grandeur de la somme vectorielle de deux composantes vectorielles en quadrature dans un televiseur numerique |
| US4608567A (en) * | 1984-06-22 | 1986-08-26 | The United States Of America As Represented By The Secretary Of The Air Force | Fast envelope detector with bias compensation |
| EP0225787A2 (fr) * | 1985-12-05 | 1987-06-16 | Raytheon Company | Système de radar avec réglage automatique de gaine |
| EP0226401A2 (fr) * | 1985-12-05 | 1987-06-24 | Raytheon Company | Détection d'interférence d'impulsion pour un système de radar |
| EP0264256A2 (fr) * | 1986-10-14 | 1988-04-20 | Raytheon Company | Dispositif et méthode d'approximation du module d'un nombre complexe |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4173017A (en) * | 1977-04-11 | 1979-10-30 | The United States Of America As Represented By The Secretary Of The Army | Programmable signal processor for Doppler filtering |
-
1981
- 1981-04-14 FR FR8107461A patent/FR2503897A1/fr active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4173017A (en) * | 1977-04-11 | 1979-10-30 | The United States Of America As Represented By The Secretary Of The Army | Programmable signal processor for Doppler filtering |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4608567A (en) * | 1984-06-22 | 1986-08-26 | The United States Of America As Represented By The Secretary Of The Air Force | Fast envelope detector with bias compensation |
| FR2571199A1 (fr) * | 1984-09-28 | 1986-04-04 | Rca Corp | Appareil donnant la grandeur de la somme vectorielle de deux composantes vectorielles en quadrature dans un televiseur numerique |
| EP0225787A2 (fr) * | 1985-12-05 | 1987-06-16 | Raytheon Company | Système de radar avec réglage automatique de gaine |
| EP0226401A2 (fr) * | 1985-12-05 | 1987-06-24 | Raytheon Company | Détection d'interférence d'impulsion pour un système de radar |
| EP0226401A3 (en) * | 1985-12-05 | 1988-08-31 | Raytheon Company | Pulse interference detection for a radar system |
| EP0225787A3 (en) * | 1985-12-05 | 1988-09-07 | Raytheon Company | Radar system with automatic gain control |
| EP0264256A2 (fr) * | 1986-10-14 | 1988-04-20 | Raytheon Company | Dispositif et méthode d'approximation du module d'un nombre complexe |
| EP0264256A3 (fr) * | 1986-10-14 | 1990-02-07 | Raytheon Company | Dispositif et méthode d'approximation du module d'un nombre complexe |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2503897B1 (fr) | 1983-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0397564B1 (fr) | Procédé et installation à codage de signaux sonores | |
| FR2743228A1 (fr) | Systeme de melange et de numerisation de signaux analogiques | |
| FR2652969A1 (fr) | Dispositif de predistorsion pour systeme de transmission numerique. | |
| EP0709959B1 (fr) | Correction d'un décalage de fréquence | |
| FR2675969A1 (fr) | Procede et dispositif de codage-decodage d'un signal numerique. | |
| FR2503897A1 (fr) | Procede et dispositif de calcul du logarithme du module d'un signal video frequence a partir de ses composantes en quadrature, application a un dispositif de traitement d'informations radar ou de telecommunications | |
| RU2515768C1 (ru) | Устройство подавления боковых лепестков при импульсном сжатии многофазных кодов (варианты) | |
| EP0054459B1 (fr) | Dispositif de traitement de signaux logarithmiques, application à un radar fonctionnant en diversité de fréquence, et radar comportant un tel dispositif | |
| EP0969349A1 (fr) | Synthetiseur numerique de signaux | |
| EP0237382A1 (fr) | Dispositif de transformée en cosinus d'un signal numérique échantilloné | |
| FR2519818A1 (fr) | Boucle a blocage de phase et procede pour en ameliorer le signal de sortie | |
| FR2461304A1 (fr) | Appareil de calcul de transformee de fourier discrete bidimensionnelle | |
| US7450660B2 (en) | Apparatus and method for digital modulation | |
| EP0473731B1 (fr) | Procede et dispositif de comparaison de deux signaux analogiques variables | |
| JP3858785B2 (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
| FR2692091A1 (fr) | Procédé et dispositif de dissimulation d'erreurs de transmission de signaux audio-numériques codés par transformée fréquentielle. | |
| FR2778044A1 (fr) | Procede de recuperation d'horloge lors de l'echantillonnage des signaux de type informatique | |
| FR2502423A1 (fr) | Demodulateur numerique de signaux et systeme de television comportant un tel demodulateur | |
| CN100448163C (zh) | 数字变频器 | |
| CN111641572A (zh) | 一种噪声功率评估方法及装置、存储介质 | |
| EP0710421B1 (fr) | Procede et dispositif d'estimation d'un budget de bits pour encodeurs a longueur de mot variable | |
| EP0831626B1 (fr) | Procédé et dispositif pour déterminer l'erreur sur la fréquence d'une porteuse | |
| EP0035434B1 (fr) | Dispositif émetteur et dispositif récepteur pour la transmission de signaux numériques | |
| RU2817687C2 (ru) | Способ и устройство для формирования из представления hoa-сигналов в области коэффициентов смешанного представления упомянутых hoa-сигналов в пространственной области/области коэффициентов | |
| FR2507783A1 (fr) | Dispositif de calcul de l'argument d'un signal complexe defini par ses deux composantes en quadrature et application a un signal radar |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |