DE3530441A1 - Schaltungsanordnung zur digitalen codierung - Google Patents

Description

11 820 Ks/Ri

Ü.S. Serial No. 644,340

Filed: August 27, 1984

ANALOG AND DIGITAL SYSTEMS, ING. One Progress Way, Wilmington, Massachusetts (U.S.)

Schaltungsanordnung zur digitalen Codierung

Die Erfindung bezieht sich auf die digitale Codierung und die Decodierung elektrischer Signale, insbesondere solcher Signale, die Musik darstellen. Bei der Deltamodulation und anderen vergleichbaren Systemen stellt der digitalcodierte Signalstrom (Einsen und Nullen) den "Gradienten", das heißt die Steilheit jedes Segmentes des analogen Signals dar. Eine digitale Eins (im folgenden auch als 1 geschrieben) bedeutet, daß der Gradient des Analogsignals positiv ist, und der Decodierer rekonstruiert das Analogsignal in diesem lall durch Erhöhung seines Wertes um ein vorbestimmtes Maß.

Eine digitale Null (im folgenden auch als 0 geschrieben) veranlaßt den Decodierer, das Analogsignal um den gleichen Betrag zu vermindern. Somit erscheint das rekonstruierte Analogsignal als eine Folge von Segmenten mit positiver oder negativer Steilheit. Das zahlenmäßige Verhältnis zwi- - sehen Einsen und Nullen in der digitalen Signalfolge zeigt an, ob das Analogsignal ansteigt, abfällt oder sich nicht ändert.

Das digitale Signal wird aus einem analogen Eingangssignal codiert, indem bei jedem Taktintervall das rekonstruierte (decodierte) Analogsignal (d.h. die jüngste Ausgangsgröße

— ο-Ι des Decodierers, die repräsentativ für einen vergangenen Wert des Eingangssignals des Codierers ist) mit dem augenblicklichen Wert des Eingangssignals verglichen wird. Ist das Eingangssignal geringer als das rekonstruierte Signal, dann wird eine O erzeugt, ist das Eingangssignal größer, dann wird eine 1 erzeugt·

Die Hauptschwierigkeit bei solchen Systemen liegt bei der Wahl des Betrages, um welchen das rekonstruierte Signal bei jedem Intervall zu erhöhen oder zu vermindern ist, das heißt bei der Wahl des Betrages der Decodierungssteilheit. Wenn die gewählte Decodierungssteilheit nicht ungefähr mit dem Gradienten des Eingangssignals übereinstimmt, dann ergibt sich ein merkliches Quantisierungsrauschen bzw. ein merklicher Quantisierungsfehler im rekonstruierten Ausgangssignal. Bei Systemen, in denen die Decodierungssteilheit konstant gehalten wird, kann das Eingangssignal nur über einen schmalen Bereich von Amplituden genau codiert werden.

Um die Einschränkungen zu beseitigen, die sich bei Anwendung konstanter Decodierungssteilheit ergeben, hat man gemäß dem Stand der Technik Schaltungen geschaffen, um die Größe der Decodierungssteilheit abhängig vom Betrag des Eingangssignals zu ändern. Eine solche Betriebsweise wird häufig als adaptive Deltamodulation bezeichnet.

So offenbart beispielsweise die US-Patentschrift 4- 254 502 eine Schaltungsanordnung, die auf das digitalcodierte Signal einwirkt, um ein Referenzsignal zu erzeugen, das die Decodierungssteilheit vorschreibt. Eine Anordnung mit einem Schieberegister und einer zugehörigen Logikschaltung fühlt Wiederholungen ("Koinzidenzen") desselben Digitalzustandes (z.B. zwei Nullen oder zwei Einsen) und liefert ein Ausgangssignal an eine Filter- und Detektorschaltung, die ihrerseits das Referenzsignal erzeugt. Der Betrag des zur Filter- und Detektorschaltung gelieferten Signals hängt

ab von der Anzahl der Koinzidenzen im digitalcodierten Signal. Wenn nicht weniger als vier Koinzidenzen auftreten, was die Notwendigkeit einer schnellen Erhöhung der Decodierungssteilheit anzeigt, wird eine Mitkopplungsstrecke (positive Rückkopplung) eingeschaltet, um den Ausgang der Filter- und Detektorschaltung mit ihrem Eingang zu verbinden.

Mit der vorliegenden Erfindung wird, allgemein gesagt, eine in hohem Maße vereinfachte Schaltung zur Erzeugung des Referenzsignals geschaffen. Anstatt der Filter- und Detektorschaltung ist eine Mitkopplungsschaltung die primäre Quelle des Referenzsignals. Ein Koinzidenzdetektor aktiviert die Mitkopplungsschaltung bei Erfassung einer vorbestimmten Anzahl von Zustandswiederholungen (z.B.

drei Einsen oder drei Nullen) im digitalcodierten Signal. Bis zur Abschaltung bei einer Unterbrechung in der Wiederholung erzeugt die Mitkopplungsschaltung ein konstant zunehmendes Referenzsignal. Die Geschwindigkeit der Zunahme kann verändert werden, um das System an spezielle Umstände anzupassen. Außerdem ist für die Geschwindigkeit der Zunahme die Taktfrequenz des Systems zu berücksichtigen, weil die Mitkopplungsschaltung, sobald sie aktiviert ist, das Referenzsignal unabhängig vom Rest der Schaltung erhöht.

Dank dieser Unabhängigkeit zwischen der Anstiegsgeschwindigkeit des Referenzsignals und der Taktfrequenz kann das System mit einer geringeren Taktfrequenz arbeiten, ohne daß die Qualität in einem Maße wie sonst verschlechtert wird.

Bei bevorzugten Ausführungsformen wird die Mitkopplungsschaltung zur primären Quelle des Referenzsignals gemacht, indem sie vor (oder gleichzeitig mit) der Aktivierung irgendeiner anderen Schaltung zur Erzeugung des Referenzsignals aktiviert wird und indem sichergestellt wird, daß Zunahmen im Referenzsignal, die durch die Mitkopplungsschaltung verursacht werden, größer sind als Zunahmen in-

folge irgendeiner anderen Schaltung (vorzugsweise erzeugt die Mitkopplungsschaltung alle dieser Zunahmen). Ein Kondensator wird aufgeladen, wenn die Mitkopplungsschaltung aktiviert ist, und entladen, wenn sie abgeschaltet ist.

Das von der Mitkopplungsschaltung erzeugte Referenzsignal nimmt exponentiell zu, wobei die Zeitkonstante der Zunahme kleiner ist als die Zeitkonstante der Abnahme.

Die Erfindung wird nachstehend an Ausführungsbeispielen anhand von Zeichnungen näher erläutert.

Pig. 1 zeigt das Schaltschema eines Codierers gemäß der am meisten bevorzugten Ausführungsform der Erfindung;

Pig. 2 ist eine graphische Darstellung der Übergangsfunktion der Referenzspannung, wenn der Wert dieser Spannung zunimmt;

Pig. 3 zeigt das Schema einer anderen Ausführungsform der Erfindung.

In der Anordnung nach Pig. Λ tastet ein Schieberegister 10 den Ausgang 11 eines Vergleichers 12 bei jedem Taktimpuls ab. Registerausgänge Q1, Q2, Q3 und Q4 halten die vier jüngsten Werte des Ausgangs 11. Die Ausgänge Q1 und Q2 sind mit den Eingängen eines Exklusiv-ODER-Gliedes 14 verbunden. Der Ausgang Q4 wird nicht benutzt. Der Ausgang Q3, der gleich mit dem Ausgang Q1 ist, jedoch um zwei Taktintervalle verzögert, liefert das digitalcodierte Ausgangssignal. Der Ausgang 15 des Gliedes 14 führt zum Rücksetzeingang eines Schieberegisters 16, welches an einem Eingang D eine positive Bezugsspannung +V empfängt. Die Ausgänge Q1, Q2 und Q4 des Registers 16 werden nicht benutzt. Der Ausgang Q3 ist mit einem Pestkörperschalter 18 verbunden, um eine Mitkopplungsschaltung (positive Rückkopplung) 20 wahlweise zu aktivieren. Die Schieberegister

10 und 16 und das Glied 14 bilden zusammen einen Koinzidenzdetektor 22.

Ein Schaltnetzwerk 30 und ein Integrator 4-2 verarbeiten den Ausgang 36 der Mitkopplungsschaltung. Der Ausgang 36, das Referenzsignal, wird über zwei Pestkörperschalter 32 und 34, die durch das digitale Ausgangssignal Q1 des Schieberegisters 10 gesteuert werden, auf einen von zwei Referenzeingängen 38, 40 eines Integrators 42 gegeben. Der Integrator ist so ausgelegt, daß er für ein Referenz-Eingangssignal von 10V eine maximale Steilheit oder Änderungsgeschwindigkeit von 0,33 Volt pro MikroSekunde liefert. Der Einfachheit halber habe der Integrator eine untere Abbruchfrequenz von etwa 500 Hz. Der Integratorausgang 44, der das rekonstruierte Analogsignal darstellt, wird mit dem analogen Eingangssignal bei 46 im Vergleicher 12 verglichen .

Es werden durchwegs Widerstände mit einer Toleranz von verwendet (mit Ausnahme des 1K-Widerstandes am Ausgang des Vergleichers).

Der Vergleicher 12 liefert ein Ausgangssignal 11, welches zwischen Null und +V Volt wechselt, abhängig von der Polarität der Differenz zwischen dem rekonstruierten Analogsignal 44 und dem analogen Eingangssignal 46. Das Schieberegister 10 wandelt das Ausgangssignal 11 in ein synchronisiertes Digitalsignal von Einsen und Nullen an seinen Ausgängen Q1, Q2, Q3, Q4 um. Der Ausgang Q1 liefert den noch jüngsten Digitalwert, der Ausgang Q2 den vorangegangenen Wert.

Der Integrator 42 wird durch die Schalter 32 und 34 abhängig vom Ausgang Q1 gesteuert. Wenn Q1 eine 1 darstellt, verbindet der Schalter 32 das Referenzsignal 36 mit dem Integratoreingang 38, und der Integrator vermindert das rekonstruierte Ausgangssignal 44. Stellt der Ausgang QI

- 10 -

-ιοί eine O dar, verbindet der Schalter 34 das Referenzsignal mit dem Eingang 40, und der Integrator erhöht das rekonstruierte Ausgangssignal 44. Der Betrag, um welchen das rekonstruierte Ausgangssignal erhöht oder vermindert wird, das heißt die "Decodierungssteilheit", wird durch die Amplitude des Referenzsignals 36 eingestellt.

Das Referenzsignal wird durch die Mitkopplungsschaltung 20 bestimmt, die aktiviert ist, wenn der Ausgang QJ des Schieberegisters 26 eine 1 darstellt. Das Referenzsignal und somit die Decodierungssteilheit wird erhöht, immer wenn das Digitalsignal drei oder mehr sich wiederholende Einsen oder Nullen bringt (d.h. drei oder mehr aufeinanderfolgende "Koinzidenzen" hat), denn dies ist eine Anzeige dafür, daß die Steilheit nicht ausreicht, um dem Eingangssignal zu folgen.

Das Exklusiv-ODER-Glied 14 fühlt, ob eine Wiederholung im Digitalsignal vorkommt. Es erzeugt an seinem Ausgang eine 1 nur dann, wenn sich der augenblickliche und der vorangegangene Digitalwert voneinander unterscheiden (d.h. wenn eine Folge 1;0 oder 0;1 erscheint). Wenn also das Digitalsignal eine ständige Folge von Einsen oder eine ständige Folge von Nullen bringt, liefert der Ausgang 15 des Gliedes 14- eine 0.

Das Schieberegister 16 erzeugt Ausgangssignale, welche die Länge einer Wiederholungen von Einsen oder Nullen im Digitalsignal anzeigen. Der Exklusiv-ODER-Ausgang 15 steuert den Rücksetzeingang R des Registers 16, das an seinem Eingang D ständig eine Referenzspannung +Y empfängt. Die Ausgänge Q1, Q2, Q3 und 04 dieses Registers bleiben auf 0, wenn der ^usgang 15 weiterhin Einsen liefert, was bedeutet, daß keine Wiederholung im Digitalsignal vorkommt. Wenn andererseits der Ausgang 15 auf 0 geht, was das Erscheinen einer Folge von zwei Einsen oder zwei Nullen im Digitalsignal bedeutet, dann schiebt das Register eine 1 zum Aus-

gang Q1. Wenn dann der Ausgang 15 für zwei Taktintervalle auf O bleibt, was eine Folge von drei Einsen oder drei Nullen im Digitalsignal bedeutet, dann schiebt das Register eine 1 auf beide Ausgänge Q1 und Q2· In ähnlicher Weise führt eine Folge von vier Einsen oder vier Nullen zu (jeweils einer 1 an den Ausgängen Q1, Q2 und Q3, und fünf aufeinanderfolgende Einsen oder.Nullen führen dazu, daß alle vier Registerausgänge auf 1 kommen.

Zur Erzeugung des Referenzsignals wird nur der Registerausgang Q3 verwendet. Wenn Q3 eine 1 liefert, verbindet ein Schalter 18 die Leitung 19 mit dem Positiveingang eines Operations-Differenzverstärkers 30. Dies bewirkt, daß die Referenzspannung 36 exponentiell mit der Zeit zunimmt. Ist die Mitkopplungsschaltung 30 über eine gewisse Zeit nicht aktiviert worden, wird ein Kondensator C entladen, und die Übergangsfunktion der Referenzspannung ( hat die Form einer ansteigenden Exponentialkurve, wie sie in Fig. 2 dargestellt ist. Diese Kurve läßt sich durch folgende Funktion beschreiben:

Ref

^VRef = Wk)(e^kt/^r - 1),

wobei Y die Versorgungsspannung ist und k = (R^R₇ R₂R₄ undT= R₁O.

Die Übergangsfunktion ist so gewählt, daß das Referenzsignal anfänglich allmählicher ansteigt als später. Unter den meisten Umständen wird das Referenzsignal niemals den steil ansteigenden Teil der Übergangsfunktion erreichen, weil die durch den anfänglichen allmählichen Anstieg bewirkte Nachstellung der Decodierungssteilheit genügen wird, um die Folge von Wiederholungen zu beenden, die den Registerausgang .Q3 auf 1 hält. Wenn Q3 auf 0 geht, verbindet der Schalter 18 die Leitung 21 mit dem Verstärkereingang 24, was zur Folge hat, daß die Referenzspannung 36 exponentiell mit einer Abklingzeitkonstante (60 Millisekunden)

- 12 -

animmt, die durch einen Widerstand Rc und den Kondensator C bestimmt ist. Während eines normalen Betriebs wird die Referenzspannung in dem allmählich-ansteigenden normalen Bereich der Fig. 2 bleiben. Die Anstiegsgeschwindigkeit des Referenzsignals ist größer als seine Abnahmegeschwindigkeit. Die langsamere Abnahmegeschwindigkeit hat den Effekt, daß die Decodierungssteilheit für eine kurze Dauer auf einem hohen Wert gehalten wird, wenn auch eine kleinere Decodierungssteilheit zu einer genaueren Codierung des Eingangssignals führen würde. Obwohl dies mehr Quantisierungsrauschen verursacht, als es ohne langsamerer Abnahmegeschwindigkeit der Fall wäre, macht die langsame Änderung in der Amplitude des Quantisierungsrauschens das Rauschen weniger hörbar für das menschliche Ohr.

Ein Ersatz-Referenzeingang ist beim Spitzendetektor nicht erforderlich, weil die Bedingung, daß lauter Nullen im Digitalsignal vorhanden sind, zur Aktivierung der Schaltung 20 führt (über das Glied 14 und die Register 10, 16) und eine Positiv-Referenzspannung liefert. Das Fehlen eines Ersatz-Referenzsignals erlaubt eine genaue Codierung sehr kleiner Gradienten des Eingangssignals, wodurch der Dynamikbereich des Systems erweitert wird.

Ein Decodierer in Ausgestaltung der Erfindung könnte eine Schaltungsanordnung enthalten, die der für den Codierer gezeigten Schaltung ähnlich ist. Hierbei wäre der Eingang D des Schieberegisters 10 der Eingang für das Digitalsignal, und der Ausgang 44 des Integrators würde das rekonstruierte analoge Ausgangssignal liefern. Der Vergleicher 12 wäre wegzulassen.

Es sind auch andere Ausführungsformen der Erfindung möglich, die ebenfalls von den Ansprüchen umfaßt seien. So ist z.B. in Fig. 3 eine Anordnung dargestellt, die derjenigen nach Fig. 1 gleichwertig ist. Im Falle der Fig. 3 wird die Referenzspannung 36 nicht zum Vorschreiben der Decodierungs-

- 13 -

Steilheit des Integrators benutzt, sondern dazu verwendet, einen spannungsgesteuerten Verstärker 60 zu beeinflussen, der auf das analoge Eingangssignal 46 wirkt. Der Eingang zum Integrator bleibt konstant (vorgeschrieben durch die konstante Spannung V).

Die Erfindung kann außerdem auf andere Godierungs- und Decodierungssysteme als die Deltamodulation angewendet werden, so z.B. auf Spannungs/Frequenz-Modulatoren, PuIsbreitenmodulatoren, Delta-Sigma-Modulatoren und Pulscodemodulation.

Leerseite -

Claims (14)

1. ANALOG AND DIGITAL SYSlEEMS, INC. One Progress Way, Wilmington, Massachusetts (U.S.)

   Schaltungsanordnung zur digitalen Codierung Patentan sprüche

   /Ov

   1·^Elektrische Schaltungsanordnung,in welcher ein digital- ^-^ codiertes Signal mit hohen und niedrigen Zuständen zumindest teilweise bestimmt wird durch die Differenz zwischen einem augenblicklichen Wert eines Eingangssignals und einem rekonstruierten Signal, das repräsentativ für einen vergangenen Wert des Eingangssignals ist, gekennzeichnet durch:

   eine Stufen-Einstellschaltung (4-2; 60), die dafür sorgt, daß das Auftreten eines hohen oder eines niedrigen Zustandes im digitalcodierten Signal (11) einer Änderung im Eingangssignal (4-6) entspricht, deren Betrag abhängig von einem Referenzsignal (36) ist, das aus dem digitalcodierten Signal bestimmt wird; einen Referenzsignalerzeuger (20, 22), der eine Mitkopplungsschaltung (20) enthält, um den Wert des Referenzsignals (36) zu erhöhen, wenn eine oder mehrere

   aufeinanderfolgende Wiederholungen desselben Digitalzustandes im digitalcodierten Signal (11) gefühlt werden,

   wobei die Erhöhungen des Referenzsignals (36) primär durch die Mitkopplungsschaltung (20) bewirkt werden und wobei die Mitkopplungsschaltung einen Verstärker (30) und eine vom Ausgang zum Eingang des Verstärkers führende Mitkopplungsstrecke (R2, 24) aufweist.
2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Stufen-Einstellschaltung einen integrator (42) aufweist, in welchem die Integrationssteilheit aus dem Referenzsignal (36) bestimmt wird.
3. 3· Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Stufen-Einstellschaltung einen Verstärker (60) veränderbarer Verstärkung enthält, der auf das Eingangssignal (46) wirkt und dessen Verstärkung aus dem * Referenzsignal (36) bestimmt wird.

   ί ²⁰
4. 4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Referenzsignalerzeuger (20, 22) ein Koinzidenzsignal erzeugt, wenn die erwähnten Wiederholungen gefühlt worden sind, und daß die Mitkopplungsschaltung (20) ferner einen Schalter (18) enthält, der die Mitkopplungsstrecke (R2, 24) durchschaltet, wenn er durch das Koinzidenzsignal aktiviert ist.
5. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Mitkopplungsschaltung (20) ferner ein Ladungsspeicherelement (C), wie z.B. einen Kondensator, enthält, das so angeschlossen ist, daß es sich auflädt, wenn die Mitkopplungsstrecke (R2, 24) durch den Schalter (18) durchgeschaltet ist.

   35
6. 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Mitkopplungsschaltung (20) ferner einen vom

   •F -i

   Ladungsspeicherelement (σ) nach Masse führenden Entladekreis (über R5) enthält und daß der Schalter (18) den Entladekreis schließt, wenn er nicht durch das Koinzidenz sign al aktiviert ist.
7. 7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Zeitkonstante der Aufladung bei aktiviertem Schalter (18) kleiner ist als die Zeitkonstante der Entladung bei Nichtaktivierung des Schalters (18).
8. 8. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Mitkopplungsschaltung (20) eine Einrichtung (G) enthält, welche das Referenzsignal mit der Übergangskurve einer ansteigenden Exponentialfunktion ansteigen läßt.
9. 9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Form der Übergangskurve einer Funktion

   ^VRef -

   entspricht, wobei V_R _ die Spannung des Referenzsignals, V eine konstante Spannung, r eine Zeitkonstante und k eine Konstante ist.
   25
10. 10. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Erhöhung des Wertes des Referenzsignals (36) erfolgt, wenn im digitalcodierten Signal (11) derselbe Digitalzustand dreimal hintereinander auftritt.
11. 11. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Referenzsignalerzeuger (20, 22) eine Einrichtung enthält, um die Mitkopplungsschaltung (20) vor oder gleichzeitig mit der Aktivierung irgendeiner anderen Schaltung zur Erzeugung des Referenzsignals zu aktivierten·
12. 12. Schaltungsanordnung nach Ansprach 11, dadurch gekennzeichnet, daß die Aktivierung der Mitkopplungsschaltung (20) vor der Aktivierung irgendeiner anderen Schaltung erfolgt.
13. 13. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet durch eine solche Auslegung des Referenzsignalerzeugers (20, 22), daß die durch Wirkung der Mitkopplungsschaltung (20) erfolgenden Erhöhungen im Referenzsignal größer sind als irgendwelche, durch andere Schaltungen bewirkten Erhöhungen.
14. 14. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch solche Auslegung des Referenzsignalerzeugers (20, 22), daß alle Erhöhungen im Referenzsignal durch die Mitkopplungsschaltung (20) herbeigeführt werden.