DE3500741C2 - - Google Patents

Description

Die Erfindung bezieht sich auf ein Floppy-Disk-Laufwerk-Steuergerät nach dem Oberbegriff des Patentanspruchs 1.

Ein Steuergerät der erfindungsgemäßen Gattung als Schnittstelle zwischen einem digitalen Computer und wenigstens einem Floppy-Disk-Laufwerk ist aus der US-PS 42 10 959 bekannt. Dabei werden alle Lese- und Schreibvorgänge auf der Grundlage eines festen Taktsignals synchron durchgeführt. Dieses bekannte Steuergerät ist dementsprechend relativ einfach aufgebaut, zuverlässig und preiswert, ist jedoch auf die für Synchronbetrieb bei einer einzigen Taktfrequenz geeigneten Anwendungsfälle beschränkt.

Aus Joseph Jaworski: "Floppy-Disk control squeezes onto one chip" in Electronic Design, 10. Juni 1982, Seiten 203 bis 212, ist ein Steuergerät in integrierter Schaltungstechnik in einem einzigen Halbleiterbauteil bekannt. Eine gerätinterne Teilerschaltung kann selektiv in den Oszillatorkreis eingebunden werden, um die 2-MHz-Taktfrequenz bedarfsweise zu halbieren. Entsprechend ist eine Umschaltung von 5¼ auf 8 Zoll Floppy- Disks möglich. Die durch Einbeziehung der Teilerschaltung erreichte Ausdehnung auf eine zweite Betriebsart reicht jedoch in der Praxis für viele Anwendungsfälle nicht aus. Hier greift die Erfindung ein.

Der Erfindung liegt die Aufgabe zugrunde, das Zusammenschalten von verschiedenen Computern und Laufwerken flexibler zu gestalten.

Ausgehend von dem Floppy-Disk-Laufwerk-Steuergerät der gattungsgemäßen Art wird diese Aufgabe erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.

Über den Betriebsartenspeicher wird unmittelbar in die Datenübertragung entweder der Lesesteuereinrichtung oder der Schreibsteuereinrichtung eingegriffen. Hierdurch wird es problemlos möglich, eine Vielzahl unterschiedlicher Betriebsarten, einschließlich derjenigen des synchronen oder asynchronen Lesens und Schreibens, unterschiedlicher Taktsignale und Zeitverzögerungen selektiv wirksam zu machen, wodurch wiederum die unterschiedlichsten Computer und Laufwerke miteinander kompatibel gemacht werden.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

In der Zeichnung ist schematisch ein Ausführungsbeispiel der Erfindung dargestellt. Es zeigt

Fig. 1 ein Steuergerät gemäß der Erfindung als Schnittstelle zwischen einem digitalen Computer und einem Floppy-Disk-Laufwerk,

Fig. 2 ein Blockschaltbild des erfindungsgemäßen Steuergerätes,

Fig. 3 ein Blockschaltbild der erfindungsgemäßen Lesesteuereinrichtung und

Fig. 4 ein Blockschaltbild der erfindungsgemäßen Schreibsteuereinrichtung.

Es wird ein Floppy-Disk-Laufwerk-Steuergerät, aufgebaut als integrierte Schaltung auf einem Halbleiterbauteil, beschrieben, das als Schnittstelle zwischen einem digitalen Computer und einem Floppy-Disk-Laufwerk vorgesehen ist.

Im folgenden wird zunächst auf Fig. 1 Bezug genommen. Das Steuergerät 11 der Erfindung ist als Schnittstelle zwischen einem digitalen Computer 13 und einem Floppy-Disk-Laufwerk 15 gezeigt. Der digitale Computer 13 ist mit dem Steuergerät 11 über einen bidirektionellen Datenbus 17 (D 0-D 7), Steuerleitungen A 0-A 3, eine Geräte-Auswahlleitung , eine Rücksetzleitung und Taktleitungen Q 3 und FCLK verbunden. Obwohl nicht Teil der Erfindung, ist in Fig. 1 ein mit dem digitalen Computer über den Datenbus 17, den Adreßbus 21 (A 0-A 7) und eine Freigabeleitung verbundenes Bootstrap-ROM oder -PROM 19 dargestellt. Wenn der Computer zum erstenmal eingeschaltet wird oder wenn es notwendig ist, das Computerbetriebssystem neu zu starten, wird ein im Boot-ROM 19 gespeichertes Programm verwendet, um das Steuergerät 11 zu veranlassen, ein auf einer Floppy-Disk im Plattenlaufwerk 15 gespeichertes Programm auszulesen und über den Datenbus 17 zum Computer 13 zu übertragen. Derartige Bootstrap-Programme sind bekannt und werden hier nicht weiter beschrieben.

Auf dem Datenbus 17 befindliche Daten, die von auf die Steuerleitungen A 0-A 3 gegebenen Signalen abhängen, weisen ein Datenbyte auf, das von dem Plattenlaufwerk empfangen wurde und das zum Plattenlaufwerk zu übertragen oder das in Register innerhalb des Steuergerätes 11 zu laden oder aus diesen auszulesen ist. Das Steuergerät 11 wird durch eine "0" auf der Leitung durch den Computer gewählt und wird durch eine "0" auf der Leitung in den Anfangszustand gesetzt. Das Steuergerät verwendet durch den Computer auf den Leitungen Q 3 und FCLK erzeugte Taktsignale als Zeitgabesignale. Taktsignale Q 3 und FCLK werden mit von der Geschwindigkeit des Prozessors im Computer abhängenden Perioden erzeugt. In einem bevorzugten Ausführungsbeispiel weist Q 3 einen 2-MHz-Takt und FCLK einen 7- MHz-Takt auf. Zusätzlich kann Q 3 bei "0" bleiben (wenn nur eine asynchrone Betriebsart verwendet wird) und/oder FCLK kann 8 MHz sein.

Zwischen dem Steuergerät 11 und dem Plattenlaufwerk 15 bestehen folgende Daten/Steuerleitungen. Signale auf den Leitungen P 0 bis P 3 steuern einen Schrittmotor 22, der eine Dreheinheit in Abhängigkeit von Signalen auf den Leitungen P 0 bis P 3 entweder in Vorwärts- oder Rückwärtsrichtung ausführt. In einem typischen Floppy-Disk-Laufwerk beträgt eine Dreheinheit eine Vierteldrehung, eine Achteldrehung oder eine Sechzehnteldrehung, wobei dieser Wert streng von dem Antrieb abhängt. Jede Dreheinheit des Schrittmotors verursacht eine Verschiebung der Lese- und Schreibköpfe um eine Wegeinheit in Vorwärts- oder Rückwärtsrichtung. Die Wegeinheit, mit der die Köpfe verschoben werden, ist ebenfalls antriebsabhängig, wobei typische Wegeinheiten eine halbe oder eine viertel Spur betragen. Die binären Signale auf den Leitungen P 0 bis P 3 sind Eingangssignale für Spurwahlverstärker 23, die die binären Signale in eine den Schrittmotor 22 zur Drehung veranlassende Spannung umwandeln.

Durch das Steuergerät erzeugte binäre Signale auf WRDATA sind Eingangssignale für Lese/Schreib-Verstärker 25 des Plattenlaufwerks 15. Signale auf WRDATA veranlassen die Lese/Schreib- Verstärker 25, die Schreibkopfspule 26 zu erregen oder zu entregen, um Daten in das sich unter dem Schreibkopf drehende magnetische Medium einzuschreiben. Signale auf schalten die Schreibkopfspule 26 ein oder aus, um das Schreiben von auf WRDATA befindlichen Daten zu erlauben oder zu verhindern. Ähnlich wird, wenn das magnetische Medium unter dem Lesekopf vorbeiläuft, die Lesekopfspule 26′ erregt oder entregt und die aufgenommenen Signale durch die Lese/Schreib-Verstärker 25 in ein binäres Signal umgewandelt, das auf die Leitung RDDATA gegeben wird.

Durch das Plattenlaufwerk 15 wird ein Schreib-Sicherungsabtastsignal erzeugt und auf die SENSE-Leitung gegeben, wenn in dem Plattenlaufwerk ein Schalter 28 geschlossen wird, um anzuzeigen, daß das Plattenlaufwerk in einen Schreib-Sicherungszustand versetzt ist. ein solcher Schalter kann ein vom Benutzer betätigter mechanischer Schalter und/oder ein Schalter sein, der erkennt, ob die Floppy-Disk-Hülle eine Schreib-Sicherungsausnehmung aufweist. Zum Beispiel kann eine Photozelle einen Transistorschaltvorgang auslösen, wenn ein Lichtbündel durch die Floppy-Disk-Hülle unterbrochen wird.

Zuletzt werden durch das Steuergerät Laufwerkanwahlsignale erzeugt und auf die Leitungen oder gegeben. ist Eingangssignal für ein erstes Plattenlaufwerk, und ist Eingangssignal für ein zweites Plattenlaufwerk. Jedes dieser Eingangssignale oder wird an einen Antriebsmotorverstärker 27 angelegt, der das binäre Signal in eine Spannung umwandelt, um einen Motor 29 im Plattenlaufwerk zur Rotation zu bringen, wodurch eine in das Plattenlaufwerk eingelegte Floppy-Disk umläuft. In dem erläuterten Ausführungsbeispiel wird im Steuergerät ein einzelnes Bit verwendet, um ein Signal auf oder zu erzeugen, wodurch zu einem Zeitpunkt nur eins von zwei Laufwerken angewählt werden kann. Natürlich können mit zusätzlicher Hardware zusätzliche Laufwerke mit dem Steuergerät verbunden werden. Wenn auch nur eine mit dem Steuergerät 11 verbundene Gruppe von Leitungen gezeigt ist, z. B. Leitungen wie SENSE, die für ein Laufwerk gesetzt und für das andere rückgesetzt werden können, werden geeignete Logikschaltungen verwendet, um sicherzustellen, daß nur Signale von dem gewählten Laufwerk in die Steuergerätelogik eingegeben werden.

Es wird nunmehr auf Fig. 2 Bezug genommen, mit der die Hauptkomponenten des Steuergerätes 11 erläutert werden. Das erfindungsgemäße Steuergerät weist einen Betriebsartenspeicher 31 - im folgenden Betriebsartenspeicher genannt -, ein Zustandsregister 33, ein Lese-1′en-Register 35, ein handshake/underrun Kennzeichenregister 37, Zustandsverriegelungen 39, einen Dekodierer 41, eine Lese-Steuereinrichtung 45 und eine Schreib- Steuereinrichtung 47 auf. Die Lese-Steuereinrichtung 45 und die Schreib-Steuereinrichtung 47 werden weiter unten unter Bezugnahme auf die Fig. 3 bzw. 4 genauer erläutert werden. Der Begriff "underrun" wird in Verbindung mit der Möglichkeit eines Doppeltschreibens anhand Fig. 4 erläutert.

Nachdem das Steuergerät 11 durch den Computer 13 über ein Signal auf angewählt und durch ein Signal auf initialisiert wurde (letzteres setzt die Zustandsveriegelungen auf ihre Standardwerte), wird das Steuergerät durch den Computer über Signale auf A 0-A 3, die eine der acht Zustandsverriegelungen 39 (P 0 bis P 3 und L 4 bis L 7) setzen oder rücksetzen, veranlaßt, eine besondere Funktion auszuführen. Es versteht sich, daß unbeschadet des Zustandes der Verriegelungen P 0 bis P 3 und L 4 bis L 7 keine Operationen durch das Steuergerät vorgenommen werden, es sei denn, daß das Steuergerät durch ein Signal auf angewählt worden ist. schaltet das Steuergerät frei, wenn es auf einem niedrigen Wert ist. Die abfallende Flanke von veriegelt eine Information auf A 0 bis A 3. Einer der vorerwähnten acht Verriegelungen wird durch eine "1" auf A 0 gesetzt und durch eine "0" auf A 0 rückgesetzt. Die besondere, abhängig von A 0 gesetzte oder rückgesetzte Veriegelung wird durch eine auf A 1 bis A 3 gegebene Adresse bestimmt. Tabelle 1 zeigt die Adressen auf A 1 bis A 3, die den Verriegelungen P 0 bis P 3 und L 4 bis L 7 entsprechen.

Tabelle 1

Der Schrittmotor 22 arbeitet in Abhängigkeit von Signalen auf P 0 bis P 3 wie folgt. Das Setzen von P 0 setzt den Scshrittmotor in einen Anfangszustand, in dem er für eine Dreheinheit entweder in Vorwärts- oder Rückwärtsrichtung, je nach dem nächsten empfangenen Signal, bereit ist. Wenn das nächste empfangene Signal P 1 ist (d. h. wenn Verriegelung P 1 gesetzt wird), dreht der Schrittmotor um eine Einheit, was bewirkt, daß die Lese- und Schreibköpfe um eine Wegeinheit vorwärts bewegt werden. Wenn P 3 nach P 0 gesetzt wird, dreht der Schrittmotor um eine Einheit in der entgegengesetzten Richtung, und die Lese- und Schreibköpfe bewegen sich um eine Wegeinheit zurück. Zu diesem Zeitpunkt sind P 0 und P 1 gesetzt (oder P 0 und P 3, wenn die Köpfe rückwärts bewegt werden sollen) und P 0 wird gelöscht. Nachdem P 0 gelöscht ist, unter der Annahme, daß eine zusätzliche Vorwärtsbewegung des Kopfes gewünscht wird, wird P 2 gesetzt, was bewirkt, daß der Schrittmotor eine zusätzliche Einheit in Vorwärtsrichtung dreht und dadurch die Schreib- und Leseköpfe um eine weitere Einheit vorwärts bewegt. Wenn zusätzliche Kopfbewegungen in der Vorwärtsrichtung notwendig sind, wird P 1 gelöscht und P 3 gesetzt, wodurch eine zusätzliche Dreheinheit des Schrittmotors bewirkt wird. Ähnlich wird, wenn eine Rückwärtsbewegung der Lese- und Schreibköpfe erforderlich ist und P 0 gefolgt von P 3 gesetzt wurde, P 0 gelöscht und P 2 gesetzt, gefolgt durch das Löschen von P 3 und das Setzen von P 1. Jeder dieser Vorgänge veranlaßt den Schrittmotor um eine Dreheinheit in der entgegengesetzten Richtung zu drehen und die Lese- und Schreibköpfe um eine Wegeinheit in Rückwärtsrichtung zu verschieben. Weitere Zyklen von P 0, P 1, P 2, P 3 (für eine Vorwärtsbewegung) oder P 0, P 3, P 2, P 1 (für eine Rückwärtsbewegung des Kopfes) können durch den Computer 13 über geeignete Adressen auf A 0 bis A 3 ausgegeben werden, um die Lese- und Schreibköpfe zu jeder gewünschten Spur zu bewegen.

Das Setzen und Löschen von L 4 bis L 7 bestimmt andere durch das Steuergerät 11 auszuführende Funktionen, die unten beschrieben werden.

Nachdem das Steuergerät durch angewählt, durch initialisiert und die Schreib-Betriebsartenregister-Leitung gesetzt ist, werden D 0 bis D 4 auf dem Datenbus 17 in das Betriebsartenregister 31 geladen, um eine spezielle Betriebsart für nachfolgende Schreib- und Lesevorgänge zu wählen. Die Daten auf D 0 bis D 4 entsprechen den Signalen LATCH, , , FAST und 8/ des Betriebsartenregisters. Durch Löschen von wird das Steuergerät für nachfolgende Lese- und Schreibvorgänge in eine synchrone Betriebsart gesetzt. Ist gesetzt, werden nachfolgende Lese- und Schreibvorgänge in einer asynchronen Betriebsart ausgeführt. Sowohl die synchrone als auch die asynchrone Betriebsart werden ausführlicher unter Bezugnahme auf die Fig. 3 und 4 erläutert werden.

aktiviert, wenn es gelöscht wird, einen eingebauten Einsekunden-Zeitgeber. Der Zeitgeber ist ausgeschaltet, wenn gesetzt ist. Der Zeitgeber wird ausführlicher unter Bezugnahme auf und erläutert werden, die eines von zwei mit dem Steuergerät verbundenen Plattenlaufwerken auswählen.

Wenn FAST gelöscht wird, arbeitet das Steuergerät in der Betriebsart langsam. Normalerweise basiert die interne Zeitgabe des Steuergerätes auf dem Taktsignal CLK, das dem durch den Computer erzeugten Taktsignal FCLK gleich ist. Wenn FAST gelöscht wird, ist die interne Zeitgabe, d. h. die CLK-Periode, doppelt so groß wie die Periode von FCLK.

8/ bezieht sich ebenfalls auf die Zeitgabe und FCLK. Wenn ein 8-MHz-Takt verwendet wird, ist 8/ gesetzt. Wenn FCLK mit 7 MHz läuft, ist 8/ gelöscht. Der Wert von 8/ wird durch das Steuergerät benutzt, um zu bestimmen, wieviel FCLK-Perioden für eine gegebene Zeiteinheit erforderlich sind. Ist z. B. FCLK 8 MHz, entsprechen einer Mikrosekunde 8 Taktperioden; beträgt FCLK 7 MHz, entsprechen einer Mikrosekunde 7 Taktperioden. Dies erlaubt Computern mit 7-MHz-Takt und Computern mit 8-MHz- Takt äquivalent zu lesen und zu schreiben, d. h., daß Daten, die von einem Computer mit 7-MHz-Takt geschrieben wurden, durch einen Computer mit einem 8-MHz-Takt ausgelesen werden können und umgekehrt.

Nach dem Laden des Betriebsartenregisters, wobei spezielle Berriebsarten eingestellt werden, wird eines der beiden Laufwerke durch die Verriegelung L 5 wie folgt gewählt. Laufwerk 1 wird gewählt, wenn Verriegelung L 5 gelöscht ist. Laufwerk 2 wird gewählt, wenn Verriegelung L 5 gesetzt ist. Nachdem ein Laufwerk ausgewählt wurde, wird durch Setzen von Verriegelung L 4 die Leitung MOTOR-ON auf "1" gebracht. Wird Verriegelung L 4 gesetzt, wenn Verriegelung L 5 "0" ist, wird Laufwerk 1 durch aktiviert; wenn L 5 "1" ist, wird Laufwerk 2 durch aktiviert.

Es wird nun das oben erwähnte erläutert. Wenn gesetzt wird und L 4 gelöscht ist, wird durch die Logikschaltung 42 oder abhängig vom Setzzustand von L 5 entaktiviert, wodurch der Antriebsmotor 29 außer Betrieb gesetzt wird. Wenn gelöscht ist, bewirkt die Löschung von L 4 erst nach Ablauf der Zeit des Einsekunden-Zeitgebers die Entaktivierung vom oder durch die Logikschaltung (wenn LATCH rückgesetzt ist oder bis ein Halbmillisekunden-Zeitgeber abgelaufen ist, wenn LATCH gesetzt ist). Im allgemeinen ist es vorteilhaft, wenn eine gewisse Zeit bis zum Abschalten des Motorantriebes verstreicht, da häufig nachfolgende Plattenoperationen in einer sehr kurzen Zeitspanne nach der vorhergehenden Operation auftreten. Ohne eine solche Verzögerungszeit vor dem Entaktivieren von oder müßten nachfolgende Plattenoperationen auf die Erreichung der geeigneten Geschwindigkeit des Motors warten. Natürlich weist das Betriebssystem oder ein anderes Programm des Computers entsprechende Warte- oder Zeitschleifen auf, um wenn notwendig sicherzustellen, daß keine Platten-Lese- oder Schreib-Vorgänge gefordert werden, bis der Antriebsmotor seine Geschwindigkeit erreicht hat.

Zusätzliche durch das Steuergerät ausgeübte Funktionen werden durch Setzen von L 6, L 7 und MOTOR-ON bestimmt. L 6, L 7 und MOTOR-ON wählen, wie im folgenden erläutert das zu schreibende oder zu lesende Register. Die Register werden während jeder Operation, in der A 0 gelöscht ist, gelesen. In die Register wird eingeschrieben, wenn A 0 gesetzt ist. L 6, L 7, MOTOR-ON, A 0 und sind Eingangssignale für den Dekodierer 41, der die Eingangssignale dekodiert und, wie unten beschrieben, eine "1" auf die Leitungen Lese-Zustandsregister, Schreib-Betriebsartenregister, Schreibdatenregister, Lesedatenregister, Lese- 1′en-Register oder Lese-handshake/underrun-Kennzeichenregister legt. Jede der folgenden Operationen findet statt, wenn die abfallende Flanke von in den Dekodierer 41 eingegeben wird.

Wenn L 6, L 7 und MOTOR-ON "0" sind, gibt der Dekodierer 41 eine "1" an das Lese-1′en-Rgister (READ 1′s REGISTER), wodurch das Lese-1′en-Register 35 veranlaßt wird, ein Byte mit binären 1′en auf die Leitungen D 0 bis D 7 des Datenbusses 17 zu geben. Die 1′en auf dem Datenbus werden in den Speicher des Computers zur Verwendung durch das Betriebssystem oder andere Programme eingelesen.

Wenn L 6, L 7 "0" und MOTOR-ON "1" sind, gibt der Dekodierer 41 eine "1" auf die Lesedatenregister-Leitung (READ DATA REGISTR). Die Funktionen, die ausgeführt werden, wenn die Lesedatenregister-Leitung gesetzt ist, werden weiter unten unter Bezugnahme auf die Lese-Steuereinrichtung 45 und Fig. 3 erläutert werden.

Wenn L 6 "1", L 7 "0" und MOTOR-ON "0" oder "1" ist (d. h. unbeachtlich), gibt der Dekodierer 41 eine "1" auf die Lese-Zustandsregister-Leitung, wodurch die Inhalte des Betriebsartenregisters 31 und des Zustandsregisters 33 auf den Datenbus 17 gegeben wird, so daß der Bus folgende Werte übernimmt: LATCH auf D 0, auf D 1, auf D 2, FAST auf D 3, 8/ auf D 4, MOTOR-ON auf D 5, eine 0 auf D 6 und SENSE vom Plattenlaufwerk auf D 7. Das Betriebssystem oder ein anderes Programm des Computers 13 ist dann in der Lage, den Zustand des Steuergerätes 11 zu bestimmen.

Wenn L 6 "0", L 7 "1" und MOTOR-ON "0" oder "1" ist, gibt der Dekodierer 41 eine "1" auf die Lese-handshake/underrun-Kennzeichenregister-Leitung, wodurch das handshake/underrun-Kennzeichenregister 37 veranlaßt wird, "1′ten" auf D 0 bis D 5, ein underrun-Kennzeichen URF auf D 6 und ein handshake-Kennzeichen HS auf D 7 zu geben. Das underrun-Kennzeichen URF und das handshake-Kennzeichen HS werden unter Bezugnahme auf die Schreibsteuereinrichtung 47 und Fig. 4 erläutert werden.

Wenn L 6 "1", L 7 "1" und MOTOR-ON "0" ist, gibt der Dekodierer 41 eine "1" auf die Schreib-Betriebsartenregister-Leitung, und die auf D 0 bis D 4 des Datenbusses 17 befindlichen Daten werden in das Betriebsartenregister 31 eingeschrieben, mit D 0 entsprechend LATCH, D 1 entsprechend , D 2 entsprechend , D 3 entsprechend FAST und D 4 entsprechend 8/. Dieses läuft ab, während die Schreib-Betriebsartenregister-Leitung auf der ansteigenden Flanke der logischen Funktionen Q 3 oder ist.

Wenn L 6, L 7 und MOTOR-ON "1" sind, gibt der Dekodierer 41 eine "1" auf die Schreibdatenregister-Leitung. Die Funktion, die durchgeführt wird, wenn die Schreibdatenregister-Leitung gesetzt ist, wird unter Bezugnahme auf die Schreib-Steuereinrichtung 47 und Fig. 4 erläutert werden.

Unter Bezugnahme auf Fig. 3 wird jetzt die Lese-Steuereinrichtung 45 erläutert. Wie oben erwähnt, gibt der Dekodierer 41 eine "1" auf die Lesedatenregister-Leitung, wenn L 6 und L 7 "0" und MOTOR-ON "1" ist. Natürlich wird, wie oben beschrieben, vor dem Lesen durch Rotation des Schrittmotors 22 entsprechend den Steuersignalen auf P 0 bis P 3 der Lesekopf zu der gewünschten Spur der Floppy-Disk geführt. Wenn die Floppy-Disk unter dem Lesekopf rotiert, bewirken die in der Spur abgespeicherten Daten eine Erregung und Entregung der Spule des Lesekopfs und dadurch Veränderungen auf RDDATA; die Setzbits oder Löschbits auf dem magnetischen Medium entsprechen. Zu diesem Zeitpunkt kann weder das Steuergerät noch der Computer festellen, welcher Teil der Spur sich unter dem Lesekopf befindet. Es muß daher bestimmt werden, wo mit dem Lesen von Daten begonnen werden soll. Ein für diesen Zweck geeignetes Verfahren für eine genaue Synchronisation ist in der US-PS 42 10 959 beschrieben.

Nachdem Synchronisation erreicht worden ist, läuft das Lesen wie folgt ab. Ein Lesedatenaufnehmer 51 erkennt zum CLK-Takt synchronisierte negative Übergänge auf RDDATATA. Bei jedem negativen Übergang auf RDDATA setzt er einen Intervallzähler zurück. Wenn 8/ gesetzt wird, ist das Intervall 16 CLKs. Wenn 8/ rückgesetzt ist, ist das Intervall 14 CLKs. Die Informationen auf RDDATA sind um diese Intervalle beabstandet oder "umgeben" diese Intervalle. Eine "1" ist ein negativer Übergang zu der erwarteten Zeit, d. h. im Intervall. Eine "0" ist kein Übergang zu der erwareten Zeit. Die Erwartungszeit erstreckt sich um angenähert ein halbes Intervall vor und nach einem Erwartungszeitpunkt, da die Daten, bedingt durch Schwankungen in der Antriebsgeschwindigkeit und andere externe Faktoren, während des Lesens nicht präzise beabstandet sind.

Ein negativer Übergang auf RDDATA wird als "1" erkannt, und der Lesedatenaufnehmer 51 veranlaßt das Signal LFT 1, für einen CLK-Zyklus einen "1" Impuls abzugeben. Die nächsten erwarteten Daten erscheinen nominell bei 16 CLKs, wenn 8/ gesetzt ist. Dies kann sich zwischen 16-8=8 CLKs und 16+7=23 CLKs bewegen. Wenn zwischen 8 und 23 CLKs ein anderer negativer Übergang von RDDATA auftritt, wird eine andere "1" erkannt, und LFT 1 springt für einen CLK-Zyklus auf eine "1". Wenn kein negativer Übergang zwischen 8 und 23 CLKs auf RDDATA auftritt, wird eine "0" erkannt, und LFT 0 geht für einen CLK-Zyklus auf eine "1".

Wenn LFT 1 innerhalb der erwarteten Zeit aufgetreten ist, wird der Intervallzähler rückgesetzt, sonst ist die nächste erwartete Zeit bei nominell 32 CLKs. Diese kann sich zwischen 32-8=24 CLKs und 32+7=39 CLKs bewegen. Wenn zwischen 24 und 39 CLKs ein negativer Übergang von RDDATA auftritt, wird eine "1" erkannt, und LFT 1 geht für einen CLK-Zyklus auf "1". Wenn kein negativer Übergang von RDDATA auftritt, wird eine "0" erkannt, und LFT 0 geht auf "1". Ähnlich werden nachfolgende Intervalle von der nominellen Anzahl von CLKs um -8 und +7 CLKs erweitert und LFT-Impulse angelegt, wenn ein negativer Übergang innerhalb des erweiterten Intervalls von RDDATA auftritt, und LFT 0 wird erzeugt, wenn kein negativer Übergang von RDDATA auftritt. Wenn 8/ rückgesetzt wird, werden LFT 0 und LFT 1, wie oben beschrieben, gepulst, ausgenommen die Intervalle weisen nominell 14 CLKs auf und sind um -7 CLKs und +6 CLKs erweitert.

LFT 0 und LFT 1 sind Eingangssignale für die logische Schaltung 53, die die Leitung 55 setzt, wenn LFT 1 "1" ist oder löscht, wenn LFT 0 "1" ist, außer wenn SR 7 "1" ist (wie unten beschrieben). Die Daten auf der Leitung 55 sind Eingangsdaten für das Scheiberegister 57.

Die Daten auf der Leitung 55 werden, wenn das Schieberegister 57 durch den Leseschiebetaktgeber 59 ein Signal auf der Leitung 60, erhält, jeweils als Einzelbits in das Schieberegister eingegeben. Der Leseschiebetaktgeber 59 setzt die Leitung 60 jeweils am Ende jedes LFT 1-Impulses oder LFT 0-Impulses, ausgenommen, wenn SR 7 gesetzt ist. SR 7 wird gesetzt, nachdem ein volles Datenbyte in das Schieberegisgter geschoben wurde. Dies erfolgt, weil das vom Schieberegister 57 empfangene Anfangsbit der auf der Platte gespeicherten Daten entsprechend dem verwendeten Gruppencode-Kodierschema für die Abspeicherung von Daten auf der Diskette immer eine "1" ist. Hierbei ist das führende Bit eines Bytes immer eine "1".

Wenn SR 7 gesetzt wird, erzeugt die Lesedaten-Laderegisterlogik 61 ein Signal auf der Leitung 63, das bewirkt, daß die Daten im Schieberegister 57 parallel in das Lesedatenregister 65 geladen werden. Das Schieberegister 57 wird einen halben Lese- Schiebetakt nach dem Setzen von SR 7 gelöscht, so daß es aufnahmebereit für das nächste Datenbyte ist.

Das Signal auf der Leitung 63 wird durch die Lesedaten-Laderegisterlogik 61 wie folgt gesetzt.

In der synchronen Betriebsart, bei der "0" und X 7 rückgesetzt ist, wird das Lesedatenregister 65 mit den im Schieberegister 57 befindlichen Daten jeweils dann geladen, wenn das Schieberegister 57 durch Setzen der Leitung 63 aus der Lesedaten-Laderegisterlogik 61 für ein Verschieben freigegeben wird. Wenn X 7 gesetzt wird, d. h. wenn das erste Bit des gelesenen Bytes am entfernten Ende des Schieberegisters erscheint und parallel in das Lesedatenregister 65 geladen wird, hält die Lesedaten-Laderegisterlogik 61 die Leitung 63 für 4 CLKs auf niedrigen Pegel, nachdem SR 1 (entsprechend Bit 1 des Schieberegisters 57) aufgrund des ersten Bit des nächsten Bytes, das durch das Schieberegister 57 geschoben wird, zu "1" geworden ist. Diese Verzögerungszeit gewährleistet, daß das Byte in das Lesedatenregister 65 gelangt und dort für die Übertragung zum Puffer 66 und auf dem Datenbus 17 über D 0 bis D 7 lange genug verfügbar ist, um vom Computer 13 erkannt zu werden, jedoch nicht lange genug, um es als gültiges Byte zweimal zu sehen. Die ansteigende Flanke von D 7 wird von der Lesedaten-Halteregisterlogik 67 verzögert, so daß, wenn D 7 durch den Computer als "1" gelesen wird, gesichert ist, daß die Daten auf D 0 bis D 6 korrekt in ein Register im Computer 13 eingeschrieben werden. Diese Verzögerung wird durch die Lesedaten-Halteregisterlogik 67 wie folgt erzeugt. Wenn LATCH gelöscht ist, was während der synchronen Betriebsart sein sollte, und X 7 entsprechend Bit 7 des Lesedatenregisters 65 gesetzt wird, wird das Ausgangssignal RR 7 von der Lesedaten-Halteregisterlogik 67, das dem Eingangsbit 7 des Puffers 66 entspricht, erst eine CLK-Periode nach dem Setzen von X 7 gesetzt, wenn FAST "1" ist (schnelle Betriebsart) oder eine halbe CLK-Periode nach dem Setzen von X 7, wenn FAST "0" ist (langsame Betriebsart).

In der asynchronen Betriebsart, d. h. wenn gesetzt ist, wird das Lesedatenregister 65 vom Schieberegister 57 parallel geladen. Dieses erfolgt dadurch, daß die Lesedaten-Laderegisterlogik 61 die Leitung 63 setzt, wenn SR 7 gesetzt ist. Um sicherzustellen, daß die Daten des Lesedatenregisters 65 ordnungsgemäß in ein Register des Computers 13 geladen werden, sollte in der asynchronen Betriebsart LATCH immer gesetzt sein. Wenn LATCH gesetzt ist, werden die auf X 7 befindlichen Daten während der ansteigenden Flanke der Lesdatenregister- Leitung durch die Lesedaten-Halteregisterlogik 67 auf RR 7 gegeben. Dies gewährleistet, daß D 7 die Signalaufbau- und Halteerfordernisse des Computers 13 erfüllt. Wenn D 7 durch den Computer 13 als "1" gelesen wird, werden D 0 bis D 7 korrekt in ein Register des Computers 13 geschrieben. X 7 wird durch die X 7-Löschlogik 69 vierzehn FCLK′s, nachdem die Lesedatenregister-Leitung gesetzt und D 7 "1" ist, rückgesetzt (d. h. das Byte wurde durch den Computer gelesen), so daß X 7 gelöscht und das Byte nicht nochmals durch den Computer 13 als gültig während eines nachfolgenden Abrufs gelesen wird, d. h. es wird die Lesedatenregister-Leitung gesetzt.

Unter Bezugnahme auf Fig. 4 wird im folgenden die Schreib- Steuereinrichtung 47 erläutert. Die Schreib-Steuereinrichtung weist auf: ein Schreibdatenregister 81 zum Empfang eines Datenbytes, das auf die Platte zu schreiben ist, ein Schieberegister 83 zur Umwandlung der parallelen Daten des Schreibdatenregisters 81 in eine serielle Form und eine Kippschaltung 85 zur Erzeugung des Bitstromes, der auf die Platte zu schreiben ist. Die Schreib-Steuereinrichtung weist ferner auf, eine Lade/-Logik 87, eine handshake/underrun-Logik 89, einen Schreib-Schiebetaktgeber 91 und eine -Logik 93, die alle zusammen den Zeitablauf der Schreib-Steuereinrichtung steuern.

Um ein Schreiben zu beginnen, wird L 6 gesetzt und L 7 gelöscht und so ein Vor-Schreib-Zustand erzeugt. Der Vor-Schreib-Zustand initiiert den Schreib-Schiebetaktgeber 91 und die Lade/ -Logikschaltung 87, welche die Leitung 99 setzt, WRDATA und , setzt das underrun-Kennzeichen URF im handshake/ underrun-Kennzeichenregister 37 zurück und initiiert einen Kipptaktgeber in der Kippschaltung 85. Vor dem jeweiligen Schreiben sind L 4 und L 5 in einen entsprechenden Zustand zu versetzen, um das gewünschte Laufwerk zu wählen und MOTOR-ON zu setzen. Wenn L 6, L 7 und MOTOR-ON "1" sind, gibt der Dekodierer eine "1" auf die Schreibdatenregister-Leitung, die Daten vom Datenbus 17 (D 0 bis D 7) bei der ansteigenden Flanke der logischen Funktion Q 3 oder DEV in das Schreibdatenregister 81 lädt. Dieses Register wird seinerseits wie folgt in ein Schieberegister 83 parallel geladen. Wie oben erwähnt, wird die Leitung 99 gesetzt, wenn die Lade/Schiebe-Logik 87 initiiert (aktiviert) ist. Wenn die Leitung 99 gesetzt ist, bewirkt ein Impuls des Schreib-Schiebe-Taktgebers 91 auf der Leitung 97, daß Daten aus dem Schreibdatenregister 81 in das Schieberegister 83 übernommen werden. In der asynchronen Betriebsart ( ist gesetzt) ist die Ladeoperation ungefähr acht CLKs, nachdem die Schreibdatenregister-Leitung gesetzt wurde, beendet. In der synchronen Betriebsart ist die Ladeoperation zwischen vier und fünf Q 3-Perioden, nachdem die Schreibdatenregister-Leitung gesetzt wurde, beendet.

In der synchronen Betriebsart ( ist rückgesetzt) läuft das Schreiben wie folgt ab. Nachdem die Daten in das Schieberegister 83 geladen wurden, wird das höchst bewertete Bit im Schieberegister auf die Leitung 95 geschoben. Dadurch wird (nach zwei Q 3-Perioden) WRDATA von "1" auf "0" gekippt, da WRDATA bei "1" initiiert wurde und gemäß dem verwendeten Gruppencode-Kodierschema das erste Bit eines Bytes eine "1" sein muß. Das Schieberegister 83 führt alle acht Q 3-Perioden nach seiner Ladung eine Schiebeoperation aus, worauf nach zwei Q 3-Perioden ein Kippen erfolgt, wenn auf der Leitung 95 eine "1" ist. Diese Vorgänge von Schieben und Kippen werden so lange fortgesetzt, bis das ganze Byte geschrieben wurde. So wird ein Datenbyte ausgeschoben und in 64 Q 3-Perioden geschrieben, worauf dann ein neues Datenbyte parallel in das Schieberegister 83 geladen werden kann. Mit dieser Zeitfolge muß alle 64 Q 3-Perioden eine "1" auf die Schreibdatenregister-Leitung gegeben werden, da sonst 0'en aus dem Schieberegister 83 ausgeschoben werden. Während der synchronen Betriebsart ist URF immer rückgesetzt, so daß URF nicht das Einschreiben von Daten auf die Platte durch Setzen von verhindert.

Wenn das Steuergerät in der asynchronen Betriebsart arbeitet ( ist gesetzt), werden die Zeitbeschränkungen für synchrones Schreiben verringert. In der asynchronen Betriebsart arbeitet die Schreibsteuereinrichtung 47 wie folgt. Nachdem das Schieberegister 83 mit den Daten des Schreibdatenregisters 81 parallel geladen wurde, wird das höchst bewertete Bit im Schieberegister 83 auf die Leitung 95 geschoben, und nach acht weiteren CLK-Perioden läßt die Kippschaltung 85 WDRDATA von "1" auf "0" kippen, da, wie oben erwähnt, das höchst bewertete Bit eine "1" sein muß. Nachfolgende Schiebe- und Kippoperationen sind um acht CLKs getrennt. Nachdem alle acht Bits aus dem Schieberegister 83 geschoben wurden, gibt die Lade/Schiebe-Logik 87 eine "1" auf die Leitung 99, die das Schieberegister 83 mit Daten des Schreibdatenregisters 81 parallel lädt. Wenn 8/ gesetzt ist, sind Schiebe- und Kippoperationen durch acht CLKs getrennt. Wenn 8/ rückgesetzt ist, erfolgt ein Kippen 6 CLKs nach dem Schieben und ein Schieben 8 CLKs nach den Kippen.

Wegen der Verringerung der Zeitbeschränkungen beim asynchronen Schreiben im Vergleich zum synchronen Schreiben sind folgende zusätzliche Operationen erforderlich, um sicherzustellen, daß die Daten geeignet geschrieben werden. Durch die handshake/ underrun-Logik 89 wird ein handshake-Kennzeichen HS bei Abschluß einer parallelen Ladung des Schieberegisters 83 gesetzt, was durch Signale auf den Leitungen 97 und 99 und ein Rücksetzen durch die handshake/underrun-Logik 89 bestimmt wird, wenn das Schreibdatenregister aktiviert ist. Da der Computer 13 einen Befehl zum Löschen von L 6 abgeben kann, der den Dekodierer veranlaßt, die Lese-handshake/underrun-Kennzeichenregister-Leitung zu aktivieren, kann der Zustand des handshake-Kennzeichens HS durch den Computer bestimmt werden. Das bedeutet, daß der Computer das handshake/underrun- Kennzeichenregister 37 anwählen kann, bis das Kennzeichen HS eine "1" ist, was anzeigt, daß der Inhalt des Schreibdatenregisters 81 parallel in das Schieberegister 83 umgeladen wurde und das Schreibdatenregister für ein anderes Datenbyte verfügbar ist. Sobald der Computer erkennt, daß das Schreibdatenregister 81 verfügbar ist, kann er einen Befehl zum Setzen von L 6 geben, der die Schreibdatenregister-Leitung aktiviert und dadurch das Einschreiben des auf dem Datenbus 17 befindlichen Bytes in das Schreibdatenregister 81 veranlaßt.

Mit Hilfe des underrun-Kennzeichens URF im handshake-underrun- Kennzeichenregister 37 wird sichergestellt, daß vor dem Laden des Schieberegisters 83 ein neues Datenbyte in das Schreibdatenregister 81 geladen worden ist und dasselbe Datenbyte nicht nochmals geschrieben wird. Wie oben erwähnt, wird während des Vor-Schreib-Zustandes, wenn das schreiben initiiert und wenn L 7 "0" ist, das underrun-Kennzeichen URF rückgesetzt. Wenn nach der Beendigung der Parallelladung des Schieberegisters 83 das handshake-Kennzeichen gesetzt ist, wird das underrun-Kennzeichen URF von der handshake/underrun-Logik 89 gesetzt. Dies zeigt an, daß noch kein neues Byte in das Schreibdatenregister 81 eingeschrieben wurde. Der Zustand des underrun-Kennzeichens URF wird über die Leitung 101 in die -Logik 93 eingegeben. Wenn URF gesetzt ist, so sind keine neuen Daten in das Schreibdatenregister 81 vor der Umladung des Schieberegisters 83 geladen worden, und die -Logik 93 aktiviert , bevor der nächste Übergang von WRDATA auftritt. Wenn "1" ist, ist der Schreibkopf abgeschaltet, wodurch verhindert wird, daß das zuvor bereits geschriebene Datenbyte nochmals geschrieben wird. URF kann nur über eine Erregung durch Schreiben rückgesetzt werden, d. h. wenn L 7 "0" ist.

Für ein Beispiel ist in Tabelle 2 gezeigt, wie die Verriegelungsschaltungen L 4 bis L 7 während des asynchronen Schreibens durch den Computer gesetzt werden. Wie die Verriegelungsschaltungen L 4 bis L 7 während des synchronen Schreibens gesetzt werden, geht aus Tabelle 3 hervor.

Tabelle 2

(asynchrones Schreiben)

Tabelle 3

(synchrones Schreiben)

Das beschriebene Steuergerät kann unter Verwendung bekannter Verfahren in einem Standard-28-Pin-1,424 cm Kunststoff-Dual- Inline-Gehäuse eingebaut werden. Alle Ausgangsstifte sind in Fig. 1 gezeigt, außer denen für die Spannungsversorgung Vcc und für die Erde.

Claims (8)

1. Floppy-Disk-Laufwerk-Steuergerät als Schnittstelle zwischen einem ein Computer-Taktsignal erzeugenden digitalen Computer (13) und wenigstens einem Floppy-Disk-Laufwerk (15), wobei das Laufwerk-Steuergerät (11), mit dem Computer über einen Datenbus (17) gekoppelt ist und versehen ist mit einer Zustandsspeichereinrichtung (39), die mit dem Computer (13) über einen Adreßbus (21) verbunden ist und vom Computer gelieferte Zustandsbefehle (A 0-A 3) speichert, einer Dekodiereinrichtung (41), die mit der Zustandsspeichereinrichtung (39) verbunden ist, die in der Zustandsspeichereinrichtung (39) gespeicherten Zustandsbefehle (L 7, L 6 MOTOR-ON) dekodiert und auf diesen basierende Steuersignale zur Steuerung des Betriebs einer Zustandsregistereinrichtung (33), einer Lesesteuereinrichtung (45) und einer Schreibsteuereinrichtung (47) auf der Basis der dekodierten Zustandsbefehle erzeugt, dadurch gekennzeichnet, daß ein Betriebsartenspeicher (31) zur Speicherung von die vom Computer gewählte Betriebsart, synchrones/asynchrones Lesen und Schreiben und Datenübertragung auf der Basis eines ersten oder zweiten Taktsignals, bezeichnenden Daten vorgesehen ist, daß der Betriebsartenspeicher (31) ausgangsseitig mit der Lesesteuereinrichtung (45) und der Schreibsteuereinrichtung (47) verbunden ist und in Abhängigkeit von seinem Speicherinhalt die Datenübertragung in der Lesesteuereinrichtung (45) bzw. in der Schreibsteuereinrichtung (47) beeinflußt.

2. Steuergerät nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten Taktsignale unterschiedliche Frequenzen haben.

3. Steuergerät nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Betriebsartenspeicher (31) mehrere Verriegelungsschaltungen aufweist, die die durch den Computer (13) gewählten Betriebsarten speichern.

4. Steuergerät nach Anspruch 3, dadurch gekennzeichnet, daß der Betriebsartenspeicher (31) einen Verzögerungszeitgeber aufweist und daß die Betriebsarten außerdem Aktivierung des Verzögerungszeitgebers zur Abschaltung eines Antriebsmotors (29) und zur Entaktivierung des Verzögerungszeitgebers zur Abschaltung eines Antriebsmotors (29) enthalten.

5. Steuergerät nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Lesesteuereinrichtung (45) aufweist:
eine Lesedatenaufnehmereinrichtung (51) zur Umwandlung von vom Floppy-Disk-Laufwerk (15) erhaltenen seriellen Signalen in eine Vielzahl von seriellen Impulsen, die binäre "1"en und binäre "0"en darstellen;
eine Schieberegistereinrichtung (57), die mit der Lesedatenaufnehmereinrichtung (51) verbunden ist und die Vielzahl der seriellen Impulse in parallele Daten umwandelt;
ein Lesedatenregister (65), das mit der Schieberegistereinrichtung (57) verbunden ist und die parallelen Daten der Schieberegistereinrichtung (57) so lange speichert, bis sie auf den Datenbus (17) zur Übertragung zum Computer (13) gegeben werden können; und
eine Lesedatensteuereinrichtung (53, 59, 61, 67), die mit wenigstens einem Ausgang des Betriebsartenspeichers (31) der Schieberegistereinrichtung (57) und das Lesedatenregister (65) verbunden ist, wobei das Zeitgabesignal von dem Computer in die Lesedatensteuereinrichtung einführbar ist und wobei die Lesedatensteuereinrichtung das Laden der Daten in die Schieberegistereinrichtung (57), in das Lesedatenregister (65) und auf den Datenbus (17) steuert und das Zeitgabesignal dazu verwendet, daß die zum Computer (13) gesendeten Daten weder verlorengehen noch dupliziert werden.

6. Steuergerät nach Anspruch 5, dadurch gekennzeichnet, daß die Lesedatensteuereinrichtung aufweist:
einen Leseschiebetaktgeber (59), der mit der Lesedatenaufnehmereinrichtung (51), der Schieberegistereinrichtung (57) und dem Lesedatenregister (65) verbunden ist und ein Signal erzeugt, das die Daten in der Schieberegistereinrichtung (57) verschiebt, so daß sie mit Daten basierend auf der Vielzahl von seriellen Impulsen geladen wird;
eine Lesedaten-Laderegisterlogikschaltung (61), die mit wenigstens einem Ausgang des Betriebsartenspeichers (31), dem Schiebetaktgeber (59), der Schieberegistereinrichtung (57) und der Lesedatenregister (65) sendet, wenn frühere Daten, bestimmt durch ein Bit in dem Lesedatenregister (65), in dem Lesedatenregister (65) vom Computer (13) empfangen wurden;
eine Lesedaten-Halteregisterlogikschaltung (67), die mit wenigstens einem Ausgang des Betriebsartenspeichers (31), dem Lesedatenregister (65) und einem mit dem Lesedatenregister (65) gekoppelten Puffer (66) verbunden ist und nach einer vorgegebenen Zeitperiode ein Signal zum Puffer (66) sendet, wobei die Zeitperiode auf der Zeitgabe des vom Computer gelieferten Taktsignals basiert und lang genug ist, um sicherzustellen, daß die in dem Puffer (66) befindlichen Daten richtig zum Computer (13) übermittelt werden.

7. Steuergerät nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Schreibsteuereinrichtung (47) aufweist:
ein Schreibdatenregister (81), das die zum Floppy-Disk- Laufwerk (15) zu sendenden parallelen Daten des Computers (13) speichert;
eine Schieberegistereinrichtung (83), die mit dem Scrheibdatenregister (81) verbunden ist und die parallelen Daten in seriellen Daten umwandelt;
eine Kippschaltung (85), die mit der Schieberegistereinrichtung (83) verbunden ist und binäre "1"en und binäre "0"en darstellende, zum Floppy-Disk-Laufwerk (15) zu übertragende Impulse erzeugt; und
eine mit wenigstens einem Ausgang des Betriebsartenspeichers (31) verbundene Schreibdatensteuereinrichtung (91, 87, 89) zur Steuerung des Ladens der Daten von dem Computer in das Schreibdatenregister (81), die Schieberegistereinrichtung (83) und die Kippschaltung (85), um sicherzustellen, daß die zum Floppy-Disk-Laufwerk (15) zusendenden Daten weder verlorengehen noch dupliziert werden.

8. Steuergerät nach Anspruch 7, dadurch gekennzeichnet, daß die Schreibdatensteuereinrichtung aufweist:
einen Schreibschiebetaktgeber (91), der mit wenigstens einem Ausgang des Betriebsdatenspeichers (31) und mit der Schieberegistereinrichtung (83) verbunden ist;
eine Lade- und Schieberegisterlogikschaltung (87), die mit wenigstens einem Ausgang des Betriebsartenspeichers (31), der Schieberegistereinrichtung (83) und dem Schreibschiebetaktgeber (91) verbunden ist und die ein Signal zu der Schieberegistereinrichtung (83) sendet, das die Schieberegistereinrichtung (83) veranlaßt, Daten von dem Schreibdatenspeicher (81) zu laden und Daten, die vorher geladen wurden, zu verschieben; und
eine handshake/underrun Logikschaltung (89), die mit der Lade- und Schieberegisterlogikschaltung (87) und dem Schreibschiebetaktgeber (91) verbunden ist und die zur Information des Computers (13) Signale erzeugt, wenn die Schieberegistereinrichtung (83) zur Aufnahme zusätzlicher Computerdaten bereit ist.