JPS60129969A - デ−タ読出書込回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野〕 この発明は、データの読出書込技術さらにはデジタルデ
ータの読出および書込に適用して特に有効な技術に関す
るもので、たとえば、フロッピーディスクなどの磁気記
憶媒体に対するデータの読出書込回路に利用して有効な
技術に関するものである。

〔背景技術〕

本発明者は、フロッピーディスクなどに対するデータの
続出書込回路を同一の半導体チップに集積化するという
技術を開発するに際して、以下に述べるような問題点が
生じるということを明らかにした。

すなわち、読出回路部と書込回路部においてそれぞれ常
時流れるバイアス電流が意外と多く、このため読出時に
は書込回路部に流れるバイアス電流が無駄になり、また
書込時には続出回路部に流九るバイアス電流が無駄にな
り、結局全体として無駄な消費電力が大きいという問題
点があることが判明した。この全体のｒ消費電力が大き
いということは、単なる電力消費の多い少ないの問題だ
けに止どまらず、読出回路部と書込回路部とを共に同一
の半導体チップに形成して半導体集積回路装置を構成し
ようとした場合に、そのチップにおける許容発熱量を越
えるという問題にも発展する。

そこで、本発明者は、読出回路部の動作電源路と書込回
路部の動作電源路とを完全に２系統に分けて構成すると
ともに、その２系統の電源路のいずれか一方を任意に選
択して電源に接続する電源切換回路を設ける、という技
術を検討した。

しかしながら、かかる技術においては、先ず、上Ｒ己電
源切換回路のように大電流を切換えるスイッチ回路を半
導体集積回路装置内に形成することは、該半導体集積回
路装置内における発熱をさらに増やすなどの問題を生じ
させる。また、その電源切換回路を操作するための制御
端子を新たに増設しなければならなくなるという問題も
発生する。

さらに、使用者側では、その電源切換回路の制御も行な
わなければならなくなるという面倒が生じる。

他方、上記電源切換回路を外付にすると、今度は、その
電源切換回路を使用者側にて別に用意しなければならな
いという煩わしさが生じる。また、２系統の電源路を外
部に出さな′ければならないので、この場合も端子が余
計に必要となるという問題が発生する。

以上のように、この種の回路において、その無駄な消費
電流を少なくするということについては、意外に難しい
要素があったのである。このような問題点が本発明者に
より明らかとされた。

〔発明の目的〕

この発明の目的は、読出回路部と書込回路部とからなる
データ続出書込回路にあって、外部と接続するための端
子数を増やしたりすることなく、また使用者側に面倒を
強いたりすることなく、さらに大電流切換回路を内蔵さ
せることなく、無駄な消費電流を少なくすることができ
るようにし、これにより半導体集積回路化を行ないやす
くする、という技術を提供するものである。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、読出回路部と書込回路部の各バイアス電流を
それぞれに制御するバイアス発生回路の動作を排他的に
制御し、さらにこの制御を読出／書込選択信号に基づい
て行なわせることにより、外部と接続するための端子数
を増やしたりすることなく、また使者側に面倒を強いた
りすることなく、さらに大電流切換回路を内蔵させるこ
となく、無駄な消費電流を少なくすることができるよう
にし、これにより半導体集積回路化を行ないやずくする
、という目的を達成するものである。

〔実施例〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。

なお、図面において同一あるいは相当する部分は同一符
号で示す。

先ず、以下に示す実施例の技術の概要を述べると、以下
のとおりである。

すなわち、記録媒体に対するデータの読出および書込を
外部から与えられる読出／書込選択信号に応じて行なう
データ読出書込回路にあって、読出回路部と書込回路部
とを同一の半導体集積回路装置内に形成するとともに、
読出回路部にバイアス電流を供給するバイアス発生回路
の動作を制御する第１のスイッチ回路と、書込回路部に
バイアス電流を供給するバイアス発生回路の動作を制御
する第２のスイッチ回路とを設け、上記第１のスイッチ
回路と」上記第２のスイッチ回路を上記読出／書込選択
信号に基づいて互いに排他的に動作させるようにしたこ
とを特徴とする。ここで例えば、上記バイアス発生回路
は、所定のバイアス電流を供給する吸込型定電流回路の
制御電圧を発生する基準電圧発生回路である。

以下、上記技術のさらに具体的な内容を図面を用いて説
明する。

第１図はこの発明によるデータ読出書込回路の一実施例
を示す。

同図に示す回路は、特にフロッピーディスクに対してデ
ジタルデータの読出と書込みとを行なうように構成され
たものであって、読出回路部１０、書込回路部２０など
が同一の半導体チップに集積化され、１つの半導体集積
回路装置１００を構成している。

第１図に示す半導集積回路装置１００内には、読出回路
部１０と書込回路部２Ｏのほかに、読出／書込制御回路
部３０．消去回路部４０、読出／書込バイアス電流発生
回路５０、ヘッド切換回路６０などが形成されている。

そして、外部から供給される電ＦＡ（＋）Ｖｃｃおよび
ｖｉＱによって動作するようになっている。

読出回路部１０は、プリアンプａｌ、バンドフィルタ１
２、微分回路ａ２、比較回路ａｐｌ、パルス整形回路１
４などにより構成される。ここで、バンドパスフィルタ
１２は、その時定数部分だけが外付されるようになって
いる。

この読出回路部１０は、磁気ヘッドの読出／書込コイル
Ｌ１からヘッド切換回路６０を通して導入された読出信
号を、プリアンプａ１で増幅し、フィルタ１２で必要な
周波数帯域の信号だけを抽出し、比較回路ａｐｌでレベ
ル弁別し、波形整形回路１４で波形を整える。このよう
にして読出されるデータが、読出出力Ｒｏとして端子を
介して外部へ導出されるようになっている。

書込回路部２０は、振幅制限増幅器いわゆるリミッタア
ンプａ３、歩進型フリップフロップＦ】。

書込駆動アンプａ４などにより構成されている。

この書込回路部２０℃は、外部から与えられる書込デー
タＷｉに応じて変化する書込駆動電流を、ヘッド切換回
路６０を介して、磁気ヘッドの読出／書込コイルＬ１に
供給する。

読出／書込制御回路部３０は、読出および書込の各動作
に必要な論理が組まれているところであって、ここには
外部から与えられる読出／書込選択信号Ｃｓに基づいて
、読出モードのときにＬｌ、’ＨＨ（高論理レベル）と
なる続出制御信号Ｒと、書込モードのときにＩＩ　Ｈｎ
となる書込制御信号Ｗを発生する論理も含まれている。

読出／書込選択信号Ｃｓが”　Ｈ”のとき、読出制御信
号Ｒが’　Ｈ”レベルとなり、また読出／書込選択信号
Ｏ８がＮ　Ｌ　＋７　（低論理レベル）のとき、書込制
御信号ＷがＩｔ　ＨＨとなるようになっている。

消去回路４０は、外部から与えられる消去指令信号Ｅｓ
に基づいて消去制御信号Ｅを発する。そして、この消去
制御信号ＥがＩＩ　Ｈ７′になると、Ｉ−ランジスタＱ
４１を介して消去コイルＬ　２に消去電流ｉＥを供給す
るようになされてん）る。

読出／書込バイアス電流発生回路５０は、トランジスタ
Ｑ５１．Ｑ５２．Ｑ５３などにより構成され、読出時お
よび書込時にそれぞれ所定のバイアス電流ｉＢを磁気ヘ
ッドの読出／書込コイルＬ１に供給する。

ヘッド切換回路６０は、読出／書込の各状態に応じて磁
気ヘッドの読出／書込コイルＬ１を読出回路１０あるい
は書込回路２０のいずれか一方に切換接続する。

ここで、上記読出回路部１０には、それぞれ吸込型定電
流回路を形成する多数のトランジスタＱ１１、Ｑ１２．
Ｑ１３・・・が接続されている。そして、各トランジス
タＱｌ　１．Ｑ１２．Ｑ１３・・・にてそれぞれに所先
のバイアス電流を吸込むようになっている。それらのバ
イアス電流ゆ、バイアス発生回路１８にて発生される基
準電圧Ｖｃｓ　１によって共通に制御されるようになっ
ている。このバイアス発生回路１８は、一種の定電圧回
路であって、１−ランジスタＱ２１などにより構成され
ている。

また、上記パルス整形回路１４などは、その動作のため
に所定の基準電圧Ｖｃｓが必要であるが、この基準電圧
Ｖｃｓを得るためのバイアス発生回路Ｊ６も設けられて
いる。このバイアス発生回路１６はトランジスタＱ２４
および定電圧ダイオードＤ１などにより構成されている
。

他方、上記書込回路部２０にも、吸込型定電流回路を形
成するトランジスタＱ２１・・・が接続されている。そ
して、そのトランジスタＱ２１・・・にてそれぞ九に所
定のバイアス電流を吸込むようになっている。それらの
バイアス電流は、バイアス発生回路２２にて発生される
基準電圧Ｖｃｓ　３によって共通に制御されるようにな
っている。このバイアス発生回路２２は、一種の定電圧
回路であって、トランジスタＱ３２などにより構成され
ている。

上述した構成に加えて、読出回路部１０側のバイアス発
生回路１８および１６には、その回路の動作を制御でき
る個所にトランジスタＱ２３およびＱ２５がそれぞれス
イッチ回路として並列に挿入されている。

また、上記書込回路部２０側のバイアス発生回路２２に
も、その回路の動作を制御できる個所にトランジスタＱ
３３がスイッチ回路として並列に挿入されている。

さらに、上記読出／書込バイアス電流発生回路５０にも
、その回路５０の動作を制御できる個所にトランジスタ
Ｑ５４が並列に挿入されている。

そして、読出回路１０側および書込回路部２０側にそれ
ぞれスイッチ回路として挿入されたトランジスタＱ２３
．Ｑ’２５、およびＱ３３は、これを導通化することに
より基準電圧Ｖｃｓ　１　、　Ｖｃｓ　２およびＶｃｓ
３をほぼ完全にクランプして殺すことができるようにな
っている。また、読出／書込バイアス電流発生回路５Ｏ
にスイッチ回路として挿入されたトランジスタＱ５４は
、これを非導通化することにより上記読出／書込コイル
Ｌ２に流すバイアス電流を小さく制御することができる
ようになっている。　ここで、上記スイッチ回路として
のトランジスタＱ２３．Ｑ２’５．Ｑ３３．Ｑ５４は、
２つのグループに分けて互いに排他的に導通駆動される
ようになっている。すなわち、主に読出回路部１０側に
属する第１のトランジスタＱ２３、Ｑ２５のグループと
、主に書込回路２０側に属する第２のトランジスタＱ３
３．Ｑ５４のグループとに分けて導通駆動される。この
導通駆動は前述した読出制御信号Ｒ１書込制御信号Ｗお
よび消去制御信号Ｅに基づいて行なわれる。すなわち、
読出回路部１０側のスイッチ回路としてのトランジスタ
Ｑ２３．Ｑ２５は書込制御信号Ｗと消去制御信号Ｅとの
論理和出力Ｗｃが″Ｈ′″レベルしｑなることにより導
通化される。ゲートＧ１は、その論理和をとるために設
けたものである。また、書込回路部２０側のスイッチ回
路としてのトランジスタＱ３３は、読出制御信号ＲがＩ
Ｌ　ＨＩＩになることにより導通化され、トランジスタ
Ｑ５４は論理和出力ＷｃがＬ″になることにより非導通
化される。

以上のような構成により、読出モードのときには、書込
／読出し制御回路の制御信号Ｃｓが”　Ｈ”となり、そ
れにともない読出し制御信号ＲがＩＩ　ＨＩＩと外る。

この結果読出回路１０だけがバイアス電流を供給されて
動作状態となり、データの読出を行なう。このとき、書
込回路２Ｏの方は、そのバイアス電流が遮断されて電力
をほとんど消費しない動作停止状態になる。これととも
に、続出／書込バイアス電流発生回路５０は、その中の
トランジスタＱ５３．Ｑ５２の動作が上記トランジスタ
Ｑ５４の非導通化によって非導通状態に固定させられ、
トランジスタＱ５１が導通しこれにより読出用の小さな
バイアス電流ｉＢ（例えば数１００μＡ）を上記読出／
書込コイルＬ１に供給する。

また、書込モードのときには、Ｃｓが“Ｌ　ＩＩとなり
それにともない書込み制御信号Ｗがｒｚ　Ｈｕとなる。

この結果書込回路部２０だけがバイアス電流を供給され
て動作状態となり、データの書込を行なう。このとき、
読出回路部１０の方は、そのバイアス電流が遮断されて
電力をほとんど消費しない動作停止状態になる。これと
ともに、読出／書込バイアス電流発生回路５０は、その
中のトランジスタＱ５３．Ｑ５２の動作が上記トランジ
スタＱ５４の導通化によって回復させられ、トランジス
タＱ５３．Ｑ５２．Ｑ５１がすべてオンしこれにより書
込用の比較的な大きなバイアス電流ｉＢ（例えば１００
μＡ）を上記読出／書込コイルＬ１に供給する。

以上のようにして、読出回路部１０の動作電流と書込回
路部２０の動作電流とが実質的に切換制御され、これに
より両回踏部１０．２０に同時にバイアス電流が流れる
という無駄を排除することができる。さらに、ここで注
目すべきことは、その切換制御が、大電流の切換によら
ずに、各回路部１．０．２０に本来備わっているバイア
ス回路およびそのバイアス回路を制御するバイアス発生
回路□を利用して行なっていることである。これによ刃
、電源路を２系統に分けることなく、かつ小電力を扱う
簡単なスイッチ回路だけでもって、続出回路部１０と書
込回路部２０にそれぞれ流れる比較的大きな動作電流を
排他的に切換制御することができる。しかも、その切換
制御は、外部からの操作によらずに、読出／書込選択信
号Ｃｓに晶づいて自動的に行なわれるのである。従って
、電源あるいは制御のための端子を新たに増設すること
なく、また使用者に負担をかけることもなく、消費電流
の大幅な節減を可能にし、さらに発熱を少なくして読出
回路部１０と書込回路部２０とを同一の半導体チップに
集積化することを行ないやすくすることができる。

〔効果〕

（１）記録媒体に対するデータの読出および書込を外部
から与える読出／書込選択信号に応じて行なうデータ続
出書込回路にあって、読出回路部と書込回路部とを共に
同一の半導体集積回路痣置内に形成するとともに、読出
回路部にバイアス電流を供給するバイアス発生回路の動
作を制御する第１のスイッチ回路と、書込回路部にバイ
アス電流を供給するバイアス発生回路の動作を制御する
第２６スイツチ回路とを設け、上記第１のスイッチ回路
と上記第２のスイッチ回路を上記読出／書込選択信号に
基づいて互いに排他的に動作させるようにしたことによ
り、外部と接続するための端子数を増やしたりすること
なく、また使用者側に面倒を強いたりすることなく、さ
らに大電流切換回路を内蔵させることなく、全体的な消
費電流を大幅に少なくすることででき、これにより半導
体集積回路化を行ないやすくすることができる、という
効果が得られる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記スイッ
チ回路はダイオードを用いたものであってもよい。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるフロッピーディスク
に対するデータの読出書込回路技術に適用した場合につ
いて説明したが、それに限定されるものではなく、例え
ば、磁気テープあるいはその他の記憶媒体に対するデー
タの読出書込回路技術などにも適用できる。少なくとも
互いに排他的に動作すや２つ以上の回路ブロックに有す
る条件のものには適用できる。

【図面の簡単な説明】

第１図はこの発明によるデータ読出書込回路の一実施例
を示す回路図である。 １０・・・読出回路部、２０・・・書込回路部、３０・
読出／書込制御回路部、４０・・・消去回路部、５０・
・・読出／書込バイアス電流発生回路、６０・・・読出
／書込磁気ヘッド切換回路、ａｌ・・・プリアンプ、１
２・・・バンドフィルタ、Ｃ２・・・微分回路、ａｐｌ
・・・比較回路、１４・・パルス整形回路、Ｃ３・・・
リミッタアンプ、Ｆｌ・・・フリップフロップ、Ｃ４・
・・書込駆動アンプ、１６，１８．２２−・・バイアス
発生回路（基準電圧発生回路）、Ｑｌ　Ｌ　Ｑｌ２．Ｑ
ｌ３、Ｑ２１・・吸込型定電流回路を構成するトランジ
スタ、Ｖｃｃ、　ＶａＱ・・・電源（＋）、Ｒｏ・・・
続出出力、Ｗｉ・書込入力、Ｅｓ・・・消去信号、Ｃ８
・・・読出／書込選択信号、Ｌｌ・・・読出／書込コイ
ル、Ｌ２・・消去コイル。

Claims (1)

1. 【特許請求の範囲】 １、記録媒体に対するデータの読出および書込を外部か
   ら与えられる読出／書込選択信号に応じて行なうデータ
   読出書込回路であって、読出回路部と書込回路部とを共
   に同一の半導体集積回路装置内に形成するとともに、読
   出回路部にバイアス電流を供給するバイアス発生回路の
   動作を制御する第１のスイッチ回路と、書込回路部にバ
   イアス電流を供給するバイアス発生回路の動作を制御す
   る第２のスイッチ回路とを設け、上記第１のスイッチ回
   路と上記第２のスイッチ回路を上記続出／書込選択信号
   に基づいて互いに排他的に動作させるようにしたことを
   特徴とするデータ読出書込回路。 ２、上記バイアス発生回路は、所定のバイアス電流を供
   給する吸込型定電流回路の制御電圧を発生する基準電圧
   発生回路であることを特徴とする特許請求の範囲第１項
   記載のデータ続出書込回路。