JP3128801B2 - 磁気記録再生装置の増幅器制御回路 - Google Patents
磁気記録再生装置の増幅器制御回路Info
- Publication number
- JP3128801B2 JP3128801B2 JP02055430A JP5543090A JP3128801B2 JP 3128801 B2 JP3128801 B2 JP 3128801B2 JP 02055430 A JP02055430 A JP 02055430A JP 5543090 A JP5543090 A JP 5543090A JP 3128801 B2 JP3128801 B2 JP 3128801B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- recording
- terminal
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気記録再生装置の記録増幅、再生増幅を行
なうヘッドアンプIC等の増幅器制御回路に関する。
なうヘッドアンプIC等の増幅器制御回路に関する。
従来のVTR上で記録増幅部と再生増幅部により構成さ
れるヘッドアンプにおいては、記録部と再生部それぞれ
の回路で共用できる部分が非常に少ない、または共用で
きる部分がないために記録部と再生部の回路は完全に専
用化され、直流電源端子VCCも記録部，再生部で分離さ
れており、記録と再生の切換え制御は電源電圧を与える
電源端子を選択することによって行なっていた。
れるヘッドアンプにおいては、記録部と再生部それぞれ
の回路で共用できる部分が非常に少ない、または共用で
きる部分がないために記録部と再生部の回路は完全に専
用化され、直流電源端子VCCも記録部，再生部で分離さ
れており、記録と再生の切換え制御は電源電圧を与える
電源端子を選択することによって行なっていた。
カメラとVTRが一体になったカメラ一体型VTRでは記録
時においては実際に記録をしない間、すなわちメカが起
動するまでの間や、一時停止中の間は記録を行なわない
のにかかわらず多くの電力を必要とする。このような期
間は記録増幅回路を停止させて、無駄な電力を減少させ
て、バッテリーで使用するときの動作時間を延ばすよう
にする必要がある。
時においては実際に記録をしない間、すなわちメカが起
動するまでの間や、一時停止中の間は記録を行なわない
のにかかわらず多くの電力を必要とする。このような期
間は記録増幅回路を停止させて、無駄な電力を減少させ
て、バッテリーで使用するときの動作時間を延ばすよう
にする必要がある。
しかしながら上述した従来のヘッドアンプでは記録部
の動作，停止を切り換えるためには電源端子に与える電
圧の導通，非導通を切換えなければならない。電源を導
通または非導通させるためには、電源切換用の容量の大
きいトランジスタやリレーを用いる必要があるため、回
路が複雑になるとともにコストの面でも不利という欠点
がある。
の動作，停止を切り換えるためには電源端子に与える電
圧の導通，非導通を切換えなければならない。電源を導
通または非導通させるためには、電源切換用の容量の大
きいトランジスタやリレーを用いる必要があるため、回
路が複雑になるとともにコストの面でも不利という欠点
がある。
本発明は上記欠点のない磁気記録再生装置の増幅器制
御回路を提供することを目的とする。
御回路を提供することを目的とする。
本発明の時期記録再生装置の増幅器制御回路は、ベー
スが制御端子に接続された第１のトランジスタと、第１
のトランジスタにダーリントン接続された第２のトラン
ジスタとからなる第１の駆動回路と、ベースが第１の基
準電圧に接続された第３のトランジスタと、第３のトラ
ンジスタにダーリントン接続された第４のトランジスタ
からなる第２の駆動回路とを制御端子から制御してスイ
ッチ動作をさせる第１のスイッチ回路と、第１のスイッ
チ回路の第１の駆動回路の動作を定電流供給の有無で伝
達する第１のカレントミラー回路と、第１のカレントミ
ラー回路からの定電流供給の有無を１以上の節点に伝達
する第２のカレントミラー回路と、ベースが制御端子に
接続された第５のトランジスタと、第５のトランジスタ
にダーリントン接続された第６のトランジスタとからな
る第３の駆動回路と、ベースが第２の基準電圧に接続さ
れた第７のトランジスタと、第７のトランジスタにダー
リントン接続された第８のトランジスタからなる第４の
駆動回路とを制御端子から制御してスイッチ動作をさせ
る第２のスイッチ回路と、第２のスイッチ回路の第３の
駆動回路の動作を定電流供給の有無で伝達する第３のカ
レントミラー回路と、第３のカレントミラー回路からの
定電流供給の有無を１以上の節点に伝達する第４のカレ
ントミラー回路とを備え、前記制御端子に印加された電
圧と前記第１の基準電圧とを比較し、前記第２のカレン
トミラー回路に対する定電流供給の有無を制御し、前記
制御端子に印加さえた電圧と前記第２の基準電圧とを比
較して、前記第４のカレントミラー回路に対する定電流
供給の有無を制御するようにしたことを特徴とする。
スが制御端子に接続された第１のトランジスタと、第１
のトランジスタにダーリントン接続された第２のトラン
ジスタとからなる第１の駆動回路と、ベースが第１の基
準電圧に接続された第３のトランジスタと、第３のトラ
ンジスタにダーリントン接続された第４のトランジスタ
からなる第２の駆動回路とを制御端子から制御してスイ
ッチ動作をさせる第１のスイッチ回路と、第１のスイッ
チ回路の第１の駆動回路の動作を定電流供給の有無で伝
達する第１のカレントミラー回路と、第１のカレントミ
ラー回路からの定電流供給の有無を１以上の節点に伝達
する第２のカレントミラー回路と、ベースが制御端子に
接続された第５のトランジスタと、第５のトランジスタ
にダーリントン接続された第６のトランジスタとからな
る第３の駆動回路と、ベースが第２の基準電圧に接続さ
れた第７のトランジスタと、第７のトランジスタにダー
リントン接続された第８のトランジスタからなる第４の
駆動回路とを制御端子から制御してスイッチ動作をさせ
る第２のスイッチ回路と、第２のスイッチ回路の第３の
駆動回路の動作を定電流供給の有無で伝達する第３のカ
レントミラー回路と、第３のカレントミラー回路からの
定電流供給の有無を１以上の節点に伝達する第４のカレ
ントミラー回路とを備え、前記制御端子に印加された電
圧と前記第１の基準電圧とを比較し、前記第２のカレン
トミラー回路に対する定電流供給の有無を制御し、前記
制御端子に印加さえた電圧と前記第２の基準電圧とを比
較して、前記第４のカレントミラー回路に対する定電流
供給の有無を制御するようにしたことを特徴とする。
制御端子に印加される制御信号によってスイッチ動作
をするスイッチ回路のオン・オフ状態を第1,第２のカレ
ントミラー回路を介して増幅器の所望の個所に伝達す
る。
をするスイッチ回路のオン・オフ状態を第1,第２のカレ
ントミラー回路を介して増幅器の所望の個所に伝達す
る。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の磁気記録再生装置の増幅器制御回路
の第１の実施例を示すブロック図、第２図は第１図の実
施例の増幅器制御回路11を詳細に示す回路図である。
の第１の実施例を示すブロック図、第２図は第１図の実
施例の増幅器制御回路11を詳細に示す回路図である。
ヘッドアンプ10は、再生用増幅器２と、記録用増幅器
１と、記録用増幅器１を制御する増幅器制御回路11とか
らなっている。
１と、記録用増幅器１を制御する増幅器制御回路11とか
らなっている。
再生用増幅器２は、電源端子６から電源を供給され、
ヘッド３からの信号を増幅して、出力端子８に出力す
る。記録用増幅器１は、電源端子７から電源を供給さ
れ、増幅器制御回路11によってアクティブにされている
時は、入力端子９からの信号を増幅し、ヘッド４に出力
する。増幅器制御回路11は制御端子５に印加される制御
電圧により記録用増幅器１をアクティブまたはインアク
ティブにする。
ヘッド３からの信号を増幅して、出力端子８に出力す
る。記録用増幅器１は、電源端子７から電源を供給さ
れ、増幅器制御回路11によってアクティブにされている
時は、入力端子９からの信号を増幅し、ヘッド４に出力
する。増幅器制御回路11は制御端子５に印加される制御
電圧により記録用増幅器１をアクティブまたはインアク
ティブにする。
次に増幅器制御回路11について第２図を参照して、さ
らに詳細に説明する。
らに詳細に説明する。
ダーリントン接続されたトランジスタQ1,Q2と、トラ
ンジスタQ3,Q4と、定電流源I1とが差動増幅回路を形成
している。トランジスタQ1のベースには制御端子５が接
続され、トランジスタQ3のベースにはスレッショルド電
圧VB1（本実施例では2.5V）が印加されている。トラン
ジスタQ6と、ダイオードを形成するトランジスタQ5とは
カレントミラー回路を形成し、トランジスタQ5のコレク
タにはトランジスタQ4のコレクタが接続されている。ダ
イオード接続されたトランジスタQ7と、並列接続された
トランジスタQ81,Q82,〜,Q8nとはカレントミラー回路を
形し、トランジスタQ7のコレクタはトランジスタQ6のコ
レクタとともに定電流源I2を介して電源VCCに接続され
ている。
ンジスタQ3,Q4と、定電流源I1とが差動増幅回路を形成
している。トランジスタQ1のベースには制御端子５が接
続され、トランジスタQ3のベースにはスレッショルド電
圧VB1（本実施例では2.5V）が印加されている。トラン
ジスタQ6と、ダイオードを形成するトランジスタQ5とは
カレントミラー回路を形成し、トランジスタQ5のコレク
タにはトランジスタQ4のコレクタが接続されている。ダ
イオード接続されたトランジスタQ7と、並列接続された
トランジスタQ81,Q82,〜,Q8nとはカレントミラー回路を
形し、トランジスタQ7のコレクタはトランジスタQ6のコ
レクタとともに定電流源I2を介して電源VCCに接続され
ている。
次に、本実施例の動作について説明する。
制御端子５には記録時には0V、記録停止時には5Vが印
加される。まず、制御端子５に印加される電圧が0Vの場
合、電流I5が流れないので定電流I2はトランジスタQ7に
流れ、電流I41,I42,〜,I4mにも分配電流が流れる。した
がって、端子31,32,〜,3mにそれぞれ接続された回路部
分をアクティブにすることができる。
加される。まず、制御端子５に印加される電圧が0Vの場
合、電流I5が流れないので定電流I2はトランジスタQ7に
流れ、電流I41,I42,〜,I4mにも分配電流が流れる。した
がって、端子31,32,〜,3mにそれぞれ接続された回路部
分をアクティブにすることができる。
逆に制御端子５に印加される電圧が5Vの場合、出力電
流I5が流れ、I2＜I5と設定しておけば、トランジスタQ7
には電流が流れず、したがって電流I41,I42,〜,I4mも流
れない。したがって端子31,32,〜,3mにそれぞれ接続さ
れた回路部分をインアクティブにすることができる。
流I5が流れ、I2＜I5と設定しておけば、トランジスタQ7
には電流が流れず、したがって電流I41,I42,〜,I4mも流
れない。したがって端子31,32,〜,3mにそれぞれ接続さ
れた回路部分をインアクティブにすることができる。
このように本実施例はリレーなど消費電力の大きい素
子を使用せず増幅器をオン・オフできるので低消費電力
型となる。また、制御端子５のインピーダンスはダーリ
ントン接続によりハイインピーダンスにされているの
で、マイクロコンピュータなどからの制御出力端子と直
結もでき、バッファアンプなどを使用する必要がない。
またこのように記録停止信号に応じて記録増幅回路を停
止させることができることにより、記録増幅回路中に定
常状態に達するまでに時間がかかる回路を含む場合に、
定常状態に達するまで時間のかかる回路は動作させてお
き、それ以外の回路はカットオフさせておくことにより
回路をすばやく動作せしめる事も可能となる。またトラ
ンジスタQ7,Q81,Q82,〜,Q8mからなるスイッチ回路を集
積回路内に組み込む事は素子数の増大となるが、外付の
トランジスタやリレーで制御回路を構成するのに比較し
てその費用はもとより回路のまとまりがよいという面に
おいても有利である。
子を使用せず増幅器をオン・オフできるので低消費電力
型となる。また、制御端子５のインピーダンスはダーリ
ントン接続によりハイインピーダンスにされているの
で、マイクロコンピュータなどからの制御出力端子と直
結もでき、バッファアンプなどを使用する必要がない。
またこのように記録停止信号に応じて記録増幅回路を停
止させることができることにより、記録増幅回路中に定
常状態に達するまでに時間がかかる回路を含む場合に、
定常状態に達するまで時間のかかる回路は動作させてお
き、それ以外の回路はカットオフさせておくことにより
回路をすばやく動作せしめる事も可能となる。またトラ
ンジスタQ7,Q81,Q82,〜,Q8mからなるスイッチ回路を集
積回路内に組み込む事は素子数の増大となるが、外付の
トランジスタやリレーで制御回路を構成するのに比較し
てその費用はもとより回路のまとまりがよいという面に
おいても有利である。
第３図は本発明の第２の実施例を示すブロック図、第
４図は第３図の増幅器制御回路を詳細に示す回路図であ
る。
４図は第３図の増幅器制御回路を詳細に示す回路図であ
る。
本実施例は第１図の実施例において記録用と再生用で
分割されていた電源端子6,7をまとめ端子15とし、記録
と再生の切換端子12を設けるとともに、記録停止期間に
応じて記録増幅回路をカットオフさせるための端子を前
記記録と再生の切換端子12と兼用した。このような構成
にすることにより、まず外部の電源電圧の切換回路が必
要なくなり、よって外部切換素子の減少及び回路の簡素
化を図るとともにコストの低減ができる。
分割されていた電源端子6,7をまとめ端子15とし、記録
と再生の切換端子12を設けるとともに、記録停止期間に
応じて記録増幅回路をカットオフさせるための端子を前
記記録と再生の切換端子12と兼用した。このような構成
にすることにより、まず外部の電源電圧の切換回路が必
要なくなり、よって外部切換素子の減少及び回路の簡素
化を図るとともにコストの低減ができる。
さらに記録と再生の切換端子と記録停止時に記録増幅
回路をカットオフさせる端子を兼用したことによりヘッ
ドアンプ部の制御回路の簡素化及び制御方法の単一化が
できる。次に記録と再生の切換端子と記録停止時に記録
増幅回路をカットオフさせる機能を兼用させる方法につ
いて述べる。１つの端子で記録と再生と、記録時の記録
停止時の３つの判断するためには１つの端子で３条件を
判断しなければならなく、その方法としては３つの電圧
値、例えば0V,2.5V,5Vを判断する方法、または２電圧値
プラス端子をオープンにしたことを判断する方法、さら
に端子への電流の流入、流出、流さないの３条件を判断
する方法などがあるが、３電圧値を判断する方法につい
て第４図を用いて説明する。
回路をカットオフさせる端子を兼用したことによりヘッ
ドアンプ部の制御回路の簡素化及び制御方法の単一化が
できる。次に記録と再生の切換端子と記録停止時に記録
増幅回路をカットオフさせる機能を兼用させる方法につ
いて述べる。１つの端子で記録と再生と、記録時の記録
停止時の３つの判断するためには１つの端子で３条件を
判断しなければならなく、その方法としては３つの電圧
値、例えば0V,2.5V,5Vを判断する方法、または２電圧値
プラス端子をオープンにしたことを判断する方法、さら
に端子への電流の流入、流出、流さないの３条件を判断
する方法などがあるが、３電圧値を判断する方法につい
て第４図を用いて説明する。
端子12には記録と再生と、記録停止信号にあたる記録
増幅回路カットオフの制御信号が入力される。端子12の
電圧が0V時再生、2.5V時記録で2.5V時に不必要回路をカ
ットオフさせて、5V時に記録回路を動作させている。こ
のために0V,2.5V,5Vを判断するためにスレッショルド電
圧VB2,VB3をそれぞれ1.25V,3.75Vに設定し、２つのスイ
ッチ回路44,45によって制御する。すなわち端子12の電
圧が0Vの時は再生用電流源出力41,42,〜,4mだけに電流
が流れ、2.5Vの時は記録用回路中、記録停止にかかわら
ず記録停止時も含め記録時常時動作させる回路のための
電流源出力51,52,〜,5mだけに電流が流れ、5Vの時には
電流源出力51,52,〜,5mと共に記録時だけに動作させる
回路のための電流源出力61,62,〜,6mにも電流が流れ
る。
増幅回路カットオフの制御信号が入力される。端子12の
電圧が0V時再生、2.5V時記録で2.5V時に不必要回路をカ
ットオフさせて、5V時に記録回路を動作させている。こ
のために0V,2.5V,5Vを判断するためにスレッショルド電
圧VB2,VB3をそれぞれ1.25V,3.75Vに設定し、２つのスイ
ッチ回路44,45によって制御する。すなわち端子12の電
圧が0Vの時は再生用電流源出力41,42,〜,4mだけに電流
が流れ、2.5Vの時は記録用回路中、記録停止にかかわら
ず記録停止時も含め記録時常時動作させる回路のための
電流源出力51,52,〜,5mだけに電流が流れ、5Vの時には
電流源出力51,52,〜,5mと共に記録時だけに動作させる
回路のための電流源出力61,62,〜,6mにも電流が流れ
る。
以上説明したように本発明は、制御端子に印加する記
録停止信号によって磁気記録再生装置の中の少なくとも
ヘッドアンプの記録用増幅回路を停止させ、または、す
でにある記録と再生の切換端子と兼用することによって
外付回路を簡素化するとともにコストを低減し、さらに
制御を簡単にさせるとともに、ヘッドアンプに係る消費
電力を減少させることもできる効果がある。
録停止信号によって磁気記録再生装置の中の少なくとも
ヘッドアンプの記録用増幅回路を停止させ、または、す
でにある記録と再生の切換端子と兼用することによって
外付回路を簡素化するとともにコストを低減し、さらに
制御を簡単にさせるとともに、ヘッドアンプに係る消費
電力を減少させることもできる効果がある。
第１図は本発明の磁気記録再生装置の増幅器制御回路の
第１の実施例を示すブロック図、第２図は第１図の実施
例の増幅器制御回路11を詳細に示す回路図、第３図は本
発明の第２の実施例で示すブロック図、第４図は第３図
の増幅器制御回路を詳細に示す回路図である。 １……記録用増幅回路、 ２……再生用増幅回路、 3,4……ヘッド、 ５……制御端子、 ６……再生用電源端子、 ７……記録用電源端子、 ８……再生信号出力端子、 ９……記録信号入力端子、 10……ヘッドアンプ、 11……増幅器制御回路、 12……記録，再生，記録停止制御端子、 13……回路切換制御部、 14……電源部、 15……電源端子、 31……スイッチ部、 30……電流分配部、 31,32,〜,3m……電流出力端子、 41,42,〜,4m……再生回路用電流出力端子、 51,52,〜,5m,61,62,〜,6m……記録用電流出力端子、 44,45……スイッチ回路。
第１の実施例を示すブロック図、第２図は第１図の実施
例の増幅器制御回路11を詳細に示す回路図、第３図は本
発明の第２の実施例で示すブロック図、第４図は第３図
の増幅器制御回路を詳細に示す回路図である。 １……記録用増幅回路、 ２……再生用増幅回路、 3,4……ヘッド、 ５……制御端子、 ６……再生用電源端子、 ７……記録用電源端子、 ８……再生信号出力端子、 ９……記録信号入力端子、 10……ヘッドアンプ、 11……増幅器制御回路、 12……記録，再生，記録停止制御端子、 13……回路切換制御部、 14……電源部、 15……電源端子、 31……スイッチ部、 30……電流分配部、 31,32,〜,3m……電流出力端子、 41,42,〜,4m……再生回路用電流出力端子、 51,52,〜,5m,61,62,〜,6m……記録用電流出力端子、 44,45……スイッチ回路。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 5/027 502 H03F 3/181 H03F 3/72
Claims (1)
- 【請求項１】ベースが制御端子に接続された第１のトラ
ンジスタと、第１のトランジスタにダーリントン接続さ
れた第２のトランジスタとからなる第１の駆動回路と、
ベースが第１の基準電圧に接続された第３のトランジス
タと、第３のトランジスタにダーリントン接続された第
４のトランジスタからなる第２の駆動回路とを制御端子
から制御してスイッチ動作をさせる第１のスイッチ回路
と、第１のスイッチ回路の第１の駆動回路の動作を定電
流供給の有無で伝達する第１のカレントミラー回路と、
第１のカレントミラー回路からの定電流供給の有無を１
以上の節点に伝達する第２のカレントミラー回路と、ベ
ースが制御端子に接続された第５のトランジスタと、第
５のトランジスタにダーリントン接続された第６のトラ
ンジスタとからなる第３の駆動回路と、ベースが第２の
基準電圧に接続された第７のトランジスタと、第７のト
ランジスタにダーリントン接続された第８のトランジス
タからなる第４の駆動回路とを制御端子から制御してス
イッチ動作をさせる第２のスイッチ回路と、第２のスイ
ッチ回路の第３の駆動回路の動作を定電流供給の有無で
伝達する第３のカレントミラー回路と、第３のカレント
ミラー回路からの定電流供給の有無を１以上の節点に伝
達する第４のカレントミラー回路とを備え、前記制御端
子に印加された電圧と前記第１の基準電圧とを比較し、
前記第２のカレントミラー回路に対する定電流供給の有
無を制御し、前記制御端子に印加さえた電圧と前記第２
の基準電圧とを比較して、前記第４のカレントミラー回
路に対する定電流供給の有無を制御するようにしたこと
を特徴とする磁気記録再生装置の増幅器制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02055430A JP3128801B2 (ja) | 1990-03-06 | 1990-03-06 | 磁気記録再生装置の増幅器制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02055430A JP3128801B2 (ja) | 1990-03-06 | 1990-03-06 | 磁気記録再生装置の増幅器制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03256204A JPH03256204A (ja) | 1991-11-14 |
| JP3128801B2 true JP3128801B2 (ja) | 2001-01-29 |
Family
ID=12998371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02055430A Expired - Fee Related JP3128801B2 (ja) | 1990-03-06 | 1990-03-06 | 磁気記録再生装置の増幅器制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3128801B2 (ja) |
-
1990
- 1990-03-06 JP JP02055430A patent/JP3128801B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03256204A (ja) | 1991-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5856286B2 (ja) | 出力バッファ回路 | |
| JP3128801B2 (ja) | 磁気記録再生装置の増幅器制御回路 | |
| US5027003A (en) | Read/write switching circuit | |
| JP2595806B2 (ja) | 磁気ディスク装置のリード・ライトアンプ回路 | |
| JPH1069661A (ja) | 書込み形光ディスクドライブのレーザ制御回路 | |
| JPH075523Y2 (ja) | テ−プレコ−ダ−のミユ−テイング回路 | |
| JPS60129969A (ja) | デ−タ読出書込回路 | |
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| JP2583356B2 (ja) | 磁気ディスク読出回路と書込回路の切換回路 | |
| JP2693058B2 (ja) | 増幅回路 | |
| JP3281852B2 (ja) | 増幅回路の保護回路 | |
| JPH024504Y2 (ja) | ||
| JPS5914900Y2 (ja) | 磁気録音再生装置 | |
| US6185060B1 (en) | Changeover circuit in tape recorder | |
| JPH075597Y2 (ja) | ラジオ付テ−プレコ−ダの電源回路 | |
| JPS624893Y2 (ja) | ||
| JPS6345050Y2 (ja) | ||
| JP2534791B2 (ja) | 磁気ヘッド用増幅回路 | |
| JPH0122366Y2 (ja) | ||
| JP3143153B2 (ja) | 増幅回路 | |
| JPH0126277B2 (ja) | ||
| JPH0425661Y2 (ja) | ||
| KR100552447B1 (ko) | 자기기록장치 | |
| KR900004299Y1 (ko) | 영상기록재생기의 릴 브레이크 솔레노이드 콘트롤회로 | |
| JPS5875908A (ja) | 切換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |