DE3419640A1 - Vorrichtung fuer digitale signalverarbeitung mit einem digitalzitterverfahren - Google Patents

Vorrichtung fuer digitale signalverarbeitung mit einem digitalzitterverfahren

Info

Publication number
DE3419640A1
DE3419640A1 DE19843419640 DE3419640A DE3419640A1 DE 3419640 A1 DE3419640 A1 DE 3419640A1 DE 19843419640 DE19843419640 DE 19843419640 DE 3419640 A DE3419640 A DE 3419640A DE 3419640 A1 DE3419640 A1 DE 3419640A1
Authority
DE
Germany
Prior art keywords
signals
digital
dither
bits
digital signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843419640
Other languages
English (en)
Other versions
DE3419640C2 (de
DE3419640C3 (de
Inventor
Jack Selig Carmel Ind. Fuhrer
Donald Henry Indianapolis Ind. Willis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Licensing Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE3419640A1 publication Critical patent/DE3419640A1/de
Publication of DE3419640C2 publication Critical patent/DE3419640C2/de
Application granted granted Critical
Publication of DE3419640C3 publication Critical patent/DE3419640C3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)
  • Image Processing (AREA)
  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Description

34196A0
RCA 79785 Dr.Zi/Schä/48
Ü.S.Ser.No. 498,151
AT: 25. Mai 1983
RCA Corporation,
New York, N.Y., V.St.ν.Α.
Vorrichtung für digitale Signalverarbeitung
mit einem Digitalzitterverfahren
Die vorliegende Erfindung bezieht sich auf eine Vorrichtung zur digitalen Signalverarbeitung, bei der der digitale Signalpegel entsprechend einem niedrigwertigen Digitalsignal modifiziert wird (sogenanntes Dither- oder Zitterverfahren). -Die vorliegende Erfindung ist z.B. für die Verarbeitung digitaler Fernsehsignale in einem Fernsehempfänger geeignet.
Es ist bekannt, bei Einrichtungen mit einem Analog-Digital-Wandler (ADC) zur Umwandlung analoger Signale in digitale Signale den analogen Signalen eine analoge Störung mit niedriger Amplitude beizufügen, um die scheinbare Ouantisierungsauflösung des ADC über die Auflösung hinaus zusteigern, die durch die Anzahl der möglichen von dem ADC erzeugten digitalen Signalen gegeben ist. Die Signale niedriger Amplitude werden im allgemeinen als Dither- oder Zittererzeugungssignale bezeichnet, die zugehörige Technik als Zittererzeugung. Aus den US-PSen 43 52 123 und 43 34 237 sind Beispiele
derartiger analoger Zittererzeugungsanordnungen bekannt, bei denen die dem Zitterverfahren zugrundeliegenden Signale kohärent sind, so daß der Zittervorgang geordnet ist, d.h. die digitalen Signale können so verarbeitet werden, daß die scheinbare Verbesserung der Quantisierungsauf lösung erhalten bleibt. Andere Anordnungen verwenden zur Erzeugung des Zittervorgangs zufallsverteilte Rauschsignale niedriger Amplitude, hierdurch werden eher die Auswirkungen der begrenzten Quantisierungsauflösung maskiert, als daß die Aufrechterhaltung der scheinbaren Verbesserung der Quantisierungsauflösung gewährleistet.
In der digitalen Signalverarbeitungseinrichtung, die die oben beschriebenen digitalen gezitterten oder gewobbelten Signale ("Zittersignale") verarbeitet, kann ein Verlust der zusätzlichen, durch das geordnete Zitterverfahren gelieferten Information eintreten. Das kann durch Filterungs-, Begrenzungs- oder Rundungsvorgänge verursacht werden, oder auch dadurch, daß die Zahl der verarbeiteten Bits einfach zu klein ist. Daher besteht ein Bedürfnis für eine Anordnung, die den Informationsgehalt der in einem geordneten Zitterverfahren erzeugten digitalen Signalen (Zittersignale) selbst dann erhält, wenn die Signalverarbeitungseinrichtung zu wenige Bits der Digitalsignale verarbeitet. Zusätzlich besteht auch ein Bedürfnis für eine Anordnung, die den Informationsgehalt von digitalen Signalen, die nicht mit einem Zitterverfahren erzeugt sind, aufrechtzuerhalten, wenn zu wenige Bits der Signale digital verarbeitet werden.
Dementsprechend schafft die folgende Erfindung eine Einrichtung zur Durchführung des Zitterverfahrens, bei der in Reaktion auf das niedrigstwertige Bit der digitalen Signale Bitsignale erzeugt und die Bitsignale
und die digitalen Signale zur Erzeugung der digitalen Zittersignale kombiniert werden. Ferner werden aufeinanderfolgende Proben der digitalen Zittersignale, die von einer Verarbeitungsvorrichtung verarbeitet werden, zur Erzeugung digitaler Ausgangs signale kombiniert.
Im folgenden werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 ein Blockschaltbild einer Einrichtung entsprechend einer Ausführungsform der vorliegenden Erfindung;
Fig. 2,4, 5, 6 und 7 Schaltbilder, zum Teil als Blockschaltbild, Ausführungsformen einzelner Teile der Einrichtung nach Fig. 1, und
Fig. 3 eine Tabelle beispielhafter digitaler Signalwerte, die die Betriebsweise der Einrichtung nach Fig. 1 illustrieren.
Die Signalwege für Analogsignale oder für Einzelbit-Digitalsignale sind in den Zeichnungen durch Linien, die mit Pfeilen versehen sind, dargestellt, und Signalwege für Parallel-Mehrfachbit-Digitalsignale durch mit Pfeilen und Querstrichen versehenen Linien, wobei die Anzahl der Bits durch eine Zahl oder eine Erläuterung an dem Querstrich angegeben wird.
In Fig. 1 ist eine digitale Signalverarbeitungseinrichtung für einen Farbfernsehempfänger gezeigt, bei der die vorliegende Erfindung vorteilhaft Anwendung findet.
Analoge FBAS-Signale werden einem 7-Bit-Analog-Digital-Wandler (ADC) 10 zugeführt, der 7-Bit-Digitalsignale erzeugt, deren Werte die Größe der analogen FBAS-Signalproben darstellen. Dem ADC 10 wird ein Tastsignal (nicht gezeigt) zugeführt, dessen Frequenz vorzugsweise das Vierfache der Farbhilfsträgerfrequenz
f ist und das vorzugsweise mit dem Farbsynchronimpuls-Phasenstar gekoppelt ist, zugeführt, um digitale FBAS oder Videosignale DV mit der Frequenz 4f zu erzeugen. Der ADC 10 empfängt außerdem ein Signal aus einer Zittersignalquelle 12 mit der halben Zeilenfrequenz f„,
um ein analoges Zittern mit einer Amplitude, die näherungsweise dem halben Wert des niedrigstwertigen oder -stelligen Bit (LSB) des digitalen Videosignals DV entspricht, zu erzeugen. Die Zittersignalquelle 12 neigt zwar die scheinbare Quantisierungsauflösung des ADC 10 zu erhöhen, sie ist aber für die vorliegende Erfindung nicht notwendig.
Die digitalen 7-Bit-Videosignale DV werden einem Digitalsignalprozessor · 14 zugeführt, der beispielsweise die digitalen Signalkomponenten Leuchtdichte Y und Farbart C trennt. Der Prozessor 14 umfaßt beispielsweise einen digitalen 1 H-Kammfilter oder digitale Bandpaß- und Tiefpaßfilter zur Abtrennung der digitalen Leuchtdichte- und Farbartsignalkomponenten Y bzw. C, einen Farbart-Bandpaß-Filter und eine automatische Farbartsteuerung zur Normierung der Signalstärke des Farbträgers. Bei der Signalverarbeitung können viele zusätzliche Bits erzeugt werden (beispielsweise 13-Bit-Signale), das Ausgangssignal des Prozessors 14 ist dennoch auf 7 Bits beschränkt.
Da der digitale Farbartprozessor 30 so ausgelegt ist, daß er zumindest zum Teil nur 6-Bit-Digitalsignale verarbeitet, wird der digitale Signalprozessor 14 an den
34196A0
digitalen Farbartprozessor 30 über eine digitale Zittererzeügungsschaltung 20 gekoppelt. Die digitale Zittererzeugungsschaltung 20 spricht auf die Bitkonstellation oder den Zustand der Bits der digitalen Farbart-Signalkomponente C an, um wahlweise dem digitalen Ausgangssignal eine Zitterkomponente hinzuzufügen oder nicht hinzuzufügen.
In Fig. 2 ist eine Ausführungsform der digitalen Zittererzeugungsschaltung 20 gezeigt, der von dem digitalen Signalprozessor 14 7-Bit-Signale (siebenstellige Binärsignale) zugeführt sind und die an den digitalen Farbartprozessor 30 wahlweise "gezitterte" sechsstellige digitale Binärsignale zuführt. Die Betriebsweise der digitalen Zittererzeugungsschaltung 20 ist ähnlich der einer Abschneide- oder Rundungsschaltung, die 7-Bit-Signale in 6-Bit-Signale umwandelt. Die sechs höchstwertigen oder höchststelligen Bits (MSB) der 7-Bit-Eingangssignale werden einem digitalen Addierer 28 zugeführt. Ihr'niedrigstwertiges Bit wird einem Eingang eines UND-Gatters 24 und einer Verzögerungsschaltung 22 zugeführt. Die Verzögerungsschaltung 22 ist beispielsweise ein digitaler 1-Bit-Speicher oder ein einstufiges 1-Bit-Schieberegister, das das niedrigstwertige Bit so lange verzögert, bis die nächstfolgende Probe des niedrigstwertigen Bits (LSB) zur Verfügung steht.
Wenn sich das Bit der niedrigsten Stelle (LSB) im logischen Nullzustand befindet, dann erzeugt das UND-Gatter 24 ein nullwertiges Ausgangssignalbit DB, das nach Addition zu den sechs höchstwertigen Bits (MSB) im Addierer 28 dazu führt, daß das 6-Bit-Zitterausgangssignal den sechs MSB der augenblicklichen Eingangssignalprobe entspricht. Das ist aus den Beispielen in den ersten
beiden Zeilen in der Tabelle der Fig. 3 ersichtlich, in der der Einfachheit halber nur 4-Bit-Digitalsignale dargestellt sind. Da die Folge der vier Eingangssignal-Probenwerte in jeder Zeile nullwertige LSB's aufweisen, sind die Bits DB der Signalfolge des UND-Gatters ebenfalls null, so daß die "gezitterten" Zittersignale genau die Folge der drei MSB der Eingangssignalproben sind.
Wenn das LSB zweimal hintereinander den logischen Wert "1" hat, erzeugt das UND-Gatter 24 aufgrund des Zusammentreffens der logischen Zustände "1" der verzögerten und unverzögerten LSB-Proben ein Signalbit DB mit dem logischen Wert "1", das zu den sechs MSB der augenblicklichen Eingangssignalprobe im Addierer 28 hinzuaddiert wird. Das Signalbit DB wird von der Verzögerungsschaltung 26 verzögert, die genau so wie die Verzögerungsschaltung 22 aufgebaut ist. Bei der nächsten Eingangssignalprobe verhindert die Negation (dargestellt durch einen Kreis am Eigang des UND-Gatters 24) des verzögerten Signalbits DB, daß das UND-Gatter 24 wieder eine Koinzidenz feststellt, weshalb das Signalbit DB wieder den Wert "0" annimmt. Wenn das niedrigstwertige Bit der Eingangssignale den logischen Wert "1" aufweist, wechselt also das Signalbit DB zwischen "1" und "O" in aufeinanderfolgenden Proben, und vom Addierer 28 wird daher abwechselnd eine "1" zu den sechs höchstwertigen Bits der aufeinanderfolgenden Proben der digitalen Eingangssignale addiert oder nicht. Das ist aus den beiden letzten Zeilen der Tabelle in Fig. 3 ersichtlich, die eine Folge von alternierenden Werten für das Signalbit DB und für die Zittersignale zeigt.
Die von der Schaltung 20 erzeugten 6-Bit-Zittersignale werden einem digitalen Prozessor 30 zugeführt und von diesem verarbeitet, der Prozessor 30 ist beispielsweise ein digitaler Farbartprozessor eines Fernsehgerätes. Der digitale Farbartprozessor 30 übt beispielsweise folgende Funktionen aus:
Einstellung der Farbsättigung und des Farbtons, Demodulation der (R-Y)- und (B-Y)-Farbartsignalkomponenten und Filterung der (R-Y)- und (B-Y)-Signale. Außerdem kann der digitale Farbartprozessor 30 die Funktionen ausüben, die oben in Verbindung mit dem digitalen Signalprozessor 14 beschrieben sind, z.B. Bandpaß-Filterung der Farbartsignale sowie die automatische Farbartsteuerung zur Normalisierung der Signalstärke des Farbträgers.
Die von dem digitalen Farbartprozessor 30 erzeugten digitalen (R-Y)-6-Bit-Farbartsignale werden einer digitalen "Entzitter"- oder Zitterkompensationsschaltung 40 zugeführt, die durch Kombination aufeinanderfolgender 6-Bit-Proben der verarbeiteten (R-Y)-Signale die digitalen (R-Y)-7-Bit-Signale wiederherstellt. Die in Fig. 4 gezeigte Mittelwertschaltung ist eine vorteilhafte Anordnung für eine derartige Zitterkompensationsschaltung 40. Die digitalen 6-Bit-Eingangssignale werden einem digitalen 6-Bit-Addierer 44 und einer Verzögerungsschaltung 42 zugeführt, die ein 6-Bit-Parallel-Speicher oder einstufiges 6-Bit-Parallelschieberegister ist. Der Addierer 44 summiert die verzögerten Eingangssignale und unverzögerten Eingangssignale, die beides 6-Bit-Signale sind, zu einem neuen 7-Bit-Digitalsignal. Die äußerst rechte Spalte der Tabelle in Fig. 3 zeigt beispielhaft, daß die von der Schaltung 40 erzeugten Wertefolgen der neuen wiederhergestellten Signale, aus denen die Zitterkomponenten entfernt sind, d.h. die Signale, die durch Addition aufeinanderfolgender Signalproben der Zittersignale gewonnen sind, genaue Abbildungen der Wertefolgen der Eingangssignale sind, die in der äußerst linken Spalte der Tabelle gegeben sind. In diesem Beispiel wird zur Veranschaulichung angenommen, daß die Werte der Zittersignale vor der Verarbeitung die gleichen sind als die Werte der verarbeiteten Zittersignale, was mit der tatsächlichen Praxis nicht übereinstimmen muß.
Die von /fev Schaltung 40 erzeugten wiederhergestellten (R-Y)-7-Bit-Digitalsignale werden von einem 7-Bit-Digital-Analog-Wandler (DAC) 50 in analoge Farbdifferenzsignale (R-Y)' umgewandelt. Die verarbeiteten (B-Y)-Signale, die von dem digitalen Farbartprozessor 30 erzeugt sind, werden von einer zweiten digitalen Zitterausgleichsschaltung (nicht gezeigt), die ähnlich wie der Schaltung 40 ist, von Zitterkomponenten befreit und von einem zweiten DAC (nicht gezeigt), der ähnlich dem DAC 50 ist, in analoge (B-Y)-Signale umgewandelt.
Eine mögliche Anordnung eines digitalen Farbartprozessors 3.0, der verarbeitete digitale Zittersignale erzeugt, die dieselben Werte wie die unverarbeiteten digitalen Zittersignale haben, ist die Anordnung 30', die in Fig. 5 gezeigt ist. Multiplexsteuersignale MX mit einer Frequenz auf, die das Doppelte der Datenrate der digitalen Zittersignale ist, zugeführt.Einer Anschlußklemme 31 werden Multiplexsteuersignale MX mit einer Frequenz auf, die das Doppelte der Datenrate der digitalen Zittersignale ist, zugeführt. In Reaktion auf die Steuersignale MX leitet ein Multiplexsteuerschalter SI abwechselnd die drei höchstwertigen Bits und die drei niedrigstwertigen Bits als Zeitvielfach-Bits 3 MPX zur Übertragung über einen Signalweg 34 an diesen weiter. Ein Demultiplexsteuerschalter S2 spricht entsprechend auf die Steuersignale MX an und führt abwechselnd die Zeitvielfach-Bits 3 MPX getrennten Leitungen für die drei höchstwertigen (3 MSB) und drei niedrigstwertigen (3 LSB) Bits zu. Ein digitaler Speicher 36 speichert die 3 MSB und 3 LSB zwischen, um das ursprüngliche digitale 6-Bit-Zittersignal wieder herzustellen und an einen Ausgangssignalweg 38 abzugeben.
In Fig. 6 ist eine digitale Zittererzeugungsschaltung 20' gezeigt, die eine andere Ausführungsform der Zittererzeu-
gung5schaltung 20 ist. Wenn das niedrigstwertige Bit der digitalen 7-Bit-Eingangssignale den Wert "O" annimt, wird ein UND-Gatter 24' gesperrt und ein digitaler Addierer 28 erzeugt 6-Bits der digitalen Eingangssignale als digitale Zittersignale. Wenn deren niedrigstwertiges Bit (LSB) eine logische "1" ist, wird das UND-Gatter 24' aktiviert, um das gleichzeitige Auftreten dieses niedrigstwertigen Bits (LSB) und des Taktsignals fß/2 festzustellen, wobei das Taktsignal eine Frequenz gleich der halben Frequenz aufweist, mit der die digitalen Eingangssignale empfangen werden. Daher nehmen für alternierende Proben der digitalen Eingangssignale Bitsignale DB1 abwechselnd die Werte "0" und "1" an und werden von einem Addierer 28 zu diesen hinzuaddiert, um die digitalen 6-Bit-Zittersignale zu erzeugen. Die Schaltung 20' rundet oder verkürzt daher die 7-Bit-Signale zu 6-Bit-Signalen.
Weitere Ausführungsformen und Weiterbildungen der vorliegenden Erfindung fallen unter die folgenden Ansprüche. Beispielsweise können die digitalen Zittererzeugungsschaltungen 20 oder 20' durch eine andere in Fig. 7 gezeigte Zitter.erzeugungsschaltung 20" ersetzt werden, in der die Funktion der UND-Gatter 24 oder 24' durch einen digitalen 7-Bit-Addierer 28' ausgeübt wird. Alternierende Signale fD/2 die das Bitgewicht der niedrigstwertigen Bits der digitalen Eingangssignale haben, werden unabhängig von den Bedingungen zu den digitalen Eingangssignalen mittels eines Addierers 28' hinzuaddiert, von dem nur die sechs höchstwertigen Bits MSB als digitale Ausgangszittersignale abgegeben werden. Hat das niedrigstwertige Bit LSB den Wert "0", bleiben die sechs höchstwertigen Bits MSB durch die Addition der fD/2-Signale unverändert. Befindet sich das niedrigstwertige Bit LSB im "1"-Zustand, dann alterniert der Wert der digitalen Zittersignale entsprechend dem Wert des fp /2-
Signales. Daher ist die Zittererzeugung bei der Zittererzeugungsschaltung 20" die gleiche wie bei den vorhin beschriebenen Schaltungen.
Weiterhin können beispielsweise die digitalen Zittererzeugungsschaltungen 20, 20' und 20", die hier beschrieben oder Kürzung von digitalen N-Bit-Signalen in digitale (N-1 )-Bit-Signale verwendet werden. Der Vorteil der vorliegenden Erfindung bei einer solchen Verwendung liegt darin, daß die Information, die von dem abgetrennten Bit getragen wird, nicht notwendigerweise verloren geht, wenn die Wiederherstellung der ursprünglichen Signale in der hier beschriebenen Weise erfolgt.
Die hier beschriebene Einrichtung, die den ADC 10, die Zittererzeugungsquelle 12, den digitalen Signalprozessor 14 und den digitalen Farbartprozessor 30 und den Digital-Analog-Wandler 50 enthält, entspricht beispielsweise der integrierten Digitalsignalverarbeitungsschaltung für Fernsehempfänger, die von ITT Semiconductors, Intermetall, Freiburg, West-Deutschland erhältlich ist und in einer ITT-Broschüre mit dem Titel "VLSI Digital TV System DIGIT 2000" vom August 1982 beschrieben ist. Die Stellenzahl der hier beschriebenen digitalen Signale entspricht der in diesem integrierten Schaltkreis. Außerdem wird in der US-PS 43 52 123 ein mit dem Zitterverfahren arbeitender ADC sowie eine digitale Leuchtdichte- und Farbart-Signalverarbeitungseinrichtung beschrieben.
Wie beschrieben wurde, bewirkt die vorliegende Erfindung, daß die in dem einen gelöschten Bit enthaltenen Information erhalten bleibt, so daß eine genaue Wiederherstellung der ursprünglichen digitalen Signale möglich ist. Die vorliegende Erfindung kann in ähnlicher Weise verwendet werden, wenn mehr als ein niedrigstwertiges Bit gelöscht wird. Werden beispielsweise zwei Bits gelöscht, dann umfaßt die Anwendung des geordneten digitalen
j " 341 96A0
Zitterverfahrens auf die restlichen höchstwertigen Bits vier aufeinanderfolgende Signalproben, die mit Zitterkomponenten versehen sind und soe die die gelöschten Bitwerte als geordnete Viertelwerte darstellen. In diesem Fall wird eine Folge von vier aufeinanderfolgenden Proben gemittelt, um die ursprünglichen Datensignale wiederherzustellen.

Claims (12)

  1. dr."dieter v. bezqld":" diplVYng. peterschütz" dipl. ing. wolfgang heusler
    PATENTANWÄLTE
    MARIA-THERESIA-STRASSE S3 POSTFACH 86 02 60
    D-8OOO MUENCHEN 86
    ZUGELASSEN BEIM EUROPAISCHEN PATENTAMT
    EUROPEAN PATENT ATTORNEYS MANDATAIRES EN BREVETS EURO
    TELEFON (039) 4706006
    TELEX 822 638
    TELEGRAMM SOMBEZ
    FAX GR Il + III 10891 9 7160
    RCA 79785 Dr.Zi/Schä/48
    U.S.Ser.No. 498,151
    AT: 25. Mai 1983
    RCA Corporation,
    New York, N.Y., V.St.v.A.
    Vorrichtung für digitale Signalverarbeitung mit einem Digitaizitterverfahren
    Patentansprüche
    1 λ Digitale Signalverarbeitungseinrichtung mit einer Quelle digitaler Signale (C) mit N (z.B. 7) Bits, wobei N eine positive ganze Zahl ist, und einer Einrichtung (20) zur Erzeugung digitaler, durch Zittern modifizierter Signale ("Zittersignale11) mit N-M Bits, wobei M (z.B. 1) eine positive ganze Zahl kleiner als N ist, dadurch gekennzeichnet, daß an die Quelle eine Vorrichtung (22, 24, 26; 24'), gekoppelt ist, die auf einen ersten Zustand der Bits der M niedrigsten Stellen mit der Erzeugung von Zittererzeugungssignalen (DB), nur eines Zustandes von alternierenden Zuständen reagiert und auf einen anderen
    POSTSCHECK MÖNCHEN NR. 69148-800
    BANKKONTO HYPOBANK MÖNCHEN («LZ 700 200 401 KTO. 6000 967 378 SWIFT HYPO OE
    Zustand der Bits der M niedrigsten Stellen der digitalen Signale mit der Erzeugung von Zittererzeugungssignalen, die für aufeinanderfolgende Proben der digitalen Signale (C) aufeinanderfolgende Zustände aufweisen, reagiert, und daß
    eine Vorrichtung (28), an die Quelle und die Zittererzeugungssignalquelle gekoppelt ist, um die Zittererzeugungssignale und die N-M höchstwertigen Bits der digitalen Signale unter Ausschluß der M niedrigstwertigen Bits der digitalen Signale so zu kombinieren, daß digitale Zittersignale mit N-M Bits erzeugt werden.
  2. 2. Einrichtung nach Anspruch 1 , dadurch gekennzeichnet,
    daß die Zittererzeugungssignalquelle (22, 24, 26) Verzögerungsvorrichtungen (22) zur Verzögerung des niedrigstwertigen Bits (LSB) der digitalen Signale (C) und eine Fühlvorrichtung (24) zur Erzeugung der Zittererzeugungssignale (DB) in Reaktion auf das gleichzeitige Auftreten oder Nichtauftreten des niedrigstwertigen Bits und des verzögerten niedrigstwertigen Bits enthält.
  3. 3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet,
    daß die Fühlvorrichtung (24) ein UND-Gatter (24) mit einem ersten und einem zweiten Eingang umfaßt, denen das niedrigstwertige Bit (LSB) bzw. das verzögerte niedrigstwertige Bit zugeführt werden.
  4. 4. Einrichtung nach Anspruch 2, dadurch gekennzeichnet,
    daß die Zittererezeugungssignalquelle ferner eine Verzögerungsvorrichtung (26) zur Verzögerung der Zittererzeugungssignale (DB) umfaßt und daß die Fühlvorrichtung (24) Zittererzeugungssignale in Reaktion auf eine Koinzidenz bzw. Nichtkoinzidenz des niedrigstwertigen Bits (LSB) des verzögerten niedrigstwertigen Bits und der verzögerten Bitsignale erzeugt.
  5. 5. Einrichtung nach Anspruch 1, dadurch gekennzeichnet,
    daß die Kombinationsvorrichtung (28) einen digitalen Addierer (28) umfaßt, der der Addition der Zittererzeugungssignale (DB) und der Bits (6MSB) der digitalen Signale (C) mit Ausnahme dessen niedrigstwertigen Bits (LSB) dient.
  6. 6. Einrichtung nach Anspruch 1 , dadurch gekennzeichnet, daß die Zittererzeugungssignalquelle (24') eine Signalquelle (fD/2), die für alternierende Proben der digitalen Signale alternierende Zustände aufweist, und ein UND-Gatter (24') umfaßt, das einen ersten Eingang, dem die Signale mit alternierenden Zuständen zugeführt sind, einen zweiten Eingang, dem das niedrigstwertige Bit (LSB) der digitalen Signale (C) zugeführt ist, und einen Ausgang aufweist, an dem die Zittererzeugungssignale (DB) abgegeben werden.
  7. 7. Einrichtung nach Anspruch 1, gekennzeichnet durch eine mit der Zitter-Einrichtung (20) gekoppelte Vorrichtung (30), um die digitalen Zittersignale, die weniger als N Bits aufweisen und ihrem einen Eingang zugeführt sind, digital zu verarbeiten, um verarbeitete Digitalsignale (R-Y) an einem Ausgang der Vorrichtung (30) abzugeben; und
    eine Vorrichtung (40), die an die Verarbeitungsvorrichtung (30) gekoppelt ist, um aufeinanderfolgende Proben der verarbeiteten digitalen Signale zur Erzeugung digitaler Ausgangssignale zu kombinieren.
  8. 8. Einrichtung nach Anspruch 7, dadurch gekennzeichnet,
    daß die Vorrichtung (40) zur Kombination der verarbeiteten digitalen Signale eine Verzögerungsvorrichtung (42) zur Verzögerung der verarbeiteten digitalen Signale und
    eine- zweite Kombinationsvorrichtung (44) zur Kombination der verarbeiteten digitalen Signale und der verzögerten verarbeiteten digitalen Signale umfaßt, um die digitalen Ausgangssignale zu erzeugen.
  9. 9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet,
    daß die zweite Kombinationsvorrichtung (44) einen digitalen Addierer (44) umfaßt, um die verarbeiteten digitalen Signale und die verzögerten verarbeiteten digitalen Signale zur Erzeugung der digitalen Ausgangssignale zu addieren.
  10. 10. Einrichtung nach Anspruch 4, dadurch gekennzeichnet,
    daß die Fühlvorrichtung (20) ein UND-Gatter (24) mit einem ersten, zweiten und dritten Eingang umfaßt, um auf das niedrigstwertige Bit (LSB), das verzögerte niedrigstwertige Bit bzw. die verzögerten Zittererzeugungssignale (DB) anzusprechen.
  11. 11 . Einrichtung nach Anspruch 1 , dadurch gekennzeichnet, daß die Zittererzeugungssignalquelle eine Signalquelle (FD/2), die aufeinanderfolgende Zustände für aufeinanderfolgende Proben der digitalen Signale aufweist, und ein UND-Gatter (241) umfaßt, das einen ersten Eingang, der so gekoppelt ist, daß die Signale mit aufeinanderfolgenden Zuständen zugeführt werden, einen zweiten Eingang, dem das niedrigstwertige Bit (LSB) der digitalen Signale (C) zugeführt wird, und einen Ausgang aufweist, an dem die Zittererzeugungssignale abgegeben werden.
  12. 12. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die digitale Verarbeitungsvorrichtung eine Multiplexvorrichtung (S1) für die aufeinanderfolgende Erzeugung entsprechender Gruppen von Bits der digitalen Signale und eine Demultiplexvorrichtung (S2) zur Wiederherstellung der digitalen Signale aus den entsprechenden Gruppen der Bits der digitalen Signale umfaßt.
DE3419640A 1983-05-25 1984-05-25 Nach einem Digitalzitterverfahren arbeitende digitale Signalverarbeitungseinrichtung Expired - Fee Related DE3419640C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/498,151 US4524447A (en) 1983-05-25 1983-05-25 Digital signal processing apparatus having digital dither

Publications (3)

Publication Number Publication Date
DE3419640A1 true DE3419640A1 (de) 1984-11-29
DE3419640C2 DE3419640C2 (de) 1993-05-27
DE3419640C3 DE3419640C3 (de) 1996-04-25

Family

ID=23979794

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3419640A Expired - Fee Related DE3419640C3 (de) 1983-05-25 1984-05-25 Nach einem Digitalzitterverfahren arbeitende digitale Signalverarbeitungseinrichtung

Country Status (6)

Country Link
US (1) US4524447A (de)
JP (1) JPS605691A (de)
DE (1) DE3419640C3 (de)
FR (1) FR2546698B1 (de)
GB (1) GB2141002B (de)
HK (1) HK58991A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3542104A1 (de) * 1984-11-29 1986-05-28 Rca Corp., Princeton, N.J. Anordnung zur digitalen signalverarbeitung
DE19823110C2 (de) * 1998-05-22 2002-02-07 Johannes Siegler Verfahren zur Erhöhung der Audioqualität in Systemen und Baugruppen der digitalen Signalverarbeitung bei Konvertierung der Wortbreite des digitalen Datenwortes

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710747A (en) * 1984-03-09 1987-12-01 Fairchild Semiconductor Corporation Method and apparatus for improving the accuracy and resolution of an analog-to-digital converter (ADC)
US4727506A (en) * 1985-03-25 1988-02-23 Rca Corporation Digital scaling circuitry with truncation offset compensation
US4654695A (en) * 1985-03-25 1987-03-31 Rca Corporation Apparatus for reducing the resolution of video samples by truncating the most significant bits
US4933978A (en) * 1986-02-28 1990-06-12 Rca Licensing Corporation Method and apparatus for determining the value of a sample in the mth position of an ordered list of a plurality of samples
DE3608914A1 (de) * 1986-03-18 1987-10-01 Thomson Brandt Gmbh Verfahren zur korrektur
US5175807A (en) * 1986-12-04 1992-12-29 Quantel Limited Video signal processing with added probabilistic dither
JP2546678B2 (ja) * 1987-06-18 1996-10-23 パイオニア株式会社 ディザ処理回路
US5374963A (en) * 1990-06-01 1994-12-20 Thomson Consumer Electronics, Inc. Picture resolution enhancement with dithering and dedithering
GB9012326D0 (en) * 1990-06-01 1990-07-18 Thomson Consumer Electronics Wide screen television
GB9706920D0 (en) * 1997-04-04 1997-05-21 Snell & Wilcox Ltd Improvements in digital video signal processing
US6469648B2 (en) * 2000-03-16 2002-10-22 Texas Instruments Incorporated Digital-to analog-converting method and digital-to analog converter employing common weight generating elements
US6801213B2 (en) 2000-04-14 2004-10-05 Brillian Corporation System and method for superframe dithering in a liquid crystal display
US7233746B2 (en) * 2002-01-30 2007-06-19 Blake James N Wide dynamic range sensor signal processing method & circuitry for analog and digital information signals
EP1387340A1 (de) * 2002-07-30 2004-02-04 Deutsche Thomson-Brandt Gmbh Verfahren und Einrichtung zur Videodatenbearbeitung für eine Anzeigevorrichtung
US6950048B1 (en) * 2004-04-02 2005-09-27 Tektronix, Inc. Dither system for a quantizing device
JP4546141B2 (ja) * 2004-04-28 2010-09-15 京セラ株式会社 携帯電話機、並びに、画像変換装置、方法、及びプログラム
US7869094B2 (en) * 2005-01-07 2011-01-11 Mitcham Global Investments Ltd. Selective dithering
TWI329853B (en) * 2006-12-28 2010-09-01 Mstar Semiconductor Inc Dithering method and related dithering module and liquid crystal display (lcd)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772682A (en) * 1972-04-19 1973-11-13 Bell Telephone Labor Inc Digital conversion from one pcm format to another
US4334237A (en) * 1980-02-07 1982-06-08 Rca Corporation Adaptive amplitude averaging for weighting quantizing noise
US4352123A (en) * 1980-04-19 1982-09-28 Itt Industries, Inc. Color-television receiver having integrated circuit for the luminance signal and the chrominance signals

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2669608A (en) * 1950-10-27 1954-02-16 Bell Telephone Labor Inc Noise reduction in quantized pulse transmission systems with large quanta
JPS5441061A (en) * 1977-09-08 1979-03-31 Sony Corp Analogue/digital converter
US4275411A (en) * 1978-04-19 1981-06-23 Bernard Lippel Dither-quantized signalling for color television
US4234850A (en) * 1979-01-08 1980-11-18 Optimizer Control Corporation Firing time control circuit
US4323916A (en) * 1980-02-07 1982-04-06 Rca Corporation Data rate reduction for digital video signals by subsampling and adaptive reconstruction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772682A (en) * 1972-04-19 1973-11-13 Bell Telephone Labor Inc Digital conversion from one pcm format to another
US4334237A (en) * 1980-02-07 1982-06-08 Rca Corporation Adaptive amplitude averaging for weighting quantizing noise
US4352123A (en) * 1980-04-19 1982-09-28 Itt Industries, Inc. Color-television receiver having integrated circuit for the luminance signal and the chrominance signals

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
ITT Firmenschrift "Digit 2000 VLSI TV System", Status: August 1982, S.3-4 *
ITT Firmenschrift "Digit 2000 VLSI TV System", Status: March 1983, S.3-2 bis 3-5 *
ITT Firmenschrift "Digit 2000 VLSI TV System", Status: May 1983, S.3-4 *
R.J. van der PLASSCHE: Is there life beyond 14-bits in A/D and D/A conversion? In: ESSCIRC 82, Eight European Solid-State Circuits Con- ference, Brüssel, 22.-24.Sept.1982, S.49 und 51-54 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3542104A1 (de) * 1984-11-29 1986-05-28 Rca Corp., Princeton, N.J. Anordnung zur digitalen signalverarbeitung
DE19823110C2 (de) * 1998-05-22 2002-02-07 Johannes Siegler Verfahren zur Erhöhung der Audioqualität in Systemen und Baugruppen der digitalen Signalverarbeitung bei Konvertierung der Wortbreite des digitalen Datenwortes

Also Published As

Publication number Publication date
FR2546698A1 (fr) 1984-11-30
US4524447A (en) 1985-06-18
GB2141002A (en) 1984-12-05
FR2546698B1 (fr) 1989-03-31
DE3419640C2 (de) 1993-05-27
GB2141002B (en) 1986-11-26
HK58991A (en) 1991-08-09
JPS605691A (ja) 1985-01-12
DE3419640C3 (de) 1996-04-25
JPH0452033B2 (de) 1992-08-20
GB8412562D0 (en) 1984-06-20

Similar Documents

Publication Publication Date Title
DE3419640A1 (de) Vorrichtung fuer digitale signalverarbeitung mit einem digitalzitterverfahren
DE3418033C2 (de) Schaltungsanordnung zum symmetrischen Runden von binären Eingangssignalen
DE3625612C2 (de) Schaltungseinrichtung zur digitalen Signalüberlaufkorrektur
DE3439126C2 (de) Nichtlineare digitale Emphasisschaltung
DE3040242C2 (de) Anordnung zur Durchführung einer Signalausfallkompensation in einem digital codierten zusammengesetzten Farbfernsehsignal
DE3015141A1 (de) Farbfernseh-empfaenger mit mindestens einer integrierten schaltung fuer das luminanzsignal und die chrominanzsignale
DE3240906A1 (de) Digitale filteranordnung mit zwei ausgaengen
DE3542104C2 (de) Anordnung zur digitalen Signalverarbeitung
DE112013000908B4 (de) Stabilitätskorrektur für einen Shuffler eines SIGMA-DELTA-ADU
DE3339030C2 (de)
DE3203852C2 (de) Anordnung zur digitalen Filterung von digitalisierten Chrominanzsignalen in einem Digitalkomponenten-Fernsehsystem
DE4426461B4 (de) Verfahren zum Verarbeiten eines Signals und entsprechende Vorrichtungen hierfür
AT392381B (de) Vorrichtung zur erzeugung gefilterter und demodulierter digitaler farbsignale
DE3147578A1 (de) Analog/digital-wandler-schaltungsanordnung
DE3421230C2 (de)
DE3419641A1 (de) Einrichtung zur analog-digital-wandlung mit doppel-zitter-signalquellen
DE3843102A1 (de) Videoschalteinrichtung mit stoerschutz
DE3605283A1 (de) Automatische videosignal-anhebungsschaltung
DE3232360A1 (de) Digitalfilter zur videosignalverarbeitung mit verbessertem signal/rausch-verhalten
EP0246698A2 (de) Schaltungsanordnung für einen Fernsehempfänger mit einem Videotextdekoder
EP0281642B1 (de) Daten-Compander für digitale Videosignale
DE3513210A1 (de) Anordnung zur gestueckelt-linearen verarbeitung digitaler videosignale
DE3323149C2 (de)
DE3015932C2 (de)
EP0196722B1 (de) Fernsehempfänger mit einer Schaltungsanordnung zur Demodulation eines NTSC-codierten Farbsignals

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: RCA LICENSING CORP., PRINCETON, N.J., US

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H03M 7/00

D2 Grant after examination
8363 Opposition against the patent
8366 Restricted maintained after opposition proceedings
8305 Restricted maintenance of patent after opposition
D4 Patent maintained restricted
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee