DE3338877A1 - Aufzeichnungstakt-korrekturverfahren und -schaltung fuer eine magnetische aufzeichnungsvorrichtung - Google Patents
Aufzeichnungstakt-korrekturverfahren und -schaltung fuer eine magnetische aufzeichnungsvorrichtungInfo
- Publication number
- DE3338877A1 DE3338877A1 DE19833338877 DE3338877A DE3338877A1 DE 3338877 A1 DE3338877 A1 DE 3338877A1 DE 19833338877 DE19833338877 DE 19833338877 DE 3338877 A DE3338877 A DE 3338877A DE 3338877 A1 DE3338877 A1 DE 3338877A1
- Authority
- DE
- Germany
- Prior art keywords
- bits
- flip
- clock
- bit
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
HITACHI, LTD., Tokyo,
Japan
Japan
Aufzeichnungstakt-Korrekturverfahren und -schaltung für eine
magnetische Aufzeichnungsvorrichtung
Die Erfindung bezieht sich auf ein Verfahren und eine
Schaltung zur Korrektur eines Aufzeichnungstakts bei der
Aufzeichnung einer Digitalinformation auf einem Aufzeichnungsträger einer magnetischen Aufzeichnungsvorrichtung,
z. B. einer Magnetplatten-Speichervorrichtung, insbesondere zur Korrektur eines Aufzeichnungstakts, wodurch der Wiedergabetakt einer von einem Aufzeichnungsträger reproduzierten Information korrigierbar ist.
Schaltung zur Korrektur eines Aufzeichnungstakts bei der
Aufzeichnung einer Digitalinformation auf einem Aufzeichnungsträger einer magnetischen Aufzeichnungsvorrichtung,
z. B. einer Magnetplatten-Speichervorrichtung, insbesondere zur Korrektur eines Aufzeichnungstakts, wodurch der Wiedergabetakt einer von einem Aufzeichnungsträger reproduzierten Information korrigierbar ist.
Normalerweise speichert eine Magnetplatten-Speichervorrichtung in einer Rechenanlage Information auf einer Magnetplatte
in Form von "0"- und "1"-Digitaldaten. Um die Speicherkapazität der Magnetplatten zu steigern, wird seit einigen
Jahren verlangt, daß der Minimalabstand zwischen benachbarten Magnetisierungsübergängen "1" (das minimale Magnetisierungsübergangsintervall T . ) vergrößert und der Maximalabstand zwischen benachbarten Magnetisierungsübergängen "1 " (das maximale Magnetisierungsübergangsintervall T )
verringert wird.
Jahren verlangt, daß der Minimalabstand zwischen benachbarten Magnetisierungsübergängen "1" (das minimale Magnetisierungsübergangsintervall T . ) vergrößert und der Maximalabstand zwischen benachbarten Magnetisierungsübergängen "1 " (das maximale Magnetisierungsübergangsintervall T )
verringert wird.
Um diesen Anforderungen gerecht zu werden, wurde ein 3PM-System
(3-Stellen-Modulationssystem) vorgeschlagen, bei dem
eine Originalinformation aus drei Bits in eine Aufzeichnungsinformation aus sechs Bits umgesetzt wird (US-PS
3 689 899); ferner wurde ein Umsetzungssystem vorgeschlagen, bei dem die vorstehend genannte Umsetzung mit einer Begrenzung
versehen wird, um die Verarbeitungszeit zu verkürzen (offengelegte JA-Patentanmeldung 7641/73).
Bei den bekannten Verfahren treten jedoch insofern Probleme
auf, als eine genaue Reproduktion einer Information nicht möglich ist, wenn ein Intervall zwischen auf der Magnetplatte
gespeicherten Aufzeichnungsbits zur Erzielung einer hohen Aufzeichnungsdichte verringert ist und ein Signal, das von
dem Aufzeichnungsträger durch ein vorbestimmtes Diskriminierungsfenster, das als Datenseparationsfenster bezeichnet
wird, reproduziert wird, in einen Impuls umgesetzt wird.
Aufgabe der Erfindung ist die Bereitstellung eines Verfahrens und einer Schaltung zur Korrektur eines Aufzeichnungstakts, wobei eine genaue Reproduktion einer Information von
einem eine hohe Aufzeichnungsdichte aufweisenden Aufzeichnungsträger möglich ist; ferner soll dabei eine genaue
Reproduktion einer Information durch ein vorbestimmtes Diskriminierungsfenster von einem hohe Aufzeichnungsdichte
aufweisenden Aufzeichnungsträger möglich sein.
Auf der Grundlage der Erkenntnis, daß ein Fehler in der reproduzierten Information durch das kombinierte Zusammenwirken
einer Zeichenscheitelwert-Verschiebung und einer Bitstromverschiebung zustandekommt, sieht die Erfindung zur
Lösung des genannten Problems vor, daß eine Aufzeichnungsinformation, die in der Zeichenscheitelwert-Verschiebung und
3333377
der Bitstromverschiebung resultiert, mit versetzten Aufzeichnungstakt
für Aufzeichnungsbits gespeichert wird, so daß eine Verschiebung der reproduzierten Bits aufgrund der
Zeichenscheitelwert-Verschiebung und der Bitstromverschiebung bei der Wiedergabe einem Takt eines Diskriminatorfensters
bei der Wiedergabeoperation entspricht.
Das Aufzeichnungstakt-Korrekturverfahren nach der Erfindung für eine magnetische Aufzeichnungsvorrichtung, bei der auf
einen Aufzeichnungsträger eine Digitalinformation aus einer
Mehrzahl Bits geschrieben wird, die so umgesetzt ist, daß sie zwischen benachbarten "1"-Bits jeweils i bis (i + k)
"O"-Bits enthält, ist gekennzeichnet durch folgende Verfahrensschritte:
Extrahieren des Zustande eines Bits in einer bestimmten Position in der Digitalinformation, die seriell
auf dem Aufzeichnungsträger aufgezeichnet ist, sowie des
Zustands eines relativ zu der bestimmten Position i-ten Bits, Erkennen eines Normaltakts, wenn der Zustand des Bits
an der bestimmten Position "1" und die Anzahl "if" von "O"-Bits zwischen dem "1"-Bit an der bestimmten Position und
einem vorhergehenden "1"-Bit sowie die Anzahl "ir" von "O"-Bits zwischen dem "1"-Bit an der bestimmten Position und
einem nächsten "1"-Bit gleich i + k ist, Erkennen eines früheren Takts, wenn die Anzahl "if" = i und die Anzahl
"ir" έ ir und Erkennen eines späteren Takts, wenn die
Anzahl "if" έ i und die Anzahl "ir" = 1 oder wenn die Anzahl
"if" έ i + 1 und die Anzahl "ir" = i + 1, und Korrigieren
des Aufzeichnungstakts auf der Grundlage des Normaltakts,
des frühereren oder des späteren Takts, so daß eine Ausgangsinformation mit dem Normaltakt, dem frühen oder dem
spaten Takt erzeugt wird.
BAD ORIGINAL
Die Aufzeichnungstakt-Korrekturschaltung nach der Erfindung für eine magnetische Aufzeichnungsvorrichtung, bei der auf
einen Aufzeichnungsträger eine Digitalinformation aus einer
Mehrzahl Bits geschrieben wird, die so umgesetzt ist, daß sie zwischen benachbarten "1"-Bits jeweils i bis (i + k)
"O"-Bits enthält, ist gekennzeichnet durch eine Bitextraktionseinheit,
die ein Bit an einer bestimmten Position in der Digitalinformation und ein relativ zu der bestimmten
Position i-tes Bit extrahiert, durch eine Musterdiskriminatorstufe, die die extrahierten Bits empfängt und einen
Normaltakt erkennt, wenn der Zustand des Bits an der bestimmten Position "1" ist und die Anzahl "if" von "O"-Bits
zwischen dem "1"-Bit an der bestimmten Position und einem vorhergehenden "1"-Bit sowie die Anzahl "ir" von "O"-Bits
zwischen dem "1"-Bit an der bestimmten Position und einem nächsten "1"-Bit gleich i + k ist, ferner einen frühen Takt
erkennt, wenn die Anzahl "if" = i und die Anzahl "ir" έ= i,
und einen spaten Takt erkennt, wenn die Anzahl "if" h. i und
die Anzahl "ir" = 1 oder wenn die Anzahl "if" ^- i + 1 und
die Anzahl "ir" = i + 1; und durch eine Aufzeichnungskorrekturstufe, die die Digitalinformation nach Maßgabe des
Erkennungsresultats mit dem Normaltakt oder dem frühen Takt oder dem spaten Takt einschreibt.
Anhand der Zeichnung wird die Erfindung beispielsweise näher erläutert. Es zeigen:
Fig. 1 eine Zeichenscheitelwert-Verschiebung, die
auftritt, wenn mit hoher Aufzeichnungsdichte
aufgezeichnete magnetische Information reproduziert wird;
Fig. 2 eine Bitstromverschiebung, die auftritt, wenn magnetische Information, die sequentiell mit
hoher Dichte aufgezeichnete Magnetisierungswechselpunkte enthält, reproduziert wird;
Fig. 3 reproduzierte Information, wobei die Zeichenscheitelwert-Verschiebung
und die Bitstromverschiebung einander überlappen;
Fig. 4 eine Ausführungsform einer Korrekturschaltung,
die einen Aufzeichnungstakt gemäß der Erfindung korrigiert;
Fig. 5 eine Irapulsübersicht, die eine Operation der
Korrekturschaltung von Fig. 4 erläutert;
Fig. 6 das Taktkorrektur-Prinzip der Korrekturschaltung nach Fig. 4;
Fig. 7 eine weitere Äusführungsform der Aufzeichnungstakt-Korrekturschaltung
nach der Erfindung;
Fig. 8 eine Impulsübersicht, die eine Operation der Korrekturschaltung von Fig. 7 erläutert;
Fig. 9 das Taktkorrektur-Prinzip der Korrekturschaltung nach Fig. 7; und
Fig. 10 eine Umsetzungstabelle für ein Datenbit und ein
Codewort entsprechend dem Aufzeichnungstakt-Korrekturverfahren
nach der Erfindung.
Es wurde der Grund für die Unfähigkeit zur genauen Informationswiedergabe
untersucht, wenn ein Zeichen der Digitalinformation auf einem Aufzeichnungsträger mit hoher Dichte
aufgezeichnet ist und die Information durch ein Informations-Diskriminierungsfenster
wiedergegeben wird; dabei wurde gefunden, daß der Grund in einer Überlappung einer
Zeichenscheitelwert-Verschiebung und einer Bitstromverschiebung liegt, die auftritt, wenn die mit hoher Dichte aufgezeichnete
magnetische Information reproduziert wird.
BAD ORIGIMAL
Um diesen Grund im einzelnen zu erläutern, werden unter Bezugnahme auf die Fig. 1 und 2 die Zeichenscheitelwert-Verschiebung
und die Bitstromverschiebung erklärt. Ein tatsächliches Schreibzeichen ist ein Codewort, das ursprüngliche
Datenbits umfaßt, wobei wenigstens zwei "O"-Bits zwischen
einem "1"-Bit und dem nachfolgenden "1"-Bit eingefügt sind (dies wird als 2-7-RLLC bzw. lauflängenbegrenzter Code
bezeichnet). In der nachstehenden Erläuterung der Fig. 1 und 2 sind die zwischen die "1"-Bits eingefügten beiden "O"-Bits
weggelassen, um das Verständnis zu erleichtern. Z. B. ist ein Schreibzeichen "1001" als Schreibzeichen "11" dargestellt.
Die Zeichenscheitelwert-Verschiebung tritt auf, wenn die Aufzeichnungsbits "1", die die Magnetisierungswechselpunkte
bezeichnen, einander benachbart sind (tatsächlich sind die beiden "O"-Bits zwischen sie eingefügt, so daß sich "1001"
ergibt) und einander stören, so daß sie relativ zueinander entgegengesetzt verschoben werden.
Fig. 1(a) ist ein Schreibzeichen, bestehend aus einer DigitalInformation "0011000", die auf einem Aufzeichnungsträger
aufzuzeichnen ist; Fig. 1Cb) ist ein Schreibimpuls
zum Einschreiben des Zeichens (a) mittels eines Magnetkopfs; Fig. 1(c) ist ein vom Magnetkopf aufgrund der mit dem
Schreibimpuls (b) auf den Aufzeichnungsträger aufgezeichneten magnetischen Information reproduzierter Signalverlauf;
Fig. 1(d) zeigt Magnetisierungswechselpunkte des reproduzierten Signalverlaufs (c); und Fig. 1(e) ist ein aufgrund
des reproduzierten SignalVerlaufs (c) reproduzierter Impuls.
Wenn gemäß Fig. 1 das Schreibzeichen "0011000" eingeschrieben wird, werden die Scheitelwerte des reproduzierten
SignalVerlaufs (c) für das Zeichen "11", das die aneinander-
•333-8377
grenzenden Magnetisierungswechselpunkte bezeichnet, durch die gegenseitige Signalstörung nach außen verschoben, und
das Intervall zischen den Magnetisierungswechselpunkten ist größer als das theoretische Intervall (vgl. die Strichlinien),
wie die Vollinien in Fig. 1(d) zeigen. Wenn somit der Leseimpuls auf der Grundlage des reproduzierten Signalverlaufs
(c) reproduziert wird, ist die Breite des reproduzierten Impulses größer als diejenige des Schreibimpulses, wie
Fig. 1(e) zeigt. Das Phänomen, wonach der aus dem Signalverlauf mit aneinandergrenzenden Magnetisierungswechselpunkten
reproduzierte Impuls verschoben wird, wird als Zeichenscheitelwert-Verschiebung
bezeichnet.
Unter Bezugnahme auf Fig. 2 wird nachstehend die Bitstromverschiebung
erläutert. Fig. 2(a) zeigt ein Schreibzeichen aus einer Digitalinformation "111111010101", die auf dem
Aufzeichnungsträger aufzuzeichnen ist; Fig. 2(b) zeigt
Magnetisierungswechselpunkte eines SignalVerlaufs, der vom
Magnetkopf aus dem aufgezeichneten Schreibzeichen (a) reproduziert wird; und Fig. 2(c) zeigt einen reproduzierten
Impuls. Wenn die Mehrzahl der aneinandergrenzenden Magnetisierungswechselpunkte des Schreibzeichens entsprechend
"111111" aufgezeichnet und dann wiedergegeben wird, werden
die Magnetisierungswechselpunkte der jeweiligen Bits des reproduzierten Signalverlaufs vorwärts verschoben, wie die
Vollinien in Fig. 2(b) zeigen. In dem aus dem reproduzierten Signalverlauf gebildeten reproduzierten Impuls (c) werden
die aneinandergrenzenden Impulse rückwärts verschoben, wie die Vollinien in Fig. 2(c) zeigen. Der Grund für die Bitstromverschiebung
ist bisher noch nicht eindeutig analysiert worden.
333S877
Es' wurde nun gefunden, daß die Breite des reproduzierten Impulses sich erheblich ändert, wenn die Zeichenscheitelwert-Verschiebung
und die Bitstromverschiebung einander überlappen. Dies wird unter Bezugnahme auf Fig. 3 erläutert.
Fig. 3(a) zeigt ein Schreibzeichen, bestehend aus einer Digitalinformation "111111010101"; Fig. 3(b) zeigt einen
normalen reproduzierten Impuls, der aus dem aufgezeichneten Schreibzeichen (a) normal zu reproduzieren ist; die Fig.
3(c) und (d) zeigen eine Zeichenscheitelwert-Verschiebung bzw. eine Bitstromverschiebung, die auftreten, wenn das mit
hoher Dichte aufgezeichnete Schreibzeichen (a) reproduziert wird; und Fig. 3(e) zeigt einen aus dem verschobenen reproduzierten
Signal reproduzierten Impuls.
Wenn das Schreibzeichen (a), das die Aufzeichnungsbits ("1111") mit den vier aneinandergrenzenden Magnetisierungswechselbits,
die Aufzeichnungsbits ("010"), bei denen der Magnetisierungswechsel mit einem Intervall von Eins auftritt,
und die Aufzeichnungsbits ("0110") mit den beiden
aneinandergrenzenden Magnetisierungswechselbits umfaßt, aufgezeichnet und dann wiedergegeben wird, so soll es, wie
gezeigt, durch den normalen' reproduzierten Impuls (b) wiedergegeben werden. Tatsächlich treten jedoch entsprechend
den Pfeilen die Zeichenscheitelwert-Verschiebung (c) und die Bitstromverschiebung (d) auf. Wenn diese Verschiebungen in
die gleiche Richtung A auftreten, ist wegen der Überlappung der Verschiebungen der Verschiebungsbetrag groß, wie durch D
in Fig. 3(e) gezeigt, wenn nur entweder die Zeichenscheitelwert-Verschiebung oder die Bitstromverschiebung entsprechend
E auftreten, erfolgt die Verschiebung C in dem reproduzierten Impuls in Richtung der jeweiligen Verschiebung.
Ο η ~ ο ■-. '7 Π
O ..; Vj O ϋ / /
Wenn also das Aufzeichnungsmuster, das eine Vielzahl von
Aufzeichnungsbits enthält, mit der hohen Aufzeichnungsdichte
aufgezeichnet wird, werden die Beträge und die Richtungen der Verschiebungen in dem reproduzierten Impuls veränderlich
wegen der gegenseitigen Beeinflussung von Zeichenscheitelwert-Verschiebung
und Bitstromverschiebung, und wenn das Aufzeichnungsmuster durch ein schmales Diskriminierungsfenster
(Datenseparationsfenster) reproduziert wird, um die mit hoher Dichte aufgezeichneten Daten wiederzugeben, kann das
System die Vielzahl der Verschiebungen des reproduzierten Impulses nicht abdecken. Wenn das Diskriminierungsfenster
erweitert wird, können die Aufzeichnungsbits mit schmalem
Intervall nicht diskriminiert werden.
Es wurden nun die Charakteristiken der Zeichenscheitelwert-Verschiebung
und der Bitstromverschiebung untersucht, und es wird ein Verfahren angegeben, mit dem ein "1"-Bit an einer
bestimmten Stelle in den Aufzeichnungsbits dahingehend diskriminiert wird, ob es die Zeichenscheitelwert-Verschiebung
und die Bitstromverschiebung verursacht, und zwar mittels einer Anordnung der Magnetisierungswechselpunkte der
Aufzeichnungsbits, und bezüglich des die Verschiebung
bewirkenden Aufzeichnungsbits wird dieses an einer Stelle
aufgezeichnet, die zum Ausgleich der Verschiebung versetzt ist, und bei der Wiedergabeoperation wird der Impuls mit
dem geeigneten Takt reproduziert.
Das Aufzeichnungstakt-Korrekturverfahren umfaßt einen Erkennungsschritt, bei dem ein Zustand eines Aufzeichnungsbits an einer bestimmten Stelle in einem Schreibmuster, das
eine Mehrzahl von seriellen aufzuzeichnenden Aufzeichnungsbits umfaßt, erkannt wird, einen Diskriminierungsschritt, in
dem eine Musterkonfiguration des Schreibmusters diskrimi-
BAD ORIGINAL
- 16 - -■ -
3333877
niert wird, und einen Aufzeichnungstakt-Korrekturschritt,
bei dem ein Aufzeichnungstakt des Aufzeichnungsbits nach Maßgabe des Ergebnisses des Diskriminierungsschritts vorverlegt
oder verzögert wird. Bei dem Aufzeichnungstakt-Korrekturschritt wird der Aufzeichnungstakt für das Aufzeichnungsbit korrigiert, von dem festgestellt wurde, daß es die
Zeichenscheitelwert-Verschiebung und die Bitstromverschiebung verursacht.
Eine Ausführungsform der Schaltung zur Durchführung des
Aufzeichnungstakt-Korrekturverfahrens wird unter Bezugnahme
auf Fig. 4 erläutert.
Ein bei dieser Ausführungsform verwendetes Schreibmuster ist ein aus ursprünglichen Datenbits so umgesetztes Codewort,
daß wenigstens zwei "O"-Bits zwischen ein "1"-Bit und das
nächstfolgende "1"-Bit eingefügt sind. Eine hierfür geeignete Umsetzungstabelle ist in Fig. 10 gezeigt. Das Umsetzungssystem des Codeworts wird als 2-7-RLLC-Umsetzungssystem
bezeichnet (RLLC = lauflängenbegrenzter Code), wobei die Anzahl "O"-Bits zwischen den benachbarten "!"-Bits durch i,
i + 1, i + 2, ..., i+k bezeichnet ist, und wenn die Anzahl "O"-Bits einen Höchstwert von 7 hat, so gilt i = 2 und
i + k = 7.
Im Gegensatz zu der Erläuterung für die Zeichenscheitelwert-Verschiebung
und die Bitstromverschiebung beschreibt diese Ausführungsform die tatsächlichen Datenbits, also die
Datenbits, bei denen wenigstens zwei "O"-Bits zwischen die "1"-Bits eingefügt sind.
Die Aufzeichnungstakt-Korrekturschaltung von Fig. 4 umfaßt ein Schieberegister 1, das ein Schreibmuster 5 als Codewort
BAD
O «j w υ u / /
empfängt und Eingangsbits des Schreibmusters 5 bei jedem Eingabetakt 4 verschiebt, ferner eine Musterdiskriminatorstufe
2, die einen Zustand eines Mittelbits der neun Bits des in das Schieberegister 1 geladenen Schreibmusters sowie
Zustände des jeweils dritten Bits vor und nach dem Mittelbit erfaßt und entscheidet, ob das Schreibbit an der bestimmten
Position (Mittelbitposition) ein solches Muster aufweist, daß es die Zeichenscheitelwert-Verschiebung oder die Bitstromverschiebung
verursacht, und schließlich eine Taktkorrekturstufe 3, die den Aufzeichnungstakt der jeweiligen Bits
auf der Grundlage der Resultate der Diskriminierung steuert.
Das Schieberegister 1 umfaßt neun reihengeschaltete Flipflops 11-19, und die Ausgänge der beiden entgegengesetzten
End-Flipflops 11 und 12 bzw. 18 und 19 sowie des Mittel-Flipflops
15 werden der Musterdiskriminatorstufe 2 zugeführt. Diese umfaßt UND-Glieder 21-26 und ODER-Glieder 27
und 28, die die Ausgänge des Schieberegisters 1 empfangen und "1"-Ausgänge in Abhängigkeit von den Bitzuständen der
Ausgänge des Schieberegisters 1 bei jedem Aufzeichnungstakt
erzeugen. Die Taktkorrekturstufe 2 umfaßt Verzögerungsglieder 31-33, die den Takt nach Maßgabe der Ausgänge der
Musterdiskriminatorstufe 2 ändern, Flipflops 34-37 und ein ODER-Glied 38.
Fig. 5 ist eine Impulsübersicht, die die Operation der Taktkorrekturschaltung erläutert, und zeigt die Setzzustände
der Flipflops 11-19 des Schieberegisters 1, die Ausgangszustände der UND-Glieder 21-26 und der ODER-Glieder 27 und
der Musterdiskriminatorstufe 2 sowie die Setzzustände der Flipflops 34-37 der Taktkorrekturstufe 3.
RAD ORIGINAL
- 18 - ■ -■ ■-
333S877
Unter Bezugnahme auf die Fig. 4 und 5 wird die Operation der Taktkorrekturstufe 3 erläutert. Wenn das Schreibmuster 5
sequentiell in das Schieberegister 1 durch den Taktimpuls 4 geladen wird und die Flipflops 19-11 die Aufzeichnungsbits
"000010000" zum Zeitpunkt t. halten, hält nur das Flipflop 15 das "1"-Bit (vgl. Flipflop 15 in Fig. 5), und somit
erfüllt nur das UND-Glied 23 der Musterdiskriminatorstufe 2, das den Q-Ausgang "1" des FLipflops 15, den "Q~-Ausgang "1"
des Flipflops 11 und den Q-Ausgang "1" des Flipflops 18
empfängt, eine UND-Bedingung. Somit wird das Ausgangssignal des UND-Glieds 22 dem Flipflop 35 der Taktkorrekturstufe 3
durch das ODER-Glied 27 zugeführt. Das Flipflop 35 wird von einem Taktimpuls 6a gesteuert, der eine durch das Verzögerungsglied
31 verzögerte Version des Taktimpulses 6 ist, so daß ein Datenausgang 7 durch das ODER-Glied 38 erzeugt wird.
Der durch den Taktimpuls 6a getaktete Datenausgang wird als Normaltakt "N" bei dieser Ausführungsform genutzt.
Wenn die Flipflops 19-11 die Aufzeichnungsbits "010010000"
zum Zeitpunkt t, halten, halten nur die Flipflops 18 und
15 die "1"-Bits, und nur das UND-Glied 26 der Musterdiskriminatorstufe 2, das den Q-Ausgang "1" des Flipflops 15, den
Q-Ausgang "1" des FLipflops 12 und den Q-Ausgang "1^ des
Flipflops 18 empfängt, erfüllt eine UND-Bedingung. Das Ausgangssignal des UND-Glieds 26 wird dem Flipflop 37 der
Taktkorrekturstufe 3 zugeführt. Das Flipflop 37 wird von einem Taktimpuls 6c gesteuert, der eine durch die drei
Verzögerungsglieder 31-33 maximal verzögerte Version des Taktimpulses 6 ist, so daß der Datenausgang 7 erzeugt wird.
Der Taktimpuls 6c wird im vorliegenden Fall als "LL" (der späteste Taktimpuls) bezeichnet.
BAD
Q o ~>
o ο 7
Wenn das Aufzeichnungsmuster "000010010" in das Schieberegister
1 zum Zeitpunkt t3 geladen wird, sind die FLipflops
15 und 12 des Schieberegisters gesetzt, und nur das UND-Glied 21 der Musterdiskriminatorstufe 2 erfüllt eine UND-Bedingung,
und nur das Ausgangssignal des UND-Glieds 21 wird dem Flipflop 34 der Taktkorrekturstufe 3 zugeführt. Das
Flipflop 34 wird von dem unverzögerten Taktimpuls 6 gesteuert und erzeugt den Datenausgang 7 durch das ODER-Glied 38.
Da der Taktimpuls 6 früher als der Normaltaktimpuls 6a auftritt, wird er im vorliegenden Fall mit "E" bezeichnet.
Wenn der Inhalt des Schieberegisters zum Zeitpunkt t,-"010010010"
ist, empfängt das UND-Glied 25 der Musterdiskriminatorstufe 2 den Q-Ausgang "1" des FLipflops 15, den
Q~-Ausgang "1" des FLipflops 12 und den Q-Ausgang "1" des Flipflops 18 und erfüllt eine UND-Bedingung. Somit erzeugt
es ein Ausgangssignal durch das ODER-Glied 28. Dieses Ausgangssignal wird dem Flipflop 36 der Taktkorrekturstufe
3 zugeführt, das von einem Taktimpuls 6b gesteuert wird, der durch die Verzögerungsglieder 31 und 32 verzögert ist,
so daß der Datenausgang 7 durch das ODER-Glied 38 erzeugt wird. Der Taktimpuls 6b wird im vorliegenden Fall mit "L"
bezeichnet.
Auf diese Weise diskriminiert die Schaltung die Bitkonfiguration des in das Schieberegister 1 geladenen Schreibmusters
durch die UND-Bedingung in der Musterdiskriminatorstufe 2 und wählt je nach der Bedingung eines der vier Ausgangssignale,
und die Taktkorrekturstufe 3 taktet das Ausgangssignal der Musterdiskriminatorstufe 2 mit einem der Mehrzahl
von Taktimpulsen 6-6c, so daß der Aufzeichnungstakt in bezug auf die Zeichenscheitelwert-Verschiebung und die Bitstromverschiebung
korrigiert wird.
BAD ORIGINAL
3338377
In Fig. 4 betragen die Verzögerungszeiten der Verzögerungsglieder 31-33 zur Verzögerung der Taktimpulse 5-30 % der
Periode T der Taktimpulse 4 und 6. Im vorliegenden Fall ist T = 20,8 ns, und die Verzögerungszeiten der Verzögerungsglieder 31-33 sind 1,5 ns, 1,5 ns bzw. 4 ns. So ist im Fall
des Taktimpulses 6a, der der Normaltakt N ist, der Taktimpuls 6 ein um 1,5 ns früher liegender Takt E, und die
Taktimpulse 6b bzw. 6c sind die um 1,5 ns bzw. um 5,5 ns später liegenden Takte L bzw. LL.
Die Korrekturbedingungen für den Aufzeichnungstakt sind in
dem Diagramm von Fig. 6 gezeigt, wobei die Anzahl von "O"-Bits zwischen benachbarten "1"-Bits im Codewort 2-7
beträgt (dargestellt als i=2, i + k = 7), die Anzahl von "O"-Bits zwischen einem "1"-Aufzeichnungsbit an einer
bestimmten Stelle und einem vorhergehenden "1"-Bit mit "if" bezeichnet ist und die Anzahl von "O"-Bits zwischen dem
"1"-Bit an der bestimmten Stelle und einem nächstfolgenden
ir if
"V-Bit durch "ir" ( "ίοϊΤΓΠ)ίοΤΤ^ΟΙ ") bezeichnet ist.
Wie Fig. 6 zeigt, ist die Korrekturbedingung für den Aufzeichnungstakt,
daß der früher liegende Takt E verwendet wird, wenn "if" = i = 2 und
ir if
"ir" i + 1 = 3 (XXX000100), daß der später liegende Takt L
benutzt wird, wenn "if"έ i = 2 und
ir if
"ir" = i = 2 (O^foÖxxxX) oder "if" i i + 2 = 4 und
"ir" = i = 2 (O^foÖxxxX) oder "if" i i + 2 = 4 und
ir if
"ir" = i + 1 = 3 (00010000X), daß der späteste Takt LL
benutzt wird, wenn "if"^ i + 1 = 3 und
3 3 23 b
ir if
"ir" = i = 2 ((H)IOOOXXX), und daß der Normaltakt für andere
Fälle benutzt wird.
Eine weitere Ausführungsform der Aufzeichnungstakt-Korrekturschaltung
sowie deren Funktionsweise wird nunmehr unter Bezugnahme auf die Fig. 7-9 erläutert.
Das hierbei verwendete Schreibmuster ist ein 7-Bit-Muster, wobei ebenso wie bei dem vorhergehenden Ausführungsbeispiel
wenigstens zwei "Q"-Bits zwischen benachbarte "1"-Bits ursprünglicher Datenbits eingefügt sind (i = 2,
i + k = 7).
Diese Ausführungsform der Korrekturschaltung führt im Vergleich mit der Schaltung nach Fig. 4 eine etwas gröbere
Korrektur des Taktes durch.
Die Aufzeichnungstakt-Korrekturschaltung nach Fig. 7 umfaßt ein Schieberegister 100, eine Musterdiskriminatorstufe 200
und eine Taktkorrekturstufe 300. Sie unterscheidet sich von
der Schaltung nach Fig. 4 dadurch, daß das Schieberegister 100 sieben Flipflops 12-18 aufweist und die Zustände der
entgegengesetzten End-Flipflops 12, 18 sowie des Mittel-Flipflops
15 erfaßt werden, und die Musterdiskriminatorstufe 200 umfaßt vier UND-GLieder 21-24. Die Taktkorrekturstufe
300 umfaßt Flipflops 34-37, Verzögerungsglieder 31-33 und ein ODER-Glied 38.
Wenn bei dieser Schaltung gemäß Fig. 8 zum Zeitpunkt t1
die in die Flipflops 18-12 gesetzten Bits "0001000" sind, wird dem Flipflop 22 der Musterdiskriminatorstufe 200 der
Q-Ausgang "1" des FLipflops 18, der Q-Ausgang "1" des
BAD ORIGINAL
Flipflops 15 und der ^-Ausgang "1" des Flipflops 12 zugeführt,
so daß nur das UND-Glied 22 der Musterdiskriminatorstufe 200 eine UND-Bedingung erfüllt. Der Ausgang des
UND-GLieds 22 wird dem Flipflop 35 der Taktkorrekturstufe
300 zugeführt, und das Flipflop 35 erzeugt einen Datenausgang 7 zum Zeitpunkt eines Referenztaktimpulses 6a, der
durch das Verzögerungsglied 31 eine verzögerte Version eines Taktimpulses 6 ist. Wenn das in das Schieberegister 100
geladene Schreibmuster zum Zeitpunkt t2 "1001000" ist,
erfüllt nur das UND-Glied 24 der Musterdiskriminatorstufe 200 eine UND-Bedingung, und das Flipflop 37 der Taktkorrekturstufe
300 wird gesetzt. Das Flipflop 37 wird von dem spätesten Taktimpuls 6c getaktet, so daß es den Datenausgang
7 zum spätesten Takt LL erzeugt. Zum Zeitpunkt t3 ist das
Schreibmuster "0001001" in das Schieberegister 100 geladen, und das UND-Glied 22 der Musterdiskriminatorstufe 200
erfüllt eine UND-Bedingung, und das Flipflop 34 der Taktkorrekturstufe 300 wird gesetzt und erzeugt den Datenausgang 7
zu einem frühen Takt E. Zum Zeitpunkt t,- ist das Schreibmuster "1001001", und das FLipflop 36 der Taktkorrekturstufe
300 wird durch das UND-Glied 23 der Musterdiskriminatorstufe 200 gesetzt, und der Datenausgang 7 wird zum späten Takt L
erzeugt.
Die Korrekturbedingung für den Aufzeichnungstakt ist in dem Diagramm von Fig. 9 dargestellt. Die Korrekturbedingung ist
derart, daß der späte Taktimpuls L benutzt wird, wenn
ir if
"ir" = "if" = i = 2 (£o"ÖfoO1), der spätestes Takt LL benutzt
wird, wenn "ir" = i = 2 und
ir if
"ίΓέ i + 1 = 3 (cioiOOOX), der frühe Takt E benutzt wird,
wenn "ir"^ i + 1 = 3 und
ο - - c- q 7 7
ir if
"if" = i = 2 (XOOOIOO), und der Normaltakt N fur andere
Fälle benutzt wird. Die Korrekturbedingungen für den Aufzeichnungstakt sind nicht auf diejenigen der Fig. 6 und 9
beschränkt. Wenn z. B. das Diskriminierungsfenster nicht so schmal ist, kann die Verzögerungszeit des Verzögerungsglieds
31 der Fig. 4 und 7 Null sein, und anstatt des Takts LL kann der Takt L benützt werden, wenn "ir" = i = 2 und
"if" > i = 2.
Die Schaltungen nach den Fig. 4 und 7 und die Taktkorrekturverfahren
gemäß den Fig. 6 und 9 können bei einer Magnetplatten-Speichervorrichtung angewandt werden, so daß die
Schaltungen und Verfahren selektiv in Abhängigkeit von den Betriebsbedingungen der Vorrichtung, etwa einer Änderung des
Schwebezustands eines Magnetkopfs infolge einer Temperaturoder Feuchteänderung oder einer Wärmeausdehnung oder Alterung
einer Magnetplatte, einsetzbar sind.
Die Schaltung und das Verfahren eignen sich auch für andere Magnetspeichervorrichtungen, z. B. Magnetbandspeichervorrichtungen.
Es wird also die Bitkonfiguration des Schreibmusters diskriminiert,
und in bezug auf das Muster, das die Zeichenscheitelwert-Verschiebung und die Bitstromverschiebung bewirken
kann, wird das Schreibmuster mit dem Takt aufgezeichnet, der die Verschiebungen verhindert. Infolgedessen kann das
aufgezeichnete Muster durch das schmale Diskriminierungsfenster reproduziert werden, und die Phasentoleranz wird
verbessert.
BAD ORIGINAL
- 24 O0ÖÖ/7
Bei den Schieberegistern der Taktkorrekturschaltungen nach den Fig. 4 und 7 werden die "ζΓ-Ausgänge der Flipflops der
Schieberegister der Musterdiskriminatorstufe zugeführt. Alternativ können die Q-Ausgänge der Flipflops der Musterdiskriminatorstufe
zugeführt werden, und es können den UND-Gliedern der Musterdiskrimlinatorstufe Bitinvertierer
vorgeschaltet werden. Bei den vorstehenden Ausführungsformen wurde zwar das Schreibmuster des 2-7-RLLC-Umsetzungssystems
erläutert; die Erfindung ist jedoch nicht darauf beschränkt, sondern es kann auch ein 1-8-RLLC-ümsetzungssystem (i = 1,
i + k^ 8) verwendet werden, bei dem wenigstens ein "O"-Bit
zwischen benachbarte "1"-Bits eingefügt wird und die Anzahl der eingefügten "O"-Bits höchstens sieben beträgt.
BAD ORSQIWAP-
Leerseite
Claims (13)
- Ansprüche^) Aufzeichnungstakt-Korrekturverfahren für eine magnetische Aufzeichnungsvorrichtung, bei der auf einen Aufzeichnungsträger eine Digitalinformation aus einer Mehrzahl Bits geschrieben wird, die so umgesetzt ist, daß sie zwischen benachbarten "1"-Bits jeweils i bis (i + k) "O"-Bits enthält, gekennzeichnet durch folgende Verfahrensschritte:- Extrahieren des Zustands eines Bits in einer bestimmten Position in der Digitalinformation, die seriell auf dem Aufzeichnungsträger aufgezeichnet ist, sowie des Zustands eines relativ zu der bestimmten Position i-ten Bits; Erkennen eines Normaltakts, wenn der Zustand des Bits an der bestimmten Position "1" und die Anzahl "if" von "O"-Bits zwischen dem "1"-Bit an der bestimmten Position und einem vorhergehenden "1"-Bit sowie die Anzahl "ir" von "O"-Bits zwischen dem "1"-Bit an der bestimmten Position und einem nächsten "1"-Bit gleich i + k ist, Erkennen eines früheren Takts, wenn die Anzahl "if" = i und die Anzahl "ir" > i, und Erkennen eines späteren Takts, wenn die Anzahl "if"^ i und die Anzahl "ir" = 1 oder wenn die Anzahl "if" ^ i + 1 und die Anzahl i + 1; undir" =81-A 8073-02-SchöBAD ORlGtNAL_ 2 ; "" 3333877Korrigieren des Aufzeichnungstakts auf der Grundlage des Normaltaks, des frühereren oder des späteren Takts, so daß eine Ausgangsinformation mit dem Normaltakt, dem früheren oder dem späteren Takt erzeugt wird.
- 2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,daß die Anzahl i der "O"-Bits zwischen den benachbarten "1 "-Bits in den Datenbits größer als Eins ist. - 3. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,daß die Anzahl i der "O"-Bits zwischen den benachbarten "1"-Bits in den Datenbits zwei und die Anzahl (i + k) nicht größer als sieben ist. - 4. Verfahren nach Anspruch 3,
dadurch gekennzeichnet,daß bei der Erkennung ein Zwischentakt, der später als der Normaltakt und früher als der späte Takt liegt, erkannt wird, wenn die Anzahl "if"= 3 und die Anzahl "ir" = 3, und daß bei dem Aufzeichnungstakt-Korrekturschritt die Ausgangsinformation mit dem Zwischentakt erzeugt wird, wenn der Zwischentakt erkannt wird. - 5. Verfahren nach Anspruch 2,
dadurch gekennzeichnet,daß die Anzahl i der "O"-Bits zwischen den benachbarten "1"-Bits in den Datenbits Eins und die Anzahl (i + k) nicht größer als acht ist. - 6. Aufzeichnungstakt-Korrekturschaltung für eine magnetische Aufzeichnungsvorrichtung, bei der auf einen Aufzeichnungs-träger eine Digitalinformation aus einer Mehrzahl Bits geschrieben wird, die so umgesetzt ist, daß sie zwischen benachbarten "1"-Bits jeweils i bis (i + k) "O"-Bits enthält, gekennzeichnet durch- eine Bitextraktionseinheit (1; 100), die ein Bit an einer bestimmten Position in der Digitalinformation und ein relativ zu der bestimmten Position i-tes Bit extrahiert; eine Musterdiskriminatorstufe (2; 200), die die extrahierten Bits empfängt und einen Normaltakt erkennt, wenn der Zustand des Bits an der bestimmten Position "1" ist und die Anzahl "if" von "O"-Bits zwischen dem "1"-Bit an der bestimmten Position und einem vorhergehenden "1"-Bit sowie die Anzahl "ir" von "O"-Bits zwischen dem "1"-Bit an der bestimmten Position und einem nächsten "1"-Bit gleich i + k ist, ferner einen frühen Takt erkennt, wenn die Anzahl "if" = i und die Anzahl "ir" έ i, und einen spaten Takt erkennt, wenn die Anzahl "if" i i und die Anzahl "ir" = 1 oder wenn die Anzahl "if" ^- i + 1 und die Anzahl "ir" = i + 1; undeine Aufzeichnungskorrekturstufe (3; 300), die die Digitalinformation nach Maßgabe des Erkennungsresultats mit dem Normaltakt oder dem frühen Takt oder dem spaten Takt einschreibt.
- 7. Schaltung nach Anspruch 6,
dadurch gekennzeichnet,daß die Anzahl i der "0"-Bits zwischen den benachbarten "1"-Bits in den Datenbits größer als Eins ist. - 8. Schaltung nach Anspruch 6,
dadurch gekennzeichnet,daß die Anzahl i von "0"-Bits zwischen den benachbartenBAD ORIGINAL"1"-Bits in den Datenbits zwei und die Anzahl i + k nicht größer als sieben ist. - 9. Schaltung nach Anspruch 8,
dadurch gekennzeichnet,- daß die Musterdiskriminatorstufe (2; 200) einen Zwischentakt (L) erkennt, der später als der Normaltakt (N) und früher als der späte Takt (LL) ist, wenn die Anzahl "if" £ 3 und die Anzahl "ir" = 3, und daß die Aufzeichnungstaktkorrekturstufe (3; 300) die Ausgangsinformation mit dem Zwischentakt (L) erzeugt, wenn der Zwischentakt erkannt wird. - 10. Schaltung nach Anspruch 6,
dadurch gekennzeichnet,daß die Anzahl i der "0"-Bits zwischen den benachbarten "1"-Bits in den Datenbits Eins und die Anzahl i + k nicht größer als acht ist. - 11. Schaltung nach Anspruch 6,
dadurch gekennzeichnet,daß die Bitextraktionseinheit ein Schieberegister (1) mit einer Mehrzahl von reihengeschalteten Flipflops (11-19) zum seriellen Verschieben von Eingabebits ist, wobei die Ausgänge von in einem Mittel-Flipflop (15) und wenigstens zwei Flipflops (11, 12, 18, 19), die von dem Mittel-Flipflop (15) jeweils um i nach vorwärts und rückwärts beabstandet sind, gesetzten Bits extrahiert werden, daß die Musterdiskriminatorstufe (2) eine Mehrzahl UND-Glieder (21-26) enthält, die den Ausgang des Mittel-Flipflops und die Ausgänge der wenigstens zwei Flipflops UND-verknüpfen zur Erkennung des Normaltakts (N), des frühen Takts (E) oder des spaten Takts (LL), und- daß die Aufzeichnungstaktkorrekturstufe (3) eine Mehrzahl Verzögerungsglieder (31-33) zum sequentiellen Verzögern eines externen Takts (6) und eine Mehrzahl Flipflops (34-37) aufweist, die eine Mehrzahl Erkennungsergebnisse von der Musterdiskriminatorstufe (2) empfangen und jeweils die Ausgangsinformation nach Maßgabe des Erkennungsergebnisse mit dem Takt des externen Taktimpulses oder des verzögerten Taktimpuls erzeugen. - 12. Schaltung nach Anspruch 9,dadurch gekennzeichnet,daß die Bitextraktionseinheit ein Schieberegister (100) mit einer Mehrzahl von reihengeschalteten Flipflops (12-18) zum seriellen Verschieben von Eingangsbits ist, wobei die Ausgänge von in einem Mittel-Flipflop und in wenigstens zwei Flipflops, die von dem Mittel-Flipflop jeweils um i nach vorwärts und rückwärts beabstandet sind, gesetzten Bits extrahiert werden, daß die Musterdiskriminatorstufe (200) eine Mehrzahl UND-Glieder (21-24) aufweist, die den Ausgang des Mittel-Flipflops und die Ausgänge der wenigstens zwei Flipflops UND-verknüpfen zur Erkennung des Normaltakts (N), des frühen Takts (E) oder des spaten Takts (LL), und daß die Aufzeichnungstaktkorrekturstufe (300) eine Mehrzahl Verzögerungsglieder (31-33) zum sequentiellen Verzögern eines externen Taktimpulses sowie eine Mehrzahl Flipflops (34-37) aufweist, die eine Mehrzahl Erkennungsergebnisse von der Musterdiskriminatorstufe (200) empfangen und jeweils die Ausgangsinformation nach Maßgabe des Erkennungsergebnisses mit dem Takt des externen Taktimpulses oder des verzögerten Taktimpulses erzeugen.
- 13. Schaltung nach Anspruch 10,dadurch gekennzeichnet,daß die Bitextraktionseinheit ein Schieberegister mit einer Mehrzahl von reihengeschalteten Flipflops zum seriellen Verschieben von Eingangsbits ist, wobei die Ausgänge von in einem Mittel-Flipflop und in wenigstens zwei Flipflops, die relativ zu dem Mittel-Flipflop jeweils um i vorwärts und rückwärts beabstandet sind, gesetzten Bits extrahiert werden,daß die Musterdiskriminatorstufe eine Mehrzahl UND-Glieder aufweist, die den Ausgang des Mittel-Flipflops und die Ausgänge der wenigstens zwei Flipflops UND-verknüpfen zur Erkennung des Normaltakts, des frühen Takts oder des späten Takts, unddaß die Aufzeichnungskorrekturstufe eine Mehrzahl Verzögerungsglieder zum sequentiellen Verzogern eines externen Taktimpulses sowie eine Mehrzahl Flipflops, aufweist, die eine Mehrzahl Erkennungsergebnisse von der Musterdiskriminatorstufe empfangen und jeweils die Ausgangsinformation nach Maßgabe des Erkennungsergebnisses mit dem Takt des externen Taktimpulses oder des verzögerten Taktimpulses erzeugen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57187417A JPS5977607A (ja) | 1982-10-27 | 1982-10-27 | 記録タイミング補正方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3338877A1 true DE3338877A1 (de) | 1984-05-03 |
Family
ID=16205674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833338877 Ceased DE3338877A1 (de) | 1982-10-27 | 1983-10-26 | Aufzeichnungstakt-korrekturverfahren und -schaltung fuer eine magnetische aufzeichnungsvorrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4604660A (de) |
JP (1) | JPS5977607A (de) |
DE (1) | DE3338877A1 (de) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0109248A2 (de) * | 1982-11-10 | 1984-05-23 | Fujitsu Limited | Magnetisches Aufzeichnungsgerät mit Kompensationsschaltung für Datenaufzeichnung |
EP0135886A1 (de) * | 1983-09-19 | 1985-04-03 | Hitachi, Ltd. | Magnetaufnahmegerät |
EP0242166A2 (de) * | 1986-04-12 | 1987-10-21 | Sony Corporation | Gerät zur Übertragung von digitalen Daten |
EP0256498A2 (de) * | 1986-08-20 | 1988-02-24 | Kabushiki Kaisha Toshiba | Aufzeichnungskompensator für ein magnetisches Plattengerät |
WO1989002643A1 (en) * | 1987-09-21 | 1989-03-23 | Unisys Corporation | Write precompensation techniques for magnetic recording |
EP0385739A2 (de) * | 1989-03-03 | 1990-09-05 | Seagate Technology International | Verfahren und Gerät zur Aufzeichnung von Seriendatenmustern auf einem magnetischen Träger |
EP0390724A1 (de) * | 1989-03-31 | 1990-10-03 | Fujitsu Limited | Aufzeichnungs- und Wiedergabeschaltung für Daten |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0734294B2 (ja) * | 1985-11-08 | 1995-04-12 | 株式会社日立製作所 | 記録媒体の欠陥検出方法及び欠陥検出装置 |
JP2603500B2 (ja) * | 1988-03-07 | 1997-04-23 | 三菱電機株式会社 | 磁気記録装置 |
JP3639607B2 (ja) * | 1992-10-21 | 2005-04-20 | キヤノン株式会社 | 光磁気情報記録再生装置 |
JP3068027B2 (ja) * | 1997-03-18 | 2000-07-24 | 富士通株式会社 | 記録信号補正方法及びディスク装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3067422A (en) * | 1958-12-24 | 1962-12-04 | Ibm | Phase distortion correction for high density magnetic recording |
DE2460979A1 (de) * | 1973-12-28 | 1975-07-03 | Honeywell Inf Systems | Verfahren und schaltungsanordnung zur kompensation von impulsverschiebungen bei der magnetischen signalaufzeichnung |
DE2905668A1 (de) * | 1978-06-15 | 1979-12-20 | Rca Corp | Anordnung fuer das magnetische aufzeichnen eines binaercodierten signals |
DE3018027A1 (de) * | 1979-05-14 | 1980-11-27 | Honeywell Inf Systems | Schreibsystem |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5665311A (en) * | 1979-10-27 | 1981-06-03 | Nippon Telegr & Teleph Corp <Ntt> | Magnetic recording and reproduction system for digital information |
-
1982
- 1982-10-27 JP JP57187417A patent/JPS5977607A/ja active Granted
-
1983
- 1983-10-14 US US06/542,180 patent/US4604660A/en not_active Expired - Fee Related
- 1983-10-26 DE DE19833338877 patent/DE3338877A1/de not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3067422A (en) * | 1958-12-24 | 1962-12-04 | Ibm | Phase distortion correction for high density magnetic recording |
DE2460979A1 (de) * | 1973-12-28 | 1975-07-03 | Honeywell Inf Systems | Verfahren und schaltungsanordnung zur kompensation von impulsverschiebungen bei der magnetischen signalaufzeichnung |
DE2905668A1 (de) * | 1978-06-15 | 1979-12-20 | Rca Corp | Anordnung fuer das magnetische aufzeichnen eines binaercodierten signals |
DE3018027A1 (de) * | 1979-05-14 | 1980-11-27 | Honeywell Inf Systems | Schreibsystem |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0109248A2 (de) * | 1982-11-10 | 1984-05-23 | Fujitsu Limited | Magnetisches Aufzeichnungsgerät mit Kompensationsschaltung für Datenaufzeichnung |
EP0109248A3 (en) * | 1982-11-10 | 1986-08-13 | Fujitsu Limited | Magnetic recorder write data compensating circuit |
EP0135886A1 (de) * | 1983-09-19 | 1985-04-03 | Hitachi, Ltd. | Magnetaufnahmegerät |
EP0242166A3 (de) * | 1986-04-12 | 1988-12-14 | Sony Corporation | Gerät zur Übertragung von digitalen Daten |
EP0242166A2 (de) * | 1986-04-12 | 1987-10-21 | Sony Corporation | Gerät zur Übertragung von digitalen Daten |
EP0256498A2 (de) * | 1986-08-20 | 1988-02-24 | Kabushiki Kaisha Toshiba | Aufzeichnungskompensator für ein magnetisches Plattengerät |
EP0256498A3 (en) * | 1986-08-20 | 1988-10-26 | Kabushiki Kaisha Toshiba | Write compensator for magnetic disk apparatus |
US4885645A (en) * | 1986-08-20 | 1989-12-05 | Kabushiki Kaisha Toshiba | Write compensator for magnetic disk apparatus |
WO1989002643A1 (en) * | 1987-09-21 | 1989-03-23 | Unisys Corporation | Write precompensation techniques for magnetic recording |
EP0385739A2 (de) * | 1989-03-03 | 1990-09-05 | Seagate Technology International | Verfahren und Gerät zur Aufzeichnung von Seriendatenmustern auf einem magnetischen Träger |
EP0385739A3 (de) * | 1989-03-03 | 1992-01-08 | Seagate Technology International | Verfahren und Gerät zur Aufzeichnung von Seriendatenmustern auf einem magnetischen Träger |
EP0390724A1 (de) * | 1989-03-31 | 1990-10-03 | Fujitsu Limited | Aufzeichnungs- und Wiedergabeschaltung für Daten |
US5163003A (en) * | 1989-03-31 | 1992-11-10 | Fujitsu Limited | Apparatus and method for reading from and writing to a magnetic recording medium |
Also Published As
Publication number | Publication date |
---|---|
JPS5977607A (ja) | 1984-05-04 |
US4604660A (en) | 1986-08-05 |
JPH0432442B2 (de) | 1992-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69533380T2 (de) | Aufzeichnungsmedium, Signalaufzeichnungsgerät dazu, und Signalwiedergabegerät dazu | |
DE3622239C2 (de) | ||
DE69634432T2 (de) | Synchrone erfassung von servo-informationen in breiter bi-phasenform für plattenlaufwerk | |
DE3644937C2 (de) | ||
DE3923165C2 (de) | ||
DE3134947C2 (de) | ||
DE3131069C2 (de) | ||
DE3404416C2 (de) | ||
DE2901171A1 (de) | Einrichtung und verfahren zur datenerkennung | |
DE2632943B2 (de) | Schaltung zur Prüfung von aufzuzeichnenden Zeitfolgen und Festlegung von Aufzeichnungspunkten | |
DE3338877A1 (de) | Aufzeichnungstakt-korrekturverfahren und -schaltung fuer eine magnetische aufzeichnungsvorrichtung | |
DE2944403C2 (de) | ||
DE19718114A1 (de) | Schaltung zum Verhindern des Überschreibens des Servosektors einer Magnetplatte bei fehlender Erfassung der Servoadressenmarkierung | |
DE2630197B2 (de) | ||
DE3238157C2 (de) | Schaltungsanordnung zum Ermitteln der Synchronisierung von Eingangs-Datenblöcken | |
DE2513922A1 (de) | Pulscodemodulations-aufnahme- und -wiedergabegeraet | |
DE2947874A1 (de) | Verfahren und einrichtung zum codieren von magnetisch zu speichernden digitalsignalen sowie einrichtung zum decodieren eines auf einem magnetischen informationstraeger aufgezeichneten digitalsignals | |
DE1913622C3 (de) | Schaltungsanordnung zur Taktrückgewinnung | |
DE19701161A1 (de) | Maximum-Likelihood-Detektionsverfahren und eine Information aufzeichnende und wiedergebende Vorrichtung | |
KR100462533B1 (ko) | 자기매체기록시의기록보상장치 | |
DE3445551C2 (de) | ||
DE3724572A1 (de) | Signalleseschaltung in magnetischer aufzeichnungsvorrichtung | |
DE2630160C3 (de) | Testdatengenerator mit einem Taktgeber | |
DE4343252A1 (de) | Schaltung zum Dekodieren von 2T-vorkodierten Binärsignalen | |
DE3812664C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |