KR100462533B1 - 자기매체기록시의기록보상장치 - Google Patents

Abstract

자기매체 상에 기록될 데이터 신호의 기록을 예비보상하며, 입력 데이터 신호를 받아들이는 입력과 기록될 출력 데이터 신호를 공급하는 출력을 구비한, 본 발명에 따른 기록 예비보상 장치는, 입력 데이터 신호를 수신하여, 이 데이터 신호에 동기되고 데이터 신호 내부에 신호 천이가 발생한 위치에서 그것의 진폭이 시간의 함수로서 거의 직선적으로 변화하며 그 진폭이 한 개의 데이터 심볼 간격으로 제한되는 출력 신호를 공급하는 적분기/리미터 회로와, 상기 입력 신호를 수신하여, 그것의 순시값이 데이터 신호 내부의 선행하는 신호 천이 및 장래의 신호 천이 패턴에 의존하는 출력 신호를 공급하는 가변 필터와, 상기 적분기/리미터 회로의 출력 신호와 상기 필터의 출력 신호를 비교하여, 상기 입력 데이터 신호의 적어도 일부분의 신호 천이가 시간 측으로 이동된 출력 신호를 발생하는 비교기 회로를 구비한 것을 특징으로 한다. 본 발명의 중요한 일면은, 종래기술에서와 같이 제한된 개수의 지연값으로부터 단지 한 개의 선택만이 이루어질 수 있는 것과는 달리, 출력신호 dt를 사용하여 임의 개수의 원하는 타임 시프트가 얻어질 수 있다는 점이다.

Description

자기매체 기록시의 기록 보상장치

본 발명은, 자기매체 상에 기록될 데이터 신호의 기록 예비보상(precompensation) 장치에 관한 것으로, 입력 데이터 신호를 받아들이는 입력과 기록될 출력 데이터 신호를 공급하는 출력을 구비하고, 이들 출력 데이터 신호 내부의 신호 천이의 적어도 일부가 상기 입력 데이터 신호 내부의 이에 대응하는 신호 천이에 대해 지연되는 기록 예비보상 장치에 관한 것이다.

자기매체 상에 데이터를 고밀도 기록할 때, 특정한 데이터 패턴이 발생하는 경우에는 비선형적 비트 이동이 일어난다. 이러한 비트 이동은 주로, 감자 효과(demagnetization effect) 구성요소 분리 메카니즘에 의해, 즉 특히 동일한 부호를 갖는 복수의 비트가 반대 부호를 갖는 한 개의 비트에 선행하는 경우에 자기매체가 비트 스트림 내부에 부호 반전을 갖는 기록에 대해 "저항한다"는 사실에 기인한다. 이러한 효과는, 부호 반전이 너무 늦게 또는 너무 일찍 기록되어, 그 결과 너무 짧거나 너무 길이가 긴 비트가 각각 기록된다는 것을 나타낸다. 이러한 기록된 비트 길이의 부정확은, 특히 높은 기록 및 판독 밀도를 갖는 경우에, 판독신호 내부의 비트 검출의 신뢰성이 상당히 줄어들기 때문에, 매우 바람직하지 않다.

상기한 효과는 기록 예비보상을 사용함으로써 최소한 부분적으로 방지할 수 있다는 것이 알려져 있는데, 이것은 기록될 부호 반전이 다수의 선행 비트의 값에 따라 앞당겨지거나 지연된다는 것을 의미한다. 또한, 이러한 목적을 위해, 제 1차 예비보상으로 불리는 단지 최종 선행 비트만을 고려하는 방법, 또는 제 2차 예비보상으로 불리는 마지막 2개의 선행 비트를 고려하는 방법도 알려져 있다. 최근에는 제 3차 예비보상을 적용하는 방법도 제안된 바 있다.

US-A-4,607,295호에는, 트랜스버설 필터(transversal filter)를 구비하고, 이것을 사용하여 2개의 선행하는 비트의 부호에 따라, 기록될 비트를 지연시키지 않거나 제 1 또는 제 2의 고정된 지연값을 갖고 이 비트를 기록시키도록 판정하는 장치에 대해 개시되어 있다.

또한, US-A-4,964,107호에는, 2개의 선행하는 비트의 부호에 따라, 기록될 비트의 지연 여부를 결정하는 장치에 대해 개시되어 있다. 이때, 선택된 지연값은 자기 디스크 상에 데이터가 기록된 위치에 의존하며, 이를 위해 8개의 지연값으로부터 선택이 이루어질 수 있다.

마지막으로, US-A-5,325,241호에는, 커패시터로 이루어진 적분기의 출력 전압을 3개의 전압값과 비교하는 기록 예비보상 장치에 대해 기재되어 있다. 이 3개의 전압값 중 어느 값이 적분기 전압과 같은가에 따라, 기록될 비트가 지연되지 않거나, 제 1 시간만큼 지연되거나 제 2 시간만큼 지연된다.

이러한 공지된 기록 예비보상 장치가 갖는 단점은, 비선형 비트 이동의 보상을 위해 이들 장치가 매우 제한된 수의 지연값 만을 선택할 수 있도록 하며, 이 경에도 극히 제한된 개수의 선행 비트에 대해서만 허용된다는 점이다.

상기한 비선형 비트 이동 이외에, 자기매체 상에 데이터를 고밀도 기록할 때 발생하는 또 다른 효과는 "부분 소거(partial erasure)"로 알려지고 있다. 이러한 부분 소거는, 최소 폭을 갖는 한 개의 비트셀, 즉 천이라고도 불리는 부호 반전에 의해 양측이 한정되는 비트셀이 기록되는 경우에 발생하며, 이는 이들 경계의 부정확 때문에 비트셀의 양측에서의 경계부의 부분 중첩에 기인하는 것으로 설명될 수 있다. 이러한 부분 소거의 결과로써, 기록된 비트를 적절히 검출할 수 없으며, 심지어는 줄어든 자화에 의해 전혀 검출할 수 없게 된다.

IEEE Transactions on Magnetics, vol. 31, no. 2, March 1995, pages 107 1∼1076에 발표된 Dean Palmer, John Hong, David Stanek 및 Roger Wood에 의한 논문 "Characterization of the Read/Write Process for Magnetic Recording"에는, 최소 폭을 갖는 단일 비트셀을 한정하는 2개의 천이점을 소량 만큼 서로 떨어지도록 이동시킴으로써 부분 소거의 영향을 줄이는 방법이 제안되어 있다. 상기 논문에서 제안된 방법을 사용함으로써, 실제로, 연속된 비트 a_k-2, a_k-1, a_k 및 a_k+l 사이에 천이가 존재하는지 여부가 확인되며, 검출된 천이 패턴에 따라 상기 비트셀 a_k를 한정하는 천이점의 이동이 결정된다. 그러나, 이 방법의 실제적인 구현은 상당히 복잡하다.

비선형 비트 이동을 도입하는 세 번째 효과는 기록 채널의 제한된 대역폭에 그 근거를 두고 있다. 천이는 신호를 자기매체 상에 기록하는 자기 헤드 내부에 비교적 느린 자기장의 변화를 발생한다. 자기장의 세기가 일정한 임계값을 초과할 때까지 매체의 자화 반전은 일어나지 않으며 천이의 기록도 수행되지 않는다. 높은 데이터 속도에서는, 신호 천이에 대한 전반적인 응답이 많은 비트 간격에 걸쳐 연장되고, 이에 따라 다수의 후속 비트의 천이에 대한 기록에 영향을 미친다. 실제로, 이러한 효과는 천이점이 서로에 대해 1 비트 간격의 20% 또는 그 이상의 양 만큼 이동시킨다는 것이 밝혀진 바 있다.

결국, 본 발명의 목적은, 종래의 기술을 개량하는 것으로, 특히 비선형 비트 이동을 일으키는 현재 알려진 효과의 전부 또는 적어도 일부를 용이하게 집적 가능하면서도 간단한 방식으로 예비보상을 사용하여 거의 제거할 수 있도록 하는 장치를 제공함에 있다.

상기 목적을 달성하기 위한, 서두에서 규정된 형태의 본 발명에 따른 장치는, 입력 데이터 신호를 수신하여, 이 데이터 신호에 동기되고 그것의 진폭이 시간의 함수로서 거의 직선적으로 변화하며 그 진폭이 한 개의 데이터 심볼 간격으로 제한되는 출력 신호를 공급하는 적분기/리미터 회로와, 상기 입력 신호를 수신하여, 그것의 순시값이 데이터 신호 내부의 선행하는 신호 천이 및/또는 장래의 신호천이 패턴에 의존하는 출력 신호를 공급하는 가변 필터와, 상기 적분기/리미터 회로의 출력 신호와 상기 필터의 출력 신호를 비교하여, 상기 입력 데이터 신호의 적어도 일부분의 신호 천이가 시간 측으로 이동된 출력 신호를 발생하는 비교기 회로를 구비한 것을 특징으로 한다.

이하, 첨부도면을 참조하여 본 발명을 보다 상세히 설명한다. 도면에서,

도 1a∼도 1g는 비선형 비트 이동이 발생하는 방식을 나타낸 것이고,

도 2는 부분 소거 효과를 모식적으로 나타낸 것이며,

도 3a∼도 3c는 대역폭 제한에 의한 비트 이동에 대한 설명도이고,

도 4는 본 발명에 따른 장치의 블록도이며,

도 5는 본 발명의 일 실시예에 따른 장치의 블록도이고,

도 6a∼도 6d는 도 5에 도시된 장치에 사용된 적분기/리미터 회로의 입력 및 출력 파형과 비교기의 출력 파형에 대한 파형도이다.

비선형 비트 이동을 일으키며 본 발명에 따른 기록 예비보상 장치를 사용하여 줄일 수 있는 상기한 3가지 효과를 설명하기 위해, 먼저 도 1, 도 2 및 도 4를 참조하여 이들 3가지 효과를 간략하게 설명한다.

무엇보다도, 감자 효과, 즉 이하에서는 천이라고 칭하는 기록될 신호의 천이에 의해 발생된 비선형 비트 이동이, 선행하는 심볼 간격 내에서 어떠한 천이도 발생되지 않은 경우에 지연값을 갖고 기록될 때의 효과에 대해 설명한다. 역으로, 선행하는 심볼 간격 내에 천이가 발생하고 이 심볼 간격에 선행하는 심볼 간격 내에 천이가 발생하지 않은 경우에는 천이가 이른 시간에 기록된다.

도 1a는 복수의 심볼 값을 갖는 기준 패턴을 시간의 함수로서 나타낸 것으로, 천이가 완전히 규칙적으로 발생하여 어떠한 이동도 일어나지 않은 기준 패턴을 나타낸 것이다. 이들 복수의 심볼은 a_k+j로 표시되는데, 이때, j = -n, …, -1, 0, 1, … , n이다. 설명을 돕기 위해, 도 1b∼도 1d에 있어서는 비트 이동을 과장하여 도시하였다.

도 1b는 a_k-1 ≠ a_k+1인 상태를 나타낸 것이다. 제 1 비트값을 갖는 심볼에 의한 "긴" 기간 이후에 또 다른 제 2 비트값으로의 천이가 자기 매체에 의해 저항을 받고, 그 결과 지연간을 갖고 기록되기 때문에, 천이점은 시간 t_s1의 양 만큼 우측으로 이동한다. 이에 따라, 필요한 예비보상은 수학적으로 로 표시될 수 있다.

도 1c는 a_k-2 ≠a_k인 상태를 나타낸 것이다. 이것의 결과로써, 제 1 비트값을 갖는 심볼에 의한 "긴" 기간 이후에 자기 매체가 제 2 비트값으로부터 제 1 비트값으로 복귀될 때 더욱 용이하게 이에 따라 더 이르게 천이를 기록하기 때문에, 천이점은 제 2 시간 량 t_s2 만큼 좌측으로 이동한다. 따라서, 필요한 예비보상은 로 표현될 수 있다.

도 2는 부분 소거 효과가 어떻게 발생하는가를 모식적으로 나타낸 것이다. 박막 매체 상의 기록시에 주로 발생하는 부분 소거의 주 원인은, 반대의 자화를 갖는 매우 인접하게 떨어진 영역들에 의해 서로에 대해 작용하는 감자 효과이다. 천이점을 형성하는, 인접한 비트셀 사이의 경계선은 도 4a, 도 4b 및 도 4c에 도시된 것 같이 지그재그 형상을 갖는다.

비트셀의 폭이 줄어들면, 한 비트셀의 지그재그 형태의 경계가 도 2의 D에 나타낸 것 같이 서로 중첩하고, 그 결과 그 비트셀은 제한된 자화 만을 갖게 된다. 최소 폭을 갖는 비트셀인 경우에만, 즉 2개의 인접한 비트셀이 반대 극성을 갖는 경우에만 부분 소거가 일어나므로, a_k+1 = -a_k = -a_k+2가 된다. 최소 폭을 갖는 비트셀을 한정하는 천이점을 서로 t_so 양 만큼 멀어지게 이동시켜, 그 결과 도 2의 D에 도시된 경계의 중첩을 제거함으로써, 특히 나이키스트 속도(Nyquist rate)보다 작은 데이터 주파수에서 상기한 부분 소거를 일부 보상하는 방법이 알려져 있다. 이를 위해, 최소 폭을 갖는 비트셀의 첫 번째 천이점은 앞당겨져야 하며, 이 최소 폭을 갖는 비트셀의 두 번째 천이점은 지연되어야 한다.

첫 번째 천이점을 a_k에서 a_k+l로 앞당기는 것은 도 1b에 도시된 것 같이 a_k-1 ≠ a_k+1인 경우에만 성립하는데, 그렇지 않은 경우에는 최소 폭을 갖는 비트셀 a_k의 폭이 줄어들기 때문이다. 따라서, 이에 필요한 예비보상은 로 표시될 수 있다. 이러한 예비보상은 도 1b에서 이동 t_s1에 대해 전술한 예비보상과 동일한 구조를 가질 수 있다.

도 1d에 도시된 것 같이, 최소 폭을 갖는 비트셀의 최종 천이점을 a_k에서 a_k+1로의 천이와 같이 지연시키는 것은, 도 1d에 도시된 것 같이 a_k ≠ a_k+2인 경우에만 성립하는데, 그렇지 않은 경우에는 최소폭을 갖는 비트셀 a_k+1의 폭이 줄어들기 때문이다. 따라서, 이에 필요한 예비보상은 로 표현될 수 있다.

지금까지 설명한 효과를 위해 필요한 전체 예비보상은 기본적으로 개별 기여사항의 선형 조합으로, 다음 수학식 1로 주어진다.

[수학식 1]

실무적으로는, 알파벳 {-1, 1}으로 이루어진 NRZ 데이터 심볼 b_k를 사용하여 작업을 한다. 이들은 예를 들어 데이터 심볼 a_k와는 b_k = 2_ak-1 식에 따라 관련을 가지므로, a_k = 0인 경우에 b_k = -1이고, a_k = 1인 경우에 b_k = 1이다. b_k와 a_k 사이의 이러한 관계를 이용하여, 인 것을 용이하게 알 수 있으므로, 상기 수학식 1은 다음과 같이 다시 표현할 수 있다.

[수학식 2]

상기 0.5[t_s2-t_s1] 항은 일정한 지연값을 나타내는데, 서로에 대한 천이의 이동만이 의미가 있으므로 이하에서는 이 항은 무시한다. dt는 b_k와 b_k+1 사이의 천이에 대한 이동을 나타내므로, b_k+l = -b_k에서도 상기 식이 성립하여, 일정한 지연값 0.5[t_s2-t_s1]를 버리면, dt를 다음 수학식으로 표현할 수 있다.

[수학식 3]

이하, 도 3을 참조하여 기록채널의 제한된 대역폭에 의해 발생되는 비선형 비트 이동에 대해 설명한다. 도 3a는 자기매체 상에 데이터를 기록하기 위한 기록채널을 나타낸 모식도이다. 도 3b에 도시된 NRZ 데이터 신호 b_k는, 전치증폭기(21)에 인가되고, 일정한 인덕턴스를 갖는 결선(22)을 거쳐 기록헤드(23)에 인가된다. 이 기록헤드(23)에 의해 형성된 자기장 H_g를 도 3c에 나타내었다. 히스테리시스 효과에 의해, 자기장의 세기 H_g가 임계값 H_th를 초과할 때까지 매체(24)의 자화 M은 반전되지 않는다. 실제로, 이것은 도 3b에 도시된 b_k의 천이에 대한 기록은 그후에 자기장 내부의 반전에 의해 실제적인 자기기록을 일으킨다는 것을 의미한다. 더구나, 자기장 세기 H_g의 변화에 있어서의 지연은 후속된 데이터 천이가 일어났을 때 때때로 H_g가 그것의 최종값에 도달하지 못하도록 하며, 이것은 이들 후속된 천이에 대한 H_g의 응답과 간섭을 일으킨다. R. Wood, M, Williams 및 J. Hong의 논문'Considerations for High-Data-Rate Recording With Thin-Film Heads'(IEEE Trans. Magn., Vol 26, No 6, pp. 2954-2959, Nov. 1990)에 요약된 것 같이, 이러한 간섭은 전술한 감자효과와 유사한 비트 이동을 일으킨다. 높은 데이터 속도에서는 이러한 간섭은 다수의 심볼 간격을 포함할 수 있다. 상기 수학식 3의 기재내용에 따라, 이러한 큰 메모리 길이는 b_k-2에 선행하는 복수의 비트도 상기한 예비보상에 기여해야 한다는 것을 필요로 한다. 결과적으로, 필요한 전체 예비보상은 다음과 같은 구조를 갖는다.

[수학식 4]

이때, c_O, c₁, c₂, c₃ 등은 복수의 비트 b_k+2, b_k-1, b_k-2, b_k-3, … 에 의한 비선형 비트 이동의 예비보상의 정도를 규정하는 가중인자를 나타낸다. 일반적으로, 이들 가중인자는 음수가 아니라는 점에 유념해야 한다.

상기한 dt 값에 대한 수식은 문헌에서 ε₁ 및 ε₂로 언급된 비트 이동에 대한 제 1차 및 제 2차 예비보상을 달성하기 위해 필요한 타임 시프트에 대한 종래의 문헌상의 수식과는 차이가 있다. 그러나, 한편으로는 ε₁과 ε₂ 사이에, 다른 한편으로는 t_s1과 t_s2 사이에 직접적인 관계가 있다는 것이 증명될 수 있다. 이것을 도 1e∼도 1g를 참조하여 설명한다. 빈번하게 사용되는 ε₁과 ε₂에 대한 수식에 대해서는, D. Palmer, P Ziperovich, R. Wood 및 T D. Howell, "Identification of Nonlinear Write Effects Using Pseudorandom Sequences", IEEE Trans. Magn. Vol. MAG-23, No. 5, pp. 2377-2379, Sept. 1987, 특히 부록을 참조하기 바란다.

도 1e는 NRZ 신호 b_k+i = ε(-1, 1)에 대한 b_k로부터 b_k+1로의 천이를 나타낸 것으로, 이하에서는 이러한 천이에 대해 고려한다. 더구나, 다음 수학식에 표시한 것과 함께 천이 심볼 q_k+1을 사용한다.

[수학식 5]

q_k-1 = ε(-2, 0, 2) 이때, q_k = b_k - b_k-1이다.

상기 수학식 5로부터, 상승 천이에 대해서는 q_k = +2이고, 천이가 없는 경우에는 q_k = -2 및 q_k = 0라는 것을 유도할 수 있다.

도 1f는 일정한 신호 b_k+1 = -1 또는 +l과 함께 이 일정한 신호의 값과 반대값을 지닌 한 개의 심볼 간격 길이를 갖는 단일 심볼 b_k로 가정한, 제 1차 비트 이동 ε₁을 설명하기 위한 종래의 방법을 나타낸 것이다.

도 1g는 일정한 신호 b_k+1 = -1 또는 +1과 함께 한 개의 심볼 간격의 길이를 갖고 일정한 신호의 값과 반대의 값을 갖는 2개의 심볼 b_k 및 b_k-1에 근거한, 제 2차 비트 이동 ε₂를 설명하기 위한 종래의 방법을 나타낸 것이다.

타임 시프트 ε₁에 대한 보상은 다음 식에 따른 예비보상 Δ ₁을 필요로 한다고 추론할 수 있다.

마찬가지로, ε₂에 대한 예비보상은 다음 식을 따른다.

따라서, 필요한 전체 예비보상은 다음과 같다.

[수학식 6]

상기 수학식 5 및 수학식 6으로부터,

[수학식 7]

그리고, 천이의 경우에는 q_k+1b_k = -2이다.

서로에 대한 천이의 이동만이 의미가 있으므로, 모든 천이점에 적용되는 상수 예비보상 C = ε₁/2은 무시할 수 있다.

천이가 존재할 때 q_k+1 = 2b_k+1이므로, q_k+1/2 = b_k+1이고, 이에 따라 상수 C를 버리면, 다음 식이 성립한다

실제로, 이 수식은 상기 수학식 4와 동일한 구조를 가지며, 이때, c₁ 및 c₂는 (ε₁-ε₂)/2와 ε₂/2인 것을 알 수 있다.

상기 수학식 4에 따른 예비보상은, 예를 들어 도 4에 도시된 트랜스버설 필터를 사용하여 실현될 수 있다.

이 필터는 입력에 인가된 신호를 1 비트 간격 만큼 지연시키는 4개의 지연단을 갖는다. 이 지연단은, 예를 들어 비트 간격에 동기된 클록신호에 의해 클록이 설정되는 공지된 방법으로 직렬 접속된 플립플롭 회로(11∼15)를 구비한다.

신호 b_k+2 내지 b_k-3은 플립플롭 회로(11∼15)의 각각의 입력 및 출력에 나타난다. 플립플롭 11의 입력신호는 승산기 16을 거쳐 가산회로(20)에 인가되며, 이때, 신호 b_k+2가 가중인자 c₀와 곱해진다. 마찬가지로, 플립플롭 13의 출력신호 b_k-1은 승산기 17에 의해 가중인자 c₁과 곱해지고, 플립플롭 14의 출력신호 b_k-2는 승산기 18에 의해 가중인자 c₂와 곱해지며, 플립플롭 15의 출력신호 b_k-3은 숭산기 19에 의해 가중인자 c₃와 곱해진다. 승산기 17, 18 및 19의 출력신호 또한 가산회로(20)로 입력된다.

이에 따라, 가중인자가 정확하다면, 가산회로(20)의 출력에서 신호 dp를 얻을 수 있어, 가산회로는 현재 알려진 모든 비선형 비트 이동에 대한 보상신호를 출력할 수 있다. 상기 수학식 4에 따라 실제적인 보상을 실현하기 위해서는, -b_k에 의한 승산 뿐 아니라 -b_k와 dp의 승산 결과값에 의해 결정되는 가변 지연값이 필요하다. 본 발명에 따르면, 이들 2가지 단계가 도 5에 도시된 도면에 따른 더 간단한 동등한 동작으로 대체된다. 여기서는, 도 4의 트랜스버설 필터가 블록 30으로 도식적으로 표시된다. 이것은 또한, 트랜스버설 필터가 적합한 신호 dt를 얻기 위한 실제적이고 실현이 용이한 해결책이긴 하지만, 다른 해결책도 가능하다는 것을 시사한다. 예를 들면, 상기 필터(30)로서 아날로그 필터, RAM 필터 또는 테이블 필터가 사용될 수 있다. RAM 필터 또는 테이블 필터는 비트 시퀀스 b_k+j의 변화에 근거하여 dt에 대한 소정값을 출력할 수 있다. 이와 같은 필터가 갖는 또 다른 이점은, 그것이 비트 이동을 일으키는 여타의 효과를 상쇄시킬 수 있도록 한다는 점이다 .더구나, 서로 다른 형태의 필터를 조합하여 사용할 수도 있다. 본 발명에 RAM 필터 또는 테이블 필터를 구체화하는 방법에 대해서는 본 발명이 속한 기술분야의 당업자에게 자명할 것이다.

또한, 도 5에는, 도 6a에 도시된 기록될 데이터 신호 b_k+1이 그것의 입력에 인가되고 그 출력은 도 6b에 도시된 신호를 출력하는 적분기/리미터 회로(31)가 도시되어 있다. 이 신호는 상기 데이터 신호에 동기되어 있지만, 그 내부의 천이점 각각은 거의 직선적으로 상승 또는 하강하는 기울기로 대체되어 있다. 기울기, 즉 적분상수를 선택하기 위해서는, 데이터 신호의 단일 비트 주기 내에서 최대값, 즉 한계값 V₀에 도달되어, 단지 1 비트 주기의 지속기간을 갖는 복수의 신호에 대해 원하는 사다리꼴 형상을 얻을 수 있도록 하는 것이 중요하다. 이것은, 더 높은 클록 주파수를 갖는 데이터 신호의 경우에, 회로 31 내부의 신호의 기울기가 더 가파르게 되어야 한다는 것을 의미한다. 예를 들어, 이것은 적분회로 내부에서의 회로 정합을 통해 더 높은 클록 주파수가 더 짧은 적분 시정수를 발생하도록, 상기 적분회로를 클록신호 발생회로에 접속함으로써 달성될 수 있다.

상기 적분기/리미터 회로(31)의 출력신호는, 그것의 한개의 입력이 도 6c에 도시된 신호인 필터(30)의 출력신호를 받아들이는 비교기(32)의 또 다른 입력으로 인가된다. 각각의 심볼 간격에 대해, 상기 필터(30)의 출력신호가 상기 회로 31에서 발생된 신호와 비교되고, 양 신호가 동일할 때 비교기 출력이 반전되어, 그 결과 출력신호의 천이가 발생한다. 상기 적분기/리미터 회로의 출력신호가 상향의 데이터 천이에 대해서는 양의 기울기를 갖고 하향의 데이터 천이에 대해서는 하강 기울기를 가져, 그 결과 비교기의 출력에서 출력되는 신호가 정확한 극성을 갖는 타임 시프트를 나타낸다는 점에서, 상기한 dp와 신호 b_k+1의 승산이 암암리에 달성된다. 도 6d는 비교기(32)의 이러한 출력신호 b'_k+l을 나타낸 것으로, 이 신호는 도 6a 에 도시된 데이터 신호의 비트 패턴과 유사한 비트 패턴을 갖지만, 필요한 경우에 비선형 비트 이동을 보상하도록 천이점이 이동한 신호에 해당한다. 필요한 경우에는, 리미터와 필터의 출력신호 사이의 차이가 비교기를 거치기 이전에 결정되고, 그 결과 얻어진 신호가 비교기를 사용하여 기준신호와 그 후에 비교될 수 있다.

도 5에 도시된 회로를 사용하여 부분 소거에 의해 발생된 비선형 비트 이동을 보상할 수 있도록 하려면, 전술한 것 같이, 상기 적분기/리미터 회로가 비트 b_k+1을 처리하는 순간에 필터(30)에서 비트 b_k+2를 사용할 수 있는 상태가 되어야 하는데, 즉 적분기/리미터 회로의 출력신호가 필터(30)의 입력신호에 대해 지연되어야 한다. 이것은, 상기 적분기/리미터 회로(31)에 대한 분기선에 지연단(33)을 포함시킴으로써 가능하게 되는데, 이 지연단은 상기 회로에 인가된 신호를 클록신호의 한 주기만큼 지연시킨다. 부분 소거 효과에 따른 영향이 매우 큰 경우에는, 신호 b_k+3, b_k+4 등도 사용할 수 있는 상태가 되도록 하기 위해 적분기/리미터 회로(31)로 주어지는 신호가 복수의 클록 주기만큼 지연된다. 이에 따라, 상기 필터(30)는, 이들 신호 각각이 가산회로(20)에 인가되기 이전에 가중치가 설정될 수 있도록 복수의 지연단과 승산기를 더 구비해야만 한다.

상기 발명내용으로부터 명백히 알 수 있듯이, 본 발명의 중요한 일면은, 종래기술에서와 같이 제한된 개수의 지연값으로부터 단지 한 개의 선택만이 이루어질 수 있는 것과는 달리, 출력신호 dt를 사용하여 임의 개수의 원하는 타임 시프트가 얻어질 수 있다는 점이다. 이때, 상기 신호 dt는 진폭 불연속적인 신호일 수도 있지만 아날로그 신호일 수도 있다.

Claims (8)

1. 자기매체 상에 기록될 데이터 신호의 기록을 예비보상하며, 입력 데이터 신호를 받아들이는 입력과 기록될 출력 데이터 신호를 공급하는 출력을 구비하고, 이들 출력 데이터 신호 내부의 신호 천이의 적어도 일부가 상기 입력 데이터 신호 내부의 이에 대응하는 신호 천이에 대해 지연되는 기록 예비보상 장치에 있어서,

   입력 데이터 신호를 수신하여, 이 데이터 신호에 동기되고 그것의 진폭이 시간의 함수로서 직선적으로 변화하며 그 진폭이 한 개의 데이터 심볼 간격으로 제한되는 출력 신호를 공급하는 적분기/리미터 회로와, 상기 입력 신호를 수신하여, 그것의 순시값이 데이터 신호 내부의 선행하는 신호 천이 또는 장래의 신호 천이 패턴에 의존하는 출력 신호를 공급하는 가변 필터와, 상기 적분기/리미터 회로의 출력 신호와 상기 필터의 출력 신호를 비교하여, 상기 입력 데이터 신호의 적어도 일부분의 신호 천이가 시간 측으로 이동된 출력 신호를 발생하는 비교기 회로를 구비한 것을 특징으로 하는 기록 예비보상 장치.
2. 제 1 항에 있어서,

   상기 적분기/리미터 회로의 신호 경로는 상기 입력 데이터 신호를 최소한 한개의 데이터 심볼 간격 만큼 지연시키는 수단을 구비한 것을 특징으로 하는 기록예비보상 장치 .
3. 제 1 항에 있어서,

   상기 필터는, 소정 개수의 비트 값이 가변 가중인자와 곱해져 그 승산 결과값이 가산됨으로써 필터의 출력신호가 얻어지는 트랜스버설 필터를 구비한 것을 특징으로 하는 기록 예비보상 장치.
4. 제 2 항에 있어서,

   상기 데이터 신호 내부의 심볼 b_k로부터 심볼 b_k+1로의 신호천이에 있어서의 타임 시프트를 결정하기 위해, 복수의 심볼 b_k+1, b_k-1 및 b_k-2[단, b_k+j = ε(+l, -1)이다]가 사용되는 것을 특징으로 하는 기록 예비보상 장치.
5. 제 2 항에 있어서,

   상기 필터는 테이블 필터를 구비한 것을 특징으로 하는 기록 예비보상 장치.
6. 제 2 항에 있어서,

   상기 필터는 RAM필터를 구비한 것을 특징으로 하는 기록 예비보상 장치.
7. 제 2 항에 있어서,

   상기 필터는 아날로그 필터를 구비한 것을 특징으로 하는 기록 예비보상 장치.
8. 제 2 항에 있어서,

   상기 필터는, 소정 개수의 비트 값이 가변 가중인자와 곱해져 그 승산 결과값이 가산됨으로써 필터의 출력신호가 얻어지는 트랜스버설 필터를 구비한 것을 특징으로 하는 기록 예비보상 장치.