JP2000516010A

JP2000516010A - データ読出しチャンネル特性制御

Info

Publication number: JP2000516010A
Application number: JP10507239A
Authority: JP
Inventors: フレドリクソン，ライザ
Original assignee: シーゲートテクノロジー，インコーポレイテッド
Priority date: 1996-07-22
Filing date: 1997-07-22
Publication date: 2000-11-28
Also published as: DE19781890T1; GB2330000B; GB2330000A; US6000052A; GB9828018D0; WO1998003967A3; KR20000067981A; WO1998003967A2

Abstract

(57)【要約】アナログ信号振幅に非対称的な影響を与えるデータ読出しチャンネルを介して磁気記録データ（１０）から得られるアナログ信号の特性を制御するための信号コンディショニングシステムである。サンプル（２４）に含まれるエラーは予定サンプル値（２３）にしたがって分離され、選択されたアナログ信号特性を制御するために制御ループの選択されたバージョンで異なる分離が行なわれる。

Description

【発明の詳細な説明】データ読出しチャンネル特性制御発明の背景本発明は情報記憶システムに関し、特にシステムの記憶部からデータを読み出す際のデータ読出しチャンネルの特性を制御するものである。ディジタルデータ磁気記録システムは磁気媒体に近接配置された記憶または書き込み用電流−磁界トランスデューサ、すなわちヘッドを用いて移動磁気媒体にデータを記録することによってデータを記憶する。データはデータに応じて書込みトランスジューサのコイルに生じるほぼ一定振幅の書込み電流の方向を切り換えることによって記憶すなわち書き込みされる。各書込み電流のトランジッションの結果、電流の方向切り換え時にトランスジューサが通過した磁気媒体部分で、前回の磁化に対して逆になる磁化方向の反転が生じる。ノンリターンツーゼロインバーテッド（ＮＲＺＩ）と呼ばれる記録スキームにおいては、トランスジューサが通過する磁気媒体の短い部分で生じる各磁化方向反転はバイナリシステムディジット「１」を表し、その部分に磁化方向反転がないときにはバイナリディジット「０」を表す。このようにして記録されたディジタルデータは、以前に記録されたデータを含む磁気媒体を通過するように位置決めされたリトリーバルまたは読出し用磁界− 電圧トランスジューサ（トランスジューサが媒体フィールドトランスジューサ間誘導カップリング方式の場合は、ストレージトランスジューサと同一物）すなわちヘッドを介して再生される。媒体に近接してトランスジューサが通過すると、媒体内の磁化反転領域でフラックスに対応する電圧パルスが読出しトランスジューサに誘起されてアナログ出力信号が得られるか、あるいはトランスジューサの回路パラメータが変化して出力信号電圧パルスが得られる。上記コーディングスキームにおいて、隣接媒体部間の磁化方向反転に基づく読出しトランスジューサ出力信号の各電圧パルスの有無によって、それぞれバイナリ「１」とバイナリ「０」が表される。ディジタルデータ磁気記録システムでは、読出しアナログ信号をディジタル変換するためにピーク電圧検出方式を採用している。この方式は、選択された閾値を超える信号ピークを求めることによって読出し信号に含まれるバイナリ「１」対応パルスを決定する。この方式はまた、上記のように磁気媒体にデータを保存する前回の記録動作で使用されたタイミング情報を再構築するために電圧パルス間の時間を利用する。アナログ読出し信号は、制御発振器または同期発振器またはシンクロナイザを形成するフェーズロックループに入力され、このアナログ読出し信号から検出されたピークの位置を基準にした出力タイミング信号、すなわち「クロック」信号が得られる。書込みおよび読出しのいずれの動作でも磁気媒体の速度が時間的に変化し、アナログ読出し信号の電圧パルス間に不均一な時間間隔またはその倍時間間隔が生じるため、データ読出しシステムの動作では絶対時間を使わない。磁気記録システムに常に望まれることは、磁気媒体の少ないトラック領域でビットの記憶を行なうことによって記録ビット密度の増加させることである。ピーク検出を用いた場合、ある程度以上にビット密度を増やすと記号間干渉が過剰になり、データ復元エラーの原因となるので、トラック上のビット密度に制限がある。そのため、最近は記号間干渉を制御量または既知量として許容し、干渉によるパルスを既知のものとして検出することにより、磁気媒体のトラック上のビット密度を増加させている。磁気媒体に記録されたバイナリビットまたは記号からトランスジューサが読み出したアナログ出力信号はサンプリングされてディジタルデータとなる。このサンプリングは、ピーク検出に十分なように１パルスに対して１サンプルではなく１パルスに対して２パルス以上の割合で行なわれる。各サンプルはパルス応答のごく一部のみを反映するので、システムで使われるこのプロセスはパーシャルレスポンスシステムと呼ばれる。ディジタルデータ磁気記録システムは、非常に低い周波数および高い周波数の送信を妨げるバンドパスデータ読出しチャンネルを備えている。数多くの代替的パーシャルレスポンスシステム構成存在するが、チャンネルで伝送されるデータ用としてパーシャルレスポンススペクトルを適合させることにおいて有用である。非常に低い周波数での送信を必要としない比較的簡単なパーシャルレスポンスシステムが４級パーシャルレスポンスシステムとして知られており、一般に磁気ディジタルデータ記録システムに利用されている。このようなレスポンスは、２つのサンプリング周期で時間的に分離された逆極性ナイキストチャンネルインパルスレスポンスの和とチャンネルおよびフィルタの総合レスポンスとを等しくすることによって得られる。この構成の場合、フィルタ出力のアナログ信号が得られ、適切な時期にサンプリングを行なうと、記録されたバイナリデータに基づく入力信号に対して理想的な形として３つの可能な択一的サンプル値−１、０、＋１が得られる。このようなサンプルからなるシーケンスは、その時点で読み出されたデータと２つ前のデータの寄与する各サンプル値から見ると、奇数番サンプルと偶数番サンプルで形成される２つのサブシーケンスでインターリーブされた形になる。任意のデータ読出しチャンネルを介して読出しトランスジューサから得られる出力アナログ信号には、ノイズ、タイミングエラー、利得エラー、信号オフセット、非対称性等のチャンネル非直線性など、読出し過程における要因によるエラーが含まれる。このようなチャンネルは、線形イコライゼーションを用いて４級パーシャルレスポンスチャンネルにすることによって、チャンネル出力波形から直線歪を除去することはできるが、非直線歪には効果がない。読出しチャンネルにおける非直線歪の一つは、バイナリ入力値「０」および「１」に対するチャンネルレスポンスの非対称性である。読出しチャンネルにおける非対称性の代表的な要因は、この種のヘッドは一方の状態から他方の状態への磁化トランジッションを磁気媒体から読み出すときと、その逆方向への磁化トランジッションを読み出すときの出力に差があることが多い磁気抵抗トランスジューサを読出しヘッドに使用することにある。チャンネル利得、信号オフセット、サンプリングタイミング位相エラーの所望値からの誤差を推定してそれをゼロにすることによってデータ読出しチャンネルの特性を制御するためにフィードバック制御が使われる。チャンネル非対称性を補償し得ないシステムの場合、推定値に偏りが生じる不都合、あるいは非対称性がないときより推定値変化が増加する不都合がある。この結果は、図１に示す磁気媒体ディジタルデータ記憶システムのデータ読出し部との関連で説明する。図１において、複数のほぼ同心円状トラック上に複数の磁化反転を含む磁性材被覆ディスク１０は、データ読出しトランスジューサ１１すなわち「読出しヘッド」と相対的に回転し、そのヘッドは、ヘッドポジショナーと、スピンドル１３の周囲に位置し初期アナログ読出し信号ｘ（ｔ）を出力する初期信号プロセッサ１２とによって選択されたトラックに位置決めされる。この信号に対して、さらに線形チャンネルイコライゼーション等の処理が信号処理ブロック１４において行なわれる。信号処理ブロック１４から出力されるアナログ出力信号ｙ（ｔ）は可変利得増幅器１５で増幅された後、信号オフセット補償アダー1６に入力される。このアダーからの出力はサンプラー１７に供給される。サンプラーの構成はサンプルアンドホールド回路であって、その回路は、サンプラー１７から供給されたサンプルに基づいて信号処理ブロック１４で生成されたサンプルアクイジッションタイミング信号によって動作する。ここで、磁気媒体の記憶データから得られた入力アナログ信号ｘ（ｔ）が非線形エレメントを介して４級パーシャルレスポンスチャンネルに導入されたことによって生じた非対称非直線性を持つチャンネルのデータ読出しチャンネルイコライザから信号ｙ（ｔ）を受信するものと想定する。その場合、チャンネル出力信号は非直線性を反映して下記の近似式が得られる。ｙ（ｔ）＝ｘ（ｔ）−ｃ_asymmｘ²（ｔ）図１のシステムブロック図からわかるように、この信号は増幅器１５で利得制御され、そしてアダー１６で制御オフセット補償された後、サンプラー１７において連続する各サンプリング周期Ｔでサンプリングされ、後続の信号処理ステップに送られるサンプルｙ（ｋＴ）が得られる。なお、ｋはカウンティング整数。サンプリング期間ｋＴにおいてチャンネル入力信号ｘ（ｔ）の値がｘ（ｋＴ）とのいずれかをとるものと考えられる。利得１、オフセット０の場合、サンプリング時の入力信号ｘ（ｔ）の正規化値を用いると、サンプルｙ[ｋＴ]が１−ｃ_asym _m 、０、−１−ｃ_asymmのいずれかになることを、上記式は示している。しかし、サンプラー１７に入力される信号はｎ[ｋＴ]で表されるサンプリング期間に生じるノイズによって歪む。このノイズサンプルは各サンプリング期間に現れる平均値ゼロ、分散σ²の独立ランダム変数と考えられる。また、この信号はチャンネル内の信号オフセットによっても歪むが、増幅器１５を通した後、アダー１６によって信号オフセット補償が施される。タイミング位相エラーがブロック１４で排除されると仮定すれば、ｋＴで抽出したサンプル値はＹ[ｋＴ]ではなく、次のようになる。このサンプルのエラーｅ[ｋ]＝ｅ[ｋＴ]はサンプルの実際の大きさと期待値の差と定義され、次の式で表される。はｐ₁、ｐ₀、ｐ_-1で表される。これらは次のように定義される。４級パーシャルレスポンスデータ読出しチャンネルの代表的フィードバック制御ループにおいては、非対称性は無視され、ループに使用される値はｐ₁＝１、ｐ₀ ＝０、ｐ_-1＝−１としている。一方、非対称性を考慮する場合は、これら期待値はｐ₁＝１、ｐ₀＝０、ｐ_-1＝−Ｖ_nとしている。ここで、Ｖ_nは外部チャンネルアセスメント構成で推定されるプログラム可能値であって、総合システムコントローラとしてマイクロプロセッサ処理に制御ループで使用される値である。４級パーシャルレスポンスデータ読出しチャンネルとしては、制御対象のエラー源から生じる２乗平均エラーを最小にする動作が好ましい。そのためには、ゼロにして解消すべき２乗平均エラーのエラーグラディエントを求める必要がある。最小の２乗平均エラーを求めるのは困難であるため、平均値を求めずにエラーを最小に適応調整するための基礎として２乗平均エラー自体のエラーグラディエントを利用する。すなわち、フィードバックループにおいて、エラーの要因となるパラメータの調整、またはエラーを逆方向に寄せる補償手段の調整に用いる確率的グラディエントを利用する。非対称性を考慮しない信号オフセットエスティメータに関する２乗エラーの確率的グラディエントは次のようになる。このグラディエントは時間積分され、その結果とループ安定用の小さいステップサイズファクタとが乗算されて、オフセット補償アダー制御信号が得られるので、基本的にファクタ２はステップサイズファクタに含めることが可能である。したがって、信号オフセットによる制御エラーは、エラーをゼロ化するフィードバックループに依存する。図１のシステムにおいて、１対の比較器２０、２１および閾値生成ソース２２を用いて、サンプラー１７からのサンプル値が１、０、−１のいずれかになるか否かを決定し、その決定によって、回路２３からの対応サンプルの期待値を減算器に入力する。サンプラー１７からの各サンプルは比較器２０の非反転入力と、比較器２１の反転入力と、減算器２４の一方の入力端とに供給される。正の１／２閾値はソース２２から比較器２０の反転入力に供給され、負の１／２閾値はソース２２から比較器２１の非反転入力に供給される。閾値が１／２より大きいサンプルの場合は、比較器２０の出力が論理状態値「０」から「１」に切り換り、比較器２１の出力は論理状態値「０」になる。その結果、スイッチ２５が閉じて期待サンプル値１がソース２３から減算器２４に入力される。サンプル値が負の１／２より小さい場合は、比較器２０、２１の出力論理状態が上記と逆になる。すなわち、スイッチ２６が閉じて期待サンプル値−１がソース２３から減算器２４に入力される。サンプルの絶対値が１／２以下であれば、両方の比較器２０、２１の出力に論理状態「０」が現れる。この状態のときに限り、比較器２０、２１の各対応出力に接続された２入力ＮＯＲゲート２７の出力論理状態値が「０」から「１」に変化し、スイッチ２８が閉じる。その結果、期待サンプル値０がソース２３から減算器２４に入力される。スイッチ２５、２６、２８のいずれかによって選択されたサンプル値が減算器２４の一方の入力に入り、他方の入力に入った同シーケンスの対応サンプル値から差し引かれ、そのシーケンスの対応サンプルエラ−ｅ[ｋ]が減算器の出力に現れる。このエラーに対して、ステップサイズボックス２９においてループ安定性に必要なフラクショナルステップサイズファクタが適用され、そのエラーシーケンスが時間積分器すなわちアナログ値加算器３０によって積分される。積分器３０からの出力信号はオフセット補償アダー１６に供給され、信号処理ブロック１４から供給される増幅線形イコライザ出力に含まれる信号オフセットがキャンセルされる。非対称性を考慮しない利得エラーエスティメータに関連する２乗エラーの確率的グラディエントは、第２ファクタの実サンプル値をサンプリング時の期待入力信号値で置換すると次のようになる。このグラディエントは時間積分され、その結果はループ安定のために小さいステップサイズファクタと乗算され、その信号で可変利得増幅器が制御されるので、実際には、ファクタ２はステップサイズファクタに含めることができる。したがって、利得変動による制御エラーは、サンプリング時の期待チャンネル入力信号値とエラーの積をゼロにするフィードバックループに起因する。図１のシステムにおいて、減算器２４の出力に現れるエラーを選択的にステップサイズブロック３４に送るために、更に３個のスイッチ３１、３２、３２を使用して、ループ安定のためにフラクショナルステップサイズファクタを適用する。スイッチ３１はスイッチ２５と同じ信号で制御され、サンプル値が１／２を超える場合はエラーはそのまま送られ、サンプリング時の期待入力信号値１を乗算したエラーを送るときと同じになる。同様に、スイッチ３２はスイッチ２６と同じ信号で制御され、サンプル値が負の１／２より小さい場合もエラーはそのまま送られるが、アナログインバータ３５を通過したときに代数符号が変わるため、サンプリング時の期待入力信号値−１を乗算したエラーを送るときと同じになる。そして、スイッチ３３はスイッチ２８と同じ信号で制御され、サンプルの絶対値が１／２より小さい場合に回路２３からの期待値ゼロが送られ、サンプリング時の期待入力信号値０を乗算したエラーを送るときと同じになる。ステップサイズブロック３４においてエラーと期待入力信号値の積にフラクショナルステップサイズが与えられ、そのブロックからの信号が時間積分器すなわちアナログ加算器３６に入力される。その信号は次に、信号処理ブロック１４から増幅器１５の信号入力に供給されたチャンネル信号の増幅制御を行なうために可変利得増幅器１５の利得制御入力に供給される。図１に関連して上述したフィードバックループは設計上、非対称性を考慮していないが、実際にデータ読出しチャンネルに存在する非対称性はこれらループの動作に影響を与える。上述のように、対応のグラディエントはループによってゼロにされる結果、信号オフセットループでは対応グラディエントの期待値がゼロになる。すなわち、サンプリング時の入力信号値が１になる確率をＰ（１）、サンプリング時の入力信号値が０になる確率をＰ（０）、サンプリング時の入力信号値が−１になる確率をＰ（−１）とすると、期待値は次のように表わすことができる。Ｐ（１）＝Ｐ（−１）、Ｐ（１）＋Ｐ（０）＋Ｐ（−１）＝１であるから、ノイズの平均がゼロならば、上記のように結果をゼロとすると、オフセットコンペンセータから信号オフセット補償ループに次の値が導入される。したがって、補償の結果に非対称性由来のバイアス値が加えられる。利得グラディエントをゼロにすることは結果的に利得制御ループにおけるそのグラディエントの期待値をゼロにすることであり、次の関係が成り立つ。この期待値は次のように表わすことができる。Ｐ（１）＝Ｐ（−１）であるから、上記のように結果をゼロとすれば、ループによって利得は正規化利得値１になる。在しても、利得制御ループはアンバイアスの正規化利得になる。しかし、非対称性が存在すると、利得制御ループの変動が増加する。利得グラディエントの期待値は利得制御ループによってゼロにされるので、利得グラディエントの変動は次のようになる。利得制御ループによって正規化利得が１にされ、信号オフセット制御ループによってオフセット補償が上記値にされたとすれば、利得グラディエントの変動は次のようになる。平均値ゼロ、分散σ²のノイズの場合、これは次のようになる。したがって、非対称係数を含む項が存在すると、データ読出しチャンネルの非対称性による利得グラディエントの変動が増加する。２点移動平均推定値に２つの最近利得グラディエントを用いてノイズによる変動を半減させれば、利得グラディエント変動の原因となる非対称性はパターン依存的に残存する。移動平均の元になる正負の連続値を取るサンプルは利得グラディエント変動の原因となる非対称性を相殺する傾向をもつが、その他のデータパターンに起因する変動は残る。したがって、チャンネル非対称性が存在しても、より最適に近いチャンネル利得および信号オフセット特性が得られるディジタルデータ読出しチャンネル特性制御システムが望まれる。また、ディジタルレジスタの使用と、それに伴う動作上の遅延および消費電力の増加を避けるために完全アナログ形式またはそれに近い制御システムが望まれる。発明の概要本発明はアナログ信号振幅に非対称的な影響を与えるデータ読出しチャンネルを介して磁気記録データから得られるアナログ信号の特性を制御するために、チャンネルとサンプラーの間に可変利得増幅器および補償アダーを直列接続した信号コンディショニングシステムを提供する。期待サンプル値生成源は少なくともサンプリング時に取り得るアナログ信号の振幅値を表す期待値信号を生成する。エラーデターミナー（error determiner）はエラー値シーケンスを生成するため、サンプラーが抽出したサンプルと複数の期待値信号の対応信号との差を決定する。エラーセグリゲータ（error segregator）は補償出力の非対称性から実質的に影響を受けないアナログ信号の振幅を表すサンプルに対応する少なくとも１つのエラーサブシーケンスと、非対称性から実質的に影響を受ける信号の振幅を表すサンプルに対応する１つ以上のエラーサブシーケンスとで、エラーサブシーケンスを形成する。補償コンバイナは影響を受けない方のエラーサブシーケンスのいくつかの組合せをアナログコンバイナに供給し、制御コンバイナは影響を受ける方のエラーサブシーケンスのいくつかの組合せを可変利得増幅器に供給する。非対称性から実質的に影響を受けるアナログ信号の振幅を表すサンプルに対応する２つのサブシーケンスがエラーセグリゲータで形成され、影響を受けるエラーサブシーケンスの中から選択されたエラーが合成されて制御コンバイナに入力される。非対称性コンバイナは影響を受けるほうのエラーサブシーケンスの少なくともいくつかのエラーを合成し、その結果を期待サンプル値生成源に供給し、それがアナログ信号振幅を表す期待値信号の生成に利用される。図面の簡単な説明図１はアナログ信号の特性を制御するために使用されるシステムのブロック図。図２は本発明を実施したアナログ信号を特性制御システムのブロック・論理混合図。図３は図２のシステムに使用されるサブシステムのブロック・論理混合図。図４は図２のシステムに使用されるサブシステムのブロック図。好ましい実施例の詳細な説明磁気データ記録システムにおけるディジタルデータ読出しチャンネルの特性を制御するフィードバック制御ループは上記のように、確率的グラディエントアルゴリズムに基づく方法によってサンプルエラーを最小にする意味で最適動作を行なう。しかし、サンプルエラーはそれぞれ、サンプル時にチャンネル入力信号に生じる３つの異なるエラー、すなわち期待される理想サンブル値１、０、−１の１つとして考えることができる。この属性は個別に組合せてフィードバックループ制御のために利用される。アンプルの２乗エラーは一般に次のように表される。そして、サンプル時のチャンネル入力信号の各期待値に対応して設定される２乗エラーは次のようになる。ただし、ｕ、ｖ、ｗはそれぞれ、サンプル時の入力信号値１、０、−１に対応するサンプルに関する連続整数とする。上記特定の２乗エラーの場合、期待される理想サンプル値０に関する２乗エラ数は含まれていない。したがって、期待される理想サンプル値０に関するサンプルは非対称によるバイアスが現れない信号オフセット制御ループの動作に使用することができる。期待サンプル値０に対するこの２乗エラーに関するオフセットグラディエントは次の通りである。したがって、サンプルシーケンスにおいてサンプリング時の期待入力信号値０のサンプルに基づいて発生するエラーサブシーケンスは、ループ安定用フラクショナルステップサイズファクタにかけ（ここでは、上記ファクタ２が吸収される）、それを時間積分することによって非対称性推定ループの制御のために利用するこる。このループにおいてエラーをゼロにすることによってＥ｛ｅ₀｝＝０が得られ、上記結果となる。ノイズの平均がゼロであれば、ｅ²を求める上記式から得残りの２つ、すなわちサンプリング時の期待入力信号値１および−１に対するサンプル２乗エラー方程式には、それぞれ対応の期待サンプル値ｐ₁、ｐ_-1が含まれ、それら値はチャンネルの非対称性を考慮して振幅調整が可能である。非対称性係数の寄与を補償するために、非対称性の推定値は非対称性の要因となるエラーのみの２乗エラー方程式に導入される。これはサンプル時の期待入力信号値が０のときのサンプルのみに適用されるので、この推定値導入による信号オフセまた、ｐ₁およびｐ_-1にも現れず、ｐ₀のみに現れる。サンプリング時の期待入力信号値が１または−１のときに得られる複数サンプルを使用する場合のサンプル２乗エラー値は次のようになる。このサンプリングエラーの利得グラディエントは前記と同様に各項において第２ファクタの実サンプル値をサンプリング時の期待入力信号値で置換すると次のようになる。したがって、サンプリング時の入力信号値が１または−１の時のサンプルに基づいて発生するエラーサブシーケンスは対応入力信号値との積という形の各成分を含んで積シーケンスを形成し、該積シーケンスは、それをループ安定用フラクショナルサイズファクタにかけ、その結果を時間積分することによって利得制御る。この利得制御ループにおいて積シーケンスをゼロにすることによって下記動作条件が得られる。信号オフセットループによって信号オフセットが除去され、初期値れるｅ₁およびｅ_-1を用いて上記条件は次のようになる。る。ここでは計算しないが、この利得制御ループの非対称性が原因で利得グラディエント変動が漸近的に増加することはない。サンプリング時の期待入力信号値１または−１に関連するサンプリングエラーの非対称グラディエントは次のように表される。したがって、サンプリング時の期待入力信号値１または−１に対するサンプルに基づくエラーサブシーケンスは、ループ安定用フラクショナルステップサイズファクタにかけ、その結果を時間積分することによって非対称性推定ループの制御のために利用することが可能であって、有効値ｐ₁およびｐ_-1を調整する非対称この非対称性推定ループでエラーをゼロにすることによって動作条件Ｅ｛ｅ₁[ ｕ]＋ｅ_-1[ｖ]｝＝０が得られる。ここで、信号オフセットループによって信号オフセットが除去され、初期値ｐ₁＝１およびｐ_-1＝−１が発生したと仮定すれば、上記条件は次のようになる。ることを示している。利得制御・非対称性推定ループの条件方程式から明らかなように、この構成によれば、１または−１であったサンプリング時入力信号の期待サンプル値は初期定ループを通過することにより、初期生成値ｐ₁＝１またはｐ_-1＝−1ではなく、構成するには、期待サンプル値生成源に減算器を設けて生成値１および−１から非対称性推定値を差し引く必要がある。ビタビディテクターではブランチメトリックの形成に期待サンプル値が使われため、最適検出を行なうためには非対称推定値が必要である。非対称推定ループにおいてサンプリング時の期待入力信号値１または−１に対応する仮定サンプル値１または−１と非対称性推定値をそのまま合成しなければ、ループに付加することによって下記のような期待サンプル値が得られる。ｃ_asymm＞０の条件では、非対称性ループの上記エラー期待値方程式は次のようになる。意の利得が与えられる。利得制御ループの上記エラー期待値方程式はンプルを期待値にするための十分な利得が得られる。一方、−１の値を取るサンプルについては、それを−１以下にするために十分な利得が得られ、これが、サンプルが−１になることを想定するビタビディテクターのエラーレートに与える影響は小さい。対応するフィードバックループは振幅変調を生じることはなく、非対称性の影響を受けることなく推定値の変動をノイズ由来のもののみに減少させる。つぎに、ｃ_asymm＜０の条件では、非対称性ループの上記エラー期待値方程式は次のようになる。程式はと同じく有用な結果が得られる。サンプリング時の入力信号値１または−１に対するサンプルのサンプル値の平均絶対値の最小値は、あらかじめ１と定められているので既知である。これらのサンプルを入力するビタビディテクターは非対称性フィードバックループからの非対称性推定値を必要とすることなく、平均サンプル値１の絶対値を基にしてブランチメトリック形成にほぼ最適な動作を行なう。その理由は、１または−１になる予定であるサンプルの実際の平均が大きい方の値がディテクターエラーレートに与える影響があまり大きくないからである。１になる予定のサンプルの平均値か、−１になる予定であるサンプルの平均値の一方が、その通りの値を取ることができるように利得を十分に小さくすると、他方がその値を超えても、ビタビディテクターは１および−１を用いて過大なエラーを伴わずにブランチメトリツクを形成することが可能であり、さらに、サンプラー１７とディテクターの間のアナログ−ディジタル変換器に適するようにサンプルの極値間の差を十分に小幅に維持することも可能である。図２は入力信号の振幅に影響を与える非対称性を持つチャンネルに選択的に作用する上記改良されたデータ読出しチャンネル特性制御ループを備えた磁気媒体ディジタルデータ記録システムのデータ読出し部のブロック・論理複合図である。図２に示すシステムの各部は図１のブロック図に示すシステムに対応しており、両図において同一の参照符号が使用される。図１の磁気媒体ディスク１０からサンプラー１７までで構成されるディジタルデータ読出し部、すなわち読出しチャンネル部は図２のシステムにも含まれる。入力サンプルの予定値が１、０、− １であるか否かを決定するバイアスを生成するために比較器２０および２１、閾値生成源２２、ＮＯＲゲート２７で形成されるサンプル振幅レンジクラシファイアがここでも使用される。図２のシステムにおいても、サンプル値生成源２３（後述のように修正されているので２３’で表わす）を含むエラーディターミナアレンジメントと、スイッチ２５、２６、２８と、サンプルエラーシーケンスを出力する減算器２４とが示されている。ステップファクタ付加ブロック２９および信号オフセットループ用時間積分器３０はステップファクタ付加ブロック３４および信号オフセットループ用時間積分器３６として示されている。また、スイッチ３１、３２、３３とアナログインバータ３５を組合せた予定サンプル値乗算器も使用される。ＮＯＲゲート２７の出力端には論理インバータ４０が接続され、ゲート２７の出力が論理値「０」のときは常にその反転信号である論理値「１」が得られ、またゲート出力の論理値が逆の場合はその反転信号が得られる。したがって、入カサンプルの想定値がゼロ以外であるとレンジクラシファイアが決定したときには論理インバータ４０の出力信号は常に論理値「１」となる。この出力信号が論理インバータ４０から発生するとスイッチ４１が閉じるため、入力サンプルの予定値が１または−１であるとレンジクラシファイアが決定したときには期待サンプル値生成源２３’から発生するゼロ値がフラクショナルサイズファクタ付加ブロック２９に供給され、その一方では、ゲート２７の出力信号の論理値「０」によって別のスイッチ４２がオープン状態に保たれる。入力サンプルの予定値がゼロと判定されるときには論理インバータ４０の出力信号の論理値「０」によってスイッチ４１は開かれる。上記最後の状況において、ＮＯＲゲート２７の出力が論理値「１」に変わるとスイッチ４２が閉じ、サンプル値はフラクショナルステップサイズファクタ付加ブロック２９に達する。このように、減算器２４から出力されるエラーシーケンスのサブシーケンスがブロック２９に供給される。したがって、上記のように信号オフセットを制御するフィードバック制御ループは、サンプラー１７に入力された読出し信号の非対称性によるバイアスを含まないループを提供するための上記オフセット制御ループにしたがってレンジクラシファイアが予定値ゼロと判定した入力サンプルのみに対して減算器４０で決定されたエラーをもって動作する。減算器２４から出力されるエラーシーケンスに含まれるエラーによって形成される成分とレンジクラシファイアによって決定された対応サンプルの予定値との乗算によって得られた積シーケンスはスイッチ３１、３２、３３のいずれかを介して利得グラディエント演算ブロック４３に入力される。さらに、ゼロの期待サンプル値が期待サンプル値生成源２３’から利得グラディエント演算ブロック４３に入力され、入力サンプルの予定値が１または−１であるとレンジクラシファイアが決定したときに上記のように論理値が「１」になった論理インバータ４０の出力信号も利得グラディエント演算ブロック４３に入力される。また、サンプラー１７でサンプル抽出を開始するために信号処理ブロック１４で生成されるシステムクロックはエッジトリガーＤ型フリップフロップ４４のクロック入力に供給される。フリップフロップ４４は、その反転出力が入力端に接続されるフィードバック回路を形成しているため、システムクロック信号の半周期で各出力端にクロック信号を出し、これら２つのフリップフロップ出力信号は論理「１」または「０」をとるが、それぞれは逆の値になる。したがって、フリップフロップ４４の２つの出力信号は、一方がサンプラー１７からの偶数番サンプルに対して論理値「１」のパルスになり、他方はサンプラー１７からの奇数番サンプルに対して論理値「１」のパルスになる。この偶数クロック信号および奇数クロック信号は共に利得グラディエント演算ブロック４３に入力される。利得グラディエント演算ブロック４３の構成を図３の論理・ブロック混合図に示す。フリップフロップ４４から出力される奇数クロック信号４４’は図３の左側の下から３つ目の入力端からＡＮＤ論理ゲート５０に入力される。同様に、フリップフロップ４４から出力される偶数クロック信号４４”は図３の左側の上から１つ目の入力端からＡＮＤ論理ゲート５１に入力される。各ＡＮＤ論理ゲート５０、５１の他方の入力端は図３の左側の上から２つ目の入力端に接続され、そこから論理インバータの出力信号が入力される。したがって、奇数クロック信号が論理値「１」でなければ、ＡＮＤ論理ゲート５０の出力は論理値「０」であり、レンジクラシファイアによって予定値が１または −１であると判定されたサンプルが受信されている。この最後の状況では、論理ゲート５０の出力は論理値「１」に切り換る。同様に、偶数クロック信号が論理値「１」でなければ、ＡＮＤ論理ゲート５１の出力は論理値「０」であり、受信されたサンプルの予定値が１または−１であると判定されている。この最後の状況でも、論理ゲート５１の出力は論理値「１」に切り換る。論理ゲート５０の出力はサンプルホールド回路５２のクロック入力に接続され、もう１つの論理ゲート５１の出力はサンプルホールド回路５３のクロック入力に接続される。両サンプルホールド５２、５３の信号入力はスイッチ３１、３２、３３の出力側に接続され、そこから期待サンプル値および積サブシーケンス信号が供給される。これら信号はアナログ加算器５４にも供給される。したがって、入力中のサンプルについてスイッチ３１、３２、３３のいずれかからの有効予定サンプル値と対応エラーとの積シーケンスの値は、加算器５４でその他の入力と加算され、加算結果はフラクショナルステップサイズファクタ付加ブロック３４へ送られる。ＡＮＤゲート５０から論理値「１」が出力されると、サンプルホールド回路５２に積値が記憶され、同時にスイッチ５５も切り換って記憶値がサンプルホールド回路５２からスイッチ５５に入力される。同様に、ＡＮＤゲート５１から論理値「１」が出力されると、サンプルホールド回路５３に積値が記憶され、同時にスイッチ５５も切り換って記憶値がサンプルホールド回路５３からスイッチ５５に入力される。しかし、入力中のサンプルに対する積値のみが選択的にサンプルホールド回路５２、５３に入力され、その回路にスイッチ５５も選択的に接続される。奇数クロックが論理値「１」のときに入力され、かつその予定値が１または− １であると判定されたサンプルのみに対応する積値がサンプルホールド回路５２に記憶される。同様に、偶数クロックが論理値「１」のときに入力され、かつその予定値が上記以外であると判定されたサンプルのみに対応する積値がサンプルホールド回路５３に記憶される。スイッチ５５の出力端は他の入力端に接続される状況でない限り、そのスイッチの中央入力端に接続され、期待サンプル値生成源２３’から左側中央の演算ブロック入力端を介して供給される推定サンプル値ゼロを入力するようになっている。スイッチ５５は論理ゲート５０および５１の出力信号によって制御されるので、対応のＡＮＤゲートによって決まるサンプルホールド回路に次の信号が記憶されるときのみにサンプルホールド回路５２、５３の一方から記憶値を入力する。上記のように、４級パーシャルレスポンスディジタルデータ読出しチャンネルは、奇数番サンプルのサブシーケンスと偶数番サンプルのサブシーケンスをインターリーブした状態のサンプル値シーケンスを取扱い、これらサブシーケンスを結合したときにデータサンプルが形成されるようになっている。すなわち、独立状態のこれらシーケンスはそれぞれ、ダイコードディジタルデータ読出しチャンネルを形成し、各ダイコードチャンネルに含まれる期待値１または−１のサンプルは対応のサブシーケンスに応じて交番的に代数符号を変える。ノンゼロの期待サンプル値および偶数クロック対応のエラー積値は、前回記憶されたノンゼロの期待サンプル値および逆符号の期待値サンプルを含む偶数クロック対応のエラー積値と加算器５４において加算されるので、偶数クロックに対する積値の加算対の２点移動平均が得られる。奇数クロックに対しても同様に、積値の加算対の２点移動平均が得られる。したがって、加算器５４の出力は偶数および奇数クロック対応の２点移動平均のインターリーブである。その結果、加算器５４の全出力シーケンス加算対成分に含まれるノイズは実質的に２つの積値の平均となって、ノイズによる加算出力シーケンス変動は半分に減少する。また、逆符号のサンプルを含む２つの連続積値を加算すると、これらサンプルに反映される非対称性が相殺され、パターン依存性が減少する傾向がある。したがって、非対称性に起因する利得グラディエント推定値変動が減少し、また、利得制御ループにおいても同様である。非対称性推定制御ループは図１のシステムに図２で付加したものである。サンプルエラーの伝達を制御するため、減算器２４の出力にスイッチ６０が接続される。また、期待サンプル値ゼロの伝達を制御するため、期待サンプル値生成源２３’にスイッチ６１が接続される。スイッチ６０、６１は共にフラクショナルステップサイズファクタ付加ボックス６２に接続され、その出力は時間積分器すなわちアナログ加算器６３に供給される。スイッチ６０は論理インバータ４０の出力によって制御され、入力中のサンプルの予定値が１または−１であるとレンジクラシファイアが判定したときのみスイッチ６０は閉じる。スイッチ６１はＮＯＲ論理ゲート２７の出力信号によって制御され、入力中のサンプルの値がゼロであると判定されたときのみスイッチ６１は閉じる。したがって、予定値が１または−１と判定された入力サンプルに対応するサンプルエラーは、フィードバックループから得られる非対称性推定値に寄与するエラー値サブシーケンスの形成に用いられる。ブロック６２においてステップサイズフラクションを付加されたエラーは積分器６３に供給され、その積分器出力は期待サンプル値生成源２３’に供給される。図２の期待サンプル値生成源２３はサンプル時のチャンネル入力信号に期待される期待サンプル値１、０、−１を生成するだけである。これら値は図２のシステムの期待サンプル値生成源２３’でも生成され、上述のように図２のシステムにおいてゼロ値はそのまま利用される。しかし、サンプリング時にチャンネルへの入力信号が１または−１であると期待されるときにそれに対する期待値を生成するため、期待サンプル値生成源２３’にサブシステムが追加される。この追加サブシステムは図４に示され、生成値１は左上の入力端６４に供給される。また、生成値−１は同図の左下の入力端６５に供給される。積分器６３の出力は非対称ータ６６において−２と乗算される。インバータ６６の出力は１対の加算器６７、６８に入力される。加算器６７にらの値−１は比較器６９の非反転入力に供給される。入力端６４からの値１は加算器６８の他方の入力端に供給され、インバータ６ 6の出力と合成されると、加算器出力に１−２６が現れる。この値は比較器７０の反転入力に供給される。入力端６４からの値１は比較器７０の非反転入力にも供給される。また、入力端６５からの値−１はマルチプレクサ７１の一方の入力端に供給さされる。比較器６９の出力はマルチプレクサ７１のセレクタ入力端に供給され、２つの信号入力のうち、出力に接続する方の入力が決定される。したがって、− 大きければ、比較器６９の出力にしたがってセレクタ７１は−１を出力し得るように入力を選択する。加算器６８および比較器７０についても同様に構成される。入力端６４からの値１はマルチプレクサ７２の一方の入力端に供給され、加算器６８の出力はマルチプレクサ７２の他方の入力端に供給される。比較器７０の出力はマルチプレクサ７２のセレクタ入力に接続され、２つの信号入力のうち、出力に接続する方の出力にしたがってセレクタ７２は１を出力し得るように入力を選択する。一方、このような結果は第２非対称性推定ループとの関連で述べたｐ₁およびｐ_-1を求める方程式に適合する。このループは方程式との関連で述べたように、１か１を採用している。以上、好ましい実施例にしたがって本発明の説明を行なったが、発明の趣旨および範囲から逸脱することなく、発明の形態および詳細に変更を加えることが可能である。

Claims

【特許請求の範囲】１．アナログ信号振幅に非対称的な影響を与えるデータ読出しチャンネルを介して磁気記録データから読み出したアナログ信号の特性を制御する信号コンディショニングシステムにおいて、前記データ読出しチャンネルに接続した入力端と、出力端とを備えたアナログリンクであって、信号入力端と、出力端と、前記入力端に現れる信号を表す前記出力端の信号の振幅を制御する制御入力端とを備えた可変利得増幅器と；出力端と、前記出力端に現れる信号が前記入力端に現れる信号を表すように接続した信号入力端および補償入力端とを備えたアナログ合成器とを含み、前記可変利得増幅器および前記アナログ合成器によって前記信号入力端および出力端が前記アナログリンクの入力端および出力端に直列接続される前記アナログリンクと、前記アナログリンクの出力端に接続された入力端と、出力端とを備え、前記入力端に現れる前記信号を表すサンプルシーケンスを生成するため、対応サンプリング時に前記入力端に現れる信号のサンプリングを行なうサンプラーと、少なくとも幾つかのサンプリング時において、前記アナログ信号の大きさを表す期待値信号を生成して、それらを出力する複数の出力端を備えた期待サンプル値生成源と、前記サンプラーの出力端に接続されたサンプル入力端と、前記期待サンプル値生成源の複数出力端に接続された数値入力端とを備え、前記サンプルと、前記複数期待値信号のうち対応の信号との差をエラー値シーケンスと定めるエラーディターミナーと、前記エラーディターミナーの出力端に接続された入力端と、補償出力端および制御出力端を含む複数の出力端とを備えたエラーセグリゲータであって、実質的に非対称性の影響を受けていない状態で前記補償出力端に現れた前記アナログ信号の大きさを表す前記シーケンス中の前記サンプルに対応する少なくとも１つの前記エラーサブシーケンスと、実質的に非対称性の影響を受けた状態で出力端に現れた前記アナログ信号の大きさを表す前記シーケンス中の前記サンプルに対応する少なくとも１つの前記以外のエラーサブシーケンスとから前記エラーシーケンスのサブシーケンスを生成する前記エラーセグリゲータと、前記エラーセグリゲータの補償出力端に接続された入力端と、前記アナログ合成器の補償入力端に接続された出力端とを備え、前記影響を受けていない少なくともいくつかのシーケンスを合成して、それを前記出力端から出力する補償合成器と、前記エラーセグリゲータの制御出力端に接続された入力端と、前記可変利得増幅器の制御入力端に接続された出力端とを備え、前記影響を受けた少なくともいくつかのエラーサブシーケンスを合成して、それを前記出力端から出力する制御合成器とを有する前記信号コンディショニングシステム。２．請求項１において、非対称性から実質的に影響を受けたアナログ信号の大きさを表す前記シーケンス中の前記サンプルに対応する２つのエラーサブシーケンスが前記エラーセグリゲータによって生成され、影響を受けたエラーサブシーケンス中の選択されたエラーバージョンが前記制御出力端へ送出前に前記エラーセグリゲータによって合成される前記装置。３．請求項１において、少なくとも幾つかのサンプリング時の前記アナログ信号の大きさを表す期待値信号を前記複数の出力端の少なくとも１つから出す際に使用される信号入力端を前記期待サンプル値生成源に設けた前記装置であって、さらに、前記エラーセグリゲータの制御出力端に接続された入力端と、前記期待サンプル値生成源の入力端に接続された出力端とを備え、前記影響を受けたエラーサブシーケンス中の少なくともいくつかのエラーの組合せを前記出力端から出力する非対称性合成器を有する前記装置。４．請求項３において、前記期待サンプル値生成源がその中の値と前記入力端で受信された値とを合成して合成信号を生成し、前記期待値信号として出力する前記装置。５．請求項３において、前記期待サンプル値生成源がその中の値と前記入力端で受信された値とを合成して合成信号を生成し、前記合成信号と、他の利用可能な値のうちの１つをそれらの相対的な大きさの関係に基づいて選択し、前記期待値信号として出力する前記装置。