KR950034207A

KR950034207A - Prml 디지탈 자기 데이타 저장 채널에서 섹터 시작에서 isi에 의해 유도되는 타이밍 위상 스텝을 제거하기 위한 방법 및 장치

Info

Publication number: KR950034207A
Application number: KR1019950007809A
Authority: KR
Inventors: 디. 피셔 케빈
Original assignee: 케네스 리; 퀀텀 코포레이션
Priority date: 1994-04-05
Filing date: 1995-04-04
Publication date: 1995-12-26
Also published as: JPH0836706A; US5600502A; JP2715057B2; EP0676754A2; US5841601A

Abstract

부분 응답 최대 우도 디지탈 자기 데이타 저장용 채널(partial reponse likelihood digital magnetic data stroage channel)에서 1/4T 사이파 패턴과 같은 주기적인 프리앰블 패턴 다음에 그리고 무작위 패턴의 사용자 데이타 필드의시작에서 발생되는 타이밍 위상 스텝 및 채널 진폭 제어 스텝을 일으키는 주기적인 ISI(inter symbol interference)를 제거하는 방법이 제공된다. 이 방법은 주 자속 (main magnetic flux)의 주기적 신호 파형을 재생하는 동안 주 자속 천이에 대한 주기적인 ISI 이벤트의 주기성을 결절하는 단계, 상기 사용자 데이타 필드를 상기 자기 데이타 필드 이전의 주기적인 신호 파형으로서, 그 위상이 예를 들어 180°만큼 변경되는 신호 파형으로된 새로운 프리앰블 필드를 상기 자기 데이타 저장용 채널에 상기 언더슈트 이벤트의 결정된 주기성으로 기입하는 단계, 및 디지탈 데이타 샘플링 타이밍 루프와 디지탈 채널 이득 제어 회로를 상기 새로운 프리앰블 필드에 위상 고정시켜, 상기 프리앰블로부터 사용자 데이타 필드로의 천이 영역에서 언더슈트에 의해 유도되는 ISI 타이밍 위상 스텝과 진폭 제어 스텝이 제거되도록 하는 단계를 포함한다.

Description

PRML 디지탈 자기 데이타 저장 채널에서 섹터 시작에서 ISI에 의해 유도되는 타이밍 위상 스텝을 제거하기 위한 방법 및 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제5도는 제4도에 도표로 표시된 변형된 1/4T 프리앰블을 얻기 위해 본 발명의 원리에 따라 변형된 디스크 드라이브 PRML 샘플링 데이타 검출용 데이타 채널(disk drive PRML dampling data detecion data channel)을 도시한 블럭도.

Claims

기입 모드와 재생 모드를 가지며, PRML 샘플링 데이타 검출용 채널을 포함하며, 헤드 트랜스듀서 구조와 상기 헤드 트랜스듀서 구조에 대해 상대적으로 가동되는 (moving relatively to the head transducer stucture) 자기 저장 매체를 포함하는 데이타 저장 장치에서 기록된 주기적인 프리앰블 패턴과 사용자 데이타 필드 간의 천이에서 언더슈트에 의해 유도되는 타이밍 위상 스텝을 제거하기 위한 방법으로서, 상기 기록된 주기적인 프리엠블 패턴의 재생모드에서 상기 헤드 트랜스듀서 구도에 유도되는 주 자속 천이 응답에 대한 언더슈트 이벤트(events)의 주기성이 알려져 있는 제거 방법에 있어서, 기입 모드에서 상기 데이타 필드 이전의 상기 프리앰블 패턴을 사기 자기 데이타 저장 채널에 기록하는 동안에, 사기 프리앰블 패턴의 위상을 상기 언더슈트 이벤트의 주기성에 관련된 주기로(at aj periodicity related to the periodicity of the undershoot events) 변경시키는 단계, 재생 모드에서, 상기 자기 저장 매체로부터 상기 프리앰블 패턴을 판독하고, 리드백 신호(readback signal)를 상기 PRML 샘플링 데이타 검출용 채널로 통과시켜 타이밍 조정 제어 신호를 발생시키는 단계, 및 상기 타이밍 조정 제어 신호에 따라 상기 PRML 샘플링 데이타 검출용 채널 내의 디지탈 데이타 샘플링 타이밍 루프를 상기 리드백 신호에 위상 고정시킴으로써, 상기 기록된 프리앰블 패턴과 상기 사용자 데이타 필드 간의 천이 동안에 일어날 수 있으며 언더슈트에 의해 유도되는 타이밍 위상 스텝을 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 피리엠블 패턴의 위상을 상기 언더슈트의 관련된 주기로 변경시키는 단계는 상기 프리앰블 패턴의 위상을 거의 180°만큼 쉬프트시키는 단계를 포함하는 것을 특징으로 하는 방법.
제2항에 있어서, 상기 프리앰블 패턴의 위상을 거의 180° 만큼 쉬프트시키는 단계는 새로운 프리앰블 필드를 기입하는 동안에 1들(ones)로 된 디지탈 데이타 스트림에 제로들(zeros)을 선택적으로 삽입하여 1/(1D²) 프리코터 수단으로 보내는 단계를 포함하는 단계를 포함하는 것을 특징으로 하는 방법.
하드 디스크 드라이브에 있어서, 회전하는 데이타 저장 디스크, 상기 디스크에 데이타를 기입하고 상기 디스크로부터 데이타를 판독하며 측정 가능한 주기적인 언더슈트 특성을 나타내는 데이타 트랜스듀서 헤드, 사용자 데이타 블럭을 상기 데이타 저장 표면으로 또는 그로부터 시퀀싱(sequencing)하기 위한 시퀀서(sequencer), 및 부분 응답 클래스 Ⅳ 신호(parial respones class Ⅳ signal) 을 상기 디스크에 기입하기 위한 디지탈 기입 모드용 채널(digital write-mode channel)을 포함하며, 상기 기입 모드용 채널은 상기 하드 디스크 드라이브 기입 모드 동안에, 상기 시퀀서, 데이타를 인코드하고 인코드된 데이타를 직렬 데이타 스트림으로 직렬화(serializing)시키기 위한 ENDEC/SERDES, 상기 ENDEC/SERDES로부터의 직렬 데이타 대신에 프리앰블을 생성하는 데이타값들로 된 스트림(stream of preamble-producing data values)를 상기 직렬 데이타 스트림으로 삽입하기 위한 프리앰블 삽입용 멀티플렉서(pteamble insertion multiplexer). 선정된 코드에 따라 상기 직렬 데이타 스트림을 미리 코딩하기 위한 프리코더, 기입 예비 보상/구동기(write precompensation/driver), 헤드 선택 회로, 및 상기 데이타 트랜스듀서를 직렬로 상호 접속하여 포함하고 있으며, 상기 기입 모드용 채널은 디스크에 데이타를 기입화는 동안에 프리앰블 필드 구간 동안 상기 프리앰블 삽입용 멀티플렉서에 공급되는 1들로 된 스트림에 제로들을 삽입함으로써 프리앰블 필드의 위상을 선택적으로 쉬프트시키기 위한 제로 삽입 회로를 더 포함하며, 상기 제로 삽입 회로는 상기 데이타 트랜스듀서 헤드의 주기적인 언더슈트 특성에 따르는 것을 특징으로 하는 하드 디스크 드라이브.
제4항에 있어서, 상기 하드 드라이브의 판독 모드 동안에, 부분 응답 최대 우도 클래스Ⅳ 샘플링 데이타 검출용 채널(partial response, maximum likelihood class Ⅵ sampling data detection channel)을 더 포함하며, 상기 데이타 트랜스듀서 헤드로부터의 직렬 데이타 스트림 경로에, 프리앰프(preamplifier), 애널로그 필터/등화기, 플래쉬 A/D변환기, 적응형 디지탈 유한 임펄스 응답 필터, 비터비 검출기. 선정된 코드에 따라 상기 직렬 데이타 스트림을 사후 코딩(post coding)하기 위한 포스트코더, 상기 코딩된 직렬 데이타 스트림을 역직렬화(deserializing)시키고 상기 코딩된 직렬 데이타 스트림을 코딩되지 않은 (uncoded)사용자 데이타값으로 디코딩하기 위한 상기 ENDEC/SERDES, 상기 시퀀서, 및 상기 프래쉬 A/D변화기를 클럭 동작(clocking)시키고, 상기 프리앰블 필드와 그에 이어지는 사용자 데이타 필드 간의 구간 동안 위상 스텝을 나타내지 않고 상기 위상이 쉬프트된 프리앰블 필드에 위상을 고정시키기 위하여 상기 직렬 경로에 선택적으로 접속되어 있는 디지탈 타이밍 루프를 포함하는 것을 특징으로 하는 하드 디스크 드라이브.
제5항에 있어서, 상기 프리코더는에 따라 기입 모드 동안 상기 직렬 데이타 스트림을 미리 코딩하며, 상기 포스트코더는에 따라 샘플링 데이타를 검출하는 동안 상기 직렬 데이타 스트림을 사후 코딩하는 것을 특징으로 하는 하드 디스크 드라이브.
제4항에 있어서, 상기 제로 삽입 회로는 상기 프리앰블 필드를 기입하는 동안에 1들 대신에 제로들을 상기 프리앰블 삽입용 멀티플렉서로 공급하기 위해 제로 삽입의 위치를 표시하는 롤오버 계수값(rolldver count value)으로 감산시키기 위하여 상기 데이타 트랜스듀서 헤드의 주기적인 언더슈트 특성의 주기에 관련된 계수값(count)으로 반복적으로 로드되는 감산기(decrementer)를 포함하는 것을 특징으로 하는 하드 디스크 드라이브.
제4항에 있어서, 상기 데이타 트랜스듀서 헤드는 박막 데이타 트랜스듀서 헤드를 포함하는 것을 특징으로 하는 하드 디스크 드라이브.
제5항에 있어서, 상기 디지탈 타이밍 루프는 그 자신으로 상기 플래쉬 A/D변환기의 출력으로부터의 원래의(raw) 데이타 샘플 중의 하나와 상기 적응형 디지탈 유한 임펄스 응답 필터의 출력으로부터의 조정된(conditioned) 데이타 샘플을 선택적으로 공급하기 위한 다이밍 멀티플렉서를 포함하는 것을 특징으로 하는 하드 디스크 드라이브.
제5항에 있어서, 상기 프리앰블 필드와 그에 이어지는 사용자 데이타 필드 간의 구간에서 위상 스텝을 제거하기 위해, 상기 프리앰블 필드의 첫번째 부분 동안에는 초기 타이밍 획득 구간 동안의 고 위상 이득 및 고주파 이득 계수들(high phase gain and high frequency gain coefficients)이 되고, 위상이 쉬프트된 상기 프리앰블 필드의 잇따른 부분 동안에는 저 위상 이득 및 저주파 이득 계수들(low phase gain and low frequency gain coefficients)이 되도록 상호 전환(switching)시키기 위한 상기 디지탈 타이밍 루프 내의 수단을 더 포함하는 것을 특징으로 하는 하드 디스크 드라이브.
제4항에 있어서, 상기 하드 디스크 드라이브의 판독 모드동안에, 부분 응답 최대 우도 클래스 Ⅳ 샘플링 데이타 검출용 채널(partial response, maximum likelihood class Ⅳ sampling data detection channel)을 더 포함하며, 상기 데이타 트랜스듀서 헤드로부터의 직렬 데이타 스트림 경로에, 프리앰프(preamplifier), 애널로그 필터/등화기, 플래쉬 A/D변환기, 적응형 디지탈 유한 임펄스 응답 필터, 비터비 검출기, 선정된 코드에 따라 상기 직렬 데이타 스트림을 사후 코딩(post coding)하기 위한 포스트코더, 상기 코딩된 직렬 데이타 스트림을 역직렬화(deserializing)시키고 상기 코딩된 직렬 데이타 스트림을 코딩되지 않은 (uncoded) 사용자 데이타값으로 디코딩하기 위한 ENDEC/SERDES, 상기 시퀀서, 및 상기 샘플링 데이타 검출용 채널의 애널로그 진폭을 제어하며, 상기 프리앰블 필드와 그에 이어지느 사용자 데이타 필드 간의 구간 동안 진폭 스텝을 나타내지 않고 상기 위상이 쉬프트된 프리앰블 필드에 대해 채널 진폭 제어를 획득하기 위하여(for achieving chan-nel amplitude control acquisition to the phase shifted preamble field) 상기 직렬 경로에 선택적으로 접속되어 있는 디지탈 이득 제어 회로를 포함하는 것을 특징으로 하는 하드 디스크 드라이브.
제11항에 있어서, 상기 프리코더는에 따라 기입 모드 동안 상기 직렬 데이타 스트림을 미리 코딩하며, 상기 포스트코더는에 따라 샘플링 데이타를 검출하는 동안 상기 직렬 데이타 스트림을 사후 코딩하는 것을 특징으로 하는 하드 디스크 드라이브.
제11항에 있어서, 상기 디지탈 이득 제어 회로는 상기 적응형 디지탈 유한 임펄스 응답 필터의 출력으로부터 조정된(conditioned) 데이타 샘플을 수신하는 것을 특징으로 하는 하드 디스크 드라이브.
제11항에 있어서, 상기 프리앰블 필드와 그에 이어지는 사용자 데이타 필드 간의 구간에서 위상 스텝을 제거하기 위해, 상기 프리앰블 필드의 첫번째 부분 동안에는 초기 다이밍 획득 구간 동안의 고 채널 진폭 이득 계수(high channel amplitudegain cofficient)가 되고, 위상이 쉬프트된 상기 프이앰블 필드의 잇따른 부분 동안에는 저 채널 진폭 이득 계수(low channel amplitudegain gain cofficient)가 되도록 상호 전환(switching)시키기 위한 상기 디지탈 이득 제어 회로 내의 수단을 더 포함하는 것을 특징으로 하는 하드 디스크 드라이브.
제11항에 있어서, 상기 부분 응답 최대 우도 클래스 Ⅳ 샘플링 데이타 검출용 채널은 상기 프리앰프와 상기 애널로그 필터/등화기 사이에 연결된 가변 이득 증폭 수단을 더 포함하며, 상기 디지탈 이득 제어 회로는 애널로드값으로 변환되어 상기 가젼 이득 증폭 수단을 제어하기 위해 인가되는 디지탈 이득 에러 메트릭(digital gain error metric)을 발생시켜 출력하는 것을 특징으로 하는 하드 디스크 드라이브.
주기적인 프리앰블 패턴과, 자기 저장 매체에 대해 상대적으로 가동되는 헤드 구조의 판독 소자에 의해 상기 저장 매체로부터 재생되고 상기 주기적인 프피앰블 패턴에 인접하게 이어지는 무작위화된(randomized)사용자 데이타 패턴 간의 천이에서 일어날 수 있으며 언더슈트 에 의해 유도되는 타이밍 위상 스텝을 제거하기 위한 방법으로서, 상기 프리앰블 패턴과 상기 데이타 패턴을 PRML 샘플링된 데이타 생새용 채널로 통과시키고, 상기 자기 저장 매체로부터 재생하는 동안의 상기 헤드 구조에 의해 발생되는 언더슈트 이벤트의 주기성이 알려져 있는 방법에 있어서, A.기입 동작을 하는 동안에, a)프리앰블 패턴 발생기 내에서 변경되지 않은 주기적인 프리앰블 패턴을 발생시키는 단계, b)상기 주기적인 프리앰블 패턴을 상기 언더슈트 이벤트의 주기성에 관련된 변경된 전기적 프리앰블 패턴으로 변결시키는 단계, 및 c)변경된 자속 프리앰블 패턴을 상기 매체에 기입하기 위하여 상기 변경된 전기적 프리앰블 패턴으로 상기 헤드 구조의 기입 소자를 동작시키는 단계를 포함하며, B. 상기 판독 소자를 통해 재생하는 동안에, a)재생 파형을 생성하기 위해 상기 변경된 자속 프리앰블 패널의 전기적인 애널로그값(electrical analog)을 상기 헤드 구조로 재생하는 단계, b) 상기 PRML 샘플링 패턴을 검출하는 단계, c) 상기 재생용 프리앰블 패턴으로부터 다이밍 위상 조정제어 신호를 발생시키는 단계 및 d) 상기 인접하게 이어지는 사용자 데이타 필드에 있는 사용자 데이타를 재생할 목적으로 양자화하고 처리하기 바로 전에, 사기 PRML 디지탈 자기 데이타 재생용 태널의 타이밍 회로 내에서 타이밍 위상 조정을 제어하기 위하여 상기 타이밍 위상 조정 제어 신호를 인가하여 상기 제어 신호로 양자화 타이밍을 조정하는 단계를 포함하는 것을 특징으로 하는 방법.
제16항에 있어서, 상기 주기적인 프리앰블 패턴을 변경시키는 단계는 상기 변경된 전기적 프리앰블 패턴에 대응되는 결과적인 기입 전류 파형의 위상이 거의 180°만큼 쉬프트되도록 하는것을 특징으로 하는 방법.
제17항에 있어서, 상기 결과적인 기입 전류 파형의 위상이 거의 180°만큼 쉬프트되도록 하는 단계는 상기 주기적인 프리앰블 패턴을 변경하는 동안에 1들(ones)로 된 디지탈 데이타 스트림에 제로들(zeros)을 선택적으로 삽입하여 상기 프리앰블 패턴 발생기로부터프리코더 수단으로 보내는 단계를 포함하는 것을 특징으로 하는 방법.
제16항에 있어서, 상기 재생용 프리앰블 패턴으로부터 이득 조정 제어 신호를 발생시키는 단계 및 상기 인접하게 이어지는 사용자 데이타 필드에 있는 사용자 데이타를 재생할 목적으로 양자화하고 처리하기 전에, 상기 PRML 디지탈 자기 데이타 재생용 채널의 이득 제어 회로 내에서 이득을 제어하기 위하여 상기 이득 저정 제어 신호를 인가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제1항에 있어서, 재생 모드에서, 상기 자기 저장 매체로부터 상기 프리앰블 패턴을 판독하고, 상기 리드백 신호를 상기 PRML 샘플링 데이타 검출용 채널 내로 통과시켜 이득 조정 제어 신호를 발생시키는 단계, 및 상기 이득 조정 데러 신호로 상기 PRML 샘플링 데이타 검출용 채널 내에서 이득 제어 회로의 이득 진폭을 조정함으로써, 상기 기록된 프리앰블 패턴과 상기 사용자 데이타 필드 강의 천이 동안에 일어날 수 있으며 언더슈트에 의해 유도되는 이득 스텝을 제거하는 단계를 포함하는 것을 특징으로 하는 방법,

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.