DE3331180A1

DE3331180A1 - Cmos digital/analog-wandler

Info

Publication number: DE3331180A1
Application number: DE3331180A
Authority: DE
Inventors: David Philip Burton; Peter Limerick Real
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 1982-09-02
Filing date: 1983-08-30
Publication date: 1984-03-08
Also published as: NL8303052A; GB8323622D0; DE3331180C2; GB2126814B; JPS5964919A; GB2126814A; FR2532800A1; FR2532800B1; CA1214282A

Description

-A-

Die vorliegende Erfindung "bezieht sich auf einen CMOS Digital/Analog-Wandler nach dem Gattungsbegriff des Anspruches 1. Insbesondere "bezieht sich die vorliegende Erfindung auf die Herabminderung von Leckströmen in solchen Wandlern.

CMOS Digital/Analog-Wandler sind seit einiger Zeit im Handel erhältlich und'weisen wichtige vorteilhafte Merkmale auf. Gemäß Figur 1 umfassen herkömmliche Wandler des CMOS-Typs ein Dünnfilm-R/2R-Leiternetzwerk 10, dessen Shunt-Widerstände an Η-Kanal CMOS-Schalterpaare 12A/33; HA/B; usw. angeschlossen sind. Die einzelnen Schalter eines jeden Paares werden komplementär angesteuert, so daß ein Schalter ausgeschaltet ist, während der andere eingeschaltet ist und umgekehrt. Die Schalter besitzen typischerweise einen Spannungsabfall von 1OmV bei einer Bezugsspannung von 10 V und ein 10 k.ft/20 k.fl- -Leiternetzwerk.

Es gibt drei üblicherweise benutzte Konfigurationen von herkömmlichen CMOS D/A-Wandlem. Um den Leckstrom zu erläutern, sei jede dieser Konfigurationen getrennt untersucht.

Gemäß Pigur 2 umfaßt der dort dargestellte Wandler drei getrennte Leitungen für die Ausgangsströme I₀UTI ^I0UT2 und die analoge Masse AGWD. Der Leiter-Abschlußwiderstand 16 ist an Masse AGND angebunden. Wenn ein Code mit lauter Mullstellen an den Wandler angelegt wird, so wird der gesamte Strom in dem R/2R-Leiternetzwerk 10 mit Ausnahme des geringen,durch den Leiter-Abschlußwiderstand nach AGIiJD fließenden Stromes nach dem Ausgangsanschluß Iq^'j^ £^e~ steuert. Idealerweise sollte bei diesen Zuständen kein Strom zu dem Ausgangsanschluß IqUIJi₁ fließen. In der Praxis

fließt jedoch ein endlicher Strom nach dem Ausgangsanschluß und dieser Strom ist als Leckstrom bekannt.

Wenn ein Code mit lauter Einsen an den Wandler gemäß Figur angelegt wird, so fließt der gesamte Strom in dem R/2R-Leiternetzwerk mit Ausnahme des geringen, durch den Leiter-Abschlußwiderstand nach AGKD fließenden Stromes zu dem Ausgangsanschluß IgUTI* ^Jeder Strom,der zu dem Ausgangsanschluß I₀TjInO iliöß't» ist als Leckstrom definiert.

Gemäß Pigur 3 sind erneut drei getrennte Leitungen je Index ^OTITI* ^OUT2 ^unt^ AG^ vorhanden. Der Leiter-Abschlußwiderstand 16 ist nunmehr an die Aus gangs leitung Ι_Οΐτ(τ.ρ angebunden. Wenn ein Code mit lauter Nullstellen an den D/AWandler angelegt wird, so wird der gesamte Strom in dem R/2R-Leiternetzwerk nach dem Ausgangsanschluß Ιλττιπο S^e~ steuert und jeder zu dem Ausgangsanschluß Ι_Ωττ/π-| fließende Strom wird als Leckstrom definiert. j

Wenn ein Code mit lauter Einsen an den Wandler gemäß Pigur 3 j

angelegt wird, so wird der gesamte Strom in dem R/2R-Leiter-j netzwerk mit Ausnahme des geringen Stromes, der durch den Leiter-Abschlußwiderstand nach Ι^τ™.? fließt, zu dem Anschluß Iqtj.ji-1 gesteuert. Aufgrund dieses geringen Stromes, der zu der Leitung Ι_Οττφρ fließt, ist es nicht möglich, den Leckstrom zu messen. Somit ist der Leckstrom nur für die Leitung I₀TJTi ^{für einen} Eingangscode mit lauter Nullen definiert.

Gemäß Pigur 4 ist eine Leitung Iq τ™ ¹^ AGND vorhanden, wo bei die Leitung AGND die Leitungen AGND und I₀TTm₂ gemäß den Piguren 2 und 3 umfaßt. Der Leiter-Abschlußwiderstand 16 ist an AGND angebunden. Wenn ein Code mit lauter Nullen

an den D/A-Wandler angelegt wird, so wird der gesamte Strom in dem R/2R-Leiternetzwerk nach dem Anschluß AGND gesteuert. Irgendein Strom, der zu der Leitung I₀₁Jm fließt, wird als Leckstrom definiert.

Der Leckstrom, wie er für die Schaltkreiskonfigurationen gemäß den Figuren 2 bis 4 zuvor definiert wurde, verursacht Fehler in der Übertragungscharakteristik des D/A-Wandlers insbesondere bei Temperaturen, die größer als 100° C sind, wo dieser Effekt stark hervortritt. Daher ist es erwünscht, solche Fehler zu reduzieren.

Die zuvor beschriebenen Leckströme umfassen in Wirklichkeit zwei getrennte Komponenten, die aus unterschiedlichen Gründen entstehen. Um dies zu erläutern, sei Bezug auf Figur 5 genommen, die etwas schematisch den integrierten Aufbau der Schalter 12A/B für einen herkömmlichen CMOS D/AWandler zeigt. Das M- Substrat 20 liegt normalerweise an der positivsten Versorgungsspannung (5V bis 15V). Die P-Wanne 22 befindet sich auf .Nullpotential (,Masse). Der Leckstrom bei einer solchen Struktur umfaßt die folgenden beiden Komponenten:

a) einen Leckstrom unterhalb des Schwellwerts und dem R/2R-Leiternetzwerk über den "Aus" geschalteten Schalter ^zu IquTI ^bzw* ¹OUl^^{|Was davon at>}~ hängt, entlang welcher Leitung der Leckstrom gemessen wird. Dieser ist durch I., veranschaulicht.

b) Den Kollektor/Emitter-Leckstrom des bipolaren NPN-Substrat-Transistors mit geerdeter Basis. Der T_pansistor wird durch eine in Sperrichtung vorgespannte Diode von dem W-Substrat (Kollektor) zu der P-Wanne (Basis) und durch eine Diode von der P-Wanne (Basis) zu dem IU Quellendiffusions-

bereich. (Emitter) gebildet. Der W+ Quellendiffusionsbereich (Emitter) ist entweder an Ι_Οττφι oder Ι_ΟΤΤΤ2 ^anS^esckl^0Ssen» ^was davon abhängt, entlang welcher Leitung der Leckstrom gemessen wird. Dieser Strom ist durch Ip veranschaulicht.

Es ist die Aufgabe der vorliegenden Erfindung, einen CMOS Digital/Analog-Wandler der eingangs genannten Art so auszugestalten, daß die zuvor beschriebenen Leckströme verhindert oder zumindest bedeutend reduziert werden. Die Lösung dieser Aufgabe gelingt gemäß den kennzeichnenden Merkmalen des Patentanspruches 1. Weitere vorteilhafte Ausgestaltungen des erfindungsgemäßen Wandlers sind den Unteransprüchen entnehmbar.

Es wurde gefunden, daß, wenn man bei der Anordnung gemäß Figur 5 die P-Wanne negativ vorspannt (z.Bsp. auf ungefähr 200 mV) in bezug auf die Ausgangsanschlüsse Iqtjti ^und 3"OUT2 die bipolaren Transistor-Leckströme (I₂)» die in die Ausgangsleitungen Ι_Οττ_Φ fließen, nahezu eliminiert werden. Der Leckstrom (I*) unterhalb des Schwellwertes wird gleichzeitig ebenfalls geringfügig vermindert, da die negative Vorspannung an der P-Wanne wirksam die Schwellwertspannung der N-Kanalschalter erhöht.

Es wurde ferner gefunden, daß der Leckstrom (I₁) unterhalb des Schwellwertes eliminiert wird, wenn die Ansteuerung der Schalter 12A/B mit dem niedrigen logischen Pegel negativ vorgespannt wird, d.h., wenn die Spannung des Ausschaltgatters von 0 V auf -200 mV vermindert wird.

Anhand der Figuren der beiliegenden Zeichnung sei im folgenden der erfindungsgemäße Wandler näaer beschrieben. Es zeigen:

Figuren 1 bis 4 Schaltungsdiagramme herkömmlicher CMOS

Digital/Analog-Wandler;

Figur 5 schematisch die Anordnung von CMOS-Schal-

tern, die in einen integrierten Schaltkreis-Chip eindiffundiert sind;

Figur 6 ein Schaltungsdiagramm zur Veranschaulichung eines bevorzugten Ausführungsbeispieles der vorliegenden Erfindung;

Figur 7 ein Schaltungsdiagramm zur Veranschaulichung einer Anordnung zur Bildung einer Vorspannung für die Schaltungsanordnung gemäß Figur 6;

Figur 8 ein zu dem Schaltkreis gemäß Figur 7

äquivalenter Schaltkreis;

Figur 9 eine schematische Darstellung der Verwirklichung eines VorspannungsschaltkreiseB gemäß Figur 7 in einem integrierten Schaltkreis-Chip; und

Figur 10 ein Blockdiagramm eines weiteren, die Merkmale der Erfindung aufweisenden Ausführungsbeispieles.

Gemäß Figur 6, wo ein bevorzugtes Ausführungsbeispiel der Erfindung dargestellt ist, sind die ^-Kanalschalter 12A/B und die Schaltertreiber 30, 32 in einer gemeinsamen. P-Wanne 34 angeordnet, die z.Bsp. der P-Wanne 22. in Figur 5 entspricht. Diese gemeinsame P-Wanne wird auf einem negativen Potential von -200 mV gehalten, wobei dies durch eine Vorspannungsquelle 36 geschieht, die an den Wannenanschluß 38 angeschlossen ist und einen Teil des gleichen integrierten Schaltkreis-Chips bildet.

Ein Ausführungsbeispiel der Vorspannungsquelle 36 ist in Figur 7 gezeigt. Eine negative Versorgungsspannung V_g

_ 9 —

wird einem Widerstand R, zugeführt, der in Reihe mit einer Regeldiode D.. liegt, welche eine geregelte Spannung Vj, von ungefähr -700 mV erzeugt. Diese Spannung wird durch Widerstände R. und R₂ heruntergeteilt, um die Vorspannung "von - 200 mV für die P-Wanne vorzugeben.

Die tatsächlich ausgewählte Vorspannung stellt einen Kompromiss zwischen einer zu hohen Spannung dar, die den Leckstrom zwischen dem W+ Quellendiffusionsbereich und der P-Wanne und den Einschaltwiderstand (Erzeugung eines Verstärkungsfehlers) erhöht und zwischen einer zu geringen Spannung, die sowohl ungenügend ist, den Leckstrom zwischen dem N+ und dem P- Übergang zu stoppen und den Leckstrom unterhalb des Schwellwerts von der Quelle zur Senke abzuschalten. Gegenwärtige Hinweise sind dergestalt, daß die untere Grenze der Vorspannung bei ungefähr .-150 mV zu wählen ist. Die obere Grenze ist nicht so festgelegt, liegt jedoch vorzugsweise im Bereich von ungefähr - 300 mV bis -500 mV.

Der Wert der Widerstände R.. und Rp sollte so gewählt werden, daß irgendwelche Probleme, die durch Ausgleichsströme ^TRANS ^ ^{durctl die} Schaltertreiber hervorgerufen werden, vermieden werden. Um die Verhältnisse zu veranschaulichen, sei die folgende, etwas vereinfachte Analyse vorgenommen:

Wenn I_TRANS = 0, so ist

und

ί	R₁	⁺	R₂ -	^VTUB
	1		^VD
1 +	R	2/R₁	^VTUB
R₂		^VD	^VD
^Κ1		^VTUB	- 1

= 0,7 V und V_TÜB = 0,2 V ergibt sich

Es sei nun R₁ = R_x woraus folgt Ro = 2,

Der äquivalente Schaltkreis, der sich ergibt, wenn man von der P-Wanne in den Schaltkreis gemäß Figur 7 schaut, ist in Figur 8 dargestellt. Damit die Vorspannung Vm₁Tu nicht über O V zum Schaltzeitpunkt ansteigt, muß der Spannungsabfall über dem äquivalenten internen Widerstand 0,714 R_x geringer oder gleich 0,2 V sein.

D.h. I_TRAj!lS X 0,7HR_x^O,2V.

Daraus folgt:

R_v<: 0,2 Y

¹TRAKS ^X °'^7U

Mimmt man an, daß der Ausgleichsstrom 10 mA beträgt, so ergibt sich:

R_x c. 0,2

0,714

Daraus folgt:

0,714 χ 10~²

R_x ^ 28 SL und

R₁ = 28-n- und R₂ = 70Jl

Der Wert von R^ wird gewählt, um sicherzustellen, daß immer ein die Diode D₁ in Vorwärtsrichtung vorspannender Strom fließt.

Eine analytischere Lösung zur Berechnung der Komponentenwerte würde die Veränderung der Diodenspannung mit der Temperatur berücksichtigen sowie die Veränderungen der Widerstände mit der Temperatur, sei es, daß sie in Dünnfilmtechnik realisiert sind oder eindiffundiert sind.

Figur 9 zeigt eine vorgeschlagene Verwirklichung des Schaltkreises gemäß Figur 7 in integrierter Schaltkreistechnik. Die P- Wanne 40, die normalerweise die digitale Logik enthält (nicht die Wanne für die Schaltertreiber 30, 32 und die Schalter 12A/B), ist vergrößert,um eine Masse-Wannenerweiterung 42 vorzugeben und Kaum zu schaffen für die P-/N+ Diode D₁ sowie einen eindiffundierten N+ Widerstand 44. Die Serienanordnung von R₁ und Rp, die insgesamt 98JL aufweist, ist in zwei Anordnungen unterteilt, wobei 50-A. in der digitalen Massewanne 42 und 48 Jl- in einer getrennten P- Wanne 46 angeordnet sind. Der Grund für die Aufteilung der Widerstände zwischen getrennten Wannen liegt darin, eine Durchlaßspannung von mehr als 0,35 V über der P~/U+ Sperrschicht zu vermeiden, so daß sichergestellt ist, daß alle parasitären Dioden ausgeschaltet sind.

Bei dem dargestellten Schaltkreis befindet sich der Widerstand R., außerhalb der Anordnung. Dieser könnte ebenfalls auf dem Chip in Form eines Dünnfilmwiderstandes vorhanden sein, wobei sein Wert von der Spannung abhängt, die an den Anschlußstift ^vc0.NTR0L ^anS^e^-^eS^ wird.

Es sei vermerkt, daß in dem Ausführungsbeispiel gemäß den Figuren 6 und 9 beide Arten von Leckstrom (I₁ und Ig) gleichzeitig eliminiert sind, aber die Auswirkung der Ausgleichsströme in den Schaltertreibern muß in Betracht gezogen werden. Um einen solchen Ausgleichsstromeffekt zu

vermeiden, können alternativ die Schwellwerte der N-Kanalschalter 12A/B, usw. durch Ionen-Implantation erhöht werden, wobei nur die Rückführungsanschlüsse der Schalter negativ durch "beispielsweise -200 mV vorgespannt werden. Die P-Wanne, die die N-Kanalschalter enthält, ist in einer solchen modifizierten Anordnung von der Wanne getrennt, die die Schaltertreiber 30, 32 enthält, welche in der geerdeten P-Wanne 42 angeordnet werden können, die von der digitalen Logik "benutzt wird. Der bipolare Transistor-Leckstrom wird wie zuvor durch die Vorspannung von -200 mV der Rückführanschlüsse eliminiert. Der Leckstrom unterhalb des Schwellwertes wird durch die Ionen-Implantierung der N-Kanalschalter eliminiert.

Der Schaltkreis gemäß Pigur 7 kann für die Erzeugung der Vorspannung von —200 mV für die P-Wanne, die die U-Kanalschalter enthält, benutzt werden. In diesem Pail ist der äquivalente Widerstand, der sich bei einer Betrachtung von der P-Wanne ergibt, nicht kritisch, da kein Stromfluß von der Wanne stattfindet. Der Vorspannungsschaltkreis kann leicht in den D/A-Wandler integriert werden. Die Widerstände R₁, R₂ und R, können in Dünnfilmtechnik realisiert werden,und wie zuvor ist eine externe Steuerspannung erforderlich, um diesen Schaltkreis im Betrieb vorzuspannen.

Ein weiteres Ausführungsbeispiel der Erfindung ist in Pigur 10 dargestellt. Diese Anordnung umfaßt einen herkömmlichen CMOS D/A-Wandler 50, dessen Ausgänge Iq_UT1 und """0UT2 ^eide ⁱⁿ positiver Richtung in bezug auf digitale Masse DGUD und analoge Masse AGUD (null Volt) verschoben sind. Wie gezeigt, wird eine solche Verschiebung durch Verbindung einer positiven Vorspannungsquelle 52 (,z.Bsp. 200 mV) mit dem positiven Eingangsanschluß des Ausgangs-Operationsverstärkers 54 erzeugt. Der Ausgang des Operations-

;■ : ::;■:.■;.■: 33311 so - 13 -

Verstärkers 54 ist mit dem Anschluß des Rückführungswiderstandes R-p Ag in einer herkömmlichen Digital/Analog-W_andlerkonfiguration verbunden, der zu einem Rückführungswiderstand auf der Platine der Wandlerstruktur (wie in Figur 6) führt.

Die Konfiguration gemäß Figur 10 eliminiert einen bipolaren Transistor-Leckstrom und sie vermindert etwas den Leckstrom unterhalb des Schwellwertes infolge der effektiven Erhöhung der U-Kanal-Schwellwertspannung. Der Leiter-Abschlußwiderstand, der in Figur 10 nicht dargestellt ist, muß an die Leitung I₀UT2 ^anS^escnlosse:rl werden. Ein Anschluß des Leiter-Abschlußwiderstandes an AGND würde eine ilichtlinearität des D/A-Wandlers hervorrufen.

-A4-L eers eite

Claims

2 9. August 1983 GzH/G - A 116

Analog Devices, Incorp., Route 1, Industrial Park, .Norwood, Massachusetts 02062, U.S.A.

CMOS Digital/Analog-Wandler

Patentansprüche

CMOS Digital/Analog-Wandler mit mehreren Schalterpaaren in einer gemeinsamen Wanne, wobei die einzelnen Schalter jedes Paares komplementär in den Ein- und Aus-Zustand geschaltet werden, um einen entsprechenden Widerstandsnetzwerk-Anschluß an das eine oder andere Paar von Ausgangsleitungen in Übereinstimmung mit dem Zustand eines Eingangsbits zu legen, wobei jeder Schalter einen Treiberanschluß und einen Rückführungsanschluß aufweist, gekennzeichnet durch eine Vorspanneinrichtung zur Bildung einer vorbestimmten Potentialdifferenz zwischen den Ausgangsleitungen und der Wanne, wobei die Wanne negativer als die Ausgangsleitungen ist, um einen bipolaren Leckstrom "zu vermeiden.

Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Vorspanneinrichtung betätigt werden kann, um die Wanne negativ in bezug auf Masse vorzuspannen, wodurch die Schalter-Rückführungsanschlüsse entsprechend vorgespannt werden.

Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Potentialdifferenz in dem Bereich zwischen ungefähr 150 mV bis 500 mV liegt.

4. Wandler nach Anspruch 3, dadurch gekennzeichnet, daß die Potentialdifferenz ungefähr 200 mV "beträgt.

5. Wandler nach Anspruch 2, gekennzeichnet durch Mittel, um die Spannung am Ausschaltanschluß negativ in "bezug auf die Ausgangsleitungen zu steuern.

6. Wandler nach Anspruch 5, dadurch gekennzeichnet, daß die Spannung des Ausschaltanschlusses in "bezug auf die Ausgangsleitungen negativ ist und sich in dem Bereich von ungefähr 150 mV bis 500 mV bewegt.

7. Wandler nach Anspruch 6, dadurch gekennzeichnet, daß die Spannung des Ausschaltanschlusses negativ in bezug auf die Ausgangsleitung ist und ungefähr 200 mV beträgt.

8. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die negativ vorgespannte Wanne die Schaltertreiber der Schalter umfaßt.

9. Wandler nach Anspruch 8, gekennzeichnet durch eine zweite Wanne zur Bildung einer Diode für die Vorgabe der Vorspannung.

10. Wandler nach Anspruch 9, gekennzeichnet durch entweder eindiffundierte Widerstände auf der zweiten Wanne oder durch Dünnfilmwiderstände zur Herunterteilung der Diodenspannung auf den richtigen Pegel,

11. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die Schalter Ionen-implantiert sind, um Leckstrom unterhalb des Schwellwerts zu vermeiden.

12. Wandler nach Anspruch 1, gekennzeichnet durch einen an die Ausgangsieitungen entsprechend angeschlossenen Ausgangs-Operationsverstärker und durch eine positive Vor-

Spannungsquelle, die an den Operationsverstärker angeschlossen ist, um die genannte Potentialdifferenz zu erzeugen.

13. Wandler nacti Anspruch. 12, dadurch gekennzeichnet, daß der Operationsverstärker mit seinen Eingangsanschlüssen an die genannten Ausgangsleitungen entsprechend angeschlossen ist, daß ein negativer Rückführungswiderstand zwischen den Ausgang und den negativen Eingang des Operationsverstärkers geschaltet ist und daß die positive Vorspannungsquelle an den positiven Eingang des Operationsverstärkers angeschlossen ist.

14. Wandler nach Anspruch 13, dadurch gekennzeichnet, daß die Vorspannung sich in dem Bereich von ungefähr 150 mV Ms 500 mV "bewegt.