DE3323199A1

DE3323199A1 - Zaehlerschaltung

Info

Publication number: DE3323199A1
Application number: DE3323199A
Authority: DE
Inventors: Surender Kumar 18032 Catasauqua Pa. Gulati
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1982-06-30
Filing date: 1983-06-28
Publication date: 1984-01-05
Also published as: GB2122785A; US4513432A; GB2122785B; FR2529732A1; GB8317770D0; JPS5921130A

Description

Zählerschaltung

Die Erfindung betrifft Logikschaltungen und will eine Zählerschaltung schaffen, die zur Verwendung als Teil von großintegrierten Schaltungen (VSLI-Schaltungen) geeignet ist.

Viele verfügbare Zähler verwenden ein Flipflop und eine Anzahl von Logikgattern für jedes Bit des Zählers. Die verwendeten Logikgatter werden in typischer Weise komplizierter, wenn die Bitanzahl des Zählers ansteigt, und außerdem steigt die Anzahl von Verbindungen zwischen den Bits mit der Bitanzahl an. Dies führt zu Layout-Problemen für den Konstrukteur der integrierten Schaltung und bewirkt, daß eine größere Siliziumflache erforderlich ist, als es in vielen Fällen wünschenswert erscheint.

Es besteht der Wunsch;" nach einer Vielbit-Zählerschaltung, die eine Standardstufe umfaßt, welche sich mit anderen identischen Stufen zur Bildung eines Zählers mit der gewünschten Bit-Kapazität zusammenschalten läßt, ohne daß die Zahl der Verbindungen zwischen benachbarten Stufen ansteigt, wenn die Anzahl der erforderlichen Bits größer wird. Ein solcher Zähler vereinfacht die Konstruktion und führt zu Einsparungen bei der benötigten Siliziumfläche.

Zur Lösung dieser Aufgabe geht die Erfindung aus von einer Zählerschaltung mit einer Vielzahl von miteinander verbundenen, im wesentlichen identischen Stufen, bei der jeder Stufe gegebenenfalls mit Ausnahme der ersten und letzten Stufe eine Speicherschaltung mit einem ersten Eingangsanschluß, einem zweiten Eingangstaktanschluß, der an eine Taktsignalquelle anschaltbar ist, und einen Ausgangsanschluß enthält, der auf einem durch die Speicherschal- tung bestimmten Logikzustand sein kann und ist dadurch gekennzeichnet, daß eine Rückkopplungsschaltung vorgesehen

. BAD ORIGINAL

L ύ 1^J

ist, die einen ersten Eingangsrückkopplungsanschluß, der mit dem Ausgangsanschluß der Speicherschaltung verbunden ist, einen zweiten Eingangs-Sperranschluß und einen Aus-' "' gangsanschluß aufweist, der mit dem ersten Eingangsan-Schluß der Speicherschaltung verbunden ist, daß ferner eine Übertragsschaltung mit einem ersten und einem zweiten Eingangsanschluß und einem Ausgangsanschluß vorhanden .ist, daß der erste Eingangsanschluß der Übertragsschaltung mit dem Ausgangsanschluß der Speicherschaltung und der zweite Eingangsanschluß der Übertragsschaltung mit dem zweiten Eingangssperranschluß der Rückkopplungsschaltung und dem Ausgangsanschluß der Übertragsschaltung einer vorhergehenden Stufe verbunden sind, und daß die Übertragsschaltung jeder Stufe ein Signal erzeugen kann, das selektiv die Speicherschaltung einer nachfolgenden Stufe gegen eine Änderung des Logikzustandes ihres Ausgangsanschlusses zur Durchführung einer Zählfunktion sperrt.

Damit kann eine Zählerschaltung mit jeder gewünschten Bit-Kapazität auf einfache Weise dadurch aufgebaut werden, daß eine Stufe für jedes Bit der gewünschten Kapazität benutzt wird. Die Verbindungen zwischen benachbarten Stufen sind im wesentlichen identisch und unabhängig von der Anzahl von Stufen, demgemäß kann eine Zählerschaltung mit jeder gewünschten Bit-Kapazität auf der Grundlage von Silizium verhältnismäßig leicht unter Verwendung einer

Stufe nach der vorliegenden Erfindung als Aufbaublock hergestellt werden.
ι -

Ein Zähler nach der vorliegenden Erfindung ermöglicht außerdem synchrone Lösch- und Voreinstelloperationen.

Nachfolgend wird die Erfindung anhand der Zeichnungen be-• schrieben. Es zeigen:

Fig. 1 das logische Blockschaltbild für ein Ausführungsbeispiel der Erfindung;

_ XOPY BAD ORIGINAL

• ♦ ·

Fig. 2 eine bevorzugte Schaltungsauslegung für ein weiteres Ausführungsbeispiel der Erfindung; Fig. 3 eine vielstufige Zählerschaltung nach der Erfindung; .

Fig. 4 verschiedene Logikkurvenformen für die Ausführungsbeispiele nach Fig. t, Fig. 2 und Fig. 3.
• *

Gemäß Fig. 1 weist eine Zählerschaltung 10 ein Rückkopplungsabschnitt (dargestellt in dem gestrichelten Rechteck. F), eine Masterabschnitt (dargestellt in dem gestrichelten Rechteck M), einen Slaveabschnitt (dargestellt in dem gestrichelt gezeigten Rechteck S) und eine Übertragsschaltung (dargestellt in dem gestrichelten Rechteck CC) auf. Die Abschnitte M und S bilden ein Master-Slave-Flipflop ■ 15 mit einem Ausgangsanschlüß Q und einpm komplementären Ausgangsanschluß QN. Ein digitales Taktsignal (nicht gezeigt) ist an einen Taktanschluß CK der Zählerschaltung 10 angelegt. Diese zählt die Anzahl,der am Taktanschluß CK ankommenden Impulse und liefert an den Ausgangsan-Schlüssen Q und QN eine Darstellung für die Anzahl der Taktimpulse. Die Frequenz der Impulse an den Ausgangsanschlüssen Q und QN ist die halbe Frequenz des Taktsignals am Anschluß CK. Die Schaltung 10 arbeitet im wesentlichen als eine Zählerstufe.

Die Übertragsschaltung CC erzeugt Signale an den Eingangsanschlüssen CN und CO, die an Eingangsanschlüsse ei-' - ' ner im wesentlichen identischen, zweiten Stufe angekoppelt werden sollen, wie im Fall einer in Fig. 4 dargestellten Zählerschaltung 1000 mit drei Stufen. Diese an den An-Schlüssen CN und CO erzeugten Signale steuern die Operation einer zweiten Stufe, die vergleichbare Signale zur Steuerung einer dritten Stufe erzeugt.

BAD ORIGINAL

Die Rückkopplungsschaltung F weist im wesentlichen ein NAND-Gatter 12 mit zwei Eingängen, ein UND-Gatter 20 mit

3323123

vier Eingängen, ein UND-Gatter 28 mit drei Eingängen, ein UND-Gatter 38 mit zwei Eingängen, ein NOR-Gatter 44 mit drei Eingängen, einen ersten Inverter 34 und einen zweiten Inverter 46 auf. Ein erster Eingangsanschluß des NAND-Gatters 12 ist mit einem zweiten Eingangsanschluß des UND-Gatters 20, einem Abschaltanschluß DIS und einem Anschluß 14 verbunden. Ein zweiter Eingangsanschluß des NAND-Gatters 12 ist mit einem dritten Eingangsanschluß des UND-Gatters 20, einem Sperranschluß INHN und einem Anschluß 16 verbunden. Der Ausgangsanschluß des NAND-Gatters 12 ist mit einem ersten Eingangsanschluß des UND-Gatters 28 und einem Anschluß 18 verbunden.

Der Eingangsanschluß des Inverters 34 ist mit einem ersten Eingangsänschluß des UND-Gatters 38, einem Parallelbetätigungsans€$iluß PE und einem Anschluß 36 verbunden. Der Ausgangsanschluß des Inverters 34 ist mit einem zweiten Eingangsanschluß des UND-Gatters 28, einem vierten Eingangsanschluß des UND-Gatters 20 und eine« Anschluß 24 verbunden. Der zweite Eingangsanschluß des UND-Gatters 38 ist mit einem Datenanschluß DAT und einem Anschluß 40 verbunden.

Der erste Eingangsanschluß des UND-Gatters 201ist mit dem Ausgangsanschluß Q und einem Anschluß 22 verbunden. Der Ausgangsanschluß des UND-Gatters 20 ist mit dem ersten Eingangsanschluß des NOR-Gatters 44 und einem Anschluß 26 verbunden. Der Ausgangsanschluß des UND-Gatters 28 ist mit dem zweiten Eingangsanschluß des NOR-Gatters 44 und einem Anschluß 32 verbunden. Der Ausgangsanschluß des UND-Gatters 38 ist mit dem dritten Eingangsanschluß des NOR-Gatters 44 und einem Anschluß 42 verbunden. Der Ausgangsanschluß des NOR-Gatters 44 ist mit dem Eingangsanschluß des Inverters 46 und dem Ausgangsaaschluß 48 der Rückkopplungsschaltung F verbunden. Der Ausgangsanschluß des Inverters 46 ist mit dem zweiten Ausgangsanschluß 50 der Rückkopplungsschaltung F verbunden. Die Ausgangsanschlüsse 48 und 50

BADORlGtNAL

-1T-

erzeugen komplementäre Signale.

Der Masterabschnitt M weist ein erstes ODER-Gatter 52 mit zwei Eingängen, ein zweites ODER-Gatter 58 mit zwei Eingängen, ein erstes UND-Gatter 62 mit zwei Eingängen, ein zweites UND-Gatter 74 mit zwei Eingängen, ein erstes NOR-Gatter 68 mit zwei Eingängen und ein zweites NOR-Gatter 78 mit zwei Eingängen auf.

Die ersten und zweiten Eingangsanschlüsse der ODER-Gatter 52 und 58 sind mit Anschlüssen 48 bzw. 50 verbunden. Der Ausgangsanschluß des ODER-Gatters 52 ist mit dem ersten Eingangsanschluß des UND-Gatters 62 und einem Anschluß verbunden. Der Ausgangsanschluß des ODER-Gatters 58 ist mit dem zweiten Eingangsanschluß des UND-Gatters 74 und einem Anschluß 60 verbunden. Der Ausgangsanschluß des UND-Gatters 62 ist mit dem zweiten Eingangsanschluß des NOR-Gatters 68 und einem Anschluß 66 verbunden. Der erste Eingangsanschluß des NOR-Gatters 68 ist mit einem Voreinstellanschluß PD und einem Anschluß 72 verbunden. Der Ausgangsanschluß des NOR-Gatters 68 ist mit dem ersten Eingangsanschluß des UND-Gatters 74 und einem Anschluß 70 verbunden, der als erster Ausgangsanschluß des Masterabschnitts M dient. Der Ausgangsanschluß des UND-Gatters 74 ist mit dem ersten Eingangsanschluß des NOR-Gatters 78 und einem Anschluß 76 verbunden. Der zweite Eingangsanschluß des NOR-Gatters 78 ist mit dem Löschanschluß CD und einem Anschluß 80 verbunden. Der Ausgangsanschluß des NOR-Gatters 78 ist mit dem zweiten Eingangsanschluß des UND-Gatters 62 und einem zweiten Ausgangsanschluß 64 des Masterabschnitts M verbunden. Die Anschlüsse 70 und 64 erzeugen komplementäre Signale.

Der Slaveabschnitt S weist ein erstes und ein zweites UND-Gatter 80, 84 mit je zwei Eingängen und ein erstes und zweites NOR-Gatter 88 bzw. 90 mit je zwei Eingängen auf. Der erste Eingangsanschluß der UND-Gatter 80 und

BAD ORIGINAL

— - · * O J LO \ J

» „ y « .. VO* ί · e ι *

—1*2 —

ist rait Anschlüssen 70 bzw. 64 verbunden. Der zweite Eingangsanschluß der UND-Gatter 80 und 84 ist mit dem zweiten Eingangsanschluß der ODER-Gatter 52 bzw. 58 sowie einem Taktanschluß CK und einem Anschluß 102 verbunden. Der Ausgangsanschluß des UND-Gatters 80 ist mit dem ersten Eingangsanschluß des NOR-Gatters 88 und einem Anschluß 82 verbunden. Der Ausgangsanschluß des UND-Gatters 84 ist mit dem zweiten Eingangsanschluß des NOR-Gatters 90 und einem Anschluß 86 verbunden. Der zweite Eingangsanschluß des NOR-Gatters 88 ist mit dem Ausgangsanschluß des NOR-Gatters 90, dem Ausgangsanschluß QN und einem Anschluß 30 verbunden. Der Ausgangsanschluß des NOR-Gatters 88 ist mit dem Ausgangsanschluß Q und einem Anschluß 22 verbunden.

Die Übertragsschaltung CC weist ein NAND-Gatter 90 mit zwei Eingängen und NOR-Gatter 96 mit zwei Eingängen auf. Der erste Eingangsanschluß des NAND-Gatters-90 ist mit dem Ausgangsanschluß Q verbunden. Der erste Eingangsanschluß des NOR-Gatters 96 ist mit dea Ausgangsanschluß QN verbunden. Der zweite Eingangsanschluß des NAND-Gatters 90 ist mit einem ersten Übertrags-Eingangsanschluß CNI und einem Anschluß 92 verbunden. Der zweite Eingangsanschluß des NOR-Gatters 96 ist mit einem zweiten Übertrags -Eingangsanschluß CI und einem Anschluß 98 verbunden.

Der Ausgangsanschluß des NAND-Gatters ist mit dem ersten Übertrags-Ausgangsanschluß CN und einem Anschluß 94 verbunden. Der Ausgangsanschluß des NOR-Gatters 96 ist mit dem zweiten Übertrags-Ausgangsanschluß CO und einem Anschluß 100 verbunden.

Der Anschluß CD wird auf hohen Pegel H entsprechend 1 eingestellt, während das Taktsignal (nicht dargestellt), das an den Anschluß CK angelegt ist, von niedrigem Pegel L entsprechend 0 auf hohen Pegel entsprechend 1 übergeht. Dadurch werden die Ausgangsanschlüsse Q und QN veranlaßt, den Wert 0 bzw. 1 aufrechtzuerhalten oder anzunehmen. Der

BAD ORIGINAL

Anschluß PD wird auf 1 gesetzt, während das Taktsignal einen Obergang von 0 auf 1 durchführt. Dadurch werden die Ausgangsanschlüsse Q und QN gesetzt und veranlaßt, auf 1 bzw. O zu gehen oder dort zu bleiben. Diese beiden Operationen verlaufen synchron, da die Anschlüsse PD und CD die Ausgangsanschlüsse 70 und 64 des jMasterabschnitts beeinflussen, während das Taktsignal auf 0 ist, und die Ausgänge Q und QN beeinflußt, wenn das Taktsignal auf 1 geht. Die Anschlüsse PE und DAT werden auf Ί gesetzt, um zu veranlassen, daß die Anschlüsse Q und QN auf 1 bzw. 0 gehen oder dort bleiben, und der Anschluß 0AT wird auf 0 gesetzt, um zu bewirken, daß die Anschlüsse Q uitd QN auf 0 bzw. 1 gehen oder dort bleiben. Degemäß steuert der Anschluß PE den Anschluß DAT, derart, daß der Ausgangsan-Schluß Q den gleichen Logikzustand annimmt oder beibehält, der am Anschluß DAf herrscht. Die Anschlüsse DIS und INHN werden in typischer Weise auf 1 gehalten und beeinflussen die Schaltung 10 in diesem Zustand nicht. Wenn die Anschlüsse DIS und/oder INHN impulsföraig auf 0 gebracht werden, bewirken sie, daß die Anschlüsse Q und QN ihren Logiteustand nicht ändern können.

Bei einem Ein-Bit-Zähler, der nur eine Stufe entsprechend der Schaltung 10 besitzt, werden die Eingangsanschlüsse CNI und CI auf 1 bzw. 0 gehalten. Die Ausgangsanschlüsse CN und CO stellen eine Invertierung der Ausgangskurveη-formen dar, die an den Anschlüssen Q und QN erscheinen. Wie in Verbindung mit der Erläuterung von Fig. 3 noch beschrieben werden soll, wird bei einem Vielbit-Zähler eine Vielzahl von miteinander verbundenen Stufen, die jeweils der Schaltung 10 entsprechen, benutzt, und die Ausgangsanschlüsse CN und CO einer Stufe werden mit den entsprechenden Eingangsanschlüssen CI und CNI der nächsten Stufe verbunden und verhindern selektiv, daß die Ausgangsanschlüsse Q und QN det nächsten Stufe ihren Zustand andem, derart, daß eine Zählerfunktion erreicht wird. Außerdem ist der Ausgangsanschluß CO einer ersten Stufe mit dem

BAD ORIGINAL >

« K

f · »1

Eingangsanschluß INHN der nächsten Stufe verbunden.

In Fig. 2 ist das Schaltbild eines bevorzugten Ausführungs beispiels einer einstufigen Zählerschaltung 120 dargestellt. Die Schaltung 120 führt die gleichen Funktionen wie die Schaltung 10 in Fig. 1 aus und umfaßt eine Rückkopplungsschaltung (dargestellt in dem gestrichelten Rechteck FO), einen Masterabschnitt (dargestellt in dem gestrichelten Rechteck MO), einen Slaveabschnitt (dargestellt in dem gestrichelten Rechteck SO) und eine Zählerschaltung (dargestellt in dem gestrichelten Rechteck CCO). Diese vier Teile der Schaltung 120 entsprechen den vier Teilen der Schöltung 10 in Fig. 1, die die gleichen Bezugszeichen mit einer zusätzlichen Q am Ende besitzen. Alle Eingangs- und Ausgangsanschlüsse der Schaltung 120, die denjenigen der Säkatag 10 in Fig. 1 entsprechen, weisen die gleichen Bezugszeichen mit einer zusätzlichen 0 am Ende auf.

Die Schaltung 120 enthält n-Kanal-Verarmungstyp-MOS-Transistoren QIO, Q12, Q14, Q16, Q18, Q20, Q22, Q24, Q26, Q28 und η-Kanal-Anreicherungstyp-MOS-Transistoren Q30, Q32, Q34, Q36, Q38, Q40, Q42, Q44, Q46, Q48, Q50, Q52, Q54, Q56, Q58, Q60^ Q62, Q64, Q66, Q68, Q70, Q72, Q74, Q76, Q78, Q80, Q82^ Q84, Q86, Q88. Die Drainanschlüsse von Q10, Q12, Q14, Q16, Q18, Q20, Q22, Q24, Q26 und Q28 sind alle miteinander und mit einem Anschluß 122 sowie einem Anschluß VDDO verbunden, der an eine positive Spannungsquelle anschaitbar ist. Die Sourceanschlüsse von Q32, Q34, Q38, Q48, QSO^!, Q52, Q54, Q58, Q60, Q62, Q64, Q68, Q72, Q74, Q76, Q80, Q82, Q84 und Q88 sind alle miteinander und mit einem Anschluß 124 sowie einem Anschluß VSSO verbunden, der an eine zweite Spannungsquelle anschaltbar ist, typischer Weise Erdpotential.

Der Gateanschluß von Q42 ist mit dem Dateneingangsanschluß DATO und einem Anschluß 126 verbunden. Die Gate-

BAD ORIGINAL

. AS-

anschlüsse von Q34 und Q50 liegen gemeinsam an einem parallelen Betätigungsanschluß PEO und einem Anschluß 128. Die Gateanschlüsse von Q32 und Q48 liegen gemeinsam an einem Abschaltanschluß DISO und einem Anschluß 130. Die Gateanschlüsse von Q 30 und Q46 liegen gemeinsam an einem Sperranschluß INHNO und einem Anschluß 132. Der Gateanschluß von Q54 ist mit einem Löschanschluß CDO und einem Anschluß 158 verbunden..Die Gateanschlüsse von Q60, Q62, Q72 und Q80 sind miteinander und mit einem Taktanschluß CKO und einem Anschluß 168 verbunden. Der Gateanschluß von Q68 liegt an einem Voreinstellanschluß PDO und einem Anschluß 170. Der Gateanschluß von Q84 ist mit einem ersten Übertragseingangsanschluß CIO und einem Anschluß 180 verbunden. Der Gateanschluß von Q88 liegt an einem zweiten Übertragseingangsanschluß CNIO und einem Anschluß 186.

Der Gate- und Drainanschluß von Q10 sind mit dem Drainanschluß von Q30, dem Gateanschluß von Q38 und einem Anschluß 134 verbunden. Der Sourceanschluß von Q30 ist mit dem Drainanschluß von Q32 und einem Anschluß 136 verbunden. Der Gate- und Sourceanschluß von Q12 ist mit dem Drainanschluß von Q34, dem Gateanschluß von Q40 und einem Anschluß 140 verbunden. Der Sourceanschluß von Q40 liegt am Drainanschluß von Q36 und Q44 sowie einem Anschluß

146. Der Sourceanschluß von Q36 ist mit dem Draianschluß von Q38 und einem Anschluß 144 verbunden. Der Gateanschluß von Q36 liegt am Gateanschluß von Q74, dem Drainanschluß von Q76 und Q78, dem Source- und Gateanschluß von Q24, dem Gateanschluß von Q82, dem Ausgangsanschluß QN und einem Anschluß 142. Der Sourceanschluß von Q44 ist mit dem Drainanschluß von Q46 und einem Anschluß 148 verbunden. Der Sourceanschluß von Q46 liegt am Drainanschluß von Q48 und einem Anschluß 150. Der Gate- und Sourceanschluß von Q14 ist mit dem Drainanschluß von Q40 und Q42, dem Gateanschluß von Q52 und Q64 und einem Anschluß 152 verbunden, der als erster Ausgangsanschluß des Abschnitts FO dient.

BAD ORIGI

q q 9 ο ι q

O O Z. w ί -W-

Der Sourceanschluß von Q42 liegt am Drainanschluß von Q50 und einem Anschluß 142. Der Gate- und Sourceanschluß von Q16 ist mit dem Drainanschluß von Q52, dem Gateanschluß von Q58 und einem Anschluß 156 verbunden, der als zweiter Ausgangsanschluß des Abschnitts FO dient. Die Anschlüsse 15 2 und 156 liefern komplementäre Ausgangssignale.

Der Gate- und Sourceanschluß von QI8 ist mit dem Drainanschluß von Q54 und Q56, dem Gateanschluß von Q66 und Q78 und einem Anschluß 160 verbunden, der als erster Ausgangsanschluß des Abschnitts M dient. Der Sourceanschluß von Q56 liegt am Drainanschluß von Q58 und Q60 sowie einem Anschluß 164. Der Gate- und Sourceanschluß von Q20 ist mit dem Gateanschluß von Q56 und Q70, dem Drainanschluß von Q66 und Q68 und einem Anschluß 162 verbunden, der als zwei ter Ausgangsanschluß des Abschnitts M dient. Die Anschlüsse 160 und 162 liefern komplementäre Ausgangssignale. Der Sourceanschluß von Q66 ist mit dem Drainanschluß von Q62 und Q64 sowie einem Anschluß 166 verbunden.

Der Gate- und Sourceanschluß von Q22 liegt am Drainan-Schluß von Q70 und Q74, dem Gateanschluß von Q76, Q86 und Q44, einem Anschluß 174 und dem Ausgangsanschluß QO des Abschnitts SO. Der Sourceanschluß von Q70 ist mit dem Drainanschluß von Q72 und einem Anschluß 172 verbunden.

Der Sourceanschluß von Q78 liegt am Drainanschluß von Q80 und einem Anschluß 176. Der Gate- und Sourceanschluß von Q26 ist mit dem Drainanschluß von Q82 und Q84, einem ersten Ausgangsübertragsanschluß COO und einem Anschluß 178 verbunden. Der Gate- und Sourceanschluß von Q28 liegt am Drainanschluß von Q86, einem zweiten Ausgangsanschluß CNO und einem Anschluß 182. Der Sourceanschluß von Q86 ist mit dem Drairanschluß von Q88 und einem Anschluß 184 verbunden.

Gemäß Fig. 3 weist eine Drei-Bit-Zählerschaltung 1000 die Stufen 1, 2 und 3 auf. Bei einem bevorzugten Ausführungs-

BAD ORIGINAL _Copy

v^ ν/ -_ ¹^

beispiel ist jede der drei Stufen im wesentlichen identisch und umfaßt im wesentlichen die Schaltung 120 gemäß Fig. 2. Die Eingangs- und Ausgangsanschlüsse der Stufe 1 weisen die gleichen Bezugszeichen wie die entsprechenden Anschlüsse der Schaltung 120 in Fig. 2 mit einer zusätzlichen als Ziffer 0 am Ende auf. Die Eingangs- und Ausgangsanschlüsse der Stufe 2 weisen die gleichen Bezugszeichen wie die entsprechenden Anschlüsse der Schaltung 10 in Fig. 1 mit einer zusätzlichen 1 am Ende auf. Die Eingangs- und Ausgangsanschlüsse der Stufe 3 weisen die gleichen Bezugszeichen wie die entsprechenden Anschlüsse, der Schaltung 10 in Fig. 1 mit einer zusätzlichen 2 am Ende auf. Die Stufen 1, 2 und 3 arbeiten im wesentlichen als Schaltungen 10 und 120 in Fig. 1 bzw. 2.

Die Stufen 1, 2 und 3 sind mit (Jen Eingangsansehlüssen DISOO, PEOO, CKOO, CDOO und PDOO verbunden. Der Ausgangsanschluß CNOO der Stufe 1 liegt- am Eihgangsanschluß CNI01 der Stufe 1. Der Ausgangsanschluß E000 der Stufe 1 liegt an den Eingangsansehlüssen CNI01 und INHNI der Stufe 2.

Der Ausgangsanschluß CNI der Stufe 2 ist mit dem Eingangsanschluß CI02 der Stufe 3 verbunden. Der Ausgangsanschluß CO1 der Stufe 2 ist mit den Eingangsansehlüssen CNI02 und INHN2 der Stufe 3 verbunden. Die Ausgangsanschlüsse CN2 und C02 der Stufe 3 sind an sich für diesen Drei-Bit-Zähler nicht erforderlich, würden aber für einen Vier-Bit-Zähler mit vier Stufen nötig sein. Getrennte Datenanschlüsse DATOO, DAT1 und DAT2 sind mit den Stufen 1, 2 bzw. 3 verbunden.

Die Ausgangsanschlüsse QOO und QNOO der Stufe 1 erzeugen komplementäre Ausgangssignale mit einer Frequenz, die in typischer Weise gleich der halben Frequenz eines an den Anschluß CKOO angekoppelten Taktsignals (nicht gezeigt) ist. Die Ausgangsanschlüsse QI und QN1 der Stufe 2 erzeugen komplementäre Ausgangssignale mit einer Frequenz, die in typischer Weise ein Viertel des an den Anschluß CKOO

BAD ORIGINAL _c0Py

angekoppelten Taktsignals ist. Die Ausgangsanschlüsse Q2 und QN2 erzeugen komplementäre Ausgangssignäle mit einer Frequenz, die in typischer Weise ein Achtel von der des an den Anschluß CKOO angelegten Taktsignals ist.

Die Eingangssperranschlüsse INHNJ, INHNO und INHNOO sowie die Eingangsabschaltanschlüsse Dis, DISO und DISOO werden in typischer Weise auf 1 gehalten. Dadurch können die Ausgangsanschlüsse Q und QN, QO und;QNO sowie QO© und QNOO ihren Zustand unter Ansprechen auf Zustandsänderungen des angelegten Taktsignals ändern, unter der Annahme, daß diese Änderungen nicht durch Signale verhindert werden, die an andere Eingangsanschlüsse angelegt sind. Wenn der Eingangssperr- und/oder Abschaltanschluß auf L entsprechend 0 gehalten ist, wird für alle Ausgangsanschlüsse verhindert, daß sie ihren Zustand ändern. Der Ausgatigsanschluß COO der Stufe 1 liefert ein Signal an den Eingangsanschluß INHNl der Stufe 2, das Zustandsänderungen der Ausgangsanschlüsse Q1 und QN1 zuläßt oder verhindert, um die Frequenz der Ausgangssignale von QI und QNT mit Bezug auf die Frequenz des Taktsignals zu ändern. Der Ausgangsanshcluß Co1 der Stufe 2 liefert ein Signal an den Eingangsanschluß INHN2 der Stufe 3, das Zustandsänderungen der Ausgangsanschlüsse Q2 und QN2 zuläßt oder verhindert, um die Frequenz des Ausgangssignals von Q2 und QN2 mit Bezug auf die Frequenz des Taktsignals einzustellen.

In Fig. 4 sind verschiedene Kurvenformen für verschiedene Anschlüsse der Ausführungsbeispiele gemäß Fig. 1, 2 und 3 als Funktion der Zeit T dargestellt. Diese Kurvenformen erläutern die prinzipielle Zähloperation der verschiedenen Ausführungsbeispiele.

Zu Beginn einer Operation wird in typischer Weise zwischen den Zeitpunkten T=tl und t3 ein Löschimpuls an die Anschlüsse CD, CDO und CDOO angelegt. Das am Anschluß CK liegende Taktsignal CKO sowie CKOO geht zwischen den Zeit-

punkten T=t2- und t2+ von O auf 1 über. Wenn die Anschlüsse PD, PDO, PDOO, CI, CIO, CIOO, PE, PEO, PEOO auf O und die Anschlüsse CNI, CNIO, CNIOO, DIS, DISO, DISOO, INHN, INHNO und INHNOO auf 1 sind sowie die Anschlüsse DAT, DATO und DATOO auf 1 bzw. O, so nehmen die Anschlüsse Q, QO, QOO, Q1, Q2 den Wert 0 an oder bleiben auf diesem Wert, und die Anschlüsse QN, QNO, QNOO, QNt (Kurvenform nicht dargesta.lt) und QN" (Kurvenform nicht dargestellt) nehmen den Wert T an oder bleiben auf diesem Wert. Wie gezeigt, beträgt die Frequenz der Kurvenform an den Anschlüssen Q, QO und QOO die Hälfte der Frequenz des Taktsignals an den Anschlüssen CK, CKO und CKOO. Die Frequenz der Kurvenform an den Anschlüssen QI und Q2 ist ein Viertel bzw. ein Achtel der Frequenz des Taktsignals an den Anschlüssen CK, CKO und CKOO. Die Kurvenformen an den Anschlüssen CNOO, CI01, COOO, INHN1 und CNIQ1 steuert (sperrt selektiv) die Stufe 2 gemäß Fig. 3, derart, daß die Frequenz der Ausgangskurvenform an den Anschlüssen QI und QN1 ein Viertel des Taktsignals am Anschluß CKOO ist. Die Kurvenformen an den Anschlüssen CN1, CIO2, C01 und INHN2 steuert (sperrt selektiv) die Stufe 3 gemäß Fig. 3, derart, daß die Frequenz der Ausgangskurvenform an den Anschlüssen Q2 und QN2 ein Achtel von der des Taktsignals aia Anschluß CKOO ist, und zwar im wesentlichen wie die Stufen gemäß Fig. 3, wobei jede Stufe entsprechend der Schaltung 120 ausgelegt ist.

Eine Zählerschaltung mit dreizehnr "Bits. unterraVerwendung von dreizehn miteinander ver-butidenen ^Stu£en<i yorii?denen jede entsprechend der Schaltung 120 gemäß Fig. 2 ausgebildet war, ist als Teil einer integrierten Siliziumschaltung hergestellt worden. Der Zähler wurde geprüft und als funktionsfähig befunden. Eine 1 entspricht typisch +5V und eine 0 typisch OV.

Es sei darauf hingewiesen, daß die beschriebenen Ausführungsbeispiele die Erfindung lediglich erläutern. Zahl-

BAD ORIGINAL

reiche Abänderungen sind möglich. Beispielsweise kann die Schaltung 120 unter Verwendung von CMOS-Schaltungen, bipolaren Schaltungen, PMOS-Schaltungen oder anderen verfügbaren Schaltungen hergestellt werden. Andere Arten von Speicherschaltungen können anstelle des gezeigten Flipflops verwendet werden- Außerdem kann ein Zähler mit jeder gewünschten Bit-Kapazität unter Verwendung einer Anzahl von Schaltungen 120 oder Schaltungen 10 hergestellt werden, wobei deren Anzahl gleich der benötigten Bit-Kapazität ist.

BAD ORIGINAL

Leerseite

Claims

ΟΟί. J i

BLUMBACH · WE'sfeR \BERXsEH/' KRAMER ZWIRNER · HOFFMANN

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Patenlconsul! Radedcestra3e 43 8000 München 60 Telefon (089) 883603/853604 Telex 05-212313 Telegramme Patenxonsui· Palemconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 04-186 237 Telegrjnme Pateniccr.s,

Western Electric Company Incorporated GULATI 2 2 22 Broadway, New York, N.Y. 10038, USA

Patentansgrüche

Zählerschaltung mit einer Vielzahl von miteinander verbundenen, im wesentlichen identischen Stufen, bei der jeder Stufe gegebenenfalls mit Ausnahme der ersten und letzten Stufe eine Speicherschal- b tung mit einem ersten Eingangsanschluß, einem zweiten Eingangstaktanschluß, der an eine Taktsignalquelle anschaltbar ist, und einen Ausgangsanschluß enthält, der auf einem durch die Speicherschaltung bestimmten Logikzustand sein kann,

dadurch gekennzeichnet, daß eine Rückkopplungsschaltung (F) vorgesehen ist, die einen ersten Eingangsrückkopplungsanschluß (.22), der mit dem Ausgangsanschluß CQ) der Speicherschaltung verbunden ist, einen zweiten Eingangs-Sperranschluß (INHN) mnd einen Ausgangsanschluß aufweist, der mit dem ersten Eingangsanschluß (48) der Speicherschaltung verbunden ist, daß ferner eine Übertragsschaltung (CC) mit einem ersten und einem zweiten (CNI) Eingangsanschluß und einem Ausgangsanschluß (CO) vorhanden ist, daß der erste Eingangsanschluß der Übertragsschaltung mit dem Ausgangsanschluß (Q) der Speicherschaltung und der zweite Eingangsanschluß (beispielsweise CNIO2) der Übertragssehaltung mit dem zweiten Eingangssperranschluß (INHN2) der Rückkopplungsschaltung und dem Ausgangsanschluß (COI) der

München: R. Kramer Dipl.-Ing. · W. Weser Dipt.-Phys. Dr. rer. nat. · E. Hoffmann Dipl.-Ing. Wiesbaden: P. G. Blumbach Dipl.-Ing. · P. Bergen Prof. Dr. jur. Dipl.-Ing.,Pat.-Ass., Pat.-Anw. bis 1979 · G. Zwirner Dipl.-Ing. Dipl.-W.-Ing

BAD ORIGINAL

332? !

Übertragsschaltung einer vorhergehenden Stufe (Stufe 2, falls vorhanden) verbunden sind, und daß die Übertragsschaltung jeder Stufe ein Signal erzeugen kann, das selektiv die Speicherschaltung einer nachfolgenden Stufe (Stufe 3) gegen eine Änderung des Logikzustandes ihres Ausgangsanschlusses zur Durchführung einer Zählfunktion sperrt.
2. Zählerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß in jeder Stufe die Speicherschaltung ein Master-Slave-Flipflop mit einem ersten (48) und einem zweiten (50) Eingangsanschluß und einem ersten (QN) und einem zweiten (.Q) komplementären Ausgangsanschiuß ist, daß die Übertragsschaitung einen dritten und einen vierten (CI) Eingangsanschluß sowie einen ersten (GO) und einen zweiten (CN) Ausgangsanschluß besitzt, daß der zweite Ausgangsanschluß (Q) der Speicherschaltung mit dem ersten Eingangsanschluß der Übertragsschaltung verbunden: ist, daß der erste Ausgangsanschluß (QN) der Speicherschaltung mit dem dritten Eingangsanschluß der Übertragsschaltung verbunden■ist, daß der erste Ausgangsanschluß (C01) einer Übertragsschaltung mit dem zweiten Eingangsanschluß (CNI02) mit der Übertragsschaltung einer nachfolgenden Stufe (Stufe 3, falls vorhanden) und mit dem . zweiten Eingangssperranschluß (INHN2) der Rückkopplungs schaltung der gleichen nachfolgenden Stufe verbunden ist, daß der zweite Ausgangsanschluß (CNl) jeder Übertragsschal mi.t dem vierten Eingangsanschluß (CI02) der Übertrags schaltung einer nachfolgenden Stufe (Stufe 3, falls vorhanden) verbunden ist, daß der zweite Ausgangsanschluß

(Q) jeder Speicherschaltung mit dem ersten Eingangsrückkopplungsanschluß (22) der gleichen Stufe verbunden ist, und daß jede Rückkopplungsschaltung einen dritten Eingangsrückkopplungsanschluß (30) besitzt, der mit dem ersten Ausgangsanschluß (QN) der Speicherschaltung der gleichen Stufe verbunden ist.

BAD ORIGINAL GOPY _:
3. Zählerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß jede Rückkopplungsschaltung einen vierten Eingangsabschaltanschluß (DISOO) aufweist, daß die vierten Eingangsabschaltanschlüsse aller Stufen ^ miteinander verbunden sind, daß jede Rückkopplungsschaltung einen fünften Paralleleingabe-Üingangsanschluß CPEOO) aufweist, daß die fünften Paralleleingabe-Eingangsanschlüs se aller Stufen miteinander verbunden sind, daß jede Rückkopplungsschaltung einen sechsten Dateneingangsanschluß (DATOO) aufweist, daß jede Speicherschaltung einen dritten Eingangsvoreinstellanschluß (PDOO) und einen vierten Eingangslöschanschluß (CDOO) besitzt, und daß alle dritten Eingangsvoreinstellanschlüsse und alle vierten Eingangslöschanschlüsse jeweils miteinander verbunden sind.
4. Zählerschaltung nach Anspruch 3, dadurch gekennzeichnet, daß jede Übertragsschaltung ein erstes NAND-Gatter (.90) mit zwei Eingangsanschlüssen und ein erstes NOR-Gatter (96) mit zwei Eingangsanschlüssen aufweist, daß der erste und zweite Eingangsanschluß der Übertragsschaltung mit dem ersten bzw. zweiten Eingangs anschluß des ersten NAND-Gatters verbunden sind, daß der zweite Ausgangsanschluß (CN) der Übertragsschaltung mit dem Ausgangsanschluß des ersten NAND-Gatters verbunden ist, daß der dritte und vierte Eingangsanschluß der Übertragsschaltung mit dem ersten und zweiten Eingangsanschluß des ersten NOR-Gatters verbunden sind und daß der erste Ausgangsanschluß (CO) der Übertragsschaltung mit dem Ausgangsanschluß des ersten NOR-Gatters verbunden ist..
5. Zählerschaltung nach Anspruch 4, dadurch gekennzeichnet, daß jede Rückkopplungsschaltung ein zweites NAND-Gatter (12) mit zwei Eingangsanschlüssen, ein erstes UND-Gatter (20) mit vier Eingangsanschlüssen, ein zweites UND-Gatter (28) mit drei Eingangsanschlüssen, ein drittes UND-Gatter (38) mit zwei Eingangsanschlüssen, ein zweites NOR-Gatter (44) mit drei Ein-

BAD ORIGINAL

_4*J.

gangsanschlüssen und einen ersten Inverter C34) mit einem Eingangsanschluß sowie einen zweiten Inverter (46) mit einem Eingangsanschluß aufweist,

und daß in jeder Stufe folgende Verbindungen bestehen: der erste Ausgangsanschluß (AN) jeder Speicherschaltung mit einem ersten Eingangsanschluß (22) des ersten UND-Gatters ,

der zweite Ausgangsanschluß (Q) der Speicherschaltung mit einem dritten Eingangsanschluß (30) des zweiten UND-Gatters,

der vierte Eingangsabschaltanschluß (.DIS) mit einem ersten Eingangsansfchluß (14) des zweiten NAND-Gatters und einem zweiten Eingangsanschluß des ersten UND-Gatters, der zweite Eingangssperranschluß (INHN) mit einem dritten Eingangsanschluß (16) des ersten UND-Gatters und einem zweiten Eingangsanschluß des zweiten NAND-Gatters, der fünfte ParauLleleingabe-Eingangsanschluß (PE) mit dem Eingangsanschluß (36) "lies—ersten Inverters (34) und einem ersten Eingangsanschluß des dritten UND-Gatters, der Ausgangsanschluß (24) des ersten Inverters mit einem vierten Eingangsanschluß des ersten UND-Gatters und einem zweiten Eingangsanschiuß des zweiten UND-Gatters, ein Ausgangsanschluß (.18) des zweiten NAND-Gatters mit einem ersten Eingangsanschluß des zweiten UND-Gatters, ■ ein Ausgangsanschiuß (26) des ersten UND-Gatters mit einem ersten Eingangsanschluß des zweiten NOR-Gatters (44), ein Ausgangsanschluß (32) des zweiten UND-Gatters mit einem zweiten Eingangsanschluß des zweiten NOR-Gatters, ein Ausgangsanschluß (42) des dritten UND-Gatters mit einem dritten Eingangsanschluß des zweiten NOR-Gatters, ein Ausgangsanschluß des zweiten NOR-Gatters mit dem Eingangsanschluß des zweiten Inverters (46) und dem ersten Eingangsanschluß (48) der Speicherschaltung, und ein Ausgangsanschluß des zweiten Inverters mit dem zweiten Eingangsanschluß (5G) der Speicherschaltung.

BAD ORIGINAL ' COPY
6. Zählerschaltung nach Anspruch 4, dadurch gekennzeichnet, daß jede Übertragsschaltung eine erste (Q26) und eine zweite (Q28) Lasteinrichtung und einen ersten (Q82), einen zweiten (Q84),einen dritten (Q86) und einen vierten CQ88) Feldeffekttransistor mit je einem Drain-,Soruce- und Gateanschluß aufweist, daß die Drainanschlüsse des ersten und zweiten Transistors mit einem ersten Anschluß der ersten Lasteinrichtung und dem Ausgangsanschluß (COO) der ersten Übertragsschaltung verbunden sind, daß der Drainanschluß des dritten Transistors mit einem Anschluß der zweiten Lasteinrichtung und dem zweiten Ausgangsanschluß (CNO) der Übertragsschaltung verbunden ist, daß der Drainanschluß des dritten Transistors mit dem Sourceanschluß des vierten Transistors verbunden ist, daß der erste Ausgangsanschluß (QNO) der Speicherschaltung mit dem Gateanschluß des ersten Transistors, verbunden ist und daß der zweite Ausgangsanschluß (QO) der Speicherschaltung mit dem Gateanschluß des dritten Transistors verbunden ist.
7. Zählerschaltung nach Anspruch 6, dadurch gekennzeichnet, daß jede Rückkopplungsschaltung eine dritte (QIO),vierte (Q12), fünfte (QU), sechste . IQI6J Lasteinrichtung und einen fünften (Q34), sechsten (Q30), siebten (Q32), achten (Q40), neunten (Q36), zehnten (Q38), elften (Q44), zwölften (Q46), dreizehnten (Q48), vierzehnten (Q42), fünfzehnten (Q50) und sechzehnten (Q52) Feldeffekttransistor mit je einem Drain-, Source- und Gateanschluß aufweist, und daß folgende Verbindungen bestehen: der Gateanschluß des fünften und fünfzehnten Transistors mit dem fünften Paralleleingabe-Eingangsanschluß (PEO), der Gateanschluß des sechsten und zwölften Transistors mit dem zweiten Eingangssperranschluß (INHNO), der Gateanschluß des siebten und dreizehnten Transistors mit dem vierten Eingangsabschaltanschluß (DISO), der Gateanschluß des neunten Transistors mit dem ersten Ausgangsanschluß (QNO) der Speicherschaltung,

BAD ORIGINAL]' _cOf*Y

332^^r"^Q

• κ » * ι· -

der Gateanschluß des elften Transistors mit dem zweiten Ausgangsanschluß (QO) der Speicherschaltung, ein erster Anschluß der dritten Lasteinrichtung mit dem Gateanschluß des zehnten Transistors und dem Drainanschluß des sechsten Transistors,

der Sourceanschluß des sechsten Transistors mit dem Drainanschluß des siebten Transistors, ein erster Anschluß der vierten Lasteinrichtung mit dem Drainanschluß des fünften Transistors und dem Gateanschluß des achten Transistors,

ein erster Anschluß der fünften Lasteinrichtung mit dem Drainanschluß des achten und vierzehnten Transistors, dem Gateanschluß des sechzehnten Transistors und dem ersten Eingangsanschluß (152) der Speicherschaltung, der Sourceanschluß des achten Transistors mit dem Drainanschluß des neunten und elften Transistors, , der Sourceanschluß des neunten Transistors mit dem Drainanschluß des zehnten Transistors,
der Gateanschluß des vierzehnten Transistors mit dem sechsten Dateneingangsanschluß (DATO), der Sourceanschluß des vierzehnten Transistors mit dem Drainanschluß des fünfzehnten Transistors, und ein erster Anschluß der sechsten Lasteinrichtung mit dem Drainanschluß des sechzehnten Transistors und einem zweiten Eingangsanschluß (156) der Speicherschaltung.
8. Zählerschaltung nach Anspruch 7, dadurch gekennzeichnet, daß jede Lasteinrichtung ein n-Kanal-Verarmangstyp-Feldeffekttransistor mit isoliertem Gate ist, bei dem die Gate- und Sourceanschlüsse miteinander und dem ersten Anschluß der Lasteinrichtung verbunden sind, und daß jeder Transistor ein η-Kanal-Anreicherungstyp-Feldeffekttransistor mit isoliertem Gate ist.

BAD ORIGINAL