DE3318930A1

DE3318930A1 - Speicherschaltungsschreibvorrichtung

Info

Publication number: DE3318930A1
Application number: DE19833318930
Authority: DE
Inventors: Yoshiki Yokohama Kanagawa Iwasaki; Makoto Tokyo Komura; Isao Sagamihara Kanagawa Masuda; Kazunori Machida Tokyo Nishikawa; Nobuaki Yamato Kanagawa Takahashi; Shoji Zama Ueno
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1982-05-26
Filing date: 1983-05-25
Publication date: 1983-12-01
Also published as: JPS58205906A; JPH0580069B2; FR2527880A1; FR2527880B1; GB2122054B; GB8314428D0; NL8301845A; GB2122054A; US4561083A

Description

VICTOR COMPANY OF JAPAN, LTD., Yokohama-Shi, Japan

Speicherschaltungsschreibvorrichtung

Die Erfindung bezieht sich auf eine Speicherschaltungsschreibvorrichtung nach dem Oberbegriff des Patentanspruchs 1.

"Es gibt Vorrichtungen zum Aufzeichnen und Wiedergeben von Informationssignalen auf bzw. von einem rotierenden Aufzeichnungsträger (nachstehend einfach "Platte" genannt), bei denen ein analoges Informationssignal, z.B. ein Videosignal und ein Audiosignal, einer digitalen Im-

10. pulsmodulation, z.B. einer Pulscodemodulation (PCM), unterzogen und das digitale Informationssignal auf der Platte in Form einer Folge intermittierender Vertiefungen aufgezeichnet wird. Das aufgezeichnete Signal wird durch Abtastung der Vertiefungen mittels eines Lichtstrahls unter entsprechender Modulation des reflektierten Lichts oder mittels eines Abtaststifts, wobei sich die Kapazität zwischen Stift und Platte im Bereich der Vertiefungen ändert, wiedergegeben. Bei dieser Abtastung bzw. Wiedergabe des aufgezeichneten Signals enthält das wiedergegebene digitale Signal, das von der Platte abgetastet wurde, im allgemeinen eine Zeitbasisschwankungskomponente (Zitterkomponente) infolge einer ungleichförmigen Drehung der Platte und dergleichen.

Sodann können bei der Übertragung des digitalen Signals Fehler auftreten, die zu einer Verfälschung der übertragenen Daten führen, so daß eine Korrektur des Fehlers und eine Rekonstruktion der Daten erforderlich ist. Daher wird das digitale Signal in Blöcke (Abschnitte oder Vollbilder) unterteilt, die jeweils ein Fehlerkorrektur-

• · * t

zeichen, ein Fehlerfeststellzeichen und Synchronisiersignale zur Darstellung des Anfangs der Signale neben Datenwörtern, die auf vorbestimmte Abschnitte aufgeteilt sind, zeitsequentiell gemultiplext enthalten. Dabei wird das digitale Signal in Form derartiger Blöcke aufgezeichnet und wiedergegeben. Die Wiedergabevorrichtung muß daher eine Speicherschaltung enthalten, in der die Datenwörter und die Fehlerkorrekturzeichen gespeichert werden. Da das digitale Signal einschließlich der obigen Zeitbasis Schwankungskomponente wiedergegeben wird, sind die Einschreibblockperiode, mit der das Einschreiben in die Speicherschaltung erfolgt, und die Ausleseblockperiode, mit der das Auslesen aus der Speicherschaltung erfolgt, nicht synchron, selbst wenn die kleinste Schwankungsperiode der Zeitbasisschwankungskomponente verhältnismäßig groß im Vergleich zur Periode eines Blocks des digi-| talen Signals ist (wobei die Periode eines Blocks des digitalen Signals im allgemeinen gleich einem ganzzahligen Vielfachen des Kehrwerts der Abtastfrequenz ist und diese Periode eines Blocks nachstehend "Blockperiode" genannt wird).

Üblicherweise werden zum Einschreiben der Datenwörter und Fehlerkorrekturzeichen des digitalen Signals, das eine Zeitbasisschwankungskomponente aufweist, in die Speicherschaltung eine Anzahl von Kennzeichen ("flags"), i deren Anzahl der Anzahl der Datenwörter und Fehlerkorrekturzeichen eines Blocks entspricht, gesetzt, und das Einschreiben nach Maßgabe der Zeitbasisschwankungskomponente in der Weise durchgeführt, daß die Kennzeichen nacheinander, jedesmal, wenn ein Datenwort oder ein Fehlerkorrek-

• turzeichen in ein Speicherelement aus einem von mehreren Hilf szwischenspeichern eingeschrieben wird, gelöscht werden. Bei diesem herkömmlichen Verfahren ist es jedoch nicht möglich, die Datenwörter und Fehlerkorrekturzeichen eines Blocks gemeinsam unter einer einzigen Adresse in

der Speicherschaltung zu speichern. Vielmehr muß das Einschreiben dieser Datenwörter und Fehlerkorrekturzeichen eines Blocks in kleineren Teilen erfolgen. Daher sind die erwähnten Kennzeichen erforderlich, um den Einschreibzustand des digitalen Signals zu kennzeichnen, d.h. eine Unterscheidung zu ermöglichen, welcher Teil oder welche Teile eines Blocks des digitalen Signals in die Speicherschaltung eingeschrieben worden sind. Bei diesem. Verfahren muß daher eine beträchtliche Anzahl von Adressen in der Speicherschaltung vorgesehen sein. Dies führt daher zu einer komplizierten Steuerung der Speicherschaltung, weil die Operationen, die erforderlich sind, um festzustellen, welche Art von Signal gespeichert und welche Adresse das betreffende Signal enthält, verhältnismäßig

15. kompliziert sind·

Im allgemeinen ist die kleinste Periodendauer der Zeitbasisschwankungskomponente, die in dem digitalen Signal enthalten ist, das durch die Wiedergabevorrichtung von der Platte abgetastet wird, verhältnismäßig groß im Vergleich zu der Blockperiode. Ferner ist die Zeitbasisschwankung skomponente in dem wiedergegebenen digitalen Signal nicht besonders groß. Dieser Sachverhalt wird bei der Erfindung ausgenutzt.

Der Erfindung liegt die Aufgabe zugrunde, eine Speicherschaltungsschreibvorrichtung nach dem Oberbegriff des Patentanspruchs 1 anzugeben, bei der die erwähnten Nachteile vermieden sind«

Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet.

Durch die Erfindung ergibt sich mithin eine Speicherschal tungsschreibvorrichtung, bei der ein Block eines digitalen Signals durch mindestens ein Synchronisier-

signal und Informationsdaten gebildet wird und eine Speicherschaltung, in die das digitale Signal mit einer Zeitbasisschwankungskomponente in Form von Blöcken mit einer ersten Folgefrequenz eingeschrieben und ausgelesen wird, 5' durch ein Signal gesteuert wird, das keine Zeitbasisschwankungskomponente und eine zweite Folgefrequenz aufweist, die weitgehend gleich dem Zweifachen der ersten Folgefrequenz ist, so daß die Informationsdaten in die Speicherschaltung mit einer Einschreibperiode eingeschrieben werden, die in einen Bereich von zwei Zeiten oder Takten innerhalb einer übertragungsperiode liegt, die einem Block des digitalen Signals entspricht."

Die Erfindung und ihre Weiterbildungen werden nachstehend anhand der Zeichnung eines bevorzugten Ausführungsbeispiels näher beschrieben. Es zeigen:

Fig. 1 ein Blockschaltbild eines wesentlichen Teils eines .Platten-Wiedergabegeräts, das mit einer erfindungsgemässen Speicherschaltungsschreibvorrichtung versehen sein kann,

Fig. 2 ein Blockschaltbild einer erfindungsgemäßen Speieherschaltungsschreibvorrichtung, die in dem Decodierer in dem Blockschaltbild nach Fig. 1 enthalten ist,

Fig. 3 den Aufbau eines Blocks eines digitalen Signals und

Fig. 4(A) bis 4(E) Zeitdiagramme verschiedener Signale

zur Erläuterung der Wirkungsweise der Schaltungsanordnung nach Fig«, 2.

Nach Figo 1 ist ein digitales Signal, das durch digitale Pulsmodulation gebildet wurde, auf einer Platte 11 aufgezeichnet. Die Platte 11 wird durch einen Motor 12 gedreht

und das auf der Platte 11 aufgezeichnete Signal wird durch eine Abtastvorrichtung 13 wiedergegeben. Bei der Abtastvorrichtung 13 kann es sich um eine kapazitive Abtastvorrichtung handeln, die das Signal durch eine sich bei der Abtastung ändernde elektrostatische Kapazität erzeugt. Stattdessen kann auch eine optische Abtastvorrichtung verwendet werden, bei der die Platte durch einen Laserstrahl abgetastet wird.

Das durch die Abtastvorrichtung 13 abgetastete Signal wird über eine Abtastschaltung 14, die einen "Vorverstärker enthält, einem Frequenzdemodulator 15 zugeführt. In dem Frequenzdemodulator 15 wird das abgetastete Signal frequenzdemoduliert, und das demodulierte digitale Signal wird einem Decodierer 16 zugeführt. In dem Decodierer wird eine vorbestimmte Signalverarbeitung durchgeführt, wie eine Zeitbasisschwankungskompensation und eine Fehlerkorrektur, wie nachstehend noch beschrieben wird. Das digitale Ausgangssignal des Decodierers 16 wird durch einen Digital/Analog-Umsetzer (D/A) 17 in ein analoges Signal umgesetzt und über einen Ausgangsanschluß 18 abgegeben.

Das dem Decodierer 16 zugeführte digitale Signal hat den in Fig. 3 dargestellten Aufbau. Fig. 3 stellt einen Block (Abschnitt oder Vollbild) des wiedergegebenen digitalen Signals dar. Danach besteht ein Block aus 130 Bits. Mit SYNC ist ein Synchronisiersignal aus acht Bits bezeichnet, die den Anfang eines Blocks darstellen. Mit K-1 bis K-4 sind vier jeweils aus sechzehn Bits bestehende Kanäle des digitalen Inforniationssignals bezeichnet.

Die Kanäle K-1 bis K-4 sind zeitlich verschachtelt (gemultiplext) und enthalten in jedem Block jeweils ein Wort jedes Kanals, wobei drei (oder zwei) Kanäle ein digitales Audiosignal und ein (oder zwei) Kanäle ein digitales Videosignal, die vier Kanäle zwei Arten eines digitalen

2-Kanal-Audiosignals oder ein digitales 4-Kanal-Audiosignal enthalten. Mit P und Q sind Fehlerkorrekturzeichen aus jeweils sechzehn Bits bezeichnet. Diese Fehlerkorrekturzeichen werden aus den sechzehn Datenbits jedes der vier Kanäle K-1 bis K-4 nach vorbestimmten Erzeugungsgleichungen abgeleitet. Mit FFZ ist ein Fehlerfeststellzeichen aus 23 Bits bezeichnet. Dieses Fehlerfeststellzeichen FFZ ist ein Rest, der sich ergibt, wenn jedes der Datenwörter (nachstehend "Informationsdaten", genannt) in den Kanälen K-1 bis K-4 und die Fehlerkorrekturzeichen P und Q, die dem neunten bis einhundertvierten Bit in Fig. 3 entsprechen, beispielsweise durch das Erzeugungspolynom χ ·* + χ + χ + χ + 1 dividiert werden. Wenn der Rest null ist, wird festgestellt, daß kein Fehler.vorhanden ist. Ferner ist mit ADR ein Bit eines aus 196 Bits bestehenden Steuersignals bezeichnet, das für Operationen, wie einem Direktzugriff, verwendet und durch 196 Blocks des digitalen Signals übertragen wird. Mit U sind in Fig. 3 zwei Benutzerbits bezeichnet, die für eine eventuelle zukünftige Benutzung reserviert sind.

Ein aus den 130 Bit vom SYNC-Bit bis zum Benutzerbit U bestehender Block des digitalen Signals hat eine Folgefrequenz von beispielsweise 44,1 kHz, die gleich der Abtastfrequenz ist. Das digitale Signal wird auf der

■ Platte 11 in Form einer Folge von Blöcken mit einer Übertragungsbitfolgefrequenz von 5,733 MBit/Sek aufgezeichnet. Wenn daher die Drehzahl der Platte 11 auf 900 UPM eingestellt wird, werden 2940 Blöcke des digitalen Signals pro Umdrehung der Platte 11 aufgezeichnet, während das 196-Bit-Steuersignal fünfzehnmal pro Plattenumdrehung aufgezeichnet wird.

Das -von der Platte 11 wiedergegebene digitale Signal enthält eine Zeitbasisschwankungskomponente (Zitterkomponente)

- ίο -

aufgrund einer ungleichmäßigen Drehung der Platte 11 und dergleichen. Diese Zeitbasisschwankungskomponente ist relativ klein, und die kleinste Periode der Zeitbasisschwankungskomponente ist hinreichend groß im Vergleich zur Blockperiode. Da das wiedergegebene Signal eine Periode entsprechend einem Block aufweist, hat das wiedergegebene digitale Signal eine erste Folgefrequenz, die gleich dem Kehrwert der Blockperiodendauer ist.

Fig. 2 stellt ein Blockschaltbild des in Fig. 1 dargestellten Decodierers 16 dar. Das wiedergegebene digitale Signal, dessen Blöcke jeweils aus 130 Bits bestehen, wird vom Frequenzdemodulator 15 über einen Eingangsanschluß 21 einem Synchronisiersignaldetektor 22 zugeführt. Der Synchronisiersignaldetektor 22 stellt das Synchronisiersignal SYNC fest und führt es einem Synchronisiersignalgenerator 24 zu. Dagegen wird das wiedergegebene digitale Signal, das durch den Synchronisiersignaldetektor 22 durchgelassen wird, einem Schieberegister 23 zugeführt, in dem es einer Serien-Parallel-Umsetzung unterzogen wird.

Der Synchronisiersignaldetektor 22 wird nicht mit den Informationsdaten und Fehlerfeststellzeichen synchronisiert, die den gleichen Signalaufbau wie das Synchronisiersignal aufweisen, sondern stellt lediglich das echte Steuersignal fest, das an der in Fig. 3 ait SYNC bezeichneten Stelle enthalten ist.

Da das Synchronisiersignal mit der Blockperiode von 130 Bits aufgezeichnet wird, erzeugt der Synchronisiersignalgenerator 24, wenn ein Synchronisiersignal, das mit einer der Blockperiode im wesentlichen gleichen Periode erzeugt werden sollte, infolge eines Signalausfalls und dergleichen fehlt, ein Synchronisiersignal, das unabhängig in dem Zeitpunkt erzeugt wurde, als der Signalausfall auftrat. Selbst wenn daher das Synchronisiersignal aufgrund

eines Signalausfalls und dergleichen fehlt oder ein Signalverlauf, der gleich dem des Synchronisiersignals ist, in den Informationsdaten enthalten ist, stellt der Synchronisiersignaldetektor 22 stets nur das echte Synchronisiersignal fest. Der Synchronisiersignalgenerator 24 erzeugt das Synchronisiersignal also durch Feststellung des echten Synchronisiersignals, die in dem Synchronisiersignaldetektor 22 erfolgt, wobei der Synchronisiersignalgenerator 24 das Synchronisiersignal mit einer Periode- erzeugt, die im wesentlichen gleich der Blockperiode ist, indem er den Signalausfall kompensiert. So enthält der Synchronisiersignalgenerator 24 einen Modulo-130-Zähler, der nach jeweils 130 gezählten Taktimpulsen den Zählwert null aufweist und durch das Ausgangssignal des Synchronisiersignaldetektors zurückgesetzt wird.

Ein vom Synchronisiersignalgenerator 24 erzeugtes Synchronisiersignal a, das in Fig. 4(A) dargestellt ist, enthält die bei der Wiedergabe eingeführte Zeitbasis-Schwankungskomponente. Dieses Synchronisiersignal a wird einem Hauptzwischenspeicher 25 zugeführt, um die parallelen Ausgangsinformationsdaten des Schieberegisters 23 zwischenzuspeichern. Ferner wird das Synchronisiersignal a einem Setzanschluß S eines Flipflop 26 zugeführt, um das Flipflop 26 zu setzen. Wenn das Flipflop 26 gesetzt ist, wird dem einen Eingangsanschluß eines UND-Tores 27 ein Ausgangssignal des Flipflop 26 zugeführt.

Bezeichnet man ferner die Frequenz eines Blocks mit f ,

s dann erzeugt ein Hauptoszillator 28 ein Bezugssignal mit einer Frequenz von 140 f . Dieses Ausgangssignal des Hauptoszillators 28 wird einem Modulo-I40-Zähler 29 zugeführt, der nach jeweils -]4o gezählten Eingangssignalen den Zählwert null annimmt. Das Ausgangssignal des Zählers 29 wird einem Festwertspeicher (ROM) 30 zugeführt. Ein in

18930

Fig. 4(C) dargestelltes Einschreibperiodenunterscheidungssignal c wird über eine bestimmte Ausgangsleitung des ROM 30 dem anderen Eingangsanschluß des UND-Tores 27 zugeführt. Da das Einschreibperiodenunterscheidungssignal c in Abhängigkeit vom Ausgangssignal des Hauptoszillators 28
erzeugt wird, enthält das Einschreibperiodenunterscheidungssignal c keine Zeitbasisschwankungskomponente. Das UND-Tor 27 wird durch das Ausgangssignal des Flipflop auf getastet, wenn das Flipflop 26 den gesetzten Zustand einnimmt, so daß das Unterscheidungssignal c durchgelassen und einem Setzanschluß S eines Flipflop 32 zugeführt wird.

Das Ausgangssignal des Flipflop 32 wird einer Zwischenspeicherschaltung 33 zugeführt und zwischengespeichert.

Die Zwischenspeicherschaltung 33 bewirkt die Zwischenspeicherung in Abhängigkeit von einem Zwischenspeichersignal f_, das ihr über eine andere Ausgangsleitung des ROM 30 zugeführt wird. Dieses Zwischenspeichersignal f-r ist weitgehend gleich einem Signal, das durch das Dividieren der Frequenz des Ausgangssignals des Hauptoszillators 28 durch N erzeugt wird, wobei N eine ganze Zahl ist, die größer oder gleich zwei ist, und die Periode des Signals ist um eine Zeitspanne kürzer als die halbe minimale Impulszeitspanne des Einschreibperiodenunterscheidungssignals c gewählt. Das Einschreibperiodenunterscheidungssignal c und das Zwischenspeichersignal f-r,
die beide durch den ROM 30 erzeugt werden, sind synchron. Die Zwischenspeicherschaltung 33 erzeugt daher ständig
einen Impuls d (vgl. Fig_o 4(D)) mit einer konstanten

Impulsbreite.

Der Ausgangsimpuls d der Zwischenspeicherschaltung 33
wird den Rücksetzanschlüssen R der Flipflops 26 und 32
zugeführt, so daß diese Flipflops 26 und 32 zurückgesetzt werden. Ferner wird der Ausgangsimpuls d der Zwischen-

speicherschaltung 33 einem HilfsZwischenspeicher 34 zugeführt, in dem die parallelen Ausgangsinformationsdaten des Hauptzwischenspeichers 25 zwischengespeichert werden.

Nachstehend sei der Fall angenommen, daß das Flipflop

32 und die Zwischenspeicherschaltung 33 nicht vorgesehen seien und das Ausgangssignal des UND-Tores 27 dem Hilfszwischenspeicher 34 direkt und gleichzeitig dem Rücksetzanschluß R des Flipflop 26 zugeführt werde. In diesem Falle enthält das Ausgangssignal des Flipflop 26 die Zeitbasisschwankungskomponente, während das Einschreibperiodenunterscheidungssignal c die Zeitbasisschwankungskompohente nicht enthält. Aus diesem Grunde sind die dem UM)-Tor 27 zugeführten Signale nicht synchron, so daß die Impulsbreite des Ausgangssignals des IMD-Tores 27 kleiner als die des Einschreibperiodenunterscheidungssignals c werden kann. Wenn die Impulsbreite des Ausgangssignals des UND-Tores 27 kleiner als die Impulsbreite des Einschreibperiodenunterscheidungssignals c ist, ist kein einwandfreier Betrieb der Schaltung sichergestellt. Bei dem dargestellten Ausführungsbeispiel nach Fig. 2 sind daher das Flipflop 32 und die Zwischenspeicherschaltung

33 zur Erzeugung des Impulses d vorgesehen, der eine konstante Impulsbreite aufweist, die größer als die des Einschreibperiodenunterscheidungssignals c ist. Durch das Zwischenschalten dieses Flipflop 32 und der Zwischenspeicherschaltung 33 ist daher ein einwandfreier Betrieb der Schaltung sichergestellt.

Der Ausgangsimpuls d der Zwischenspeicherschaltung 33 wird einem Zähler 35 zugeführt, der die Impulse d zählt. Ein vom Zähler 35 ausgegebener Zählwert wird einem Direktzugriffspeicher (RAM) 36 zugeführt und als Einschreibadressensignal verwendet. Zur Vereinfachung der Erläuterung ist bei dem vorliegenden Ausführungsbeispiel ange-

- 14 -

nommen, daß die Einschreibadressen aufeinanderfolgende · Zahlen oder Adressen sind. In der Praxis werden die Informationsdaten jedoch meistens zeitlich verschachtelt und dann aufgezeichnet. Die Wiedergabevorrichtung führt dann bei der Wiedergabe eine Entschachtelung aus, um das wiedergegebene Signal in seiner ursprünglichen Reihenfolge wiederherzustellen. Dies bedeutet, daß in der Praxis eine Konstante entsprechend der Verschachtelungslänge (Verschachtelungseinheit) und dergleichen zur Einschreibadresse addiert werden und das Ergebnis als Einschreibadresse für den RAM 36 verwendet wird.

Ein über eine Ausgangsleitung des ROM 30 abgegebenes Signal wird dem RAM 36 über einen Anschluß 37 als Schreibfreigabesignal zugeführt. In dem RAM 36 werden die Informationsdaten aus dem HilfsZwischenspeicher 34 unter einer Adresse gespeichert, die durch den Zähler bestimmt wird. Ferner werden die im RAM 36 gespeicherten Informationsdaten mit einer konstanten Ausleseblockperiode . ausgelesen. Die aus dem RAM 36 ausgelesenen Informationsdaten werden einer Fehlerkorrekturschaltung 38 zugeführt. Die durch den Zähler 35 bestimmte Adresse des RAM 36 ändert sich mit jedem Eingangsimpuls d, wie es durch die Zeichen A1, A2, in Fig. 4(E) dargestellt ist.

Bei diesem Ausführungsbeispiel wird das Einschreibperiodenunterscheidungssignal c innerhalb der konstanten Ausleseblockperiode T (T = 1/f ), die in Fig. 4(B) dargestellt ist, zweimal erzeugt, wie es in Fig. 4(C) dargestellt ist. Die Einschreibperiode des RAM 36 tritt daher in der Ausleseblockperiode T zweimal auf, wie es durch die Schraffur in Fig. 4 dargestellt ist. Das heißt, der RAM 36 wird so gesteuert, daß die Informationsdaten des digitalen Signals, die mit der ersten Folgefrequenz von etwa 44,1 kHz Übertragen werden, mit einer zweiten Folgefrequenz eingeschrieben werden, die etwa gleich dem Zweifachen der ersten Folgefrequenz ist, dehc gleich 88,2 kHz_o

- 15 -

Während einer Ausleseperiode b , die durch die Schraffur in Fig. 4(B) dargestellt ist,, werden die Informationsdaten in der Adresse A1 nach Fig. 4(E) eingeschrieben. Während der Einschreibperioden b„, b, und b. werden dagegen die gleichen Informationsdaten in der gleichen Adresse A2 eingeschrieben. Das heißt, da das digitale Signal des gleichen Blocks während einer Zeitspanne erzeugt wird, die zwischen einem Zeitpunkt, in dem das Synchronisiersignal a erzeugt wird, und einem Zeitpunkt liegt, in dem das folgende Synchronisiersignal erzeugt wird, wird bei diesem Ausführungsbeispiel die Einschreibadresse des RAM 36 in Abhängigkeit von dem Einschreibperiodenunterscheidungssignal c geändert, das unmittelbar nach.dem Synchronisiersignal a erzeugt wird. Durch Änderung der Einschreibadresse nach Maßgabe der Zeitbasis Schwankungskomponente des wiedergegebenen digitalen Signals, die in Fig· 4(E) dargestellt ist, werden daher die gleichen Informationsdaten während der Einschreibperioden b , b„ und b. wiederholt in der Adresse A2 2' 3 4

. eingeschrieben.

In ähnlicher Weise werden während der Einschreibperioden b_ und b^ die gleichen Informationsdatenj d.h. die auf

5 ο
die in der Adresse A2 folgenden Informationsdaten, in der Adresse A3 eingeschrieben. Sodann werden die Informationsdaten, die auf die in der Adresse A3 eingeschriebenen Informationsdaten folgen, wiederholt in der Adresse A4 während der Einschreibperioden b und b_o eingeschrieben. Die Informationsdaten, die die Zeitbasisschwankungskomponente enthalten, werden daher nacheinander in aufeinanderfolgenden Adressen des RAM 36 eingeschrieben, ohne die Informationsdaten ausfallen zu lassen oder die gleichen Informationsdaten in. verschiedenen Adressen zu speichern«, Bei diesem Ausführungsbeispiel können zwar die gleichen Informationsdaten wiederholt in der gleichen Adresse während aufeinanderfolgender Einschreibperioden

φ φ H ^» W ^ V ^ » W

- 16 -

eingeschrieben werden, doch werden die gleichen Informationsdaten nicht in verschiedenen Adressen gespeichert. Nach Fig. 4(B) erfolgt das Auslesen in anderen Zeitspannen als den Einschreibperioden. Da das Auslesen durch das Auslesesteuersignal des Hauptoszillators 28 gesteuert wird, werden die Informationsdaten ohne Zeitbasisschwankungskomponente ausgelesen.

Die aus dem RAM 36 ausgelesenen Informationsdaten werden der Fehlerkorrekturschaltung 38 zugeführt. Dagegen wird das von dem Synchronisiersignaldetektor 22 durchgelassene wiedergegebene digitale Signal einem Fehlerdetektor 39 zugeführt. Der Fehlerdetektor 39 teilt das den Bits 9 bis 127 nach Fig. 3 entsprechende Signal durch das Polynom x^+xr+ τΓ + χ + 1 und stellt fest, daß die in einem Block des Signals enthaltenen Informationsdaten keinen Fehler aufweisen, wenn sich bei der Division kein Rest ergibt. Wenn sich dagegen ein Rest ergibt, stellt der Fehlerdetektor 39 fest, daß diese Informationsdaten einen Fehler enthalten, wobei er die Fehlerkorrekturschaltung 38 veranlaßt, den Fehler in den aus dem RAM 36 ausgelesenen Informationsdaten zu korrigieren. Die Fehlerkorrekturschaltung 38 benutzt das Fehlerkorrekturzeichen P und/oder das Fehlerkorrekturzeichen Q und führt eine Modulo-2-Addition mit Bezug auf jedes Bit der vier in den Kanälen K-.1 bis K-4 enthaltenen Datenwörter aus, um den Fehler zu korrigieren und die Informationsdaten zu rekonstruieren ο Wenn die Informationsdaten keinen Fehler enthalten, läßt die Fehlerkorrekturschaltung 38 die Informationsdaten unverändert durch. Dabei gibt die Fehlerkorrekturschaltung 38 die fehlerfreien Informationsdaten oder die korrigierten und rekonstruierten Informationsdaten über den D/A-Umsetzer 17 an einem Ausgangsanschluß 40 aus. Die Reihenfolge, in der der Fehler in der Information korrigiert und die Informationsdaten rekonstruiert werden, kann genau eingehalten werden, weil

·^: ' "·· ·· 331893(

- 17 -

das Ausgangssignal des RAM 36 von der Zeitbasisschwankungskomponente befreit ist. Die Infonaationsdaten werden im D/A-Umsetzer 17 einer Digital/Analog-Umsetzung unterzogen, so daß ein analoges 4-Kanal-Informationssignal über den Ausgangsanschluß 18 abgegeben wird.

Abwandlungen vom dargestellten Ausführungsbeispiel liegen im Rahmen der Erfindung,

Claims

Paienicniwalie

Edchclu-H^iclic

Parkstraße 13
6000 Frankfurt a. M. 1

10442

VICTOR COMPANY OF JAPAN, LTD., Yokohama-Shi, Japan

Patentansprüche

π). Speicherschaltungsschreibvorrichtung mit einer Zuführeinrichtung zum Zuführen eines digitalen Signals, das eine Zeitbasisschwankungskomponente aufweist, wobei ein Block des digitalen Signals aus mindestens einem Synchronisiersignal und Informationsdaten besteht und das digitale Signal eine erste Folgefrequenz aufweist, die der Periode eines Blocks des digitalen Signals entspricht, und mit einer Speicherschaltung, in die das aus der Zuführeinrichtung zugeführte digitale Signal eingeschrieben und aus der es wieder ausgelesen wird, dadurch gekennzeichnet, daß eine Abgabeeinrichtung (28-30, 32, 33» 35) zum Abgeben eines Sinschreibsteuersignals an die Speicherschaltung (23? 25f 34, 36) vorgesehen ist, welches keine Zeitbasisschwankungskomponente und eine zweite Folgefrequenz aufweist, die im wesentlichen gleich der ersten Folgefrequenz ist, und daß die Speicherschaltung durch das Sinschreibsteuersignal so steuerbar ist, daß das Einschreiben des digitalen Signals mit einer Einschreibperiode bewirkt wird, die in einem Bereich von zwei Takten innerhalb einer Blockperiode liegt_o
2. Vorrichtung nach Anspruch 1,
dadurch gekennzeichnet,

daß die Abgabeeinrichtung aufweist: eine Synchronisiersignalgeneratoreinrichtung (22, 24) zum Erzeugen eines Synchronisiersignals, das mit dem Synchronisiersignal in dem von der Zuführeinrichtung (11 - 15, 21) zugeführten digitalen Signal synchron ist; ein erstes Flipflop (26), das durch das Ausgangssynchronisiersignal der Synchronisiersignalgeneratoreinrichtung gesetzt wird; einen Hauptoszillator (28); eine Schaltung (29, 30) zum Erzeugen eines Einschreibperiodenunterscheidungssignals, das die Blockperiode aufweist, eines Zwischenspeicherimpulses mit einer Periode, die kleiner als die Hälfte einer minimalen Impulszeitspanne des Einschreibperiodenunterscheidungssignals ist, und eines Einschreibfreigabesignals aus einem Ausgangssignal des Hauptoszillators; eine Torschaltung (27), der ein Ausgangssignal des ersten Flipflop und das Einschreibperiodenunterscheidungssignal zugeführt wird, um das Einschreibperiodenunterscheidungs-' signal zu erzeugen, wenn das erste Flipflop den gesetzten Zustand einnimmt; ein zweites Flipflop (32), das durch das Ausgangseinschreibperiodenunterscheidungssignal der Torschaltung gesetzt wird; und eine Zwischenspeicherschaltung (33) zum Zwischenspeichern eines Ausgangssignals des zweiten Flipflop durch das Zwischenspeichersignal und zum Rücksetzen des ersten und zweiten Flipflop durch ei- nen Ausgangsimpuls der Zwischenspeicherschaltung, wobei die Zwischenspeicherschaltung einen Impuls, der mit dem Einschreibperiodenunterscheidungssignal phasensynchron ist, das unmittelbar nach der Erzeugung des Ausgangssynchronisiersignals der Synchronisiersignalgeneratoreinrichtung erzeugt wird und eine konstante Impulsbreite aufweist, als das Einschreibsteuersignal erzeugt.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Speicherschaltung aufweist: ein Schieberegister (23), dem das digitale Signal aus der Zuführeinrichtung

(11 - 15, 21) zur Serien-Parallel-Umsetzung des digitalen Signals zugeführt wird; einen Hauptzwischenspeicher (25) zum Zwischenspeichern der Informationsdaten, die in einem Block unter den parallelen Ausgangssignalen des Schieberegisters enthalten sind; ein HilfsSchieberegister (3^) zum Zwischenspeichern paralleler Ausgangssignale des Hauptzwischenspeichers durch das Einschreibsteuersignal; einen Zähler (35) zum Zählen des Einschreibsteuersignals und zum Erzeugen einer Einschreibadresse; und einen Direkt zugriff speicher (36) zum Speichern der Ausgangsinforniationsdaten des HilfsZwischenspeichers in der durch den Zähler bestimmten Einschreibadresse mit einer Häufigkeit von zweimal innerhalb einer konstanten Ausleseblockperiode
4. Vorrichtung nach Anspruch 1,

dadurch gekennzeichnet, daß das Einschreibperiodenunterscheidungssignal zweimal innerhalb einer konstanten Ausleseblockperiode der Speicherschaltung erzeugt wird.
5. Vorrichtung nach Anspruch 2,

dadurch gekenn z. eichnet,

. daß die Schaltung zum Erzeugen des Einschreibperiodenunter scheidungssignals, des Zwischenspeicherimpulses und ' des Einschreibfreigabesignals einen Zähler (29) zum j Herunterteilen der Frequenz des Ausgangssignals des Haupt-Oszillators und zum Erzeugen eines Signals mit einer Pe- '' riodendauer, die gleich einer. Blockperiode ist, und ei- ! nen Festwertspeicher (30) aufweist, dem das Ausgangs— signal des Zählers als Auslesesteuersignal zugeführt wird, und daß der Festwertspeicher das Einschreibperiodenunter-Scheidungssignal, den Zwischenspeicherimpuls und das Einschreibfreigabesignal über verschiedene Ausgangsleitungen abgibt.