DE3306308C2

DE3306308C2 -

Info

Publication number: DE3306308C2
Application number: DE3306308A
Authority: DE
Inventors: William J. Tucson Ariz. Us Lillis
Original assignee: Burr Brown Research Corp
Current assignee: Burr Brown Research Corp
Priority date: 1982-02-23
Filing date: 1983-02-23
Publication date: 1991-10-17
Also published as: FR2522220B1; FR2522220A1; DE3306308A1; JPS58148516A; JPH041529B2; US4542368A

Description

Die Erfindung bezieht sich allgemein auf ein aus Wider ständen aufgebautes Teiler- oder Skalierungsnetzwerk, das zur Erzielung entweder höherer oder niedrigerer Skalierungs faktoren getrimmt werden kann, und insbesondere auf ein Widerstands-Teilernetzwerk, das für das Skalieren der relativen Kombinationen der Bits höherer Ordnung und der Bits niedrigerer Ordnung bei einem Digital-Analog-Konverter (nachstehend als DAC bezeichnet) verwendbar ist. Skalieren ist das Einrichten auf ein bestimmtes Teilungsverhältnis bzw. das Einstellen hierauf.

In der Vergangenheit wurden als integrierte Schaltungen aufgebaute DACs konzipiert, bei denen die Bits höherer Ordnung in einer Hauptleiter und die Bits niedrigerer Ord nung in einer R-2R-Ausgangsleiter jeweils binär geteilt werden. Die Bits werden an einem Ausgangspunkt summiert, wie dies in Fig. 1 dargestellt ist, wo I₁, I₂ und I₃ die Bit-Ströme höherer Ordnung repräsentieren und I₄-I₇ (und höher - nicht gezeigt) gleiche Stromquellen be zeichnen, die in der in Fig. 1 zu sehenden R-2R-Leiter sequenz binär geteilt werden.

Die Stromquellen I₁-I₇ . . . werden durch digital ge steuerte Bit-Schalter (nicht dargestellt) hin- und hergeschaltet.

Anfänglich wird der Stromkreis einerseits durch einen Trimmvorgang zur Einstellung des I₁-, I₂-, I₃-Verhält nisses und andererseits durch einen unabhängigen Trimm vorgang dergestalt, daß die Stromquellen I₄-I₇ . . . binäre Beiträge an den Ausgang liefern, eingestellt. Solch ein Vorgehen kann häufig zu einem unkorrekten Verhältnis zwischen den Bits I₁-I₃ höherer Ordnung und den Bits I₄-I₇ . . . niedriger Ordnung führen.

Die Ausgänge der Bits niedrigerer Ordnung werden gewöhn lich geteilt oder skaliert, bevor sie mit den Bits höhe rer Ordnung summiert werden. Ein trimmbares Skalierungs- oder Teilernetzwerk kann dafür benutzt werden, den ge samten Ausgang der R-2R-Leiter zu teilen, ohne die binäre Teilung zu verändern, die innerhalb der Ausgangs-Leiter durchgeführt wird. Die Brauchbarkeit dieser Technik ist ernsthaft begrenzt, wenn das Trimmverfahren, welches ge wöhnlich Widerstandswerte aufwärts justiert, die relativen Beiträge der Bits niedrigerer Ordnung bezüglich der Bits höherer Ordnung nur vergrößern oder nur verkleinern kann.

In der Vergangenheit war es möglich, durch Einsetzen eines Vierer-Stromschalters (quad current switch) als Lösung, einen DAC ohne Verwendung eines R-2R-Leiter-Netzwerkes aufzubauen. Bei einem Vierer-Stromschalter wären vier Stromquellen und -schalter zusammengruppiert, wobei deren Ströme in einem Verhältnis von 8 : 4 : 2 : 1 skaliert sind. Z. B. wären bei einem 16-Bit-DAC vier Vierer-Stromschalter vorhanden. Der Ausgang des ersten Vierer-Stromschalters wäre direkt an den DAC-Ausgang angeschlossen. Der Ausgang des zweiten Vierer-Stromschalters würde durch 16, der Ausgang des dritten Vierer-Stromschalters durch 256 und der Ausgang des vierten Vierer-Stromschalters durch 4096 geteilt. Das zum Skalieren der jeweiligen Vierer-Stromschalter benutzte Teilernetzwerk bestand aus zwei Widerständen und war gewöhnlich sowohl aufwärts als auch abwärts trimmbar. Z. B. bestand die Teilerschaltung zwischen dem ersten und dem zweiten Vierer-Stromschalter aus einem ersten trimmbaren Widerstand des Wertes R und einem zwei ten trimmbaren Widerstand des Wertes 15 R, um zwischen dem ersten und dem zweiten Vierer-Stromschalter das Ver hältnis von 16 : 1 zu erzielen. Zwischen dem zweiten und dem dritten Vierer-Stromschalter bestand die Teilerschal tung aus trimmbaren Widerständen mit den relativen Werten R und 255 R. Zwischen dem dritten und dem vierten Vierer-Stromschalter bestand die Teilerschaltung aus trimmbaren Widerständen mit einem Verhältnis von R zu 4095 R.

Die trimmbaren Widerstände in den Teilerschaltungen waren in den Verhältnissen von 1 : 15, 1 : 225 und 1 : 4095 schwierig herzustellen und würden sich durch Alterung ändern. Außerdem war es sehr schwierig, die Widerstände zu trimmen (aufwärts und abwärts), um genaue Sensitivität und Auflösung zu erhalten. Demzufolge wurde die Lösung mit Vierer-Stromschaltern durch das Netzwerk in Form der R-2R-Leiter ersetzt. Es bestand jedoch das Bedürfnis, für moderne, R-2R-Leiternetzwerke aufweisende DACs ein trimmbares Skalierungs- oder Teilernetzwerk zu schaffen, das jeweils die gewünschten Schaltungs-Impedanz-Niveaus aufrechterhält, ein unabhängiges Trimmen der Bit-Verhält nisse ermöglicht und zur Erzielung einer relativen Ver kleinerung oder Vergrößerung des Beitrags der Bits niedri gerer Ordnung am Ausgang trimmbar ist.

Die der Erfindung zugrundeliegende Aufgabe besteht darin, ein verbessertes Teilernetzwerk für einen DAC zu schaffen, das es ermöglicht, den Beitrag der Bits niedrigerer Ordnung bezüglich des Beitrages der Bits höherer Ordnung aufwärts und abwärts zu justieren.

Die vorstehende Aufgabe wird durch die Merkmale des Patent anspruchs 1 gelöst.

Die Unteransprüche betreffen bevorzugte Ausgestaltungen des Gegenstandes des Patentanspruchs 1 im Hinblick auf weitere Ziele der Erfindung.

Gemäß der Erfindung wird ein trimmbares Skalierungsnetzwerk aus Widerständen geschaffen, das bei einem DAC ver wendbar und fähig ist, das Signal, das die Bits niedrigerer Ordnung beitragen, entweder zu vermindern oder zu verstärken. Gemäß einer speziellen Ausführungsform der Erfindung wird ein trimmbares Skalierungsnetzwerk für einen DAC geschaffen, bei dem die trimmbaren Widerstände so ausgelegt sind, daß das Auflösungsvermögen und das Bereichsvermögen, das von ihnen gewünscht wird, zusammenpassen.

In der Zeichnung zeigt

Fig. 1 ein trimmbares Skalierungs- oder Teilernetzwerk zum Anpassen der relativen Beiträge der durch I₁-I₃ repräsentierten Bits höherer Ordnung und der Bits I₄-I₇ . . . niedrigerer Ordnung,

Fig. 2 Einzelheiten eines Teiler- oder Skalierungsnetzwerkes mit einem trimmbaren Widerstand, der den relativen Beitrag der Bits niedrigerer Ordnung vermindern kann, und

Fig. 3 ein trimmbares Teiler- oder Skalierungsnetzwerk, das zwei trimmbare Widerstände aufweist, die so justiert werden, daß der relative Beitrag der Bits niedrigerer Ordnung entweder vergrößert oder verkleinert werden kann.

Bei der Schaltungsanordnung nach Fig. 2 dienen der trimmbare Widerstand 4R und, in Verbindung mit diesem, der Festwider stand 2R als Komponenten des Teilernetzwerkes sowohl dazu, ungefähr selektierte Stromquellen I₁-I₇ . . . am Ausgangspunkt binär zu skalieren, als auch dazu, den relativen Beitrag der Bits niedrigerer Ordnung durch ein Trimmen, das den Wert des Widerstandes 4R vergrößert, zu verringern. Da der Wert des Widerstandes 4R durch die üb lichen Trimm-Techniken nur vergrößert werden kann, muß dessen Anfangs- oder Nennwert um einen Betrag kleiner sein als 4R (bezüglich der Widerstandswerte in der R-2R-Leiter), der grob dem Zweifachen der erwarteten Toleranzen in den Nennpassungen der Widerstände der Leiter entspricht. Dies bedeutet, daß ziemlich große Veränderungen sogar in dem Fall erforderlich sind, wo alle Widerstandskomponenten genau den Nennwert haben.

Eine Möglichkeit, diesen Nachteil zu vermeiden, zeigt die Ausführungsform gemäß Fig. 3. Hier überbrückt ein erster trimmbarer Widerstand R_A einen Teil der Bit-Ströme I₄-I₇ . . . zu Masse, während der trimmbare Widerstand R_B teil weise den Bruchteil der Ströme der Bits niedrigerer Ord nung bestimmt, der am Ausgang summiert wird. Das trimm bare Skalierungsnetzwerk weist auch einen dritten Wider stand R₁ auf, dessen Nominalwert 2R beträgt, d. h. den glei chen Nominalwert wie die mit Masse verbundenen Widerstände in der R-2R-Leiter hat, die die Stromquellen der Bits niedrigerer Ordnung binär teilt. Da die Impedanz vom Knotenpunkt I₅ nach rechts gesehen 2R beträgt, muß der Festwiderstand im trimmbaren Netzwerk den gleichen Wert haben, damit der Beitrag von I₄ am Ausgang doppelt so groß wird wie derjenige der gleichen Stromquelle I₅.

Die trimmbaren Widerstände R_A und R_B können in dem in der nachstehenden Tabelle gezeigten Bereich von diskreten komplementären Nennwerten liegen:

R_A/R
R_B/R
1/2
4/9
3/2	12/11
2	4/3
3	12/7
4	2
unendlich	4

Die obigen Werte von R_A und R_B sind durch die Nominal werte der Widerstände R in der R-2R-Leiter normiert. Der letzte Fall entspricht der Situation nach Fig. 2 mit den vorgenannten Nachteilen, während das Paar R_A/R=4 und R_B/R=5 das beste für monolytisches Integrieren ist, weil die sich ergebenden Werte ganzzahlige Vielfache nie driger Ordnung sowohl in bezug aufeinander als auch bezüg lich der Widerstände in R-2R-Leiter sind. Damit wird der geometrische Entwurf der Widerstände vereinfacht, weil die Längen der Widerstände mit großer Vertrauenswahr scheinlichkeit, die gewünschten Nenn-Verhältnisse zu er zielen, einfach verdoppelt oder vervierfacht werden kön nen.

Es kann für die oben genannten komplementären Wertpaare von R_A und R_B allgemein gezeigt werden, daß der Aus gangsstrom invariant ist, wenn das nachstehende Trimm- Verhältnis erzielt wird:

Damit ist für den Fall R_A=R die Trimmempfindlichkeit für R_B doppelt so groß wie diejenige für R_A und entgegenge setzt zur letzteren. Demgemäß ist der Trimmstreifen auf R_B vorzugsweise für die doppelte Auflösung und den halben Bereich (%) gegenüber demjenigen auf R_A bemessen. Dies kann für den Fall R_A/R=4, R_B/R=2 einfach dadurch er reicht werden, daß ein fester (ungetrimmter) Teil von R_B mit einem Wert von R und ein getrimmter Teil des Wertes R von identischer Konfiguration für jeden von vier Einheitswiderständen in R_A vorgesehen wird, so daß sowohl R_A als auch R_B gleiche absolute Trimmwirkungen auf den Ausgang haben.

Die Erfindung wurde im vorstehenden zwar im besonderen mit Bezug auf bevorzugte Ausführungsformen, beschrie ben, doch ist es für den Fachmann offensichtlich, daß von den Ausführungen abgewichen werden kann, ohne den Rahmen der Erfindung zu überschreiten. So können z. B. trimmbare skalierende Widerstandsnetzwerke gemäß der Er findung dafür benutzt werden, die Verhältnisse zwischen mehr als zwei Gruppen oder dgl. von Widerstandsquellen einzustellen, und/oder für andere Anwendungen als bei DACs herangezogen werden.

Claims

1. Trimmbares, skalierendes Widerstandsnetzwerk zum genauen Justieren eines Signalpegels an einer Ausgangsklemme (A) eines Digital-Analog-Konverters (DAC), wobei eine erste, eine erste Impedanz schaffende Widerstandsanord nung (R₁) an eine Widerstandsleiter (R, 2R, R, 2R . . .) angeschlossen ist und eine erste Stromquellen-Einrich tung (I₄) mit der Widerstandsleiter über die erste Widerstandsanordnung (R₁) verbunden ist, gekennzeichnet durch eine trimmbare zweite Widerstandsanordnung (R_A), die zwischen die erste Stromquelleneinrichtung (I₄) und Analogmasse geschaltet ist, und durch eine trimmbare dritte Widerstandsanordnung (R_B), die zwi schen die erste Stromquelleneinrichtung (I₄), und zwar bei deren Anschluß an die zweite Widerstandsanord nung (R_A), und die Ausgangsklemme (A) geschaltet ist.

2. Netzwerk nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Widerstandsanordnung (R_A) einen Nennwert hat, der das Doppelte der dritten Widerstandsanordnung (R_B) beträgt.

3. Netzwerk nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite trimmbare Widerstandsanordnung (R_A) und die dritte trimmbare Widerstandsanordnung (R_B) im wesentlichen gleiche absolute Trimmbereiche aufweisen.

4. Netzwerk nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der DAC ein R-2R-Leiternetzwerk zum Herstellen des Verhältnisses der Beiträge einer Bits niedrigerer Ordnung erzeugenden Einrichtung und einer getrennten, die Bits höherer Ordnung erzeu genden Einrichtung aufweist, und daß die die trimmbaren zweiten (R_A) und dritten (R_B) Widerstandsanordnungen enthaltende, skalierende Widerstandsanordnung die relativen Beträge der Bits niedrigerer Ordnung und der Bits höherer Ordnung in der Umgebung eines vorbe stimmten Nennwerts justiert.

5. Netzwerk nach Anspruch 2 und 4, dadurch gekennzeichnet, daß von den trimmbaren zweiten (R_A) und dritten (R_B) Widerstandsanordnungen sich eine in der R-2R-Leiter befindet.

6. Netzwerk nach Anspruch 4, dadurch gekennzeichnet, daß die trimmbaren zweiten (R_A) und dritten (R_B) Widerstands anordnungen so bemessen sind, daß sie im wesent lichen gleiche absolute Trimmwirkungen im Ausgangssignal des DAC hervorrufen.