DE3302539A1 - Verfahren zum zusammensetzen von adressen eines speichers - Google Patents
Verfahren zum zusammensetzen von adressen eines speichersInfo
- Publication number
- DE3302539A1 DE3302539A1 DE19833302539 DE3302539A DE3302539A1 DE 3302539 A1 DE3302539 A1 DE 3302539A1 DE 19833302539 DE19833302539 DE 19833302539 DE 3302539 A DE3302539 A DE 3302539A DE 3302539 A1 DE3302539 A1 DE 3302539A1
- Authority
- DE
- Germany
- Prior art keywords
- addresses
- memory
- bank
- address
- dimensional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Image Input (AREA)
- Image Processing (AREA)
- Memory System (AREA)
Description
Anwaltsakte: P 944 DAINIPPON SCREEN SEIZO K.K.
Kyoto, Japan
Verfahren zum Zusammensetzen von Adressen eines Speichers
Die Erfindung betrifft ein Verfahren zum Zusammensetzen (Composen) von Adressen eines Speichers, wobei eine Mehrzahl von Daten, die einer Mehrzahl von Adressen entsprechen,
gleichzeitig zugänglich sind.
Während Daten in eine Adresse eines Speichers eingeschrieben oder aus dieser herausgelesen werden, hat man üblicherweise
zu den anderen Adressen zum Zwecke des Schreibens oder Lesens keinen Zugang. Hat man jedoch zu einer Mehrzahl von Adressen
gleichzeitig Zugang, so ergeben sich hieraus zahlreiche Vorteile; beispielsweise wird die Verarbeitungsgeschwindigkeit
wegen der Verminderung der Zugangszeit gesteigert, usw.
Es wurde schon ein Verfahren vorgeschlagen, wobei eine Mehrzahl von Adressen gleichzeitig zugängig ist. Sind in diesem
Falle Adressen (x), die 0, 1, 2, 3 ... bedeuten, ein Dimensional, so wird ein Speicher 1, der kontinuierlich
-V-
zusammengesetzte Adressen hat, so wie in Fig. 1 dargestellt, in eine Mehrzahl von Bankspeichern (bank memories) zerlegt,
und die Adressen werden nicht kontinuierlich in die Mehrzahl (in diesem Falle zwei) von Bankspeichern 2 und 3 eingespeichert,
wie in Fig. 2a dargestellt, sondern in einer verschachtelten Operation in Bankspeicher 4- und 5 mittels
eines sogenannten Speicher-Verschachtelungs-Verfahrens (memory interlacing method), so wie in Fig. 2b dargestellt.
Bei dieser Ausführungsform gemäß dem Speicher-Verschachtelungs-Verfahren
sind einander benachbarte Adressen wie (2) und (3), oder (15) und (l6) in einem logischen Adressenraum eines
Speichers gleichzeitig zugänglich.
Bei einem herkömmlichen Speicher wie beispielsweise einem Tafelspeicher (table memory) mit zwei-dimensionalen Adressen
(x, y), wobei χ 0, 1,-2, 3* ··· und y 0, 1, 2, 3* ··· bedeuten,-ist
eine Mehrzahl von Adressen nicht gleichzeitig zugänglich. In Bezug auf ein-dimensionale Adressen wurden bisher keinerlei
Verfahren wie das oben beschriebene Speicher-Verschachtelungs-Verfahren
vorgeschlagen; bei einem Speicher mit wenigstens zwei-dimensionalen Adressen sind die Adressen
nur nacheinander zugänglich.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Zusammensetzen (composing) von Adressen eines Speichers zu
schaffen, der n-dimensionale Adressen in einem logischen Adressenraum hat, welcher aus einer Mehrzahl von Einheits-Abteilen
(unit divisions) besteht, deren jede Scheitelpunkte mit den n-dimensionalen Adressen hat; ein solches Verfahren
soll die obengenannten Nachteile nicht aufweisen und insbesondere ein schnelles Verarbeiten erlauben.
Gemäß der Erfindung wird ein Verfahren zum Zusammensetzen von Adressen eines Speichers geschaffen, das das Unterteilen
eines Speichers mit n-dimensionalen Adressen in einem
logischen Adressenraum umfaßt, der seinerseits aus einer Mehrzahl von Einheitsabteilen besteht, deren jede mit den
n-dimensionalen Adressen Scheitel (vertices) hat, und zwar in einer Anzahl 2n von Bankspeichern, deren jede unabhängige
Datenlinien und Adressenlinien aufweist, wobei die Adresse eines jeden Gipfels des Sinheitsabteils einer
Adresse eines jeden Bankspeichers entspricht, so daß die anderen Adressen der Scheitel oder Gipfel des Einheitsabteiles
gleichzeitig' zugänglich sind.
Die Erfindung ist anhand der Zeichnung näher erläutert.
Darin ist im einzelnen folgendes dargestellt:
Fig. i zeigt die Adressen eines Speichers, die in herkömmlicher
Weise zusammengesetzt sind.
Pig. 2 zeigt Adressen, die in zwei Bankspeichern gespeichert sind, wobei ein Speicher herkömmlicher Bauart gebildet
wird; (b) zeigt gemäß einem herkömmlichen Speicher-Verschachtelungs-Verfahren gespeicherte
Adressen.
Fig. 3 zeigt vier Bankspeicher, in welchen zwei dimensionale
Adressen gemäß der Erfindung zusammengesetzt sind.
Fig. 4 zeigt einen Nachschlag-Tafelspeicher, der Bankspeicherzahlen
und gemäß der Erfindung zusammengesetzte zx^ei-dimensionale Adressen wiedergibt.
Fig. 5 zeigt einen Nachschlage-Tafelspeicher, der Bankspeicherzahlen
und drei-dimensionale Adressen ausdrückt, die gemäß der Erfindung-zusammengesetzt sind.
Fig. 6 ist eine schematische Ansicht zum Erläutern einer Interpolation gemäß der Erfindung.
Fig. 7 ist ein Blockschaltbild eines arithmetischen Kreises zum Durchfuhren der Interpolation gemäß der Erfindung.
Die Erfindung soll im folgenden anhand der Figuren 3-7 erläutert werden. Sin logischer Adressenraum (logical
address space) eines Speichers mit n-dimensionalen Adressen besteht aus einer Mehrzahl von Einheitsabteilen (unit
divisions), deren jedes Scheitel (vertices) mit den ndimensionalen
Adressen hat. In einem zwei-dimensionalen System sind die Adressen der Scheitel eines Einheitsabteiles
von quadratischer Form und werden als Satz von (1,1)., (2,1), (1,2) und (2,2) usw. ausgedrückt. Bei einem drei-dimensionalen
System haben die Adressen der Scheitel eines Einheitsabteiles kubische Form und werden als Satz von (1,1,1), (2,1,1), (1,2,1),
(1,1,2), (2,2,1), (2,1,2), (1,2,2) und (2,2,2) usw. ausgedrückt.
Um die Erfindung noch besser zu erläutern, sollen zunächst zwei-dimensionale Adressen (x, y) erklärt werden, wobei χ
bedeutet 0, 1, 2, 3, und y 0, 1, 2, 3, ··.
Bei dieser Ausführungsform, wie man aus Fig. 3 erkennt, ist
der Speicher in 2 =4· Bankspeicher 6, 7, 8 und 9 unterteilt,
im folgenden jeweils als to, ti, t2, tj5 bezeichnet, deren
jeder unabhängige Adressenlinien und Datenlinien hat, und alle Adressendaten der vier vertices des Einheitsabteiles
wird in jedem Bankspeicher to, ti, t2, oder tj5 gespeichert.
Ist y gleich null, so werden die Adressendaten (x, y) in den Bankspeichern gespeichert: nämlich (0,0) in Bankspeicher tO;
(1,0) in Bankspeicher ti; (2,0) in Bankspeicher £2; (3,0) in
Bankspeicher t3; (^,0) in Bankspeicher to, (5*0) in Bankspeicher
ti, usw. Im allgemeinen werden die Adressendaten (x,y) in einem Bankspeicher tpo gespeichert, wobei p„ einen
Rest bedeutet, der aus einer Division (x+2y)/2'd hervorgeht.
sr
Diese Relation wird in Pig. 4· veranschaulicht, die Bankspeicherzahlen
und die zwei-dimensionalen Adressen darstellt. Die Schnittstellen zweier sich in x-und y-Richtung
erstreckenden Linien bedeuten nämlich die zwei-dimensionalen Adressen (0,0), (0,1), ..., und die Zahlen "θ", "l", "2"
und "3"ι die an den Schnittstellen erscheinen, bedeuten
die Seriennummern, die den Bankspeichern zugeordnet sind, d.h. "0", "l", "2" und "3" bedeuten jeweils die Bankspeicher
to, ti, t2 und t3.
Die Seriennummer p2 des Bankspeichers tp2, in welchem eine
Adresse (x,y) zu speichern ist, wird demgemäß aus der folgenden Gleichung (I) erhalten, wobei MODEp ( ) einen
Rest bedeutet, der durch dividieren einer Anzahl von
ο
( ) durch 2 erhalten wird.
( ) durch 2 erhalten wird.
P2 = MODE2 (x+2y) (I)
Wie oben beschrieben, werden ferner die Adressen der vertices der Einheitsabteile getrennt in den verschiedenen Bankspeichern
gespeichert; demgemäß sind die in den einzelnen Bankspeichern gespeicherte Adressen sporadisch. Um die Adressen jedoch wirksam
in die verschiedenen Bankspeicher zu verteilen, werden die Relationen zwischen der Adresse (x,y) des Speichers und
die Adresse (xf, y') des Bankspeichers mittels der folgenden
Gleichung (II) bestimmt, wobei Zahlen ^- und p- in ( ) ganze
Zahlen sind, die durch weglassen ihrer Fraktionen erhalten werden.
xf = ( I ) (II)
yf = ( J )
Die Adressen der vertices der einzelnen Einheitsabteile werden mit anderen Worten in die verschiedenen Bankspeicher mit unabhängigen
Adressenlinien und Datenlinien verteilt.
Im folgenden soll die Erfindung unter Bezugnahme auf ein drei-dimensionales System beschrieben werden, wobei ein
Einheitsabteil eine kubische Form und acht vertices enthält, mit drei-dimensionalen Adressen (x, y, z), wobei χ O, 1, 2,
3, ... bedeutet, y 0, 1, 2, 3, ... und 7 0, 1, 2, 3 ...
Bei dieser Ausführungsform wird der Speicher in 2 =8 Bankspeicher
to, ti, t2, t3, t4, t5, t6 und t7 unterteilt, deren
jeder unabhängige Adressenlinien und Datenlinien hat, und die Adressen der vertices eines jeden Einheitsabteils (Unterabteils)
werden derart zusammengesetzt, daß sie in verschiedenen Bankspeichern gespeichert werden.
Bedeutet beispielsweise y null und ζ null, so werden Adressendaten
(x, y,z) in den Bankspeichern gespeichert, so z. B. (0, 0, 0) in Bankspeicher t0; (1,0,0) in Bankspeicher ti,
(2,0,0) in Bankspeicher t2; (3,0,0) in Bankspeicher t3; (4,0,0) in Bankspeicher t4; (5,0,0) in Bankspeicher t5;
(6,0,0) in Bankspeicher t6; (7,0,0) in Bankspeicher t7; (8,0,0) in Bankspeicher t0; usw. Im allgemeinen werden
Adressendaten (x,y,z) in einem Bankspeicher tp·, gespeichert,
wobei eine Serienzahl p^ einen Rest bedeutet, der durch eine
Division (x+2y+4z)/2^ erhalten wird. Diese Beziehung ist in
Fig. 5 dargestellt, welche die Bankspeicherzahlen und die drei-dimensionalen Adressen veranschaulicht.
Die Seriennummer p^ des Bankspeichers tp^, wobei die Adresse
(x,y,z) zu speichern ist, wird mittels der folgenden Gleichung (III) erhalten, wobei MODE^ ( ) ein Rest bedeutet, der dadurch
erhalten wird, daß man eine Zahl in ( ) durch 2r dividiert.
P^ = MODE3 (x+2y+4z) (III)
Die Relation zwischen der Adresse (x,y,z) des Speichers und
di? Adresse (xf, 3'', z') eines jeden Bankspeichers wird im
übrigen mittels der Gleichung ί'Γί) bestimmt, wobei Zahlen
2", ^- und 75· in ( ) ganze Zahlen sind, die durch Weglassen
ihrer Fraktionen erhalten werden
y = ^ J
(IV)
Wie oben beschrieben, werden die Adressen der vertices eines jeden Einheitsabteiles in die verschiedenen Bankspeicher
verteilt, deren jede unabhängige Adressenlinien und Datenlinien hat.
Im folgenden soll die Erfindung unter Bezugnahme auf ein n-dimensionales System beschrieben werden, wobei ein Einheitsabteil η-vertices mit n-dimensionalen Adressen (A,, Ap, A--,
... und A) (n=l, 2, 3, ...) hat.
Bei dieser Ausführungsform wird ein Speicher in 2n Bankspeicher
to, ti, t2, t3, ♦·♦ und t(2n-l) zerlegt, deren jeder unabhängige
Adressenlinien und Datenlinien hat. Im allgemeinen wird Datenwert (A., Ap, A-*, ...., A) in einem Bankspeicher tp gespeichert,
wobei eine Serienzahl ρ durch die folgende Gleichung (V) erhalten wird, die aus den oben beschriebenen Gleichungen (I)
•und (III) entwickelt wurde, wobei MODE ( ) einen Rest bedeutet,
der durch dividieren einer Zahl in ( ) durch 2 erhalten wird.
Pn = MODEn (A1+2A2+4A,+8A2J-+ ... +21^1An)
= MODE (n 2^1A1) (V)
n k=l K
Weiterhin wird, die Abhängigkeit zwischen der Adresse (A,, Ap,
A^, An, ... A) des Speichers und der Adresse A ' A', A^',
Ai,', ... A') eines jeden Bankspeichers aus der folgenden
*t η
Gleichung (VI) auf gleiche V/eise wie jene (I) und (III) der oben beschriebenen Ausführungsformen definiert.
4**
A1 = ( —
Ap
A ' - ( — A2 - [ 2
An " ( 2
(VI)
Gemäß der Erfindung werden demgemäß n-dimensionale Adressen
der vertices der einzelnen Sinheitsabteile in den verschiedenen Speicherbänken verteilt, deren jede unabhängige
Adressenlinien und Datenlinien hat, im n-dimensionalen System,
Es versteht sich aus der obenstehenden Beschreibung, daß die Adressen der vertices eines Jeden Einheitsabteiles gleichzeitig
zugänglich sind, im Gegensatz zum herkömmlichen Verfahren, wobei die Adressen nur nacheinander zugänglich sind,
und zwar selbst dann, wenn die Adressen mehrfach-dimensional sind, und wenn die Adressen der vertices eines jeden Einzelabteiles
von großer Zahl sind. Die Zugangszeit läßt sich somit durch Anwendung der Erfindung stark reduzieren.
Bei den oben beschriebenen Ausführungsformen der Erfindung braucht der Zugang einer Mehrzahl von Bankspeichern gleichzeitig
nicht immer in denselben Adressen gemeinsam durchgeführt zu werden; die Bankspeicher können in ihren jeweiligen
Adressen zugänglich sein.
Im folgenden'soll ein Ausführungsbeispiel der 3rfindung beschrieben
werden, wobei die Erfindung selbstverständlich nicht hierauf beschränkt ist.
Werden erste Signale sehr häufig in zweite Signale durch die gewünschte Rechnung umgewandelt, so erhält man die zwei-ten
Signale aus den ersten Signalen in einer Simulationsrechnung, da es einige Zeit beansprucht, wenn die Berechnung jedes Mal
durchgeführt ist; die zweiten Signale werden sodann in einem Nachschlagspeicher gespeichert, als Daten, die aus
dem Nachschlagespeicher jederzeit ausgelesen werden können, durch Anwendung der ersten Signale als Adressensignale,
wobei die Signalumwandlung unter hoher Geschwindigkeit vonstatten geht.
Werden zwei-dimensionale erste Signale (x,y) in zweidimensionale
zweite Signale P (x,y) umgewandelt, und werden die erhaltenen zweiten, den ersten Signalen entsprechenden
Signalen in einem Nachschlage-Tafelspeicher gespeichert, so wie in Fig. β dargestellt, so erhält man das zweite Signal
F (x.+x^,, y^+y^), wobei x. und y. integrale Teile und x„ und
y~ dezimale Teile bedeuten, entsprechend dem ersten Signal
(x.+xf, y^+y-) an einem Punkt G aus den Werten F(x., y^),
F(X1+!, y±), F(X1, y-^+l) und F(X1+!, J1^l)* im folgenden
"Interpolationsdaten" genannt, der zweiten Signale der vertices einer Interpolationsfläche ABCD, gemäß der
folgenden Gleichung (VII) für eine geradlinige Interpiationsmethode
F (x±+xf, yi+yf) = F(x±, y±) (i-xf) (l-yf)
+ F(X1+!, yf)xf(l-yf)
+ F(x±, yi+l)(l-xf)yf
+ F(X1+!, yi+l)x^f
(VII)
Um eine solche Interpolation gemäß einem herkömmlichen Verfahren durchzuführen, werden die Interpolationsdaten in einem
Nachschlage-Tafelspeicher mit herkömmlicher Adressenzusammensetzung
gespeichert und müssen somit aus dem Nachschlage-Tafelspeicher nacheinander ausgelesen werden. Da jedoch, wie
oben beschrieben, gemäß der Erfindung ein Satz von Interpolationsdaten, entsprechend den Adressen der vertices, der
Sinheitsabteile in den verschiedenen Bankspeichern gespeichert werden, läßt sich der Satz von Interpolationsdaten bequem
10
gleichzeitig aus einem Speicher herauslesen, dessen Adressen in oben beschriebener Weise gemäß der Erfindung zusammengesetzt
sind.
Gemäß der Erfindung läßt sich demgemäß ein Satz von Interpolationsdaten
zu einem Zeitpunkt auslesen, wenn die Interpolationsdaten in herkömmlicher Weise ausgelesen werden.
Bei einem zwei-dimensionalen System gemäß der Erfindung
läßt sich daher die Zeit zum Auslesen auf ein Viertel von jener Zeitdauer reduzieren, die ein herkömmliches Verfahren
benötigt.
Weiterhin läßt sich das Verfahren gemäß der Erfindung sehr wirkungsvoll bei einem multi-dimensionalen Nachschlage-Tafelspeicher
zur Anwendung einer Farbbild-Signal-Umwandlung einsetzen, wie im folgenden im einzelnen beschrieben werden
wird.
So geht es z. B. darum, daß erste digitale Parbseparations-Bildsignale
C, M, Y und K des ersten Signalsystemes, beispielsweise cyan, magenta, gelb- und schwarz, entsprechend
Druckfarben, in zweite digitale .Farbeeparations-Bildsignale
R, G und B des zweiten Signals:/stems für rot, grün und blau
zum Zwecke der Reproduktion eines Reproduktionsbildes umgewandelt werden. Während ein erwartetes Druckergebnis entsprechend
den ersten Bildsignalen dadurch simuliert wird, daß ein CRT-Monitor eines Farbscanners oder einer
elektronischen Farbprüfeinrichtung (proofreader) angewandt
werden, werden Werte U(C., M1, Y±, K^) der zweiten Bildsignale
R, G und B, die im voraus durch Durchführen einer Simulations-Arithmetik-Berechnung und einer Signalumwandlung
eines oberen Vier-Bits C, M., Y. und K. erhalten werden, entsprechend integralen Teilen der ersten Bildsignale C, M,
Y und K, als 256 Gradationen (8 Bits) erhalten werden, in
einem Nachschlage-Tafelspeicher im voraus gespeichert, deren Adressen mittels eines erfindungsgemäßen Verfahrens wie oben
11
beschrieben zusammengesetzt sind. Die Interpolation läßt sich somit anschließend bei hoher Geschwindigkeit wie folgt
durchführen.
Da bei dieser Ausführungsform die Adressen (C, M, Y, K) der
Nächschlage-Tafelspeicher vier-dimensional sind, wird der Speicher in 2 =16 Bankspeicher to, ti, t2, t3, ... und tl5
unterteilt. Eine Seriennummer p^ des Bankspeichers tp^ wird
aus der folgenden Gleichung (VIII) erlangt, die durch Substitution von n=4, a.,=C., Ap=M., A,=Y. und Ah=K, für die
Gleichung (V) erhalten wird. Die Relation zwischen der Adresse (C., M., Y., K.) des Speichers und der Adresse
(C.', M.', Y.T, K.') des Bankspeichers wird durch die
folgende Gleichung (IX) auf der Basis der Gleichung (VI) erhalten.
Pj+ = MODE^(C1+2M1+4 Y1+8K1) (VIII)
C, ' M1
C1' = T gi ), M1' - ( gi )
Bei dieser Ausführungsform sind die Adressen mittels des vor
liegenden Verfahrens zusammengesetzt. Erhält man die ersten Bildsignale C=C1+Cf, M=Mi+Mf, Y-Y1+Yf und K=K1+^, wobei
Cf, Mf, Y- und K« unteren vier Bits entspricht 0 _ Cf, M-,
Y-, K- -Kl, als Einheitsabteile durch Interpolation. Es
kann ein Satz von l6 Werten U (C1, M1, Y1, K1), U(C1+!,
M1, Y1, K1), ...und U(C±+1, M1+1, Y±+l, Κ±+1), d.h.
l6 Inzerpolationsdaten entsprechend ΐβ Adressen (C, M.,
Y1, K1), (C1+!, M1, Y1, K1), ... und (C1+!, Μ±+1, Y1+!,
K.+1) der vertices des Einheitsabteiles mit einem zu interpolierenden
Punkt aus den verschiedenen Bankspeichern gleichzeitig ausgelesen werden. Somit läßt sich die Zugangszeit gemäß der Erfindung weitgehend verringern.
12
-/Hl·-
Durch Anwenden der Auslese-Interpolationsdaten erhält man die entsprechenden zweiten Bildsignale R, G und B entsprechend
einer geradlinigen Interpolationsmethode, ausgedrückt durch die folgende Gleichung (X) oder eine andere einfache Interpolationsmethode
gemäß der Japanischen Offenlegungsschrift ■ Nr. 53-123201.
a(ct+cf, M.+Mf, Y1 +V
= U(C. .. M. , Y, , K. ) (1-C-) (1-Mf) (1-Yf) (1-Kf)
+ Ü(C.+1; M1, Y1, K1)Cg(I-Mf)(I-Yf)(I-Kf)
+ TJ(C1, M1+!, Y1, K1)(I-Cf)Mf(I-Yf)(I-Kf)
+ U(C1, M1, Y1+!, K1)(I-Cf)(I-Mf)Yf(I-Kf)
+ U(C.+1, M1+I, Yi?
M1,
+ U(C1+!, M1, Y1, K1+DCf(I-Mf) (1-Yf)Kf
+ U(C1, M1+!, Y1+!, Kf)(l-Cf)MfYf(l-Kf)
+ U(C, M.+l, Y1, Kf+D (l-Cf)Mf
<l-Yf>Kf + 'J(C, Ci1, Y1+!, K
+ U(C.+!, M1+I, Y1KL, K1)CfMfYf
+ U(C1, M1+!, Y1+!, K1+Dd-Cf)M
+ U(C.+1.. M1, Y1+!, ^+DCfU-Mf
+ U(C1+]., M1+!, Y1, K^DCfMfU-
+ U(C1+!, M1*!, Y1+!, K
In Fig. 7 1st ein arithmetischer Kreis zum Durchführen des durch Formel (X) ausgedrückten Interpolationsverfahrens
wiedergegeben, umfassend 16 Bankspeicher 10, - 10 r, die
die Interpolationsdaten abgeben, Selektoren H1 - 11,,-,
12χ - 12l6, 13X - 13X5 und ΐ4χ - I1Kg, die jeweils Cf oder
1-C-, M^ oder 1-M-, Y- oder 1-Y-, und K^ oder 1-K- aus-
II II I j. I
wählen, Subtraktoren 15, - 15-ig* l6, - l°ig* 17, - 17,g
und ΐ8χ - l8l6, die jeweils 1-Cf, 1-Mf, 1-Yf und 1-Xf
berechnen, Multiplikatoren 19χ - 191g* 2O1 - 20^, 21χ 21,g
und 22, - 22;.g zum Multiplizieren der Ausgänge der
Selektoren 11 - 14 und der Bankspeicher 10, und Addierwerke
23-1 - 23, r, die die multiplizierten Werte aufaddieren,
wobei man den interpolierten Wert U(C.+C-, M.+M-, Yj_+Yf>
K±+Kp erhält.
Bei dieser Ausführungsform lassen sich die Interpolationsdaten aus den Bankspeichern gleichzeitig auslesen, und die
Berechnung der Interpolation läßt sich gleichzeitig durchführen. Demgemäß ist die Verarbeitungszeitdauer der Interpolation
stark verringert, verglichen zu den herkömmlichen Verfahren.
Unter der oben verwendeten Ausdrucksweise "Vertex" bzw. "vertices" werden auch die Spitzen von Vektorpfeilen
verstanden.
24.01.83
DrW/MJ
DrW/MJ
Leerseite
Claims (1)
- Anwaltsakte: P 944 DAINIPPON SCREEN SEIZC K.K.Kyoto, JapanPATENTANSPRÜCHEfly Verfahren zum Zusammensetzen von Adressen eines Speichers, umfassend die Verfahrensschritte des Unterteilens eines Speichers mit n-dimensionalen Adressen in einen logischen (binären) Adressenraum, bestehend aus einer Mehrzahl von Einheitsabteilen (Unterabteilen), deren jeder vertices mit den n-dimensionalen Adressen hat, in eine Anzahl 2 von Bankspeichern, jeder mit unabhängigen Datenlinien und Adressenlinien, wobei die Adressen eines jeden Vertex des Unterabteils einer Adresse eines jeden Bankspeichers entspricht, so daß die Adressen der vertices der Unterabteile gleichzeitig zugänglich sind.2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Bankspeicher durch Seriennummern wie 0, 1, 2, 3, ... und 2n-l bezeichnet sind, und daß jede der n-dimensionalen Adressen wie A , A , ..., A und A einem Bankspeicher entspricht, deren Serienzahl einem Rest gleich ist, derk=lg durch Dividieren von -^1 2 ~ .A1 durch 2n erhalten wird.j5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Adressen eines jeden Bankspeichers durch Dividieren der Adressen des Speichers durch zwei und durch Weglassen ihrer Fraktionen ermittelt werden.Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Tafelspeicher Sätze von zweiten Parbsignalen R, G und B für rot, grün und blau entsprechend Sätzen von ersten Farbsignalen C, M, Y und K für cyan, magenta, gelb und schwarz Druckfarben speichert, daß die zweiten Parbsignale R, G und B aus dem Tafelspeicher dadurch ausgelesen werden, daß sie in einer Adresse (C, M, Y, K) adressiert werden, wobei die Tafel in 2 Bankspeicher unterteilt wird, deren jeder unabhängige Datenlinien und Adressenlinien hat, denen aufeinanderfolgend Seriennummern O, 1, 2, 3j ··· und 15 zugeordnet sind, und daß jede Adresse (C, M, Y, K) dem Bankspeicher entspricht, dessen Serienzahl durch eine Division C+2M+4Y+8K/2 bestimmt wird.24.01.83
DrW/MJ
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011180A JPS58128078A (ja) | 1982-01-27 | 1982-01-27 | メモリ装置の構成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3302539A1 true DE3302539A1 (de) | 1983-08-04 |
Family
ID=11770860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19833302539 Ceased DE3302539A1 (de) | 1982-01-27 | 1983-01-26 | Verfahren zum zusammensetzen von adressen eines speichers |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4603348A (de) |
| JP (1) | JPS58128078A (de) |
| DE (1) | DE3302539A1 (de) |
| FR (1) | FR2520544A1 (de) |
| GB (1) | GB2117942B (de) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2165066B (en) * | 1984-09-25 | 1988-08-24 | Sony Corp | Video data storage |
| GB2164767B (en) * | 1984-09-25 | 1988-08-24 | Sony Corp | Video data storage |
| JP2537172B2 (ja) * | 1984-12-27 | 1996-09-25 | 株式会社東芝 | カラ−画像入力装置 |
| US4819152A (en) * | 1985-04-05 | 1989-04-04 | Raytheon Company | Method and apparatus for addressing a memory by array transformations |
| GB2181923B (en) * | 1985-10-21 | 1989-09-20 | Sony Corp | Signal interpolators |
| US4698674A (en) * | 1986-03-06 | 1987-10-06 | Vsp, Inc. | Interlace/non-interlace data converter |
| US4829587A (en) * | 1987-03-02 | 1989-05-09 | Digital Equipment Corporation | Fast bitonal to gray scale image scaling |
| JPS63225290A (ja) * | 1987-03-14 | 1988-09-20 | 株式会社日立製作所 | 表示制御回路 |
| JPS63244245A (ja) * | 1987-03-31 | 1988-10-11 | Toshiba Corp | 並列アクセス可能な多次元メモリ装置 |
| US4823189A (en) * | 1987-05-08 | 1989-04-18 | Tektronix, Inc. | Method and apparatus for creating a dither pattern |
| JPH0198077A (ja) * | 1987-10-09 | 1989-04-17 | Sony Corp | 記憶装置 |
| US5418907A (en) * | 1991-09-12 | 1995-05-23 | Sony Corporation | Multi-port memory and digital interpolation apparatus |
| JP2905368B2 (ja) * | 1993-08-10 | 1999-06-14 | 富士通株式会社 | 誤り検出・訂正方法 |
| US5483475A (en) * | 1993-09-15 | 1996-01-09 | Industrial Technology Research Institute | Fast pipelined 2-D discrete cosine transform architecture |
| US5481487A (en) * | 1994-01-28 | 1996-01-02 | Industrial Technology Research Institute | Transpose memory for DCT/IDCT circuit |
| US6604166B1 (en) * | 1998-12-30 | 2003-08-05 | Silicon Automation Systems Limited | Memory architecture for parallel data access along any given dimension of an n-dimensional rectangular data array |
| US6505475B1 (en) | 1999-08-20 | 2003-01-14 | Hudson Technologies Inc. | Method and apparatus for measuring and improving efficiency in refrigeration systems |
| US6647735B2 (en) * | 2000-03-14 | 2003-11-18 | Hussmann Corporation | Distributed intelligence control for commercial refrigeration |
| US7000422B2 (en) * | 2000-03-14 | 2006-02-21 | Hussmann Corporation | Refrigeration system and method of configuring the same |
| US6332327B1 (en) * | 2000-03-14 | 2001-12-25 | Hussmann Corporation | Distributed intelligence control for commercial refrigeration |
| US20040016253A1 (en) * | 2000-03-14 | 2004-01-29 | Hussmann Corporation | Refrigeration system and method of operating the same |
| US6999996B2 (en) * | 2000-03-14 | 2006-02-14 | Hussmann Corporation | Communication network and method of communicating data on the same |
| US7047753B2 (en) * | 2000-03-14 | 2006-05-23 | Hussmann Corporation | Refrigeration system and method of operating the same |
| US6973794B2 (en) * | 2000-03-14 | 2005-12-13 | Hussmann Corporation | Refrigeration system and method of operating the same |
| JP4724413B2 (ja) * | 2004-11-26 | 2011-07-13 | キヤノン株式会社 | データ分類方法 |
| JP2008018672A (ja) * | 2006-07-14 | 2008-01-31 | Pompreece Kk | 犬旅券（ｄｏｇｐａｓｓｐｏｒｔ） |
| KR100868451B1 (ko) * | 2007-02-22 | 2008-11-11 | 삼성전자주식회사 | 3-ｄ 주소 매핑을 이용한 메모리 접근 방법 |
| JP5759126B2 (ja) * | 2010-08-25 | 2015-08-05 | キヤノン株式会社 | パターン識別装置及びその制御方法、プログラム |
| JP5868054B2 (ja) * | 2011-07-26 | 2016-02-24 | キヤノン株式会社 | パターン識別装置、方法及びプログラム |
| JP5777458B2 (ja) * | 2011-09-12 | 2015-09-09 | キヤノン株式会社 | パターン識別装置、パターン識別方法及びプログラム |
| US9569350B2 (en) * | 2013-03-12 | 2017-02-14 | Samsung Electronics Co., Ltd. | Multidimensional resource manager/allocator |
| EP3018587B1 (de) * | 2014-11-05 | 2018-08-29 | Renesas Electronics Europe GmbH | Speicherzugriffseinheit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3800289A (en) * | 1972-05-15 | 1974-03-26 | Goodyear Aerospace Corp | Multi-dimensional access solid state memory |
| US3995253A (en) * | 1975-03-03 | 1976-11-30 | International Business Machines Corporation | Method and apparatus for accessing horizontal sequences, vertical sequences, and rectangular subarrays from an array stored in a modified word organized random access memory system |
| JPS5285425A (en) * | 1976-01-09 | 1977-07-15 | Hitachi Ltd | Video information memory device |
| US4051551A (en) * | 1976-05-03 | 1977-09-27 | Burroughs Corporation | Multidimensional parallel access computer memory system |
| JPS55145475A (en) * | 1979-05-01 | 1980-11-13 | Fuji Photo Film Co Ltd | Color picture recording method |
| US4460958A (en) * | 1981-01-26 | 1984-07-17 | Rca Corporation | Window-scanned memory |
| US4509194A (en) * | 1982-09-09 | 1985-04-02 | Minnesota Mining And Manufacturing Company | Apparatus for producing a code word |
-
1982
- 1982-01-27 JP JP57011180A patent/JPS58128078A/ja active Pending
-
1983
- 1983-01-24 US US06/460,286 patent/US4603348A/en not_active Expired - Fee Related
- 1983-01-25 GB GB08301949A patent/GB2117942B/en not_active Expired
- 1983-01-26 FR FR8301157A patent/FR2520544A1/fr active Granted
- 1983-01-26 DE DE19833302539 patent/DE3302539A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58128078A (ja) | 1983-07-30 |
| GB2117942A (en) | 1983-10-19 |
| FR2520544B1 (de) | 1985-02-08 |
| GB8301949D0 (en) | 1983-02-23 |
| FR2520544A1 (fr) | 1983-07-29 |
| US4603348A (en) | 1986-07-29 |
| GB2117942B (en) | 1985-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3302539A1 (de) | Verfahren zum zusammensetzen von adressen eines speichers | |
| DE69839277T2 (de) | Verfahren und anordnung zur ausführung von farbschlüsseln, transparenz und nebelfunktionen | |
| DE2931420C2 (de) | Verfahren und Vorrichtung zur Farbbildreproduktion | |
| DE3808818C2 (de) | ||
| EP0764310B1 (de) | Verfahren zur generierung einer contone-map | |
| DE2827596C2 (de) | Verfahren und Anordnung zur Herstellung gerasterter Druckformen | |
| DE3402251C2 (de) | ||
| DE3890560C2 (de) | Verfahren und Vorrichtung zur Farb-Modifikation | |
| EP0931413B1 (de) | Verfahren zur interpolation in einem n-dimensionalen farbraum | |
| DE4234985C2 (de) | Verfahren zum Transformieren von Farbsignalen und Vorrichtung zur Durchführung des Verfahrens | |
| DE3222662A1 (de) | Verfahren und einrichtung zur linearen interpolation fuer signale in einem speicher | |
| DE2813519A1 (de) | Lineares interpolationsverfahren fuer farbsignale in einem speicher | |
| DE19623318C2 (de) | Teilpixelcodierungs- und Decodierungsverfahren | |
| EP0293703A2 (de) | Verfahren zum Aufzeichnen von Quasihalbtonbildern und Vorrichtung zur Umwandlung von Bildpunkt-Tonwertdaten | |
| DE3719901A1 (de) | Abschaetzungs- und berechnungsmethode fuer stetige bilder | |
| EP0759248B1 (de) | Verfahren und einrichtung zur erzeugung eines grau-composite-proofs | |
| DE69827183T2 (de) | Farbumwandlungsvorrichtung | |
| DE69709695T3 (de) | Verfahren zur seitenzusammensetzung | |
| DE102004008379A1 (de) | Verbessertes Verfahren zum Aufrechterhalten der Kantenqualität beim Tintenstrahldrucken | |
| DE3505796C2 (de) | ||
| DE4027897C2 (de) | Bildverarbeitungsvorrichtung | |
| DE60010491T2 (de) | Verfahren und vorrichtung zum erzeugen von halbtongerasterten farbauszügen für eine bildausgabevorrichtung | |
| WO1999048047A1 (de) | Verfahren zur koordinatenumrechnung von bilddaten mit zufälligem offset der bildpunkte | |
| DE69929757T2 (de) | Farbumwandlung | |
| WO1999028864A1 (de) | Verfahren zur umsetzung digitaler daten im raster einer ersten auflösung in digitale zieldaten einer zweiten auflösung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |