FR2520544A1 - Procede pour composer les adresses d'une memoire - Google Patents

Abstract

L'INVENTION CONCERNE UN PROCEDE POUR COMPOSER LES ADRESSES D'UNE MEMOIRE AYANT DES ADRESSES A N DIMENSIONS DANS UN ESPACE LOGIQUE D'ADRESSES CONSTITUE DE PLUSIEURS SECTIONS UNITAIRES AYANT CHACUNE DES INTERSECTIONS AVEC LES ADRESSES A N DIMENSIONS. SELON L'INVENTION, ON DIVISE CETTE MEMOIRE EN UN NOMBRE 2 DE BLOCS DE MEMOIRE AYANT CHACUN DES LIGNES INDEPENDANTES DE DONNEES ET D'ADRESSES, DANS LESQUELLES L'ADRESSE DE CHAQUE INTERSECTION DE LA SECTION UNITAIRE CORRESPOND A UNE ADRESSE DE CHAQUE BLOC DE MEMOIRE DE MANIERE A ACCEDER SIMULTANEMENT A PLUSIEURS ADRESSES DES INTERSECTIONS DE LA SECTION UNITAIRE. APPLICATION: REALISATION D'UNE MEMOIRE-INDEX MULTIDIMENSIONNELLE POUR LA CONVERSION RAPIDE DE SIGNAUX DANS LE TRAITEMENT D'IMAGES EN COULEUR.

Description

i 2520544 PFECEDE POUR CMPCSER LES ADRESSES D'UNE MElOIRE La présente

invention a trait à un procédé pour composer les adresses d'une mémire dans laquelle plusieurs données correspondant à plusieurs adresses sont

accessibles simultanément.

Habituellement, lorsqu'une donnée est introduite ou extraite sur une adresse d'une mmoire, il n'est pas possible d'accéder aux autres adresses pour une

opération d'écriture ou de lecture S'il devient possible d'accéder simultané-

ment à plusieurs adresses, on peut en attendre de nombreux avantages, tels qu'un accroissement de la vitesse de traitement résultant de la réduction du temps

d'accès, et ainsi de suite.

On a déjà proposé une telle méthode d'accès simultané à plusieurs adresses.

Dans ce cas, lorsque des adresses (x) signifiant O, 1, 2, 3,, sont à une dimension, une m&oire 1 ayant des adresses ccmposées de manière continue, comoe représenté Fig 1, est divisée en plusieurs blocs, et les adresses ne sont plus m 9 aorisées séquentiellement dans les divers blocs (ici, au nombre de deux) numérotés 2 et 3 dans la Fig 2 a, mais sont mémorisées selon une opération entrelacée dans les blocs 4 et 5 par un procédé dit d'entrelacement de mémoire, casm:e le représente la Fig 2 b Dans cette forme de mise en oeuvre du procédé d'entrelacement de mémoire, les adresses adjacentes telles que ( 2) et ( 3), ou ( 15) et ( 16) dans un espace logique d'adresse d'une mémoire sont accessibles simultanrient. Toutefois, dans une nmmoire classique telle qu'une mémoire-table ayant des adresses à deux dimensions (x,y), o x signifie 0, 1, 2, 3, et y signifie 0, 1, 2, 3,, il n'est pas possible d'accéder simultanément à plusieurs

adresses Il n'a été proposé aucune méthode telle que la méthode d'entrelace-

ment de mémoire décrite ci-dessus en ce qui concerne les adresses unidimension-

nelles, de telle sorte que dans une mémoire ayant des adresses à au moins deux

dimensions, il faut accéder à ces adresses une par une à chaque fois.

La présente invention a noteament poutr but de définir un procédé pour ooposer les adresses d'une mémoire ayant des adresses à N dimensions dans un espace logique d'adresses constitué de plusieurs sections unitaires ayant chacune des intersections avec les adresses à N dimensions, ce procédé étant exempt des inconvénients évoqués ci-dessus, et capable de réaliser un traitement rapide. Le procédé selon l'invention est caractérisé par le fait de diviser une m Fnoire, ayant des adresses à N dimensions dans un espace logique d'adresses constitué de plusieurs sections unitaires ayant chacune des intersections avec

2 2520544

les adresses à N dimensions, en un nombre P de blocs de mx Doire ayant chacun des lignes i e ntes de d&nmées et d'adresses dans lesquelles l'adresse de diaque intersection de la section unitaire correspond à une adresse de chaque

bloc de mqmoire, de manière à accéder simultanêient aux adresses des inter-

sectios de la section unitaire. Une forme de mise en oeuvre du procédé selon l'invention est caractérisée en oe que les blocs de m 9 mire sont repérés consécutivement par des numéros tels que O, 1, 2, 3 et 2 n-l, et en ce que chacune des adresses à N dimensions flle que A 1, A 2, An-1 et A oerrespond à un bloc de màmoire dont le numéro O dortire est égal à un reste obtenu en diiatprm"l eo n: 2 k 1 l *A k=l

Une autre forme de mi-s:e en oeuvre du procédé selon l'invention est caracté-

risée en oe que l'adresse de chaque bloc de inâmire est déterminée en divisant

par 2 les adresses de la nmêoire et en cmettant leurs fractions.

Une autre fonre de mise en oeuvre du procédé selon l'invention s'applique à la réalisation d'une table d'index multidimensionnelle utilisable pour la

conversion de signaux d'analyse d'une image en couleurs.

Selon l'invention, cette forme de mise en oeuvre est caractérisée par le fait de stocker dans une moire-table des ensembles de signaux secondaires des couleurs P, G et B pour le rouge, le vert et le bleu, ces signaux correspondant à des ensebles de signaux primaires des couleurs C, M, Y et K pour des encres de couleurs cyan, magenta, jaune et noir, les signaux secondaires des couleurs R, G et B étant lus dans la nfaoire-table par adressage sur une adresse (C, M, Y, K), cette mu Foire-tab 1 e étant divisée en 24 blocs de mnéoire ayant chacun des lignes i -_ates de do Enées et d'adresses repérées onsécutivent par des numéros d'oe/re O, 1, 2, 3 et 15, tandis que chaque adresse (C, M, Y, K) correspoii au bloc de 9 nife dent le numéro d'ordre est déterminé par une

division (C+ 2 M Kf Y+BK)/4.

Des fwm préférées de mise en oeuvre de la présente invention seront décrites ci-axprs de manière plus détaillée, en se référant aux dessins annexés, dam lesquels la Fig 1 représente des adresses d'une mémoire, composées d'une manière classique; la Fig 2 rerésente des adresses stockées dans deux blocs coeposant une mrémoire d'un type classique, la Fig 2 (b) représentant des adresses stockées selon une méthode classique d'entrelacment de mnoire; la Fig 3 représente quatre blocs de mémoire dans lesquels des adresses à deux

3 25 Z 0544

dimensions sont composées conformâment à la présente invention; la Fig 4 représente une nmmoire d'index qui exprime les numéros des blocs de nmémoire et des adresses à deux dimensions coposées selon l'invention; la Fig 5 représente une émoire d'index qui exprime les numéros des blocs de 5 mémoire et des adresses tridimensionnelles ccmposées selon l'invention; la Fig 6 est un schéma expliquant une interpolation selon l'invention, et la Fig 7 est un schéma de principe d'un circuit arithmétique pour exécuter

l'interpolation selon l'invention.

En se référant aux Fig 3-7, on voit un espace logique d'adressage d'une maémoire ayant des adresses à N dimensions Cet espace est composé de plusieurs sections unitaires qui ont chacune des intersections avec les adresses à n dimen&ons Dans un système à deux dimensions, les adresses des intersections d'une section unitaire ayant une forme quadratique sont exprimées sous la forme d'un ensemble de ( 1,1), ( 2,1), ( 1,2) et ( 2,2), et ainsi de suite, et dans un système à trois dimensions, les adresses des intersections d'une section unitaire ayant une forme cubique sont exprimées sous la forme d'un ensemble de ( 1,1,1),

( 2,1,1),( 1,2,1), ( 1,1,2), ( 2,2,1), ( 2,1,2), ( 1,2,2) et ( 2,2,2), et ainsi de suite.

Tout d'abord, pour faciliter la cofréhension de l'invention, celle-ci sera expliquée en tenrmes d'adresses à deux dimensions (x,y), o x signifie 0, 1, 2, 3, , et y signifie 0, 1, 2, 3, Dans cette forme de mise en oeuvre, telle qu'elle est représentée à la Fig 3, la mno Dire est divisée en 22 = 4 blocs 6, 7, 8 et 9, ci-après référencés t O, tl, t 2 et t 3, respectivement, chaque bloc ayant des lignes d'adresses et des lignes de données indépendantes, et chaque donnée d'adresse des quatre intersections de

la section unitaire est stockée dans chaque bloc t O, tl, t 2 ou t 3.

C'est à dire que lorsque y est égal à zéro, les données d'adresse (x,y) sont stockées dans les blocs de méxoire, par exemple: ( 0,0) dans le bloc t O, ( 1,0) dans le bloc tl ( 2,0) dans le bloc t 2, ( 3,0) dans le bloc t 3 ( 4,0) dans le bloc t O,( 5,0) dans le bloc tl et ainsi de suite En général, la donnée d'adresse (x,y) est stockée dans un bloc de mémoire t P 2 o

P 2 signifie un reste qui est obtenu par une division (x+ 2 y)/22.

Cette relation est représentée visuellement dans la Fig 4 qui rmontre les numéros des blocs de mémoire et les adresses à deux dimensions C'est à dire que les intersections des deux lignes qui s'étendent dans les direction x et y signifient les adresses bidmensionnelles ( 0,0), ( 0,1),, et que les numéros "O"n, " 1 ", " 2 " et " 3 " apparaissant sur les intersections signifient les numéros

4 2520544

d'ordre affectés aux blocs de mumoire, c'est à dire que "O", t" 1 ", " 2 " et 11311

signifient respectivement les blocs de mémoire t O, tl, t 2 et t 3.

Par suite, le numéro d'ordre P 2 du bloc-nmmoire t P 2 dans lequel il y a lieu de stocker une adresse (x,y) s'obtient au moyen de la formule (I) ciaprès, dans laquelle MMEE 2 () signifie un reste obtenu en divisant par 22 un nombre de (). P 2 = M'CE 2 (x+ 2 y) (I) (I)

En outre, ainsi que cela a été décrit ci-dessus, les adresses des inter-

sections de la section unitaire sont stockées séparément dans les différents blocs de mmroire, et par conséquent les adresses stockées dans chacun des blocs sont dispersées Toutefois, pour répartir convenablement les adresses dans les différents blocs, la relation entre l'adresse (x,y) de la mmo Dire et l'adresse (x',y') du bloc est déterminée par la formule (II) ci-après, dans laquelle les normbres et 2 dans () sont des noibres entiers obtenus en omettant leurs

2 2-

fractions.

X

x' = ( 2) ee eeeleealeeeelÀ eeee ee eee À À (II) y, = ( 2) Autremmnt dit, les adresses des intersections de dchaque section unitaire sont rfparties dans les différents blocs de mimoire ayant des lignes d'adresses

indépendantes et des lignes de données indépendantes.

L'invention va maintenant être exposée en se référant à un système tridimen-

sionnel dans lequel une section unitaire de fonrme cubique possède huit inter-

sections ayant des adresses tridimensionnelles (x,y,z) dans lesquelles x signifie 0, 1, 2, 3,, y signifie 0, 1, 2, 3, et z signifie 0, 1, 2, 3, Dans cette forme de mise en oeuvre, la m&noire est divisée en 23 = 8 blocs t O, tl, t 2, t 3, t 4, t 5, t 6 et t 7, ayant chacun des lignes d'adresses et des lignes de dnnées indépendantes, et les adresses des intersections de chaque section unitaire sont composées de manière a être stockées dans les différents blocs de mnloire. Par exmeple,-lorsque y est égal à zéro et que z est égal à séro, les données d'adresses (x,y,z) sont stockées dans les blocs de memoire, de la manière suivante: (O,0,O) dans le bloc t O, ( 1,0,0) dans le bloc tl ( 2,0,0) dans le bloc t 2, ( 3,0,0) dans le bloc t 3 ( 4,0,0) dans le bloc t 4, ( 5,0,0) dans le bloc t 5 ( 6, 0,0) dans le bloc t 6, ( 7,0,0) dans le bloc t 7

2520544

( 8,0,0) dans le bloc t O et ainsi de suite.

D'une manière générale, une donnée d'adresse (x,y,z) est stockée dans un bloc de mrnoire tp 3, o un numéro d'ordre p 3 signifie un reste obtenu par une division (x+ 2 y+ 4 z)/2 Cette relation est représentée dans la Fig 5 qui montre les numÉros des blocs de mmoire et les adresses tridimensionnelles. Le numéro d'ordre p 3 du bloc tp 3 dans lequel il y a lieu de stocker l'adresse (x,y,z) est obtenu au moyen de la formule (III) ci-après dans laquelle MDE 3 ()

signifie un reste obtenu en divisant par 2 un nombre contenu dans ().

P 3 = MDE 3 (x+ 2 y+ 4 z) (III) En outre, la relation entre l'adresse (x, y,z) de la némoire et l'adresse (x',y',z') de chaque bloc de mémoire est déterminée au moyen de la formule (IV) ci-après, dans laquelle les nombres, et z dans () sont des nombres entiers

2 ' 2 2

obtenus en omettant leurs fractions.

x' = () y' = ( I) (IV) z'= () Comme décrit ci-dessus, les adresses des intersections de chaque section unitaire sont réparties dans les divers blocs ayant chacun des lignes d'adresses

et des lignes de données indépendantes.

L'invention sera maintenant expliquée en se référant à un système à N dimen-

sions, dans lequel une section unitaire possède N intersections avec des adresses

à N dimensions (A 1, A 2, A 3, et An) (n = 1, 2, 3,).

n Dans cette forme de mise en oeuvre, la néàmire est divisée en 2 blocs de méroire t O, tl, t 2, t 3, et t( 2 n-1), ayant chacun des lignes d'adresses et des lignes de données indépendantes D'une manière générale, une donnée d'adresse (Ai, A 2, A 3,, An) est stockée dans un bloc tp, o un numéro d'ordre Pn est obtenu au moyen de la formule (V) ci-après qui est établi 4 à partir des formules (I) et (III) précitées, et dans laquelle MDD En() signifie

un reste obtenu en divisant par 2 N un nombre contenu dans ().

n=MD(EA 1 + 2 A 2 A+ 4 A 3 + 8 A 4 ++eeA) = N 2 kl M Ol CE ( 5 N2'A) (y> nîk 1

6 2520544

tu outoe, la relation entre l'adresse (A 1, A, A,, A,) de la

SIâKx Ixe et l'adresse (A 1 ', A 2 "r A 3 ', A 4 ',, A') de chaque bloc est déter-

mhin 6 e au rayen de la fonmiule (VI) ci-après de la âme manière que pour les

fozmules (I) et(III) des formtes da mise en oeuvre décrites précédearent.

h A,= A, -2 :

-2 ' = A 2) (VI)

T) A =

n 7-

Par conséquent, selon la présente invention, les adresses a N dimensions des intersections de chadque section unitaire sont réparties dans les différents blocs

de maoire ayant chacun des lignes d'adresses et des lignes de données indépen-

dantes dans le système à N dimensions.

Cn comprendra aisément d'après la description ci-dessus que les adresses des

intersections de chaque section unitaire sont accessibles simultanément, à la différence des procédés classiques avec lesquels on ne peut accéder aux adresses que séquentiellament, même quand ces adresses sont multidimensionnelles et quand

il existe un grand naibre d'adresses d'intersections de chaque section unitaire.

Par onséquent, le temps d'accès pourra être largament diminué grâce au procédé

selon la présente invention.

Dans les formes de mise en oeuvre de l'invention qui viennent d'être décrites, 1 ' accès simultané vers plusieurs blocs de mémoire ne peut pas toujours être exécuté sur les m 2 es adresses,en cnumm, et l'accès aux blocs de nmaoire devrait

se faire sur leurs adresses respectives.

Un exemle de la présente invention sera décrit ci-après, à titre non limitatif. Iorsc_ des signaux primaires sont convertis, très fréqu ent, en signaux secdaires piar un calcul apprcprié, il faut beaucoup de temps si le calcul est exfcit chaque fois sur un seul signal Il est donc préférable d'obtenir les signaux seuondaires à l'avance, en traitant les signaux primaires par un calcul de siumato, puis de les stocker dans une moire d'index sous la forme de Lxmées peouant être lues à n'inporte quel moent dans cette nméoire d'index en utilisaut les signaux primaires came signaux d'adressage, ce qui permet de

réaliser la ccersion des signaux à une grande vitesse.

252 È 544

Lorsque des signaux primaires (x,y) à deux dimensions sont convertis en signaux secondaires F(x,y) à deux dimensions, et que ces derniers sont ensuite

stockés dans une mnéoire d'index omme représenté Fig 6, les signaux secon-

daires F(xi+xf, Yi+yf), o xi et Yi signifient des parties entières et Xf et yf des parties décimales correspondant aux signaux primaires (xi+Xf, yi+yf) en un point G, sont obtenus à partir des valeurs F(xi, yi), F(xi+l, yi), F(xi, yi+l)

et F(xi+l, Yi+l), ces valeurs étant désignées ci-après comme données d'inter-

polation des signaux secondaires des intersections d'une surface d'interpolation ABCD, selon la fonmule (VII) ci-après pour une méthode d'interpolation linéaire: F(xi+xf, Yi+yf) = F(xi, yi) ( 1-x) ( 1-yf) + F(xi+l, yf)xf ( 1-yf) + F(xi, Yi+l) ( 1-xf)yf + F(xi+l, Yi+l)xf Yf (VII) Pour exécuter une telle interpolation selon une méthode classique, les données d'interpolation sont stockées dans une mémoire d'index ayant une composition d'adresses classique, et il faut alors chaque fois lire ces données

une à une sur la table d'index.

Par contre, il devient possible, grâce au procédé selon l'invention, dans lequel un ensemble de données d'interpolation correspondant aux adresses des intersections de la section unitaire sont stockées dans les différents blocs de mnmoire, de lire simultanément et d'une manière commode l'ensemble des données d'interpolation dans une mémoire dont les adresses sont composées de

la manière décrite ci-dessus conformnrent à la présente invention.

Ceci signifie qu'il devient possible, selon l'invention, de lire tout un ensemble de données d'interpolation pendant le temps qu'il faudrait autrement pour lire une seule donnée d'interpolation selon une méthode classique Par conséquent, dans un système à deux dimensions selon la présente invention, le temps de lecture pourra être réduit à un quart de celui qu'exige la méthode

classique.

De plus, le procédé selon l'invention pourra être appliqué d'une manière beaucoup plus performante à une mêmoire d'index multi-dimensionnelle pour utiliser cette mémoire lors de la conversion de signaux d'images en couleurs,

de la manière décrite en détail ci-après.

Lorsque des signaux primaires numériques de séparation de couleurs C, M, Y et K appartenant au premier système de signaux, et correspondant aux couleurs

8 2520544

cyan, magenta, jaune et noir des encres d'impression, sont convertis en signaux secondaires numériques de séparation de couleurs R, G et B appartenant au deuxième systême de signaux, pour les couleurs rouge, verte et bleue, en vue de la reproduction d'une image en couleurs, en même temps qu'on simule, au moyen de l'écran cathodique de contrô 161 e d'un dispositif à balayage pour l'analyse des couleurs, l'aspect final de l'impression d'après les signaux primaires de l'image, ceci pouvant se faire aussi au moyen d'un dispositif électronique de vérification des tirages en couleur, les valeurs U(Ci, Mi, Yi, K) des signaux secondaires d'image R, G et B obtenues à l'avance en exécutant un calcul arithmétique de simulation et une conversion de signal des quatre bits supérieurs Ci, Mi, Yi et Ki correspondant aux parties entières des signaux d'image primaires C, M, Y et K exprimés en 256 gradations ( 8 bits), sont stockées à l'avance dans une mémoire

d'index dcnt les adresses sont composées confornéent au procédé selon l'inven-

tian, come décrit ci-dessus Par conséquent, l'interpolation pourra ensuite être exécutée à grande vitesse de la manière décrite ci-après: Selon cette forme de mise en oeuvre, étant donné que les adresses (C, M, Y, K) de la mémoire d'index sont à quatre dimensions, la mémoire est divisée en 2 = 16 blocs de mémoire t O, tl, t 2, t 3 et t 15 Un numéro d'ordre p 4 du bloc de méoire tp 4 s'obtient au moyen de la formule (IIX) ci-après qui est elle-ome cbtenue par substitution de n= 4, Ai=Ci, A Mi, A 3 =Yi et A 4 =Ki dans la formule (M) décrite ci-dessus, et la relation entre l'adresse (Ci, Mi, 'Yi Ki) de la mnmoire et l'adresse (Ci', Mi', Y ', Ki') du bloc de mémoire est déterminée par la formule suivante (IX) basée sur la formule (VI): p 4 =M 4 (ci+ 2 Mi+ 4 Yi+ 8 Ki) (IX) Ci' ( Ci), M ' = (Mi)

2 T

) Ix)

Y, Y

Y' =( _)t K ' = ( i)

2 T

Donc, dans cette forme de mise en oeuvre co les adresses sont coamposes selon le procédé de l'invention, lorsque les signaux primaires d'image C = Ci+Cf, M = MI+Mf, Y = Yi+Yf et K K Ki+Kf, o Cf, Mf, Yf et Kfcorrespondent aux quatre bits inférieurs, O < Cf, Mf, Yf, Kf < 1, sont obtenus sous la forme de la division unitaire de un par l'interpolation, un ensemble de 16 valeurs U(Ci, Mi, Yi' Ki), U(Ci+l, Mi, Yi, Ki), et U(Ci+ l, Mi+l, Yi+l, Ki+l) c'est à dire 16 données d'interpolation correspondant à 16 adresses (ci Mi Y i) (C+, Mi, Yi, K) et (Cl, + l, Ki+l) des intersections de la section unitaire incluant un point devant être interpolé, pourra être lu simultanéoent dans les différents blocs de mémrire Ainsi, le

terrps d'accès pourra être considérablemnt réduit grâce à l'invention.

En utilisant les données d'interpolation lues dans la ménx Dire, on peut cbtenir les signaux d'ilmage secondaires correspondants R, G et B par la méthode d' interpolation linéaire exprimée par la formule (X) ci-après ou par une autre Méthode siirple d'interpolation décrite dans la denande de brevet japonais

N O 52-57198 (demande ouverte à l'inspection sous le No 53-123201).

U(C-i +Cf I Mi+Mf i Yi+Yf I Ki+Kf) = 1 ( O, Mi, Y o,K)1 f 1-f)1 Y)1 f + U(Ci 1, il K 1)K ( 1 cf) (VM f) ( 1-Yf) ( 1-K f) + U(C 11, mi 1, Y 1, K 1) C( 1-cf Mf)(l-Yf) ( 1-Kf) +U(Ci O Mi'l Y +, K) (J-C)M( 1 Y) ( 1-K>) 3 i i i f f f f + 1 ( O, mi, Yi+ 1 K +) ( 1-Cf) ( 1-Mf IJ Yf 1 Kf) 3 i 3 if(-y + U(C Ml, M#Y, K + 1)c ( 1 C ( 1-Mf) ( 1-Yf)K + U(C 1, mi + 1, Y i+, K f)C 1 M ( 1-fyf( 1-K f> +U (Ci+ 1, M +, Yi+, K +)C ( 1-M)Yf ( 1 Kf 3 f fffiff + U(C +, mi, Y +, K +JJC( 1-M> ( 1 f Yf Kf +U(C +, M + 3, Y +l, K i) ( 3 C) ( 1-Kf) + U(C, m M+ 1, Y +, K -1) ( 1-Cf)M (Yfyf Kf +U (C 1 +, M 1, Y+ l, K+l)(-Cf) ( 1-Mf)Y f Kf + U(C +, Mi +l, Y +l K +l) ( 1-C M-Yf Kf + U(C + 1, M +, Y +l, K + 1)C( 1 f Mf Iyf Kf

2520544

la ig 7 représente un circuit arithmétique pour éxécuter l' interpolation

epin par la formule (X), e circuit cmprenant 16 blocs de m&mire 10, -

016 c anissent les dannées d'interpolation, des sélcteurs i 11 i 116 121 1216 13 1316 et 141 1416 qui choisissent Cf o Cu 1-Cf, Mf ou 1-M, Yf ou l-Yf, e Kf u l-Kf, des soustracteurs 151 1516, 161 1616, 171 1716 et 181 1816 qui calculent respectivement 1-Cf, 1-Mf, 1-Yf et l-Kf des tpl to- l a î-16, 20 2016, 216 2116 et 221 2216 pour multiplier les valeurs de sortie des sélecteurs 11 14 et des blocs de m&moire

, et enfin des adcditimeurs 231 2315 qui totalisent les produits des multi-

plicatisoe, obtenant ainsi la valeur interpolée U(Ci+Cf, Mi+Mf, Y+Yf, Ki Kf)-

Dans cette forme de mise en oeuvre, les données d'interpolation peuvent

être lues simultanèment dans les blocs de ménoire, et le calcul de l'inter-

polation peut être exécuté en nmêe temps Par suite, le temps de traiteent de l'interpolation pourra être considérablement diminué par rapport à la

méthode classique.

Tarxndis que l'invention a été décrite et représentée avec suffisamment de détails pour qu'elle puisse être clairement comprise, il reste bien entendu que différentes modxifications peuvent être apportées à la forme, aux détails et à la disposition des divers éléments sans sortir du cadre de la présente

invention.

Claims (3)

REVEND I CATIONS

1 Procédé pour composer les adresses d'une mémroire ayant des adresses à n

dimensions dans un espace logique d'adresses constitué de plusieurs sec-

tions unitaires ayant chacune des intersections avec les adresses à n dimensions, caractérisé par le fait de diviser cette mémoire en un no Ebre 2 de blocs de mémoire ayant chacun des lignes indépendantes de données et d'adresses, dans lesquelles l'adresse de chaque intersection de la section unitaire correspond à une adresse de chaque bloc de màaoire de manière à accéder simu 11 tanément

-aux adresses des intersections de la section unitaire.

2 Procédé selon la revendication 1, caractérisé en oe que les blocs de némoire sont repérés consécutivement par des numéros d'ordre tels que O, 1, 2, 3, et 2 n-1, et en ce que chacune des adresses à N dimensions telles que A 1, A 2,, An 1 et An correspond à un bloc de nméoire dont le numéro d'ordre

est égal à un reste cbtenu en divisant par 2 N le tenrme 2 k X 1.

k=l 3 Procédé selon la revendication 1, caractérisé en ce que l'adresse de chaque bloc de mâmoire est déterminée en divisant par deux les adresses de la

mémoire et en omettant leurs fractions.

4 Procédé selon la revendication 1, caractérisé par le fait de stocker dans une mmoire-table des ensembles de signaux secondaires des couleurs R, G et B pour le rouge, le vert et le bleu, ces signaux correspondant à des ensembles de signaux primaires des couleurs C, M, Y et K pour des encres de couleurs cyan, magenta, jaune et noir, les signaux secondaires des couleurs R, G et B étant lus dans la table par adressage sur une adresse (C, M, Y, K),oette

table étant divisée en 24 blocs de mémoire ayant chacun des lignes indépen-

dantes de données et d'adresses repérées consécutivement par des numéros d'ordre 0, 1, 2, 3 et 15, tandis que chaque adresse (C, M, Y, K) correspond au bloc de mémoire dont le numéro d'ordre est déterminé par une

division (C+ 2 M+ 4 Y 48 K)/2.

division (C+ 2 M+ 4-4 Y+ 8 <)/2