DE3234741C2 - - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur Steuerung der Übertragung von Datensignalen von einer Signalabgabeseite zu einer Signalaufnahmeseite nach vorheriger Einstellung von Ge­ räten bzw. Betriebsarten auf der Signalaufnahmeseite einer Datensignalübertragungsanlage durch Abgabe von Steuer-/Ein­ stellsignalen von einer auf der Signalabgabeseite der Daten­ signalübertragungsanlage vorgesehenen Signalabgabeeinrichtung, welche mit einer auf der Signalaufnahmeseite der Datenüber­ tragungsanlage vorgesehenen Signalaufnahmeeinrichtung verbunden ist, die auf die Aufnahme von Steuer-/Einstellsignalen hin Aus­ wertesignale bildet, diese mit Festwerten vergleicht und ledig­ lich bei positivem Vergleich des jeweiligen Auswertesignals mit einem Festwert eine Datensignalübertragung ermöglicht; die Er­ findung bezieht sich ferner auf eine Schaltungsanordnung zur Durchführung des Verfahrens.

Es ist bereits eine Einrichtung zum seriellen Übertragen paral­ lel vorliegender Datenwörter unter Verwendung eines Parallel- Serien-Umsetzers bekannt (DE-OS 29 50 002). Bei dieser bekannten Einrichtung erfolgt die Steuerung der Einstellung von Geräten bzw. Betriebsarten auf der Signalaufnahmeseite einer Datensignal­ übertragungsanlage durch Abgabe von Steuer-/Einstellsignalen von einer auf der Signalabgabeseite der Übertragungsanlage vorge­ sehenen Abgabeeinrichtung. Diese Signalabgabeeinrichtung ist mit einer auf der Signalaufnahmeseite der Übertragungsanlage vorge­ sehenen Signalaufnahmeeinrichtung verbunden, welche auf die Auf­ nahme von Steuer-/Einstellsignalen hin Auswertesignale bildet, diese mit Festwerten vergleicht und lediglich bei positivem Vergleich des jeweiligen Auswertesignals mit einem Festwert eine Datensignalübertragung ermöglicht. Es hat sich gezeigt, daß die Sicherheit des erwähnten Vergleichs häufig nicht aus­ reicht, um Abweichungen zwischen den jeweils miteinander ver­ glichenen Größen sicher erkennen zu können.

Es ist im Zusammenhang mit der Kanalcodierung bekannt (DE-Buch: Bocker P., Datenübertragung, Band 1, Springer-Verlag, Berlin 1976, Seite 45), die Codewörter eines Quellencodierers unter Hinzufügung von Redundanz erneut zu codieren, um durch Störungen auf der Übertragungsstrecke entstandene Fehler erkennen oder gar korrigieren zu können. Diese erneute Codierung wird in einem Kanalcodierer vorgenommen, also auf der Sendeseite der Über­ tragungsanlage.

Der Erfindung liegt die Aufgabe zugrunde, einen Weg zu zeigen, wie auf relativ einfache Weise die Sicherheit bei der vor der eigentlichen Datensignalübertragung vorzunehmenden Einstellung von Geräten bzw. Betriebsarten erhöht werden kann.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die im Anspruch 1 gekennzeichneten Maßnahmen.

Die Erfindung zeichnet sich durch den Vorteil aus, daß die Ein­ stellung von Geräten bzw. Betriebsarten insgesamt mit höherer Sicherheit durchgeführt werden kann als dies bisher möglich war. Der betreffende Vorteil wird dabei gerade dadurch erreicht, daß Vergleiche sowohl in der Signalaufnahmeeinrichtung als auch in der Signalabgabeeinrichtung durchgeführt werden, bevor die Datensignalübertragung beginnen kann.

Vorzugsweise wird als Quittungssignal das Steuer-/Einstellsignal übertragen, welches zuvor von der Signalabgabeeinrichtung abge­ geben worden ist. Dies bringt den Vorteil eines besonders ge­ ringen Steuerungsaufwands für die Abgabe des Quittungssignals mit sich.

Zur Durchführung des Verfahrens gemäß der Erfindung dient zweck­ mäßigerweise eine Schaltungsanordnung, wie sie im Anspruch 3 gekennzeichnet ist. Diese Schaltungsanordnung zeichnet sich durch den Vorteil eines relativ geringen schaltungstechnischen Aufwands sowohl auf der Signalabgabeseite als auch auf der Signalaufnahmeseite hinsichtlich der Steuerung der Einstellung von Geräten bzw. Betriebsarten für die Datensignalübertragung aus.

Bei negativem Vergleich eines Auswertesignals der Signalumsetz­ schaltung mit einem der in der Speicheranordnung gespeicherten Festwerte wird dabei an die Signalabgabeeinrichtung ein Fehler­ meldesignal abgegeben, woraufhin die Signalabgabeeinrichtung die Abgabe des Steuer-/Einstellsignals wiederholt, welches zuvor an die Signalaufnahmeeinrichtung abgegeben worden war. Hier­ durch ergibt sich der Vorteil einer besonders einfachen Wieder­ holung der Abgabe eines Steuer-/Einstellsignals, nachdem zuvor ein Fehler bei der Übertragung oder Umsetzung des betreffenden Signals aufgetreten ist.

Als Quittungssignal dient vorzugsweise das Steuer-/Einstellsignal, welches der Datensignalaufnahmeeinrichtung übertragen worden ist. Hierdurch ergibt sich insgesamt ein besonders geringer schaltungs­ technischer Aufwand in der Signalabgabeeinrichtung und in der Signalaufnahmeeinrichtung.

Vorzugsweise sind die die Steuer-/Einstellsignale und die Quittungssignale bildenden Bits als Datenbits von Envelopes zwischen der Signalabgabeeinrichtung und der Signalaufnahmeeinrichtung übertragbar. Hierdurch er­ gibt sich der Vorteil einer besonders einfachen Unter­ scheidbarkeit der betreffenden Steuer-/Einstellsignale von normalen Datensignalen.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. 1 zeigt in einem Blockdiagramm eine Datensignal­ übertragungsanlage, bei der die vorliegende Erfindung anwendbar ist.

Fig. 2 zeigt in einem Blockdiagramm den möglichen Auf­ bau zweier Signalumsetzschaltungen, die in der Datensignalübertragungsanlage gemäß Fig. 1 verwendbar sind.

Die in Fig. 1 dargestellten Datensignalübertragungsanlage umfaßt auf ihrer linken Seite Datenendgeräte D 11, D 12 bis D 1 n, bei denen es sich um Datensignalabgabeeinrichtungen handelt, die in unterschiedlichen Betriebsarten zu ar­ beiten vermögen. Diese Datensignalabgabeeinrichtungen sind über einen Kanalsignalverteiler KSV 1 an einer Signalumsetzschaltung U 1 angeschlossen, die über eine Übertragungsanschlußeinrichtung Ub 1 an der Übertra­ gungsleitung L angeschlossen ist. Der auf der linken Seite der Fig. 1 dargestellte Schaltungsteil gehört bei dem angenommenen Beispiel zu der Signalabgabeseite.

Die in Fig. 1 dargestellte Datensignalübertragungsan­ lage enthält auf ihrer rechten Seite einen Schaltungs­ teil, der zu der Signalaufnahmeseite gehört. Zu diesem Schaltungsteil gehört eine Übertragungsanschlußeinrich­ tung Ub 2, die an der Übertragungsleitung L angeschlossen ist. Der betreffenden Übertragungsanschlußeinrichtung Ub 2 ist eine Signalumsetzschaltung U 2 nachgeschaltet, welcher wiederum ein Kanalsignalverteiler KSV 2 nachgeschaltet ist. An den Ausgängen dieses Kanalsignalverteilers KSV 2 sind Datenendeinrichtungen D 21, D 22 . . . D 2 n angeschlossen, bei denen es sich um Datensignalaufnahmeeinrichtungen handelt, die für den Betrieb in unterschiedlichen Betriebs­ arten ausgelegt sein mögen.

Die zuvor erwähnte Übertragungsleitung L kann entweder für einen Halbduplexbetrieb oder für einen Vollduplex­ betrieb ausgelegt sein. Im übrigen können mit den beiden Enden der Übertragungsleitung L sowohl Signalabgabe- als auch Signalaufnahmeeinrichtungen verbunden sein.

In Fig. 2 ist ein möglicher Aufbau der beiden in Fig. 1 angedeuteten Signalumsetzschaltungen U 1 und U 2 gezeigt. Diese beiden Umsetzschaltungen U 1 und U 2 sind gemäß Fig. 2 der Einfachheit halber über zwei einzelne Übertra­ gungsleitungen L 12 und L 21 miteinander verbunden. Diese beiden Übertragungsleitungen L 12, L 21 entsprechen somit der Übertragungsleitung L gemäß Fig. 1.

Die Signalumsetzschaltung U 1 umfaßt eine Übertragungs­ einrichtung Ue 1, die eingangsseitig mit einem Datenein­ gang ed verbunden ist, dem über die Übertragungsleitung L 12 zu übertragende Datensignale zugeführt werden. Da­ zu wird die Übertragungseinrichtung Ue 1 normalerweise in den übertragungsfähigen Zustand gesteuert, was bei­ spielsweise durch Zuführung eines entsprechenden Frei­ gabesignals von einem Anschluß en her erfolgen kann.

Mit der Ausgangsseite der Übertragungseinrichtung Ue 1, die bei paralleler Datensignalübertragung durch eine der Anzahl gleichzeitig zu übertragender Bits entsprechende An­ zahl von UND-Gliedern gebildet sein kann, ist ein Steuer-/ Einstellsignalgeber Cs verbunden, der als Codierschalter ausgebildet sein und eine entsprechende Anzahl von indivi­ duell einstellbaren Schaltern aufweisen mag. Die Einstel­ lung dieser Schalter legt die Bits des jeweils abzugeben­ den Steuer-/Einstellsignals fest, mit dem Geräte bzw. Be­ triebsarten auf der Signalaufnahmeseite einstellbar sind. Auf ein einem Steueranschluß em zugeführtes Steuersignal "1" hin wird über ein nachgeschaltetes ODER-Glied OG dem Codierschalter Cs ein entsprechendes Steuersignal zugeführt, auf das hin der betreffende Codierschalter Cs ein seiner Ein­ stellung entsprechendes Steuer-/Einstellsignal abzugeben vermag.

Das somit von der Signalumsetzschaltung U 1 abgegebene Steuer-/Einstellsignal gelangt über die Übertragungslei­ tung L 12 zunächst in ein zu der Signalumsetzschaltung U 2 ge­ hörendes Zwischenregister Reg 2. Das betreffende Signal wird außerdem der Eingangsseite einer Übertragungseinrichtung Ue 21 zugeführt, die normalerweise für die Datensignalüber­ tragung übertragungsfähig ist und die wie die Übertragungs­ einrichtung Ue 1 durch eine Anzahl von UND-Gliedern gebildet sein kann. Die betreffende Übertragungseinrichtung Ue 21 gibt im übertragungsfähigen Zustand die ihr eingangsseitig zuge­ führten Signale an einem Datenausgang ad ab. Eine entspre­ chende Übertragung kann im übrigen auch bezüglich der Steuer-/ Einstellsignale erfolgen.

Mit dem Ausgang des Zwischenregisters Reg 2 ist ein Rechenwerk RW 2 verbunden, welches auf das ihm jeweils zugeführte Steuer-/ Einstellsignal hin ein als Auswertesignal dienendes Ausgangs­ signal abgibt, welches eine gegenüber der Anzahl der Bits des zugeführten Steuer-/Einstellsignals höhere Anzahl von Bits aufweist. Die dadurch gebildeten Auswertesignale können grund­ sätzlich beliebige Bitkombinationen aufweisen. Außerdem kann die Anzahl der Bits grundsätzlich beliebig groß sein. Wenn beispielsweise das Steuer-/Einstellsignal acht oder sechzehn Bits aufweist, dann kann das betreffende Auswertesignal sechzehn bzw. zweiunddreißig Bits aufweisen. Dieses Aus­ gangssignal wird in einen Lesespeicher RAM 2 eingeschrie­ ben, der ausgangsseitig mit der Eingangsseite einer Ver­ gleicheranordnung Com 2 verbunden ist. Diese Vergleicher­ anordnung Com 2 ist eingangsseitig außerdem an einer weiteren Speicheranordnung ROM 2 angeschlossen, die durch einen Festwertspeicher gebildet sein mag. Die Vergleicher­ anordnung Com 2 wird zur Durchführung von Vergleichen zwischen dem in dem Lesespeicher RAM 2 eingespeicherten Auswertesignal und in dem Festwertspeicher ROM 2 ge­ speicherten Festwerten dadurch veranlaßt, daß das Rechen­ werk RW 2 über eine Steuerleitung c 21 ein entsprechendes Steuersignal an die betreffende Vergleicheranordnung Com 2 abgibt. Die Anordnung mag dabei so getroffen sein, daß die Vergleicheranordnung Com 2 auf diese Ansteuerung hin den Festwertspeicher Rom 2 über eine Adressierungs- bzw. Steuerleitung c 22 derart ansteuert, daß die in die­ sem Festwertspeicher ROM 2 enthaltenen Festwerte nach­ einander für den durchzuführenden Vergleich aufgerufen werden. An dieser Stelle sei angemerkt, daß die in dem Festwertspeicher Rom 2 enthaltenen Festwerte die ver­ schiedenen Betriebsarten bzw. Geräte festlegen, die auf der zugehörigen Signalaufnahmeseite einzustellen sind.

Stellt die Vergleicheranordnung Com 2 eine Übereinstimmung des in dem Lesespeicher RAM 2 eingespeicherten Auswerte­ signals mit einem der in dem Festwertspeicher ROM 2 ent­ haltenen Festwerte fest, so gibt sie von ihrem mit = bezeichnetem Ausgang ein Binärsignal "1" ab. Dieses Binärsignal "1" wird dann einem Steuereingang sowohl der bereits erwähnten Übertragungseinrichtung Ue 21 als auch einem Steuereingang einer weiteren Übertragungsein­ richtung Ue 22 zugeführt, die ebenfalls eine Anzahl von UND-Gliedern enthalten mag. Diese Übertragungseinrich­ tung Ue 22 ist eingangsseitig am Ausgang des oben bereits erwähnten Zwischenregisters Reg 2 angeschlossen. Durch Zuführung eines Binärsignals "1" zu dem Steuereingang der Übertragungseinrichtung Ue 22 gibt diese das in dem Zwischenregister Reg 2 noch zwischengespeicherte Steuer-/ Einstellsignal - welches zuvor von der Signalumsetz­ schaltung U 1 her zugeführt worden war - als Quittungs­ signal über die Übertragungsleitung L 21 an die Signal­ umsetzschaltung U 1 ab.

Das zuvor erwähnte Binärsignal "1" wird außerdem einem Zwischenspeicher Ss zugeführt, der den entsprechenden Festwert aufzunehmen und zwischenzuspeichern vermag, welcher in der Vergleicheranordnung Com 2 zu der er­ wähnten Übereinstimmung mit dem in dem Lesespeicher RAM 2 zwischengespeicherten Auswertesignal des Rechen­ werks RW 2 geführt hat. Dieser in dem Zwischenspeicher Ss zwischengespeicherte Festwert kann über einen Aus­ gangsanschluß as abgegeben werden, um auf der be­ treffenden Signalaufnahmeseite das/die gewünschte(n) Gerät(e) bzw. Betriebsarten zu steuern.

Stellt die Vergleicheranordnung Com 2 der Signalumsetz­ schaltung U 2 keine Übereinstimmung des in dem Lese­ speicher RAM 2 zwischengespeicherten Auswertesignals des Rechenwerks RW 2 mit den in dem Festwertspeicher ROM 2 gespeicherten Festwerten fest, so gibt die Ver­ gleicheranordnung Com 2 von ihrem mit ≠ bezeichneten Ausgang ein Binärsignal "1" ab. Durch dieses Binär­ signal "1" wird im vorliegenden Fall eine Fehlermelde­ schaltung Fm angesteuert, die ein bestimmtes Fehler­ meldesignal über die Übertragungsleitung L 21 an die Signalumsetzschaltung U 1 abzugeben gestattet. An die­ ser Stelle sei angemerkt, daß anstelle einer gesonderten Fehlermeldung gegebenenfalls auch das Steuer-/Einstell­ signal herangezogen werden kann, welches in dem Zwischen­ register Reg 2 der Signalumsetzschaltung U 2 zwischenge­ speichert ist. In diesem Falle wäre die Fehlermeldeschal­ tung Fm entbehrlich.

Die Signalumsetzschaltung U 1 weist in ihrem mit der Über­ tragungsleitung L 21 verbundenen Schaltungsteil praktisch den gleichen Aufbau auf, wie er zuvor bezüglich des mit der Übertragungsleitung L 12 verbundenen Schaltungsteiles der Signalumsetzschaltung U 2 erläutert worden ist. Dem­ gemäß ist in der Signalumsetzschaltung U 1 ein Zwischen­ register Reg 1 vorgesehen, welches eingangsseitig an der Übertragungsleitung L 21 angeschlossen ist und dem aus­ gangsseitig ein Rechenwerk RW 1 nachgeschaltet ist. Dieses Rechenwerk RW 1 steuert einen Lesespeicher RAM 1 an, der seinerseits eine Vergleicheranordnung Com 1 an­ steuert, die über eine Steuerleitung C 11 ebenfalls mit dem Rechenwerk RW 1 verbunden ist. Außerdem ist mit der Vergleicheranordnung Com 1 ein Festwertspeicher ROM 1 ver­ bunden, der über eine Steuerleitung C 12 von der Ver­ gleicheranordnung Com 1 her ansteuerbar ist. In dem Festwertspeicher ROM 1 sind im vorliegenden Fall Fest­ werte gespeichert, die verschiedenen Ausgangs- bzw. Auswertesignalen des Rechenwerks RW 1 und damit verschie­ denen Quittungssignalen entsprechen, die über die Übertra­ gungsleitung L 1 übertragen werden können.

Der zuvor erläuterte, mit der Übertragungsleitung L 21 verbundene Schaltungsteil der Signalumsetzschaltung U 1 arbeitet im Prinzip genauso wie dies zuvor bezüg­ lich des mit der Übertragungsleitung L 12 verbundenen Schaltungsteiles der Signalumsetzschaltung U 2 erläutert worden ist. Ein an dem mit = bezeichneten Ausgang der Vergleicheranordnung Com 1 auftretendes Binärsignal "1" ist dabei kennzeichnend für den Fall, daß ein der be­ treffenden Signalumsetzerschaltung U 1 zugeführtes Quittungssignal bzw. ein daraus abgeleitetes und in dem Lesespeicher RAM 1 zwischengespeichertes Auswertesignal mit einem der Festwerte übereinstimmt, die in dem Fest­ wertspeicher ROM 1 gespeichert sind. Das betreffende Binär­ signal "1" dient im vorliegenden Fall dazu, die Übertra­ gungseinrichtung Ue 1 der Signalumsetzschaltung U 1 in den übertragungsfähigen Zustand zu steuern. Außerdem kann das betreffende Binärsignal "1" an den Anschluß en abge­ geben werden, um die eigentliche Datensignalübertragung über die übertragungsfähige Übertragungseinrichtung Ue 1 zu bewirken.

Der mit ≠ bezeichnete Ausgang der Vergleicheranordnung Com 1 der Signalumsetzschaltung U 1 ist mit einem Eingang des oben bereits erwähnten ODER-Gliedes OG verbunden. Ein über diese Verbindung geleitetes Binärsignal "1" ist kennzeichnend dafür, das das zuvor der Signalumsetz­ schaltung U 1 zugeführte Quittungssignal bzw. das daraus errechnete bzw. gebildete Auswertesignal mit keinem der in dem Festwertspeicher ROM 1 gespeicherten Festwerte übereinstimmt. Das betreffende Binärsignal "1" bewirkt im vorliegenden Fall über das erwähnte ODER-Glied OG, daß der Codierschalter Cs erneut zur Abgabe eines seiner Einstellung entsprechenden Steuer-/Einstellsignals ver­ anlaßt wird.

Die vorstehend erläuterte Übertragung eines Steuer-/Ein­ stellsignals bzw. eines Quittungssignals wird normaler­ weise lediglich bei einer Änderung der Einstellung von Geräten bzw. Betriebsarten vorgenommen. Es ist aber auch möglich, diese Prozedur im Fehlerfalle durchzuführen, beispielsweise dann, wenn auf der Signalaufnahmeseite nach bereits erfolgter Einstellung von Geräten bzw. Be­ triebsarten festgestellt wird, daß das in dem zugehöri­ gen Lesespeicher RAM 2 gespeicherte Auswertesignal nicht mehr übereinstimmt mit irgendeinem der in dem zugehöri­ gen Festwertspeicher ROM 2 gespeicherten Festwerte. Diese Feststellung kann im Zuge der Übertragung von Datensigna­ len in gewissen zeitlichen Abständen erfolgen, ohne daß dadurch die Datensignalübertragung beeinträchtigt wird. Im übrigen sei an dieser Stelle noch angemerkt, daß in der vorstehend erläuterten Art und Weise an sich be­ liebig viele Kombinationen von Geräten und Betriebs­ arten auf der jeweiligen Signalaufnahmeseite eingestellt werden können. Die Sicherheit, mit der die jeweilige Ein­ stellung vorgenommen und überwacht werden kann, hängt somit lediglich von der Anzahl der Bits der Festwerte ab, die praktisch unverlierbar abgespeichert sind. Für die betreffende Speicherung sind dabei zwar Festwert­ speicher angenommen worden. Es dürfte jedoch einzusehen sein, daß prinzipiell auch andere Arten der Erfassung und Bereitstellung von Festwerten möglich sind. So können die Festwerte beispielsweise durch fest ver­ drahtete Diodenmatrizen bereitgestellt werden.

Im Hinblick auf die in Fig. 2 dargestellte Anordnung sei abschließend noch bemerkt, daß die in den Signal­ umsetzschaltungen U 1 und U 2 vorgesehenen Lesespeicher RAM 1 und RAM 2 vor der Inbetriebsetzung der gesamten Anlage bzw. nach einem Spannungsausfall jeweils in einen definierten Ausgangszustand gesetzt werden. Da­ durch ist dann sichergestellt, daß keine fehlerhaften Steuerungsvorgänge ausgelöst werden.

Claims (6)

1. Verfahren zur Steuerung der Übertragung von Datensignalen von einer Signalabgabeseite zu einer Signalaufnahmeseite nach vor­ heriger Einstellung von Geräten bzw. Betriebsarten auf der Signalaufnahmeseite einer Datensignalübertragungsanlage durch Abgabe von Steuer-/Einstellsignalen von einer auf der Signal­ abgabeseite der Datensignalübertragungsanlage vorgesehenen Si­ gnalabgabeeinrichtung, welche mit einer auf der Signalaufnahme­ seite der Datenübertragungsanlage vorgesehenen Signalaufnahme­ einrichtung verbunden ist, die auf die Aufnahme von Steuer-/ Einstellsignalen hin Auswertesignale bildet, diese mit Fest­ werten vergleicht und lediglich bei positivem Vergleich des jeweiligen Auswertesignals mit einem Festwert eine Datensignal­ übertragung ermöglicht, dadurch gekennzeichnet, daß in der Signalaufnahmeeinrichtung (U 2) aus dem empfangenen Steuer-/Einstellsignal ein Auswertesignal (in RAM 2), welches eine größere Anzahl von Bits als sie das betreffende Steuer-/ Einstellsignal aufweist, gebildet und mit in der Signalauf­ nahmeeinrichtung (U 2) bereitgestellten (in ROM 2), ebenfalls die betreffende größere Anzahl von Bits aufweisende Festwerten ver­ glichen wird, die kennzeichnend sind für die möglichen Ein­ stellungen von Geräten bzw. Betriebsarten, daß bei positivem Vergleich des jeweils gebildeten Auswertesignals mit einem der Festwerte ein Quittungssignal an die Signalabgabeeinrichtung (U 1) übertragen wird, in der aus diesem Quittungssignal ein Auswertesignal (in RAM 1), welches eine größere Anzahl von Bits, als sie das betreffende Quittungssignal aufweist, gebildet und mit in der Signalabgabeeinrichtung (U 1) bereitgestellten (in ROM 1), ebenfalls die betreffende größere Anzahl von Bits auf­ weisenden Festwerten verglichen wird und daß lediglich bei positivem Vergleich des zuletzt genannten Auswertesignals (in RAM 1) mit einem der zuletzt genannten Festwerten (in ROM 1) die Datensignalübertragung freigegeben wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Quittungssignal das Steuer-/Einstellsignal übertragen wird, welches zuvor von der Signalabgabeeinrichtung (U 1) abgegeben worden ist.

3. Schaltungsanordnung zur Durchführung des Verfahrens nach An­ spruch 1, mit einer Signalabgabeeinrichtung (U 1) und einer Si­ gnalaufnahmeeinrichtung (U 2), die mit der Signalabgabeeinrichtung (U 1) verbunden ist, dadurch gekennzeichnet,
daß in der Signalabgabeeinrichtung (U 1) ein Steuer-/Einstellsi­ gnalgeber (Cs) vorgesehen ist, der die jeweilige Betriebsart bzw. das jeweilige Gerät bezeichnende Steuer-/Einstellsignale an die Signalaufnahmeeinrichtung (U 2) abzugeben gestattet, daß in der Signalaufnahmeeinrichtung (U 2) eine Signalumsetzschaltung (RW 2, RAM 2) vorgesehen ist, die auf ein ihr zugeführtes Steuer-/Ein­ stellsignal hin ein Auswertesignal abgibt, welches eine gegen­ über der Anzahl der Bits des betreffenden Steuer-/Einstellsi­ gnals größere Anzahl von Bits aufweist,
daß die Signalumsetzschaltung (RW 2, RAM 2) eine Vergleicheran­ ordnung (Com 2) aufweist, der eingangsseitig das genannte Aus­ wertesignal zugeführt wird und die eingangsseitig außerdem an einer Speicheranordnung (ROM 2) angeschlossen ist, in der die ver­ schiedenen Betriebsarten bzw. Geräte festlegende Festwerte ge­ speichert sind, daß mit der Ausgangsseite der Vergleicheran­ ordnung (Com 2) eine Einstellschaltung (Ue 21) verbunden ist, die lediglich bei positivem Vergleich eines Auswertesignals der Signalumsetzschaltung (RW 2, RAM 2) mit einem der in der Speicher­ anordnung (ROM 2) gespeicherten Festwerte eine Datensignalaufnahme bzw. -weiterleitung in bzw. von der Datensignalaufnahmeeinrich­ tung ermöglicht, daß die Signalaufnahmeeinrichtung (U 2) einen Quittungssignalgeber (Ue 22) aufweist, der bei positivem Vergleich eines Auswertesignals der Signalumsetzschaltung mit einem der in der Speicheranordnung (ROM 2) gespeicherten Festwerte ein entspre­ chendes Quittungssignal an die Signalabgabeeinrichtung abzuge­ ben gestattet,
daß in der Signalabgabeeinrichtung (U 1) eine weitere Signalum­ setzschaltung (RW 1, RAM 1) vorgesehen ist, die auf ein ihr zuge­ führtes Quittungssignal hin ein Auswertesignal abgibt, welches eine gegenüber der Anzahl der Bits des Quittungssignals größere Anzahl von Bits aufweist,
daß die weitere Signalumsetzschaltung (RW 1, RAM 1) eine geson­ derte Vergleicheranordnung (Com 1) aufweist, welche eingangs­ seitig das genannte Auswertesignal zugeführt erhält und welche eingangsseitig außerdem an einer weiteren Speicheranordnung (ROM 1) angeschlossen ist, in der den verschiedenen möglichen Quittungssignalen entsprechende Festwerte gespeichert sind, und daß mit der Ausgangsseite der gesonderten Vergleicheranordnung (Com 1) eine Steuerschaltung (Ue 1) verbunden ist, die lediglich bei positivem Vergleich eines Auswertesignals der betreffenden Signalumsetzschaltung mit einem der in der zugehörigen Speicher­ anordnung (ROM 1) gespeicherten Festwerte eine Datensignalabgabe von der Datensignalabgabeeinrichtung ermöglicht.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß bei negativem Vergleich eines Auswertesignals der Signalumsetzschaltung (RW 2, RAM 2) auf der Signalaufnahmeseite mit einem der in der zugehörigen Speicher­ anordnung (ROM 2) gespeicherten Festwerte an die Signalabgabe­ einrichtung (U 1) ein entsprechendes Quittungssignal abgebbar ist, die daraufhin die Abgabe des Steuer-/Einstellsignals wiederholt, welches zuvor an die Signalaufnahmeeinrichtung (U 2) abgegeben worden war.

5. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß als jeweiliges Quittungs­ signal das Steuer-/Einstellsignal dient, welches der Signalauf­ nahmeeinrichtung (U 2) jeweils übertragen worden ist.

6. Schaltungsanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Steuer-/ Einstellsignale und die Quittungssignale bildende Bits als Datenbits von Envelopes zwischen der Signalabgabeeinrichtung (U 1) und der Signalaufnahmeeinrichtung (U 2) übertragbar sind.