DE3208214A1 - Adaptive echokompensationseinrichtung zur digitalen duplexuebertragung auf zweidrahtleitungen - Google Patents

Adaptive echokompensationseinrichtung zur digitalen duplexuebertragung auf zweidrahtleitungen

Info

Publication number
DE3208214A1
DE3208214A1 DE19823208214 DE3208214A DE3208214A1 DE 3208214 A1 DE3208214 A1 DE 3208214A1 DE 19823208214 DE19823208214 DE 19823208214 DE 3208214 A DE3208214 A DE 3208214A DE 3208214 A1 DE3208214 A1 DE 3208214A1
Authority
DE
Germany
Prior art keywords
correlation
control circuit
circuit
coefficients
sums
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19823208214
Other languages
English (en)
Inventor
Bagher 7317 Wendlingen Aschrafi
Kálmán Dipl.-Ing. 7151 Spiegelberg Széchényi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19823208214 priority Critical patent/DE3208214A1/de
Priority to BE2/60043A priority patent/BE896089R/fr
Publication of DE3208214A1 publication Critical patent/DE3208214A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/20Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

  • Adaptive Echokompensationseinrichtung zur digitalen Du-
  • plexübertragung auf Zweidrahtleitungen Stand der Technik Die Erfindung betrifft eine Einrichtung nach dem Oberbegriff des Patentanspruchs 1.
  • Eine derartige Einrichtung ist bekannt aus Frequenz 34 (1980), H.2, S. 40 bis 45.
  • Bei dieser Einrichtung ist die Anzahl der Taktperioden, über welche die Regelschaltung die Korrelationssummen berechnet, gleich einer fest vorgegebenen Zahl G. Die Nachstellung der Filterkoeffizienten soll in entsprechender Weise nach Beendigung der Korrelationssummenberechnung erfolgen, also auch nach jeweils derselben Anzahl G von Taktperioden. Es ist darauf hingewiesen. daß die so arbeitende Regelschaltung den Nachteil einer langsamen Adaption des digitalen Filters hat.
  • Als einzige Möglichkeit, die Geschwindigkeit der Adaption zu erhöhen, ist eine Regelschaltung angeführt, die zwar auch die Korrelationssummen über die feste Anzahl G von Taktperioden berechnet, jedoch nach jeder Taktperiode die Filterkoeffizienten nachstellt. Diese Regelschaltung weist allerdings den Nachteil eines erheblichen Speicherbedarfs auf.
  • Aufgabe Es ist daher die Aufgabe der Erfindung, eine Einreichung der oben an erster Stelle genannten Art anzugeben, die zu einer verhältnismäßig schnellen Adaption fähig ist, ohne daß sie dazu zusätzliche Speicherkapazit-ät benötigt, Lösung Die Aufgabe wird mit den in Patentanspruch 1 angegebenen Mitteln gelöst. Weiterbildungen ergeben sich aus den Unteransprüchen.
  • Figurenbeschreibung Die Erfindung wird nun anhand der Zeichnungen beispielsweise näher erläutert.
  • Es zeigen: Fig. 1 ein Blockschaltbild der wesentlichen Teile des Echokompensators der Einrichtung gemäß der Er-Erfindung.
  • Fig. 2 ein Diagramm der wesentlichen Takte und Signale aus Fig. 1 und Fig. 3 Einzelheiten der Steuerschaltung nach Fig. 1.
  • Die Schaltung nach Fig. 1 stellt ein adaptives digitales Filter und dessen Regelschaltung zur Koeffizientennachstellung dar. Das digitale Filter ist im vorliegenden Beispiel ein Transversalfilter, bestehend aus einer Verzögerungsleitung 20 mit 16 Angriffen, aus einem Multiplexer 21, aus einem Koeffizientenspeicher 22 und aus einem Faltungsakkumulator 23, der in bekannter Weise für jeden digitalen Eingangswert 5n einen digitalen Ausgangswert des Filters in Form der Faltungssumme liefert. Die Koeffizienten Ci zur Bildung der Faltungssume sind im Koeffizientenspeicher 22 gespeichert, der bei 16 Koeffizienten mit jeweils 12 Bits ein 16 x 12 Bit-Schreib-Lese-Speicher ist. Die Werte Sn j, die für die Faltungssumme notwendig sind, sind die von Multiplexer 2 1 nacheinander übernommenen Ahgriffswerte der Verzögerungsleitung 20, durch welche die-Eingangsbitfolge n mit der doppelten Bitgeschwindigkeit 2/T hindurchgeschoben wird.
  • Eine Abtastperiode ist also gleich einer halben Bitperiode T, und der Multiplexer schaltet während jeder Abtastperiode 16 Werte Sn ; nacheinander zu seinem Ausgang durch.
  • Dazu erhält der Multiplexer einen Takt TM, dessen Frequenz das 16-fache der Abtastfrequenz beträgt.
  • Damit während einer Abtastperiode für jeden der Werte Sn ; (i = 0 bis 15) der entsprechende Koeffizient Ci am Koeffizienteneingang des Faltungsakkumulators 23 bereitsteht, werden die 16 Koeffizienten ebenfalls im Multiplexertakt TM aus dem Koeffizientenspeicher 22 gelesen. Dies geschieht wie folgt: Die Speicheradressen, unter denen jeweils ein Koeffizient Ci gespeichert ist und die an einem Adresseneingang AM (4 Bits) des Koeffizientenspeichers anliegen, werden im Takt TM des Multiplexers fortgeschaltet. Solange dabei jeweils eine Adresse anliegt, wird der unter dieser Adresse gespeicherte Koeffizient Ci über einen Nachstellakkumulator 24 dem Koeffizienteneingang des Faltungsakkumulators 23 zugeführt und über eine vom Ausgang des Nachstellakkumulators 24 zum Eingang des Koeffizientenspeichers 22 führende Leitung in diesem unter der gleichen Adresse wieder eingespeichert. Die dazu notwendige Umsteuerung des Koeffizientenspeichers 22 von "Lesen" auf "Schreiben" besorgen ein Lesetakt, der an einem Lese-Steuereingang TR liegt, und ein Schreibtakt, der an einem Schreib-Steuereingang TW liegt Beide Takte haben die Frequenz des Multiplexertaktes und gegeneinander verzögerte Taktphasen, derart, daß der Koeffizientenspeicher jeweils während jeder anliegenden Adresse zunächst auf "Lesen" und dann auf "Schreiben" geschaltet wird. Ob die Koeffizienten beim Durchlaufen des Nachstellakkumulators 24 nachgestellt werden oder unverändert bleiben, hängt ab vom Zustand eines Steuersignals L, das an einem Steuereingang L anliegt und den zweiten Eingang des Nachstellakkumulators 24, der mit dem Ausgang eines Speichers 25 für Nachstellwerte verbunden ist, nur dann öffnet, wenn die Koeffizienten nachgestellt werden sollen. In welchen Zeitabständen das Steuersignal L, die Nachstellung der Koeffizienten bewirkt, bestimmt die Regelschaltung des bisher beschriebenen digitalen Filters, die nachstehend erläutert wird.
  • Zunächst wird darauf hingewiesen, daß in Fig. 1 die Leitungen, die Mehrfachleitungen sind, über die mehrere Bits parallel übertragen werden, mit einem Schrägstrich und einer daneben stehenden Zahl gekennzeichnet sind, welche die Anzahl der parallel übertragenen Bits angibt.
  • Gemäß dem Prinzip des bekannten Echokompensators, welches hier nicht näher erläutert zu werden braucht, hat diese Regelschaltung die Aufgabe, die Filterkoeffizienten derart nachzustellen, daß der Betrag eines Fehlersignals e(t) minimiert wird.
  • Ein kontinuierliches Signal sgn e(t) das die Vorzeicheninformation des Fehlersignals darstellt, wird in einem Abtast- und HaltegLied 26 abgetastet, und seine Abtastwerte sgn en gelangen von dort auf den einen Signaleingang eines Korrelators 27, dessen anderem Signalgang die bereits erläuterten Werte sn i vom Multiplexerausgang zugeführt werden. Das Abtast- und Halteglied wird ebenso wie die Verzögerungsleitung 20 im Abtasttakt TA betrieben. Der Korrelator 27 wird im Multiplexertakt TM betrieben und bildet innerhalb jeder Abtastperiode 16 Produkte (sgn e ) s .. i=O bis 15.
  • n n-i Mit jedem Taktimpuls des Multiplexertakts TM gibt der Korrelator 27 über seine Ausgangsleitung ein Produkt (sgn en) - sn ; auf einen Signaleingang eines Korrelationsakkumulators 28, dessen anderer Signaleingang über eine 8-Bit-Mehrfachleitung mit dem Ausgang eines Zwischenspeichers 29 verbunden ist. Dieser Zwischenspeicher hat 16 Speicherzellen mit jeweils 8 Bits und dient zur Speicherung von 16 Zwischensummen bei der Berechnung der zur Nachstellung der 16 Koeffizienten notwendigen 16 Korrelationssummen. Der Zwischenspeicher wird nun derart gesteuert, daß die Zwischensummen im Multiplexertakt TM nacheinander ausgelesen werden und zum anderen Signaleingang des Korrelationsakkumulators 28 gelangen. Dieser addiert nun jeweils zur i-ten Zwischensumme das gleichzeitig anliegende Produkt sgn e - so s und gibt die n n-i neue Zwischensumme über eine Ausgangsleitung ( 8-Bits parallel) auf den Eingang des Zwischenspeichers 29. Dort ersetzt die neue Zwischensumme die vorhergehende in der gleichen Speicherzelle. Das dazu notwendige Fortschalten der Speicheradressen und das Umschalten des Zwischenspeichers von "Lesen" auf "Schreiben" geschieht wie im Zusammenhang mit dem Koeffizientenspeicher 22 beschrieben mittels des Lesetakts TR,des Schreibtakts TW und der am Adresseneingang AM (4 Bits) anliegenden Adresse. Nachdem auf diese Weise während jeder Abtastperiode alle 16 Zwischensummen im Ko-rrelationsakkumulator erhöht oder erniedrigt worden sind, beginnt ein neuer Zyklus, in dem auf die gleiche Weise die Produkte (sgn en+1) 5n+1-i' i=O bis 15,zu den entsprechenden Zwischensummen addiert werden.
  • Somit werden für alle 16 Koeffizienten Ci die Korrelationssummen (sgn en) Sn-i über mehrere Perioden des Abtasttaktes berechnet, und zwar so lange, bis an einem Steuereingang des Korrelationsakkumulators ein sogenanntes Nachstellsignal N erscheint, das die Korrelationssummenberechnung beendigt und den Nachstelivorgang einleitet.
  • Bevor die Erzeugung des Nachstellsignals N erläutert wird, soll zunächst der Ablauf der Koeffizientennachstellung beschrieben werden. Es sei vorweggenommen, daß das Nachstellsignal N mit positivem Pegel, das den Zeitpunkt und die Dauer des Nachstellvorgangs bestimmt, so erzeugt wird, daß es genau mit einer Bitperiode zeitlich zusammenfällt.
  • Für die Dauer derjenigen Bitperiode, in der das Nachstellsignal N den positiven Pegel hat, sperrt es den mit dem Korrelator 27 verbundenen Eingang des Korrelationsakkumulators und den zum Zwischenspeicher 29 führenden Ausgang und öffnet einen zu einer logischen Schaltung 30 führenden anderen Ausgang, der für die übrige Zeit gesperrt ist.
  • Während der nächsten Abtastperiode, d. h. während der ersten Hälfte der Nachstelldauer, durchlaufen nun die im Zwischenspeicher 29 stehenden Zwischensummen nacheinander den Korrelationsakkumulator ohne dabei geändert zu werden und gelangen von dort über die logische Schaltung 30 zum Eingang eines Speichers 31 für Nachstellwerte. Die logische Schaltung leitet von jeder Korrelationssumme einen aus zwei Bits bestehenden Nachstellwert ab, wobei das eine Bit angibt, ob der entsprechende Koeffizient nachzustellen ist oder nicht, und wobei das andere Bit angibt, ob der Koeffizient um eins erhöht oder um eins erniedrigt werden soll. Das letztere Bit hängt vom Vorzeichen der Korrelationssumme ab. An einem Steuereingang des Speichers 31 für die Nachstellwerte liegt während der ersten Hälfte der Nachstelldauer ein Schreibsignal Sch, so daß die 16 Nachstellwert nacheinander in den Speicher eingeschrieben werden. Zu diesem Zweck wird auch bei diesem Speicher die am Adresseneingang AM liegende Adresse im Multiplexertakt fortgeschaltet. Während der zweiten Hälfte der Nachstelldauer, d. h. während der auf die Dauer des Einschreibens folgenden Abtastperiode, liegt an einem zweiten Steuereingang des Speichers 31 ein Lesesignal L, so daß die gespeicherten Nachstellwerte während dieser Abtastperiode im Multiplexertakt wieder ausgelesen werden. Wie bereits erwähnt, öffnet das Lesesignal L ausschließlich während dieser Abtastperiode den für die Nachstellwerte vorgesehenen Eingang des Nachstellakkumulators 24, so daß hierdurch die Möglichkeit für eine Nachstellung der Koeffizienten Ci aufgrund der Nachstellwerte gegeben ist. Nach Ablauf dieser Abtastperiode verschwinden das Lesesignal L und das Nachstellsignal N gleichzeitig. Da während des Nachstellvorgangs der zum Eingang des Zwischenspeichers 29 führende Ausgang des Korrelationsakkumulators 28 gesperrt ist, werden während des Nachstellvorgangs sämtliche Speicherplätze mit Null-Werten überschrieben, so daß die Berechnung der nächsten Korrelationssummen nach Abschluß eines Nachstellvorgangs wieder bei Null beginnt. Diese Berechnung dauert solange an, bis das Nachstellsignal N wieder den logischen Pegel 1 annimmt und den nächsten Nachstellvorgang einleitet.
  • Die Zeitabstände der Koeffizientennachstellung werden von einer uberwachungsschaltung 31 und einer Steuerschaltung 32 bestimmt, deren Funktion nachstehend bezugnehmend auf Fig. 2 erläutert wird.
  • Der Eingang der überwachungsschaltung 32 ist ebenso wie der Eingang des Zwischenspeichers 29 mit dem Ausgang des Korrelationsakkumulators 28 verbunden und empfängt jede dort berechnete Zwischensumme zur überwachung.
  • Erreicht eine Zwischensumme betragsmäßig einen vorgebenen Wert M, so gibt die überwachungsschaltung einen Steuerimpuls ST an die Steuerschaltung, die daraufhin mit dem Beginn der nächsten Bitperiode das Nachstellsignal N erzeugt. Der laufende Zyklus, in dem irgendeine Zwischensumme den Wert M erreicht, wird also noch zu Ende gebracht, bevor der Nachstellvorgang beginnt. Falls innerhalb einer vorgegebenen Anzahl G von Bitperioden die uberwachungsschaltung nicht anspricht, die Steuerschaltung 31 also keinen Steuerimpuls ST empfängt, so erzeugt sie das Nachstellsignal N nach dem Ablauf dieser G Taktperioden.
  • Auf diese Weise sind die Zeitabstände, in denen die Filterkoeffizienten nachgestellt werden, abhängig von der Entwicklung der Korrelationssummen. Bei starker Korrelation, also am Anfang der Regelung, wo das Fehlersignal e noch n stark vom Sendesignal sn beeinflußt ist, nehmen die Korrelationssummen erheblich schneller zu ( in positiver oder negativer'Richtung) als bei schwacher Korrelation.
  • Die Regelschaltung der vorliegenden Einrichtung sorgt daher bei starker Korrelation für eine schnelle Adaption und bei schwacher Korrelation für eine genaue Adaption, indem sie im letzteren Fall die Korrelationssummen über eine große Anzahl G (z.B. 4096) von Bitperioden berechnet.
  • Als Eingangstakte empfängt die Steuerschaltung 33 den Bittakt TB (z.B. 80 KHz) (Fig. 2) und einen Grundtakt TG mit deutlich höherer Frequenz (z.B. 10, 24 MHz), von dem in einer nicht gezeigten Taktschaltung unter anderem der Bittakt TB, der Abtasttakt TA (Fig. 2), der Multiplexertakt TM, der Schreibtakt TW,der Leset.akt TM und die Adressen AM darstellenden Takte abgeleitet werden.
  • Weitere Ausgangssignale der Steuerschaltung 31 neben dem Nachstellsignal N sind daß Schreibsignal Sch und das Lesesignal L.
  • Im Folgenden wird noch ein Ausführungsbeispiel der Steuerschaltung 33 anhand von Fig. 3 erläutert.
  • Ein Zähler 34, der mit dem Grundtakt TG betrieben wird, ist ausgangsseitig über mehrere parallele Leitungen mit einer Dekodierschaltung 35 verbunden, die dazu ausgelegt ist, bei bestimmten Zählerständen, die, vom Zählerstand Null gerechnet, bestimmten Zeitspannen entsprechen, Ausgangssignale abzugeben. So erscheint am Ausgang To der Dekodierschaltung ein Signal beim Zählerstand 0 und am Ausgang T3 ein Signal bei einem Zählerstand, der einer Zähldauer von G Bitperioden entspricht (z.B. G=4Q96).
  • Das bei T3 erscheinende Signal gelangt über eine ODER-Schaltung 36 auf einenRücksetzeingang RS des Zählers 34 und setzt den Zähler spätestens nach G Bitperioden zurück. An einem Ausgang T2 der Dekodierschaltung erscheint bei einem Zählerstand, welcher der Dauer einer Bitperiode entspricht, ein Signal, das auf den Rücksetzeingang eines Flipflops FF2 gelangt. Der Setzeingang dieses Flipflops ist mit To verbunden, so daß an seinem Q-Ausgang ein Signal erscheint, das bei jedem Rücksetzen des Zählers auf den logischen Pegel 1 geht und diesen Pegel für die Dauer einer Bitperiode behält. Dieses ist das bereits beschriebene Nachstellsignal N. An einem Ausgang T1 der Dekodierschaltung erscheint ein Signal bei einem Zählerstand, welcher der Dauer einer halben Bitperiode entspricht. Dieser Ausgang ist mit dem Rücksetzeingang eines Flipflops FF1 und mit dem Setzeingang eines Flipflops FF3 verbunden. Das Flipflop FF1 wird vom Ausgangssignal To gesetzt, und das Flipflop FF3 wird vom Ausgangssignal T2 rückgesetzt. Somit erscheint am Q-Ausgang von FF1 das in Fig. 2 gezeigte Schreibsignal Sch, und am Q-Ausgang von FF3 das in Fig. 2 gezeigte Lesesignal L.
  • Um die korrelationsabghängige Nachstellung zu ermöglichen, ist der zweite Eingang der ODER-Schaltung 36 mit einem Signal beaufschlagt, das von den Steuerimpulsen ST verursacht wird, welche die überwachungsschaltung 32 (Fig. 1) wie oben beschrieben abgibt. Da diese Impulse wegen ihrer Zufälligkeit nicht mit dem Beginn einer Taktperiode zusammenfallen, wird das Rücksetzen des Zählers 34 nach Erscheinen eines Steuerimpulses bis zum Beginn der nächsten Taktperiode verzögert. Dazu dient ein Flipflop FF4, das bei Erscheinen eines Steuerimpulses gesetzt wird und dessen Q-Ausgang mit dem einen Eingang einer UND-Schaltung 37 verbunden ist. Am anderen Eingang der UND-Schaltung 37 liegt der Bittakt TB (Fig. 2), und ihr Ausgang ist mit einem Eingang der ODER-Schaltung 36 verbunden. Wie in Fig. 2 gezeigt wird somit der Zähler 34 dann zurückgesetzt, und damit ein Nachstellvorgang ausgelöst, wenn die ansteigende Flanke des Bittakts TB erscheint und während der vorausgegangenen Abtastperiode ein Steuerimpuls ST aufgetreten ist, oder wenn die G Bitperioden abgelaufen sind Das Flipflop FF4 wird mit der Rückflanke des Bittakts TB zurückgesetzt Abschließend wird noch darauf hingewiesen, daß die vorstehend beschriebene Erfindung nicht nur auf Echokompensatoren anwendbar ist, die eine für alle Koeffizienten verwendete, im Zeitmultiplex betriebene Regelschaltung haben. Falls die zu verarbeitende Bitgeschwindigkeit so hoch ist, daß die verfügbaren BaueLemente für einen Zeitmultiplexbetrieb zu langsam sind, wird für jeden Koeffizienten eine eigene Regelschaltung vorgesehen, die über mehrere Bittaktperioden die Korrelationssumme berechnet.
  • In diesem Falle wäre für jeden Koeffizienten eine über wachungsschaltung vorgesehen, und jedes Ausgangs-Steuersignal jeder überwachungsschaltung würde über eine logische Schaltung die gleichzeitige Nachstellung sämtlicher Filterkoeffizienten in den einzelnen Nachstellschaltungen auslösen.
  • L e e r s e i t e

Claims (6)

  1. Patentansprüche Einrichtung zum Anschluß einer Quelle und einer Senke an eine Zweidrahtleitung zur Duplexübertragung von digitalen Nachrichten im Gleichlageverfahren, mit einer Gabelschaltung und mit einem Echokompensator, der ein adaptives Digitalfilter und. eine Regelschaltung zur Nachstellung von dessen Fi lterkoeffizienten aufweist, wobei die Regelschaltung für jeden Filterkoeffizienten basierend auf einer Fehlerkorrelation fortlaufend über mehrere Taktperioden der digitalen Nachrichten die Korrelationssumme berechnet und nach Beendigung der Berechnung die Koeffizienten -abhängig von den berechneten entsprechenden Korrelationssummen nachstelLt, dadurch gekennzeichnet, daß die Regelschaltung eine Uberwachungs- und Steuerschaltung (32,33) enthält, welche die Berechnung der Korrelationssummen überwacht und, falls eine der Korrelationssummen einen vorgegebenen Betrag erreicht, die Berechnung der Korrelationssummen frühzeitig beendigt, und andernfalls die Berechnung der Korrelationssummen nach Ablauf der vorgegebenen Anzahl von Taktperioden beendigt.
  2. 2. Einrichtung nach Anspruch 1, dadurch qekennzeichnet, daß die überwachungsschaltung (32) ein Steuersignal (ST) an die Steuerschaltung (33) abgibt, wenn eine Korrelationssumme den vorgegebenen Betrag erreicht, daß die Steuer- schaltung (33) daraufhin Signale (N, Sch, L) an die Regelschaltung abgibt, welche die Nachstellung der Koeffizienten aufgrund der bis dahin berechneten Korrelationssummen bewirken und daß die Steuerschaltung (33) diese Signale in fest vorgegebenen Zeitabständen abgibt, wenn sie während dieser Zeitabstände kein Steuersignal von der überwachungsschaltung (32) empfängt.
  3. 3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die von der Steuerschaltung abgegebenen Signale (N, Sch, L) eine feste Phasenbezeichnung zum Takt (TB) der digitalen Nachrichten haben (Fig. 2).
  4. 4. Einrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die überwachungsschaltung C32) ebenso wie die Regelschaltung die Korrelationssummen für die Koeffizienten in Zeitmultiplexbetrieb verarbeitet (Fig. 1).
  5. 5. Einrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet,daß die überwachungsschaltung (32) ebenso wie die Regelschaltung die Korrelationssummen für die einzelnen Koeffizienten im Parallelbetrieb verarbeitet.
  6. 6. Einrichtung nach einem der Ansprüche 2 bis 5, dadurch qekennzeichnet, daß in der Steuerschaltung (33) die abzugebenden Signale (N,Sch,L) von Zählerständen eines Zählers (34) abgeleitet werden, der entweder nach Erreichen eines vorgegebenen Zählerstandes (T3) oder ausgelöst durch ein empfangenes Steuersignal (ST) zurückgesetzt wird.
DE19823208214 1982-03-06 1982-03-06 Adaptive echokompensationseinrichtung zur digitalen duplexuebertragung auf zweidrahtleitungen Ceased DE3208214A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19823208214 DE3208214A1 (de) 1982-03-06 1982-03-06 Adaptive echokompensationseinrichtung zur digitalen duplexuebertragung auf zweidrahtleitungen
BE2/60043A BE896089R (fr) 1982-03-06 1983-03-07 Compensateur d'echo reglable

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19823208214 DE3208214A1 (de) 1982-03-06 1982-03-06 Adaptive echokompensationseinrichtung zur digitalen duplexuebertragung auf zweidrahtleitungen

Publications (1)

Publication Number Publication Date
DE3208214A1 true DE3208214A1 (de) 1983-09-15

Family

ID=6157575

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823208214 Ceased DE3208214A1 (de) 1982-03-06 1982-03-06 Adaptive echokompensationseinrichtung zur digitalen duplexuebertragung auf zweidrahtleitungen

Country Status (1)

Country Link
DE (1) DE3208214A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0111938A1 (de) * 1982-12-22 1984-06-27 Nec Corporation Verfahren und System zur schnellen Konvergenz für einen Echokompensator
EP0145022A2 (de) * 1983-12-15 1985-06-19 Nec Corporation Verfahren und Einrichtung zur Echokompensation
EP0179998A1 (de) * 1984-09-28 1986-05-07 Siemens Aktiengesellschaft Schaltungsanordnung zum Abgleichen eines Echokompensators
US4862449A (en) * 1986-11-17 1989-08-29 Alcatel N.V. Adjustable echo canceller

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Ch. W. NIESSEN, D.K. WILLIM "Adaptive equalizer for pulse transmission", IEEE Trans., Vol. COM-18, Aug. 1970, S.377-395 *
G. BOSTELMANN, "Simulationsuntersuchungen zur digitalen Duplexübertragung auf Zweidraht-Lei- tungen" Frequenz 34 (1980) 2, S.40-45 *
R.W. LUCKY, "Techniques for adaptive Equalization of digital Communication systems", Bell Syst. Techn. J., Febr.1968, S.255-273 *
R.W. LUCKY, J. SALZ, E.J. WELDON jun., "Principles of Data Communication", NcGraw-Hill 1968, S.154,155 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0111938A1 (de) * 1982-12-22 1984-06-27 Nec Corporation Verfahren und System zur schnellen Konvergenz für einen Echokompensator
EP0145022A2 (de) * 1983-12-15 1985-06-19 Nec Corporation Verfahren und Einrichtung zur Echokompensation
EP0145022A3 (en) * 1983-12-15 1986-10-08 Nec Corporation Method and apparatus for cancelling echo
EP0179998A1 (de) * 1984-09-28 1986-05-07 Siemens Aktiengesellschaft Schaltungsanordnung zum Abgleichen eines Echokompensators
US4862449A (en) * 1986-11-17 1989-08-29 Alcatel N.V. Adjustable echo canceller

Similar Documents

Publication Publication Date Title
EP0064201B1 (de) Verfahren zum Entzerren eines Datensignales
DE2630084C2 (de) Zeit-Diversity-Datenübertragungssystem und Datenübertragungsverfahren
DE4017494C2 (de)
DE2643692C2 (de) Vorrichtung und Verfahren zur schnelleren Zeitbasisfehler-Korrektur
DE2114250C3 (de) Verfahren zur automatischen Einstellung eines Transversalfilters zur Impulsentzerrung
DE3006165C2 (de) Ankoppeleinrichtung zum Ankoppeln zweier Datenverarbeitungsanlagen
DE2544119A1 (de) Anordnung zur synchronisierung einer informations-leseeinrichtung mit der geschwindigkeit eines informationstraegers
DE2634426A1 (de) Bandkompressionseinrichtung
DE2346735B2 (de) Bildsignal-frequenzband-umsetzer
DE2659468A1 (de) Harmonisch und anharmonisch arbeitender phasendetektor
EP0294713B1 (de) Einrichtung zur schnellen Rahmen- und Phasensynchronisation
DE3208214A1 (de) Adaptive echokompensationseinrichtung zur digitalen duplexuebertragung auf zweidrahtleitungen
DE2627326A1 (de) Verringerung der ueberdeckungsverzerrung in abgetasteten signalen
DE2850718A1 (de) Sich selbst anpassender entzerrer fuer eine elektrische nachrichtenuebertragungsstrecke
DE1261543B (de) Verfahren und Anordnung zum Ausgleich des Zeitfehlers in einem insbesondere von einem magnetischen Speicher abgenommenen Fernsehsignal
DE1964191A1 (de) Zeitmultiplexanordnung
EP0204376B1 (de) Schaltungsanordnung zur Abtastung eines ternären Signales
DE2703567A1 (de) Schnittstellenschaltung fuer digitalsysteme unterschiedlicher zeitbasis
DE19711057A1 (de) Synchronsignal-Erfassungsvorrichtung
EP0169389B1 (de) Verfahren zum Übertragen zweier unabhängiger Informationsarten und Anordnung zur Durchführung des Verfahrens
DE3246211C2 (de) Schaltungsanordnung zur Detektion von Folgen identischer Binärwerte
DE2121660C3 (de) Verfahren zur Geschwindigkeitstransformation von Informationsflüssen
DE2641488C2 (de) Schaltungsanordnung zum Phasenausgleich bei PCM-Vermittlungsstellen
DE3248566C2 (de) Verfahren und Schaltungsanordnung zur Übertragung von Datensignalen
DE3309450A1 (de) Verfahren und einrichtung zur synchronisierung binaerer empfangssignale

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection