DE3148959A1 - Verfahren zur herstellung eines halbleitersubstrats - Google Patents
Verfahren zur herstellung eines halbleitersubstratsInfo
- Publication number
- DE3148959A1 DE3148959A1 DE19813148959 DE3148959A DE3148959A1 DE 3148959 A1 DE3148959 A1 DE 3148959A1 DE 19813148959 DE19813148959 DE 19813148959 DE 3148959 A DE3148959 A DE 3148959A DE 3148959 A1 DE3148959 A1 DE 3148959A1
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- semiconductor substrate
- layer
- laminate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims description 61
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000004094 surface-active agent Substances 0.000 claims description 2
- 238000007598 dipping method Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000000047 product Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 239000007858 starting material Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000197 pyrolysis Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Transistors (AREA)
Description
Registered Representatives
before the
European Patent Office
TOKYO SHIBAlIRA DENKI KABUSHIKI KAISHA KAWASAKI, Japan
Möhlstraße 37 D-8000 München 80
Tel.: 089/982085-87 Telex: 0529802 hnkld Telegramme: ellipsoid
CSI-56P680-2 Dr. F/to
10. Dezember 1981
Verfahren zur Herstellung eines Halbleitersubstrats
BESCHREIBUNG
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleitersubstrats bzw. -trägers für die Fertigung
von Halbleitervorrichtungen, insbesondere von Leistungstransistoren.
Es besteht ein Bedarf nach Halbleiter-Erzeugnissen verbesserter Leistung und geringerer Gestehungskosten.
,p- Für Leistungstransistoren benötigte Halbleitersubstrate
werden üblicherweise als "einseitig geläppte" bzw. OSL-Plättchen bezeichnet. Solche Plättchen
sind je nach der Art des Dotierungs-Fremdatoms
entweder vom N-auf-N - oder vom P-auf-P -Typ. Für die
2Q Herstellung eines solchen Halbleitersubstrats werden
wahlweise zwei Verfahren angewandt. Beim einen Verfahren werden Fremdatome in ein dickes Ausgangs-Halbleitersubstrat
von dessen beiden Hauptflächen her gleichzeitig eindiffundiert, so daß tiefe Diffusionsschicht
η entstehen. Sodann wird die Diffusionsschicht
an der einen Hauptfläche durch Läppen oder Polieren abgetragen, worauf ein Hochglanzpoliervorgang zur
Fertigstellung des Substraterzeugnisses folgt. Beim anderen Verfahren wird ein Ausgangs-Halbleitersubstrat,
das etwas dicker ist als das gewünschte Enderzeugnis, einer Behandlung unterworfen, bei der auf beiden
Hauptflächen 20 μπι dicke Schichten hoher Fremdatomkonzentration
und mit demselben Leitungstyp wie das Substrat (selbst) ausgebildet werden. Sodann wird die
eine dieser Schichten mit hoher Fremdatomkonzentration
3H8959
abgetragen. Auf der Gesamtoberfläche wird schließlich
eine diese bedeckende Isolierschicht ausgebildet. Letzlich wird das Substrat einer Hochtemperatur-Wärmebehandlung
unterworfen, bei der eine tiefe Diffusionsschicht in nur einer Fläche geformt wird; hierauf ist das Erzeugnis
fertiggestellt.
Die beiden beschriebenen Verfahren sind jedoch mit den folgenden Nachteilen behaftet:
1. Beim zuerst genannten Verfahren, bei dem die Diffusion von beiden Hauptflächen her erfolgt, muß ein dickes
Substrat verwendet werden; dieses Verfahren ist dabei mit hohen Kosten verbunden.
2. Die Diffusionsschichtabtragung von der einen Hauptfläche
sowie die Hochglanz-Endbearbeitung sind zeitaufwending.
3. Das Bearbeitungsverfahren ist umständlich.
4ο Beim zweitgenanten Verfahren, bei dem die Diffusion
nur von einer Hauptfläche her erfolgt, kann beim Polier-Vorgang sowie beim chemischen Ätzen zur Abtragung der
Fremdatom-dotierten Schicht von der einen Hauptfläche eine schräge Kantenfläche am Substrat entstehen, durch
welche dessen Parallelität beeinträchtigt wird.
5. Da der Schutz mittels der Isolierschichtkaschierung
nur mittels einer Schicht oder mehreren Schichten gleicher Art erfolgt, kann bei der Diffusion an der einen Hauptfläche
eine abnormale Diffusionsschicht aufgrund des Eindringens des in hoher Konzentration angewandten
Fremdatoms in die andere Fläche entstehen.
3H8959
Als Maßnahme zur Lösung dieser Probleme könnte daran dedacht werden, ein aus der Dampfphase gezüchtetes Plättchen
zu verwenden. In diesem Fall ist jedoch das als Ausgangsmaterial verwendete Substrat wiederum zu teuer, so
daß ein solches Vorgehen keine unbedingt zufriedenstellende Lösung darstellt.
Aufgabe der Erfindung ist damit insbesondere die Schaffung eines Verfahrens zur Herstellung eines Halbleitersubstrats,
bei dem von einem preisgünstigen Werkstoff ausgegangen werden kann, der Fertigungsvorgang einfach ist
und ein Halbleitersubstrat-Erzeugnis hoher Präzision und Güte erhalten werden kann.
Diese Aufgabe wird bei einem Verfahren zur Herstellung
eines Halbleitersubstrats erfindungsgemäß dadurch gelöst,
daß auf allen Flächen eines Roh- oder Ausgangs-Halbleitersubstrats
eine Fremdatomschicht desselben Leitungstyps wie das Ausgangs-Halbleitersubstrat und auf der gesamten
Fremdatomschicht eine erste Isolierschicht ausgebildet werden, daß die auf der einen Hauptfläche des Ausgangs-Halbleitersubstrats
ausgebildeten Bereiche der Fremdatomschicht und der ersten Isolierschicht abgetragen werden
und die betreffende, freigelegte Hauptfläche des Ausgangs-Halbleitersubstrats zur Ausbildung einer Fläche mit Spiegelglanz
einer Hochglanz-Oberflächenbehandlung unterworfen wird, daß auf der Spiegelglanzfläche des Ausgangs-Halbleitersubstrats
sowie auf der restlichen ersten Isolierschicht eine zweite filmartige Isolierschicht, auf der gesamten
zweiten Isolierschicht eine Schutzschicht und auf der gesamten Schutzschicht eine dritte Isolierschicht unter
Bildung eines Laminats vorgesehen werden, daß das Laminat nebeneinander bzw. Seite-an-Seite mit anderen, auf dieselbe
Weise hergestellten Laminaten festgelegt bzw. eingespannt
wird,daß die so verspannten Laminate in einer oxidierenden
Atmosphäre erwärmt werden und dabei das Fremdatom aus den Fremdatomschichten unter Bildung von Diffusionsschichten in den Ausgangs-Halbleitersubstraten in diese
eindiffundiert wird, und daß die erste Isolierschicht, die zweite Isolierschicht, die Schutzschicht sowie
die dritte Isolierschicht von jedem Laminat entfernt werden.
Im folgenden ist ein bevorzugtes Ausführungsbeispiel der Erfindung anhand der beigefügten Zeichnung näher
erläutert. Es zeigen:
Fig. 1A bis 1F schematische Darstellungen aufeinanderfolgender Fertigungsschritte beim erfindungsgemäßen
Verfahren und
Fig. 2 eine perspektivische Darstellung eines beim erfindungsgemäßen
Verfahren verwendeten Diffusionsschiffchens.
20
20
Nachstehend ist eine Ausführungsform des erfindungsgemäßen
Verfahrens in Anwendung auf die Herstellung eines Halbleitersubstrats für einen npn-Leistungstransistor
im einzelnen erläutert. Zunächst wird gemäß Fig. 1A ein n-Typ-Halbleiter-Siliziumsubstrat 1 einer Dicke von
300 μΐη , dessen beide Hauptflächen einer Feinbehandlung
bzw. Läppung mit der Körnung Nr. 1000 (No. 1000 laps)
unterworfen worden sind, hergestellt. Das Substrat wird sodann auf vorbestinunte Weise gewaschen. Anschließend wird
gemäß Fig. 1B auf beiden Hauptfächen des Substrats 1 je
eine Schicht 2 einer Dicke von etwa 20 μπι abgelagert.
Diese Schicht 2 besitzt denselben Leitungstyp wie das Substrat 1 sowie eine hohe Fremdatomkonzentration . Sie
wird während einer Zeitspanne von 2 - 3 h bei einer Temperatur von 12000C unter Verwendung von z.B. Phosphor-
-.: :'":■. -■."■-■-■■■■ 3H8959
cxychlor id ausgebildet. Hierauf wird das Substrat 2 -3h
lang in eine Dampfatmosphäre von 1000-11000C
eingebracht, um gemäß'Fig.. 1C eine erste Isolierschicht
aus Siliziumdioxid auszubilden. Danach wird die eine Hauptfläche des Substrats mit einem Schutzüberzug aus
Wachs oder dgl. überzogen. Die erste Isolierschicht 3
auf der anderen Hauptfläche wird nun durch Eintauchen in verdünnte Fluorwasserstoffsäure entfernt, worauf diese
Fläche nach einem Kassettenschleifer-Läppverfahren auf eine Tiefe von etwa 30 μΐη (d.h. über die Dicke
der Niederschlagsschicht 2 von 20 μΐη und einen etwa
10 μΐη dicken Oberflächenbereich des Substrats 1) geschliffen
wird. Anschließend wird die Oberfläche einer Hochglanz-Oberflächenfeinbehandlung unterworfen, bis
sich ein Gegenstand trotz noch sichtbarer Schleifspuren
darin deutlich spiegelt. Beim Kassettenschleifer-Läppverfahren werden in der Kssette in lotrechter Richtung
mehrere Substrate angeordnet, von denen jeweils die erste Isolierschicht 3 von der einen Fläche durch die
erwähnte Behandlung mit verdünnter Fluorwasserstoffsäure abgetragen worden ist} worauf die in der Kassette
befindlichen Substrate mittels einer überführungseinrichtung
auf eine mit einer großen Zahl von Saugöffnungen versehene Bühne aufgelegt, hierauf die in der Kassette
angeordneten Substrate mittels eines von unten her über die Saugöffnungen wirkenden Ansaug-Unterdrucks auf der
Bühne festgelegt, die Oberseiten der festgelegten Substrate danach mittels einer Schleifmaschine poliert
und die polierten Substrate mittels einer Überführungs- einrichtung in lotrechter Richtung bzw. Anordnung in
einer anderen Kassette angeordnet werden. Däxraufhin
werden gebrochene Schichten und Beschädigungen durch etwa 1,0 um tiefes Ätzen der geschliffenen Fläche
mittels einer Säuregemischlösung, die Fluorwasserstoffsäure, Salpetersäure und Essigsäure (HF + HNO3 + CH3OOOH)
enthält, entfernt. Durch dieses Entfernen der (an)ge-
brochenen oder geplatzten Schichten wird eine ausreichende, der Hochglanz-Oberflächenbehandlung
entsprechende Oberflächenfeinbehandlung durchgeführt, wobei die Schleifspuren jedoch nicht vollständig
beseitigt werden. Die zurückbleibenden Schleifspuren
werfen allerdings beim anschließenden Transistor-Fertigüngsverfahren keinerlei Probleme auf. Außerdem führen
Sie auch nicht zu irgendwelchen Problemen bezüglich der Eigenschaften und derZuverlässigkeit des fertigen Transistorelements.
Das bearbeitete Substrat wird sodann etwa 4 - 6 h lang
in einer Dampfatmosphäre von 1000 - 11000C gehalten,
um eine zweite Isolierschicht 4 aus Siliziumdioxid bis
zu einer Dicke von etwa 1,2 μΐη (Vgl. Fig. 1D) aufwachsen
zu lassen.
Im Anschluß hieran wird auf den beiden Hauptflächen des
durch Pyrolyse von Monosilan (SiH4) nach dem chemischen
Unterdruck-Auf dampf verfahren eine 0,4 - 0,8 1 μΐη dicke
Schutzschicht 5 aus Polysilizium (polykristallinem Silizium) ausgebildet. Auf der Schutzschicht 5 wird
durch Pyrolyse -on Dichlorsilan (SiH2Cl2) oder Monosilan
(SiH4) und Ammoniak (NH3) nach dem chemischen ünter-
druck-Aufdampfverfahren eine Siliziumnitridschicht als dritte Isolierschicht 6 einer Dicke von 0,1 - 0,15 \im
erzeugt (vgl. Fig. 1E). Mehrere auf die vorstehend beschriebene Weise erhaltene Laminate werden derart nebeneinander
angeordnet, daß sie an der Seite, auf der sich
ow die Schicht 2 befindet, fest aneinander anliegen.
Die Laminate 7 werden dann in von der Seite her zusammengepreßtem
bzw. eingespanntem Zustand in einem Schiffchen 8 aus hitzebeständigem Silizium- oder Siliziumkarbid-Werkstoff
mit halbkreisförmigem Querschnittsprofil gehaltert. Die Laminate werden zwischen hitzebeständigen
Trennplatten 9 eines größeren Durchmessers als dem der
-■ : ·: ; O . : 3U8959
* AO
laminate zusammen mit Hilfsplättchen, welche aus demselben Werkstoff
wie die Trennplatten 9 bestehen, aber dieselbe Größe wie die Laminate besitzen und zum Ausfüllen etwaiger
Zwischenräume dienen, geschichtet. Hierauf werden die so angeordneten Laminate einer Wärmebehandlung in einer
Atmosphäre eines Gasgemisches mit einem Mischungsverhältnis von
°2
«^ 0,1 bei einer Temperatur von 12700C oder höher
N2 + O2
während einer Zeitspanne von 200 h oder mehr unterworfen, um dabei das in der Schicht 2 enthaltene Fremdatom in das Substrat 1 eindiffundieren zu lassen. Sodann
werden die Laminate in ein Flüssigkeitsgemisch aus einem
oberflächenaktiven Mittel, Essigsäure und Fluorwasserstoffsäure eingetaucht. Dabei werden die in fester gegenseitiger
Berührung stehenden, der beschriebenen Wärmebehandlung unterworfenen Laminate in Einzellaminate getrennt,
während gleichzeitig erste, zweite und dritte Isolier-
Schicht sowie die Schutzschicht entfernt werden. Auf diese Weise wird gemäß Fig. 1F das endgültige; 2 50 μΐη
dicke Halbleitersubstrat 11 aus dem Substrat oder Träger
1 und der Diffusionsschicht 2" erhalten. In der Hauptfläche des auf diese Weise fertiggestellten Halbleiter-
Substrats 11 werden in an sich bekannter Weise eine Basis
und ein Emitter ausgebildet und anschließend die erforderlichen Elektroden (Anschlüsse) geformt, wodurch ein gewünschtes
Transistorelement hergestellt wird.
Es ist darauf hinzuweisen, daß beim erfindungsgemäßen
Verfahren zur Herstellung eines Halbleitersubstrats die Dicke (300 um) des als Ausgangswerkstoff benutzten Halbleitersubstrats
1 etwa das 1,2-fache der Dicke (250 μΐη)
des endgültig erhaltenen Halbleitersubstrats 11 betragen
35
kann; diese Dicke ist also um etwa 40% geringer als beim
bisherigen Verfahren, so daß die für das Hochglanzpolieren der einen Substratoberfläche erforderliche Arbeitszeit
erheblich verkürzt werden k£ >.n. Weiterhin wird der Poliervorgang
durch das erwähnte Kassettenschleifer-Läppverfahren vereinfacht. Darüber hinaus kann auf die Verwendung von
Wachs oder dgl. zur Befestigung des Substrats verzichtet werden. Die anschließende Behandlung gestaltet sich somit
einfacher. Das erhaltene Halbleitersubstrat 11 besitzt
genau parallel zueinander liegende Ober- und Unterseiten.
Beim Verfahrensschritt der Fremdatomdiffusion in die
eine Substratoberfläche dienen außerdem die Schutzschicht
5 und die dritte Isolierschicht 6 zur Verhinderung einer Diffusion des Fremdatoms von der Außenseite in die andere
Substratoberfläche.
Während sich das beschriebene Ausführungsbeispiel auf ein Halbleitersubstrat für einen npn-Transistor bezieht, ist
die Erfindung selbstverständlich auch auf ein Halbleitersubstrat für einen pnp-Leistungstransistor anwendbar.
20
Wie vorstehend erläutert, ist es mit dem erfindungsgemäßen
Verfahren somit möglich, einfach und schnell ein Halbleitersubstrat-Erzeugnis mit hoher Genauigkeit und
Güte unter Verwendung eines dünnen, kostensparenden Ausgangssubstrats als Ausgangsmaterial herzustellen.
Leerseite
Claims (5)
1. Verfahren zur Herstellung eines Halbleitersubstrats
(11), dadurch gekennzeichnet, daß auf allen Flächen eines Roh- oder Ausgangs-Halbleitersubstrats (1)
eine Fremdatomschicht (2) desselben Leitungstyps wie das Ausgangs-Halbleitersubstrat (1) und auf der gesamten
Fremdatomschicht (2) eine erste Isolierschicht (3) ausgebildet werden, daß die auf der einen Hauptfläche
des Ausgangs-Halbleitersubstrats (1) ausgebildeten Bereiche der Fremdatomschicht (2) und der
ersten Isolierschicht (3) abgetragen werden und die betreffende, freigelegte Hauptfläche des Ausgangs-Jalbleitersubstrats
(1) zur Ausbildung einer Fläche it Spiegelglanz einer Hochglanz-Oberflächenbehandlung
unterworfen wird, daß auf der Spiegelglanzfläche des Ausgangs-Halbleitersubstrats sowie auf der restliehen
ersten Isolierschicht (3) eine zweite filmartige Isolierschicht (4), auf der gesamten zweiten Isolierschicht
(4) eine Schutzschicht (5) und auf der gesamten Schutzschicht (5) eine dritte Isolierschicht
2^ (6) unter Bildung eines Laminats (7) vorgesehen werden,
daß das Laminat (7) nebeneinander bzw. Seite-an-Seite mit anderen, auf dieselbe Weise hergestellten Laminaten
(7) festgelegt bzw. eingespannt wird, daß die so verspannten Laminate (7) in einer oxidierenden Atmosphäre
erwärmt werden und dabei das Fremdatom aus den FremdatonBchichten (2) unter Bildung von Diffusionsschichten (21) in den Ausgangs-Halbleitersubstraten
(1) in diese eindiffundiert wird, und daß die erste Isolierschicht (3), die zweite Isolierschicht (4),
die Schutzschicht (5) sowie die dritte Isolierschicht
-_": ■: 3T48959
(6) von jedem Laminat (7) entfernt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die erste und die zweite filmartige Isolierschicht (3 bzw. 4) aus Siliziumoxid hergestellt werden, daß
die Schutzschicht (5) aus polykristallinem Silizium geformt wird und daß die dritte Isolierschicht (6)
aus Siliziumnitrid hergestellt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Entfernen von erster,, zweiter und dritter
Isolierschicht (3, 4 bzw. 6) sowie der Schutzschicht (5) vom wärmebehandelten Laminat (7) durch Eintauchen
des Laminats (7) in ein Flüssigkeitsgemisch aus einem oberflächenaktiven Mittel, Essigsäure und Fluorwasserstoffsäure
erfolgt.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Entfernen der Fremdatomschicht (2) von der
einen Hauptfläche des Halbleitersubstrats und die Hochglanz-Oberflächenbehandlung der freigelegten
Substratoberfläche durch Polieren erfolgen.
5. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Ausbildung von erster und zweiter Isolierschicht
(3 bzw. 4) durch thermische Oxidation erfolgt.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55175305A JPS5799736A (en) | 1980-12-12 | 1980-12-12 | Fabrication of semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3148959A1 true DE3148959A1 (de) | 1982-06-24 |
| DE3148959C2 DE3148959C2 (de) | 1985-04-18 |
Family
ID=15993768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3148959A Expired DE3148959C2 (de) | 1980-12-12 | 1981-12-10 | Verfahren zur Herstellung eines Halbleitersubstrats |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4391658A (de) |
| JP (1) | JPS5799736A (de) |
| KR (1) | KR860000157B1 (de) |
| DE (1) | DE3148959C2 (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5024867A (en) * | 1987-10-28 | 1991-06-18 | Kabushiki Kaisha Toshiba | Dopant film and methods of diffusing impurity into and manufacturing a semiconductor wafer |
| JP6914587B2 (ja) * | 2017-05-25 | 2021-08-04 | 株式会社ディスコ | ウェーハの加工方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1952795A1 (de) * | 1968-10-21 | 1970-09-24 | Hitachi Ltd | Verfahren zur Herstellung einer Halbleitervorrichtung mit Diffusionsuebergaengen |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2974073A (en) * | 1958-12-04 | 1961-03-07 | Rca Corp | Method of making phosphorus diffused silicon semiconductor devices |
| US3507714A (en) * | 1967-08-16 | 1970-04-21 | Westinghouse Electric Corp | High current single diffused transistor |
| US3775197A (en) * | 1972-01-05 | 1973-11-27 | A Sahagun | Method to produce high concentrations of dopant in silicon |
| US3963523A (en) * | 1973-04-26 | 1976-06-15 | Matsushita Electronics Corporation | Method of manufacturing semiconductor devices |
| US3914138A (en) * | 1974-08-16 | 1975-10-21 | Westinghouse Electric Corp | Method of making semiconductor devices by single step diffusion |
| US3956036A (en) * | 1975-02-10 | 1976-05-11 | Victory Engineering Corporation | Method of diffusing silicon slices with dopant at high temperatures |
| US4105476A (en) * | 1977-05-02 | 1978-08-08 | Solitron Devices, Inc. | Method of manufacturing semiconductors |
| JPS5467778A (en) * | 1977-11-10 | 1979-05-31 | Toshiba Corp | Production of semiconductor device |
| US4249968A (en) * | 1978-12-29 | 1981-02-10 | International Business Machines Corporation | Method of manufacturing a metal-insulator-semiconductor utilizing a multiple stage deposition of polycrystalline layers |
| US4233093A (en) * | 1979-04-12 | 1980-11-11 | Pel Chow | Process for the manufacture of PNP transistors high power |
-
1980
- 1980-12-12 JP JP55175305A patent/JPS5799736A/ja active Pending
-
1981
- 1981-12-09 US US06/329,060 patent/US4391658A/en not_active Expired - Lifetime
- 1981-12-09 KR KR1019810004814A patent/KR860000157B1/ko active
- 1981-12-10 DE DE3148959A patent/DE3148959C2/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1952795A1 (de) * | 1968-10-21 | 1970-09-24 | Hitachi Ltd | Verfahren zur Herstellung einer Halbleitervorrichtung mit Diffusionsuebergaengen |
Also Published As
| Publication number | Publication date |
|---|---|
| US4391658A (en) | 1983-07-05 |
| JPS5799736A (en) | 1982-06-21 |
| DE3148959C2 (de) | 1985-04-18 |
| KR830008393A (ko) | 1983-11-18 |
| KR860000157B1 (ko) | 1986-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10159833C1 (de) | Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben | |
| DE4304849C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE102017117984B4 (de) | Herstellung von dotierten bereichen in halbleiter-streifen und mit diesem verfahren hergestellte vorrichtung | |
| DE3530773C2 (de) | ||
| DE2832740C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung | |
| EP0842532A1 (de) | Verfahren zum erzeugen einer abstandsschicht in einer struktur | |
| DE4123434A1 (de) | Verfahren zur herstellung einer bipolaren cmos-vorrichtung | |
| DE3312720C2 (de) | ||
| DE2644939A1 (de) | Aetzverfahren zum abflachen eines siliciumsubstrats | |
| DE2641752A1 (de) | Verfahren zur herstellung eines feldeffekttransistors | |
| DE102019101142B4 (de) | Verfahren zum Herstellen einer mehrschichtigen monokristallinen Siliziumfolie | |
| DE102019117322A1 (de) | Silizium-mischschicht zur blockierung von diffusion | |
| DE2235185A1 (de) | Monolithische integrierte schaltung | |
| DE2225374A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE102019129773A1 (de) | Transistoren mit reduzierten defekten und verfahren zu deren herstellung | |
| DE19840385C2 (de) | Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis | |
| DE3304255A1 (de) | Halbleitersubstrat und verfahren zur herstellung einer halbleiteranordnung unter verwendung dieses substrats | |
| DE3148959A1 (de) | Verfahren zur herstellung eines halbleitersubstrats | |
| DE2720327A1 (de) | Verfahren zur herstellung von halbleiterbauelementen, insbesondere solarelementen | |
| DE2944180A1 (de) | Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht | |
| DE112010002935T5 (de) | Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben | |
| DE102022206411A1 (de) | Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung unter verwendung von mehreren cmp-prozessen | |
| EP0875931B1 (de) | Verfahren zur Herstellung einer CMOS-Schaltungsanordnung | |
| DE3301479A1 (de) | Verfahren zum herstellen eines halbleiterelementes | |
| EP0520214A1 (de) | Verfahren zur Herstellung eines dotierten Gebietes in einem Substrat und Anwendung bei der Herstellung eines Bipolartransistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
| 8339 | Ceased/non-payment of the annual fee |