DE3141182A1

DE3141182A1 - "scharfeinstellungs-ermittlungssystem"

Info

Publication number: DE3141182A1
Application number: DE19813141182
Authority: DE
Inventors: Kazuya Kunitachi Tokyo Hosoe; Takao Tokyo Kinoshita; Shinji Sakai; Nobuhiko Tokyo Shinoda
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1980-10-16
Filing date: 1981-10-16
Publication date: 1982-05-19
Also published as: DE3141182C2; US4641942A

Description

Scharf ein stellungs-Ermittlungssy stern

Die Erfindung bezieht sich auf ein Scharfeinstellungs-Ermittlungssystern und im einzelnen auf ein Scharfeinstellungs-Ermittlungssystem, bei dem entsprechend einer Datenverarbeitung hinsichtlich eines Abbildungszustands eines an einem Festkörper-Bildaufnahmeelement wie einem Ladungskopplungs-Element (CCD), einem Eimerkettenschaltungs-Element (BBD) oder einem Verschiebeschaltungs-Element mit örtlicher Ladungsinjektion (CID) bzw. auf einer Bildaufnahmeröhre erzeugten Objektbilds die Scharfeinstellung eines optischen Systems auf das Objekt ermittelt wird, wobei das optische System so eingestellt ist, daß Änderungen des Abbildungszustands des Objektbilds entstehen.

Es wurden verschiedenerlei Systeme zur Ermittlung der Scharfeinstellung optischer Systeme vorgeschlagen. Beispielsweise wurde eine zunehmende Anzahl von Scharfein-

VI/22

Deutsche Bank (München) KIo. 51/61070

Dresdner Bank (München) KIo. 3939844

Postscheck (München) KIo. 670-43-804

DE 1603

stellungs-Ermittlungssystemen vorgeschlagen, bei denen Festkörper-Bildaufnahmeelemente wie Ladungskapplungselemente (CCD), Eimerkettenschaltungs-Elemente (BBD) oder Ladungsinjektions-Verschiebeschaltungs-Elemente (CID) verwendet werden, deren praktische Anwendbarkeit in der letzten Zeit bemerkenswert wurde.

Die charakteristische Eigenschaft der Bildaufnahmeröhre oder des Festkörper-Bildaufnahmeelements gemäß den vorangehenden Ausführungen besteht darin, daß außerordentlich kleine fotoelektrische Wandlerelemente eingebaut sind, die in zeitlicher Aufeinanderfolge elektrische Signale für kleine Bildelemente eines an der Röhre bzw. dem Element abgebildeten Bilds abgeben. Im Gegensatz zu einem

herkömmlichen System, das eine Vielzahl gewöhnlicher fotoelektrischer Elemente hat, an denen das Bild eines Objekts erzeugt wird, um damit fotoelektrische Wandlersignale für das Bild zu erzielen, erlauben die Bildaufnahmeröhre und das Festkörper-Bildaufnahmeelement eine aufeinander-0

folgende zeitlich serielle Verarbeitung der Signale, so daß sie folglich für eine Verarbeitung mit einem elektrischen Schaltungsaufbau geeignet sind. Da die das Festkörper-Bildaufnahmeelement bildenden fotoelektrischen Wand -

2j- lerelemente abweichend von den gewöhnlichen fotoelektrischen Wandlerelementen dazu dienen, über eine vorgegebene Zeitdauer Ladungen zu speichern, die durch fotoelektrische Umsetzung der Energie von auf die Elemente fallendem Licht gewonnen werden, und zeitlich serielle Signale abzugeben, kann die Fläche eines jeden dieser Elemente sehr klein gewählt werden, so daß die erzielte zeitlich serielle Signalfolge Bitsignale mit hoher Auflösung ergibt.

Andererseits ergibt bei einem Scharfeinstellungs-Ermittlungssystem, bei dem ein fotoelektrisches Sammel-bzw. Signalintegrations-Wandlerelement verwendet wird, eine

} 314118*;

-JS- DE 1603

plötzliche Änderung der Helligkeit des Objekts oder eine * plötzliche Bewegung des Bilds an den fotoelektrischen Sammel-Wandlerelementen eine plötzliche Änderung der Sammel- bzw. Integrationszeit. Dies ergibt wiederum ein
außerordentlich ungleichmäßiges bzw. unstabiles fotoelektrisches Ausgangssignal und damit ein außerordentlich unstabiles End-Ausgangssignal. Aus diesem Grund kann ggf. die Feststellung des Fokussier- bzw. Scharfeinstellungszustands oder die Steuerung zum Scharfeinstellen eines optischen Systems auf ein Objekt unmöglich werden.

Darüberhinaus werden bei einem Scharfeinstellungs-Ermittlungssystem der vorangehend beschriebenen Art die dem

■ic Scharfeinstellungszustand entsprechenden Ausgangssignale in Zeitintervallen erzeugt, die der Sammel- bzw. Integrationszeit der Elemente entsprechen. Wenn ein derartiges System bei einer Kamera verwendet wird, bewegt sich in * Abhängigkeit von der Brennweite des verwendeten Aufnahme-Objektivs oder vom Vorliegen bzw. Fehlen von Erschütterungen das Bild an den fotoelektrischen Wandlerelementen ununterbrochen in verhältnismäßig großem Ausmaß, wodurch sich Änderungen der Helligkeit und des Musters des Bilds

ergeben. Die entsprechenden Änderungen der Integrations-25

zeit und der Scharfeinstellungs-Signale machen die den Scharfeinstellungszustand darstellenden Signale unstabil.
Wenn diese Signale zur Anzeige des Scharfeinstellungszustands an eine Leuchtdiode angelegt werden, blinkt die Leuchtdiode, so daß sie keine positive Anzeige abgibt. Wenn das System zum automatischen Scharfeinstellen eines Aufnahmeobjektvs verwendet wird, wird nar.hteiligerweise die Steuerung des Aufnahmeobjektivs unstabil.

Der Erfindung liegt die Aufgabe zugrunde, ein Scharfeinstellungs-Ermittlungssystem zu schaffen, bei dem die den s

DE 1603

Ermittlungssystemen nach dem Stand der Technik anhaftenden Probleme ausgeschaltet sind.

Dabei "soll mit der Erfindung ein Scharfeinstellungs-Ermittlungssystem mit einem Signalintegrations-Bildsensor geschaffen werden, das es ermöglicht, gegenüber Änderungen hinsichtlich des Zustande des Systems stabilisierte Ausgangssignale zu erzeugen.

'" Hierzu wird mit der Erfindung ein Scharfeinstellungs-Ermittlungssystem mit einem Signalintegrations-Bildsensor geschaffen, das eine Steuereinrichtung für das ständige Stabilisieren der Ausgangssignale des Systems gegenüber

,c Änderungen hinsichtlich des Zustands des Systems hat.

Ferner soll mit der Erfindung ein Ermittlungssysteni geschaffen werden, bei dem fotoelektrische Sanunel- bzw. Integrations-Wandlerelemente verwendet werden und bei dem auf eine Änderung der Samraol- oder Integrationszeit hin in Abhängigkeit von der Art der Änderung das dem letzten Scharfeinstellungszustand entsprechende Ausgangssignal des Systems unterdrückt werden kann oder das unmittelbar der Änderung vorhergehende letzte Ausgangssignal aufrecht

erhalten werden kann, um dadurch das Ausgangssignal des Systems zu stabilisieren. Diese Zielsetzung beruht auf den folgenden Umständen: Bei einem Ermittlungssystem, bei dem ein fotoelektrisches Sammel- bzw. Integrations-

Of, Wandlerelement verwendet wird, verursachen plötzliche Änderungen der Helligkeit eines Objekts oder plötzliche Bewegungen des Bilds an dem Element plötzliche Änderungen der Sammel- bzw. Integrationszeit. Dies ergibt ein außerordentlich unstabiles fotoelek· trisches Ausgangssignal und ein außerordentlich unstabiles End-Ausgangssignal.

-K)- DE 1603 ^U^

Aus diesem Grund ,kann gelegentlich die Feststellung des Scharfeinstellungszustands oder die Steuerung der Scharfeinstellung des optischen Systems unmöglich werden.

Daher wird mit der Erfindung ein Scharfeinstellungs-Ermittlungssystem geschaffen, bei dem ein fotoelektrisches Sammel-Wandlerelement verwendet wird und das es ermöglicht, auf eine Änderung der Sammelzeit des Wandlerelements hin in Abhängigkeit von den Änderungen der Sammelzeit das dem letzten Scharfeinstellungszustand entsprechende Ausgangssignal des Systems zu unterdrücken oder das Ausgangssignal auf demjenigen unmittelbar vor der Änderung zu halten, um dadurch das Ausgangssignal des ,_ Systems zu stabilisieren.

Ferner soll mit der Erfindung ein Scharfeinstellungs-Ermittlungssystem mit einem fotoelektrischen Sammel-Wandlerelement geschaffen werden, bei dem die Unzulänglichkeiten des herkömmlichen Systems dieser Art ausgeschaltet sind. Bei einem herkömmlichen Scharfeinstellungs-Ermittlungssystem werden die den Scharfeinstellungszuständen entsprechenden Ausgangssignale in Zeitintervallen erzeugt, die der Integrationszeit bzw. Sammelzeit des fotoelektrischen

Wandlerelements entsprechen. Wenn ein derartiges System bei einer Kamera verwendet wird, bewegt sich daher in Abhängigkeit von der Brennweite des verwendeten Aufnahmeobjektivs oder von dem Vorliegen von Erschütterungen das Bild an dem Wandlerelement ununterbrochen in verhältnismä-

ßig großen Ausmaßen, was zu Änderungen der Helligkeit und des Musters des Bilds führt. Daraufhin werden durch entsprechende Änderungen der Sammelzeit und des Scharfeinstellungs-Signals die den Scharfeinstellungszustand darstellenden Signale unstabil. Wenn diese Signale einer Leuchtdiode für die Anzeige des Scharfeinstellungszustands zugeführt werden, flackert die Leuchtdiode, so daß sie

-Xl- DE 1603 ■ ^Rl ^10Δ

daher keine positive Anzeige bildet. Wenn das System zum automatischen Scharfeinstellen eines Aufnahmeobjektivs angewandt wird, wird auf nachteilige Weise die Steuerung

des Aufnahmeobjektivs unstabil.
5

Daher wird mit der Erfindung ein Scharfeinstellungs-Ermittlungssystem geschaffen, bei dem Ausgangssignal-Zustände gespeichert werden und in Übereinstimmung mit der Kombination aus den gespeicherten Zuständen und dem Zustand des neu hinzugekommenen Ausgangssignals ein Signalerzeugungsverfahren, nämlich ein Anzeigeverfahren oder ein Objektiv-Steuerungsverfahren verändert wird, wodurch die Unzulänglichkeiten bei den bekannten Systemen ausgeschaltet werden.

Ferner soll mit der Erfindung ein Scharfeinstellungs-Ermittlungssystem geschaffen werden, bei dem ein fotoelektrisches Sammel-Wandlerelement eingesetzt wird und das ^es ermöglicht, einen Fokussierzustand mit einem Leuchtelement wie einer Leuchtdiode auf stabile Weise anzuzeigen, ohne daß eine Beeinträchtigung durch Schwankungen der Umgebungshelligkeit entsteht.

Hierzu sind in dem erfindungsgemäßen Scharfeinstellungs-Ermittlungssystem ein Signalintegrations-Bildsensor bzw. ein fotoelektrisches Sammel-Wandlerelement und eine Steuereinrichtung angegliedert, die die Lichtstärke der Anzeige durch Verminderung der Anzeigelichtstärke bei einer langen Sammelzeit des fotoelektrischen Wandlerelements und durch Steigerung der Lichtstärke bei einer kur_r zen Sammelzeit steuert.

Die Erfindung wird nachstehend anhand von Ausführungsbei— spieLn unter Bezugnahme auf die Zeichnung näher erläutert.

Fig. 1 A bis 1 G sind schematische Ansichten für die Erläuterung des Prinzips eines Scharfeinstellungs-Ermittlungsvorgangs, der bei einem Ausführungsbei-

spiel des Ermittlungssystems anwendbar ist, wobei 5

die Fig. IA den optischen Aufbau des Ermittlungssystems zeigt, die Fig. IB die Gestaltung von Lichtempfangsteilen eines in Fig. IA gezeigten fotoelektrischen Wandlers zeigt und die Fig. IC Änderungen der Bildschärfe an drei Orten in der Fig. 1 A zeigt.

Fig. 2 ist ein Blockschaltbild, das den Aufbau der elektrischen Schaltung bei einem AusfUhrungsbeispiel des Ermittlungssystems zeigt, bei dem das in den fig. IA bis IC gezeigte Prinzip angewandt wird.

Fig. 3 ist ein Teilschaltbild, das ein Beispiel für eine in Fig. 2 gezeigte Ausgleicheinstellschaltung "■ zeigt.

Fig. 4 A bis 4 C zeigen Signalkurvenformen für die Erläuterung der Funktion eines in Fig. 2 gezeigten

Fenstervergleichers, der bestimmt, ob die Sammel-25

zeit richtig ist.

Fig. 5 A bis 5 F zeigen Ausgangssignal-Kurvenformen der Ausgangssignale _von Hauptblöcken der in F Iß. 2 OQ gezeigten Schaltung.

Fig. 6 ist ein Blockschaltbild, das den Aufbau eines Zeitsteuergenerators in der in Fig. 2 gezeigten Schaltung zeigt.
35

Fig. 7 ist ein Zeitdiagramm, das von dem in Fig. 6 gezeigten Ze Ltsteuergenerator abgegebene Zeitsteuersignale für die Steuerung verschiedener Betriebsvorgänge zeigt.

Fig. 8 ist eine schematische Ansicht, die ein Beispiel für die Anwendung des in Fig. 1 veranschaulichten Ermittlungssystems bei einer Kamera zeigt.

Fig. 9 A und 9 B sind Teilblockschaltbilder, die Beispiele für eine Anzeigesteuerschaltung in der in Fig.2 gezeigten Schaltung zeigen.

Fig. 10 ist ein Blockschaltbild, das den Aufbau der elek-

trischen Schaltung bei einem weiteren Ausführungsbeispiel des Ermittlungssystems zeigt.

Fig. 11 ist ein Teilblockschaltbild, das ein Beispiel 2Q für eine Flackerunterdrückungsschaltung in dem in Fig. 10 gezeigten Schaltungsaufbau zeigt.

Fig. 12 ist eine Tabelle, die ein Beispiel für den eingestellten Inhalt eines Festspeichers in der in Fig. 11 gezeigten Flackerunterdrückungsschaltung zeigt.

Fig. 13 ist ein Blockschaltbild, das den Aufbau der elektrischen Schaltung bei einem weiteren Ausführungsbeispiel des Ermittlungssystems zeigt.

Fig. 14 ist ein Teilblockschaltbild, das ein Beispiel für den Aufbau einer Anzeigehelligkeit'-Modulierschaltung in dem in Fig. 13 gezeigten Schaltungsaufbau zeigt.

3H1182

-IfH- DE 1603

Fig. 15 ist eine Darstellung, die die Art der Modulation der Helligkeit der Anzeige mittels der in Fig. 14 gezeigten Anzeigehelligkeit —Modulierschaltung

veranschaulicht.
5

Nach Fig. IA hat ein Abbildungsobjektiv 1 eine optische Achse 1'■. In dem optischen Weg des Abbildungsobjektivs 1 ist ein Strahlenteiler 2 angeordnet, der teildurchlässige Abschnitte bzw. Flächen 2' und 2" sowie eine Total-10

reflexions-Fläche 2¹" hat. Das aus dem Abbildungsobjektiv 1 austretende Licht fällt auf die teildurchlässige Fläche 2¹ und wird dann mittels dieser, der teildurchlässigen Fläche 2 " und der Totalreflexions-Fläche 2'" in drei ge-

,g sonderte Lichtstrahlenbündel 3, 4 und 5 aufgeteilt. Wenn die teildurchlässige Fläche 2¹ ungefähr ein Drittel des einfallenden Lichts durchläßt und die restlichen beiden Drittel reflektiert, sowie die teildurchlässige Fläche 2* ungefähr die Hälfte des einfallenden Lichts durchläßt ^und die andere Hälfte des einfallenden Lichts reflektiert, wird offensichtlich die Energie der aus drei aufgeteilten Lichtstrahlenbündel 3, 4 und 5 im wesentlichen die gleiche. Ein fotoelektrischer Wandler 6 hat drei Lichtempfangsteile 6', 6" und 6'".

Wenn der Konvergenzpunkt der Lichtstrahlen 3 der Punkt 7 ist, so ist leicht ersichtlich, daß die Konvergenzpunkte der Teil-Lichtstrahlen 4 und 5 die Punkte 7¹ bzw. 7" sind.

Wenn der Konvergenzpunkt 7' der Lichtstrahlen 4, die mit-30

tels der teildurchlässigen Flächen 2' und 2" reflektiert und abgesondert sind, mit dem Lichtempfangsteil 6" zusammenfällt, liegt der Konvergenzpunkt 7 der an dem Lichtempfangsteil 6' einfallenden Lichtstrahlen 3 hinter dem
Lichtempfangsteil 6¹, während der Konvergenzpunkt 7" der

/iU '

an dem Lichtempfangsteil 6¹." einfallenden Lichtstrahlen 5 vor dem Lichtempfangsteil 6'" liegt. Die Abweichungen dieser Konvergenzpunkte von den Lichtempfangsteilen werden einander gleich, wenn die Abstände zwischen den teildurch-

" lässigen Flächen 2' und 2" bzw. zwischen der teildurchlässigen Fläche 2" und der Totalreflexions-Fläche 2¹" einander gleich sind. Demzufolge wird die Bildschärfe an dem Lichtempfangsteil 6" maximal, während die Bildschärfen

an den Lichtempfangszeilen 6' und 6¹" geringer werden, 10

einander jedoch gleichartig sind.

Bei einer Versetzung des Abbildungsobjektivs 1 längs der optischen Achse I¹ ändern sich die Bildschärfen an den

-^g Lichtempfangsteilen 6¹, 6" und 6¹" gemäß der Darstellung in der Fig. IC. In der Fig. IC, in der die Versetzung des Aufnahmeobjektivs 1 an der Abszisse aufgetragen ist und die Bildschärfe an der Ordinate aufgetragen ist, bilden die die Bildschärfe-Änderungen an den Lichtempfangsteilen 6', 6" bzw. 6'" darstellenden Kurven 8', 8" bzw. 8'" Scheitelwerte bzw. Maxima. Der in der Fig. IA dargestellte Zustand entspricht der in Fig. IC gezeigten Stelle 9. Falls die Lichtempfangsfläche des Lichtempfangsteils 6' des fotoelektrischen Wandlers 6 so angeordnet ist,

daß sie im wesentlichen mit der vorbestimmten Brennebene des Abbildungsobjektivs 1 (der Filmfläche im Falle einer Kamera) zusammenfällt, wird der Zustand scharfer Einstellung des Aufnahmeobjektivs 1 bei den in Fig. 1 A gezeigten Bedingungen erfaßt, nämlich dann, wenn die Zusam-30

menhänge zwischen den Bildschärfen an den jeweiligen
Lichtempfangsteilen 6¹, 6" und 6'" den an der Stelle -9 in der Fig. IC gezeigten entsprechen. Aus der Fig. IC ist dann ersichtlich, daß die Zusammenhänge zwischen den durch die Kurven 8' und 8¹" dargestellten Bildschärfen je nach der Lage der Abbildungsebene des Abbildungsobjek-

tivs 1 vor oder hinter dem Lichtempfangsteil 6' umgekehrt bzw. gegensinnig sind. Auf diese Weise kann ein Naheinstellungszustand oder ein Weiteinstellungszustand erfaßt werden.

Die Fig. IB ist eine Vorderansicht des fotoelektrischen Wandlers 6, bei dem die jeweiligen Lichtempfangsteile 6' , 6" und 6'" beispielsweise bandförmige geradlinige Ladungskapplungs-Schaltungen (CCD) aufweisen. Die Licht- ^O empfangsteile sind jedoch hinsichtlich ihrer Form nicht unbedingt auf diese dargestellte Form beschränkt.

Auf diese Weise wird ein Scharfeinstellungs-Ermittlungssystem erzielt, das dem Strahlenteiler 2 und den fotoelektrischen Wandler 6 mit den drei Lichtempfangsteilen 6¹, 6" und 6¹" hat. Die Fig. 2 zeigt ein Blockschaltbild einer elektrischen Schaltung, mit der Bitsignale der Lichtempfangsteile 6', 6" und 6¹" eingelesen werden, SchärfesignaIe gewonnen werden und das Ausmaß der Bildschärfe an drei 20

Orten unterschieden wird. Manche der in Fig. 2 gezeigten Schaltungsblöcke haben bekannten Aufbau und sind in ihren Einzelheiten in einer Reihe von Anmeldungen gezeigt, wie beispielsweise der DE-OS 29 30 636 (entsprechend der US-

Patentanmeldung Ser. No. 59 635 vom 23. Juli 1979), der deutschen Patentanmeldung P 30 19 908.7 (entsprechend der US-Patentanmeldung Ser.No. 151 703 vom 20.Mai 1980) usw. Es werden daher nur Schaltungsteile beschrieben, die einen wesentlichen Zusammenhang mit dem Ermittlungssystem haben.

Nach Fig. 2 hat der in Fig. 1 gezeigte fotoelektrische Wandler 6 eine Ladungskappelschaltung (CCD) mit drei
Lichtempfangsteilen 6', 6" und 6¹". Für den Betrieb des Wandlers 6 wird von einer Takttreiberschaltung CLKD her

DE 1603

eine Folge von Taktsignalen zugeführt. Diese Taktsignale werden zum Herbeiführen einer Folge von Funktionsvorgängen des Wandlers 6 zugeführt, wie einer Integration, einer

Übertragung, einer Rückstellung usw. in einer vorbestimm-5

ten Aufeinanderfolge. Die über eine vorbestimmte Zeitdauer in dem Wandler 6 gespeicherte Ladung wird an der Ausgangsstufe des Wandlers 6 in eine Spannung umgesetzt und danach als Bildsignal über einen zur Unterdrückung von Störungen dienenden Kondensator C in eine Ausgleichseinstellschaltung BA eingegeben. Diese den drei Lichtempfangsteilen 6', 6" und 6'" entsprechenden Bildsignale des Wandlers 6 werden eeitlich aufeinanderfolgend in einer Reihenfolge ausgelesen, die durch den Aufbau des Wandlers 6 bestimmt

^ist· '

Die Ausgleichseinstellschaltung BA hat gemäß der Darstellung in der Fig. 3 einen Multiplexer 11 mit bekanntem Aufbau sowie drei veränderbare Widerstände 12, 13 und

14. Nach Fig. 3 werden die Bildsignale gemäß der vorangehenden Beschreibung dem Multiplexer 11 über die veränderbaren Widerstände 12, 13 bzw. 14 zugeführt. Im Ansprechen auf ein über einen Anschluß 16 aufgenommenes Synchronisiersignal nimmt der Multiplexer 11 die den jeweiligen Lichtempfangsteilen 6¹, 6" bzw. 6^IM entsprechenden Bildsignale über den veränderbaren Widerstand 12, 13 bzw. 14 auf, und gibt sie an einen Verstärker 17 ab. Mit den veränderbaren Widerständen 12, 13 und 14 wird der Ausgleich bzw. die Ausgewogenheit der Bildsignale für die

Lichtempfangsteile 6', 6" und 6'" gesteuert. Die Ausgangssignale der Widerstände 12, 13 bzw. 14 werden über den Mutliplexer 11 in den Verstärker 17 eingegeben, in welchem mittels eines Gegenkapplungswiderstands 18 entsprechend

„,- den Widerstandsverhältnissen die Verstärkungen für die jeweiligen Bildsignale gesteuert werden, wonach die Bild-

Signale in die nächstfolgende elektrische Schaltung eingegeben werden. Die Ausgleichseinstellung der Bildsignale ist zweckdienlich, wenn hinsichtlich der mittels des

Strahlenteilers 2 aufgeteilten drei Lichtstrahlenbündel 5

3, 4 und 5 eine Unausgewogenheit bzw. Ungleichheit besteht. Das Synchronisiersignal wird an den Anschluß 16 von einem Zeitsteuergenerator TMGE her angelegt. Bei diesem Ausführungsbeispiel werden zwar drei veränderbare Widerstände verwendet, es können jedoch zwei veränderbare

Widerstände dazu verwendet werden, zwei Bildsignale im Verhältnis zu dem übrigen Bildsignal auszugleichen.

Die Signalverarbeitung bei diesem Schaltungsaufbau erfolgt

-j. entsprechend einer Folge von Synchronisiersignalen, die von dem Zeitsteuergenerator TMGE her zugeführt werden. Im Ansprechen auf ein Arbeitsbefehlssignal SWAF für die Inbetriebnahme des Schaltungsaufbaus (das im Falle einer Kamera synchron mit dem Drücken eines Verschlußauslöseknopfs in eine erste Stellung erzeugt wird ) und ein Einschalt-Löschsignal PUC erzeugt der Zeitsteuergenerator TMGE die verschiedenartigen Synchronisiersignale für die jeweiligen Schaltungsblöcke in einer vorbestimmten Reihenfolge. Der Zeitsteuergenerator TMGE kann bekannten Aufbau haben und muß lediglich die Gruppe von Synchronisiersignalen erzeugen, die für den Betrieb der Schaltung bei diesem Ausführungsbeispiel geeignet ist. Die Takttreiberschaltung CLKD arbeitet gleichfalls im Ansprechen auf Signale des

OQ Zeitsteuergenerators TMGE.

Die mittels der Ausgleichseinstellschaltung BA ausgeglichene Bildsignale werden in eine erste Abfrage/Halteschaltung SHA eingegeben. Die erste Abfrage/Halteschaltung

SHA formt die Bildsignale aus dem Wandler 6. Im Ansprechen

auf einen mit der Ausgabe der Bildsignale aus dem Wandler 6 synchronen Abfrageimpuls aus dem Zeitsteuergenerator
TMGE ruft die erste Abfrage/Halteschaltung SHA den Pegel

der jeweiligen Bildsignale ab und speichert diesen.
5

Da der tatsächlich eingesetzte CCD-Wandler einen Halbleiter aufweist, beeinflußt die Temperatur und die Sammelzeit bzw. Integrationszeit des Wandlers den Dunkelstrom. Daher enthält das tatsächliche Bildsignal einen Dunkelstrom-Pegel, der dem der tatsächlichen Menge des einfallenden Lichts entsprechenden Signal überlagert ist. Somit enthält das Bildsignal eine Stör- bzw. Rauschkomponente. Ein Teil des Lichtempfangsteils des CCD-Wandlers wird mittels einer Aluminiummaske oder dergleichen abgedeckt und das von diesem abgedeckte Teil ausgegebene Signal als Dunkelstrom-P.egel betrachtet. Dann wird der Unterschied zwischen dem Ausgangssignal aus dem nicht abgedeckten Lichtempfangsteil und dem Ausgangssignal aus dem abgedeckten Teil (das nach-

stehend als "Dunkelstrom-Bit" bezeichnet wird), nämlich dem Dunkelstrom-Pegel gebildet, um dadurch die Beeinflussung durch den Dunkelstrom auszuschalten. Das ( nicht gezeigte) Dunkelstrom-B it ist an dem Ende eines jeden der Lichtempfangsteile 6¹, 6" und 6'" des Wandlers 6 angeordnet, so dai3 dieses Bit zuerst ausgegeben wird. Eine zweite Abfrage/Halteschaltung SHB ruft die Ausgangspegel dieser Dunkelstrom-Bits ab und speichert die Pegel. Die zweite Abfrage/Halteschaltung SHB empfängt aus dem Zeitsteuergenerator TMGE Befehle für die Speicherung des Ausgangspegels. Ein Differenzverstärker DIF nimmt die Ausgangssignale der beiden Abfrage/Halteschaltungen SHA und SHB auf und bildet die Differenz zwischen diesen beiden eingegebenen Ausgangssignalen. Die als Ausgangssignale

des Di fferenzverstärkers DIF erhaltenen Bildsignale sind

-30- DE 1603 3 1 A 1 1

Signale, deren Dunkelstrom-Pegel ausgeschieden ist und die in richtiger Weise der Menge des einfallenden Lichts entsprechen.

Das Ausgangssignal des Differenzverstärkers DIF wird in ein Hochpaßfilter HPF sowie in zwei Vergleicher COMPA und COMPB eingegeben. Dem Vergleicher COMPA wird eine Bezugsspannung VA zugeführt, während dem Vergleicher
COMPB eine Bezugsspannung VB zugeführt wird. Diese beiden Vergleicher COMPA und COMPB bilden einen Fenstervergleicher.

Die Arbeitsweise des Fenstervergleichers wird nun anhand der Fig. 4A bis 4C beschrieben. Diese Figuren zeigen den Zusammenhang zwischen dem Spitzenwert des hinsichtlich des Dunkelstrom-Pegels kompensierten bzw. korrigierten Bildsignals (das nachstehend als korrigiertes Bildsignal bezeichnet wird) und den Bezugsspannungen VA und VB, wobei an der Abzisse die Zeit aufgetragen ist und an der Ordinate die Spannungen aufgetragen sind. Die in der Fig. 4A durch Pfeile bei 6'", 6" und 6' dargestellten Bereiche stellen die Zeiten dar, während welchen die Bildsignale für die Lichtempfangsteile 6' ", 6" bzw. 6¹ ausgegeben

werden. Nach Fig. 4A übersteigt ein Teil des korrigierten Bildsignals (für 6") die Bezugsspannungen VA und VB, so daß der Signalpegel zu hoch ist. In diesem Fall haben die Ausgangssignale der Vergleicher COMPA und COMPB beide

on hohen Pegel. Nach Fig. 4B ist das korrigierte Bildsignal niedriger als die Bezugsspannung VB, so daß der Signalpegel zu niedrig ist. In diesem Fall haben die Ausgangssignale der Vergleicher COMPA und COMPB beide niedrigen Pegel. Nach Fig. 4C liegt der Spitzenwert des korrigierten Bildsignals zwischen den Bezugsspannungen VA und VB, so

' daß ein geeigneter Pegel vorliegt. In diesem Fall hat nur das Ausgangssignal des Vergleichers COMPB hohen Pegel, während das Ausgangssignal des Vergleichers COMPA niedrigen Pegel hat. Wenn die Bezugsspannungen VA und VB so gewählt werden, daß ein geeigneter Pegel des hinsichtlich des Dunkelstroms korrigierten Signals eingestellt wird, gibt die Kombination aus hohem oder niedrigem Pegel der Ausgangssignale der Vergleicher COMPA und COMPB die Brauchbarkeit des Pegels des korrigierten Signals an. Wenn bei diesem Ausführungsbeispiel VA > VB ist und die Ausgangssignale der Vergleicher COMPA und COMPB beide hohen Pegel haben, zeigt dies an, daß das hinsichtlich des Dunkelstroms korrigierte Signal einen zu hohen Pegel einschließlich eines Sättigungspegels hat. Wenn die Ausgangssignale der beiden Vergleicher COMPA und COMPB niedrigen Pegel haben, zeigt dies an, daß der Pegel des korrigierten Signals zu niedrig ist. Nur wenn das Ausgangssignal des Vergleichers COMPA niedrigen Pegel und das Ausgangssignal des Vergleichers COMPB hohen Pegel hat, ist damit angezeigt, daß das hinsichtlich des Dunkelstroms korrigierte Signal einen geeigneten Pegel hat.

Die Ausgangssignale der Vergleicher COMPA und COMPB wer-

den einer Sammelzeit-bzw. Integrationszeit-Steuerschaltung AGC zugeführt, die den geeigneten Pegel des korrigierten Signals dadurch aufrecht erhält, daß sie bei einem zu hohen Pegel die Sammelzeit bzw. Integrationszeit

~_n des Wandlers 6 verkürzt und bei einem zu niedrigen Pegel die Integrationszeit verlängert. Im Ansprechen auf ein Synchronisiersignal aus dem Zeitsteuergenerator TMGE-arbeitet die Integrationszeit-Steuerschaltung AGC so, daß sie den Zustand der Ausgangssignale der Vergleicher COMPA und COMPB zu Zeitpunkten erfaßt, an denen die hinsichtlich des üunkelstroms korrigierten Signale für die

Λ>- OE₁₆₀₃ . 3ΗΠ82

' Lichtempfangsteile, 6¹, 6" und 6'" ausgegeben werden. Aufgrund des Ausgangssignalzustands der Vergleicher COMPA und COMPB gibt die Integrationszeit - Steuerschaltung AGC an den Zeitsteuergenertor TMGE ein Defehlssignal zum Verkürzen oder verlängern der Sammelzeit bzw. Integrationszeit ab. Im Ansprechen auf das Befehlssignal schaltet der Zeitsteuergenerator TMGE die Takttreiberschaltung CLKD so, daß bei der nächsten Ausgabe aus dem Wandler 6 die Integrationszeit des Wandlers 6 verkürzt oder verlängert ist.

Das Hochpaßfilter HPF bewertet das Ausmaß der Änderung des Bilds. Das Hochpaßfilter entnimmt als ersten Schritt

•ic zur Bewertung der Bildschärfe dem Bildsignal die Hochfrequenzkomponenten. Der Zeitsteuergenerator TMGE führt dem Hochpaßfilter ein Synchronisiersignal zu, das mit der Zeitsteuerung der Eingabe der den Lichtempfangsteilen 6', 6" und 6'" des Wandlers 6 entsprechenden Bildsignale synchron ist. Dies dient dazu, an dem Hochpaßfilter HPF die Erzeugung eines Ausgangssignals zu verhindern, das von der Bildschärfe unabhängig ist und das durch einen plötzlichen Wechsel des Signals in der Anfangsperiode verursacht wird. Mit diesem Synchronisiersignal wird das

Hochpaßfilter HPF zeitweilig zurückgeschaltet.

Das Ausgangssignal des Hochlaßfilters HPF wird über eine Absolutwertschaltung ABS einer Quadrierschaltung SQR zugeführt. Die AbGolutwertschaltung ABS bildet den Absolutwert des Ausgangssignals des Hochpaßfilters HPF. Da sowohl eine positive als auch eine negative Änderung des Bildsignals auftreten kann ("Dunkel" auf "Hell" und
"Hell" auf "Dunkel"), würden in dem Fall, daß das Ausgangssignal des Hochpaßfilters HPF einer später beschriebenen Integrierschaltung INT direkt bzw. unverändert zu-

DE 1603

geführt wird, die, Ausgangssignale einander aufheben und das die Bildschärfe darstellende Signal in Abhängigkeit von dem Bildmuster zu Null werden. Um dies zu verhindern, ist die Absolutwertschaltung ABS eingefügt. Bei der Quadrierschaltung SQR können beispielsweise die nichtlinearen Eingangs/Ausgangs-Kennlinien eines Halbleiters genutzt werden. Die Quadrierschaltung SQR in diesem Schaltungsaufbau bewirkt, das Spitzen-Ausgangssignal des Hoch-IQ paßfilters zu betonen und zu bewerten, nämlich den Zustand, b.ei dem die zeitliche Änderung des Bildsignals groß ist und die Schärfe hoch ist. Die Quadrierschaltung SQR ist an eine Fensterfunktions-Generatorschaltung WIN angeschlossen. Dies dient dazu, durch Absenken des Bewertungsgewichts für die Bildschärfe nahe dem Rand des Bildfelds die Einführung von Fehlern in die normale Schärfebewertung zu verhindern, wenn als Teil eines unscharfen Bilds ein Bild außerhalb des Bildfelds in das Bildfeld eintritt. Ferner dient dies auch dazu, die Entstehung eines Übergangsfehlers zu verhindern, wenn aufgrund der verschwommenen Abbildung oder eines "Verwackeins" des von dem Abbildungsobjektiv 1 erzeugten Bilds ein weiteres Bild in das Bildfeld eintritt. Das Ausgangssignal der

Fensterfunktions-Generatorschaltung WIN steuert die Ver-25

Stärkung der Quadrierschaltung SQR so, daß sie .am Rand des Bildfels niedrig ist und in der Mitte hoch ist. Auf diese Weise steuert im Ansprechen auf ein mit dem Einleiten des Funktionsablaufs der Lichtempfangsteile 6¹, 6" on und 6'" des Wandlers 6 synchrones Steuersignal aus dem Zeitsteuergenerator TMGE die Fensterfunktions-Generatorschaltung WIN die Verstärkung der Quadrierschaltung in Übereinstimmung mit dem entsprechend dem Ort (in dem
Bildfeld) festgelegten Verhältnis.

36 *

Das Ausgangssignal· der Quadrierschaltung SQR, das die angehobenen bzw. betonten Schärfedaten enthält, wird in die Integrierschaltung INT eingegeben, die eine Integration für die gesamte Fläche der Lichtempfangsteile ausführt und die Bildschärfe an jedem der Lichtempfangstelle abgibt. Der Integrierschaltung INT wird ferner von dem Zeitsteuergenerator TMGE her ein Synchronisiersignal in der Weise zugeführt, daß die Integration und die Rück-

IQ stellung der Integration zu Zeitpunkten ausgeführt werden, die den Lichtempfangsteilen 6¹, 6" und 6'" bzw. der Signalausgabe aus diesen entsprechen. Auf diese Weise entspricht das Ausgangssignal der Integrierschaltung INT dem elektrischen Ausgangssignal bezüglich der Schärfe der jeweiligen Bilder in Übereinstimmung mit der Reihenfolge der Ausgabe aus den Lichtempfangsteilen 6', 6" und 6'" des Wandlers 6. *

Das analoge Ausgangssignal der Integrierschaltung INT

wird in eine Analog-Digital-Umsetzschaltung A/D zur Umsetzung in einen digitalen Wert eingegeben, so daß die
Signalverarbeitung erleichtert wird, die in einer Zentralverarbeitungseinheit bzw. Zentraleinheit CPU zur Un-„ terscheidung des Zustands scharfer Einstellung, eines Naheinstellungszustands oder eines Weiteinstellungszustands des Abbildungsobjektivs 1 vorgenommen wird.

Die Fig. 5A bis 5F zeigen die Kurvenformen der Ausgangssignale der jeweiligen Schaltungsblöcke, um damit die analoge Verarbeitung der Folge der die Bildschärfe darstellenden Signale zu verdeutlichen, beginnend mit dem Auslesen der Bildsignale aus den Lichtempfangsteilen 6', 6" und 6'" des CCD-Wandlers 6 (dem Bildfeld für drei BiI-

der) bis zur Integration in der Integrierschaltung INT.

J^H de 16Oa' 3H1182

' In den Fig. 5A bis 5F ist an der Abszisse die Zeit aufgetragen, während an der Ordinate in beliebigen Einheiten die Spannung oder der Strom von Ausgangssignalen aufgetragen ist. Die in der Fig. 5A durch die Pfeile bei 6·, 6" und 6'" dargestellten Bereiche stellen die Zeiten dar, während welchen die den Lichtempfangsteilen 6¹, 6" und 6'" des Wandlers 6 entsprechenden Signale ausgegeben und· verarbeitet werden. Der Zustand der jeweiligen Bilder

_in entspricht dem Zustand scharfer Einstellung des Abbildungsobjektivs 1, wobei die Bildschärfe an dem Lichtempfangsteil 6" am höchsten ist, nämlich die an der Stelle 9 in Fig. IC gezeigte Schärfe am höchsten ist. Die Fig. 5A bis 5F zeigen den Zustand der Signalausgabe aus dem Wandler 6 nur einmal, jedoch werden diese Signale in der Praxis wiederholt abgegeben.

Die Fig. 5A zeigt das Bildsignal, das von dem Wandler

6 abgegeben wird und über die Abfrage/Halteschaltung SHA on

gelangt ist. Die Reihenfolge der Ausgabe der Bildsignale für die Lichtempfangsteile ist 6'", 6" und 6'. Die mit D bezeichnete Spannung ist der Dunkelstrom-Pegel, der zuerst ausgegeben wird und mittels der Abfrage/Halteschaltung SHB gespeichert wird. Die Fig. 5B zeigt das Ausgangssignal des Differenzverstärkers DTF, nämlich das hinsichtlich des Dunkelstroms korrigierte Signal, bei dem der Dunkelstrom-Pegel D ausgeschieden ist. Die Fig. 5C zeigt das Ausgangssignal des Hochpaßfilters HPF.. Die Fig. 5D zeigt das Ausgangssignal der Absolutwertschaltung ABS. Die Fig. 5E zeigt das Ausgangssignal der Quadrierschaltung SQR, wobei die durch die gestrichelten Linien dargestellten Trapeze die Art der Änderung der Verstärkung der Quadrierschaltung SQR innerhalb des Bildfelds

in Übereinstimmung mit der Form des von der vorstehend beschriebenen Fensterfunktions-Generatorschaltung WIN

-26- DE 1603 τ ι ι υ*.

erzeugten Fenster- darstellen. Die Fig. 5F zeigt das Ausgangssignal der Integrierschaltung INT, wobei Pegel A (8"⁽), B (8") und C (8¹) den Bildschärfen an den jeweiligen Lichtempfangsteilen 6¹", 6" bzw. 6' entsprechen. Im einzelnen entsprechen die Pegel A, B und C in Fig. 5F den Pegeln der Kurven 8¹", 8" und 8' in der Fig. IC an der Stelle 9.

IQ Die Pegel A, B und C werden mittels der vorstehend genannten Umsetzschaltung A/D in digitale Daten umgesetzt und in die Zentraleinheit CPU eingegeben. Die Zentraleinheit CPU berechnet die Verhältnisse zwischen den Pegeln A, B und C in Übereinstimmung von im Voraus eingegebenen Bedingungen für den Zustand scharfer Einstellung, den Naheinstellungszustand, den Weiteinstellungszustand und die Unterbrechung der Entscheidung. Grundlegend werden bei dem Zustand scharfer Einstellung die Bedingungen B > A, B > C und A=C erfüllt. Bei dem Naheinstellungszustand ist die Bedingung C .> A erfüllt, während bei dem Weiteinstellungszustand die Bedingung A > C erfüllt ist. Die Zentraleinheit CPU unterscheidet, welche Bedingungen erfüllt sind, und gibt ein Ausgangs sign al ab, das einem dieser drei Zustände entspricht. Als Algorithmus für die

Entscheidung in der Zentraleinheit CPU kann der Algorithmus angewandt werden, der in der deutschen Patentanmeldung P 30 19 901.0 (die der US-Patentanmeldung Ser.No. 151 533 vom 19.Mai 1980 entspricht) oder in der am 16.0k-3Q tober 1981 von Shinji Sakai, Nobuhiko Shinoda, Takao Kinoshita, Kazuya Hosoe und Takashi Kawabata eingereichten US-Patentanmeldung beschrieben ist (die der japanischen Patentanmeldung Nr. 144 782/1980 entspricht).

Das Ausgangssignal der Zentraleinheit CPU wird einer An-

DE 1603 ^ 1 4 I 1 8

zeigesteuerschaltung CONT zugeführt. Iw Ansprechen auf das die Änderung der Integrationszeit des Wandlers 6 darstellende Signal aus der Integrationszeit-Steuerschaltung AGC überträgt die Anzeigesteuerschaltung CONT die Bedingungen aus der Zentraleinheit CPU zu einer Anzeigeschaltung DISP. Falls die Bildhelligkeit plötzlich hoch wird und sich die Integrationszeit auf eine kürzere Zeit ändert, kann in diesem Moment zumindest ein Teil des Bildsignals in den Sättigungszustand oder nahe dem Sättigungszustand kommen, woraus sich ein fehlerhaftes oder unstabiles Ausgangssignal ergibt. Um das zu verhindern, sperrt in diesem Fall die Anzeigesteuerschaltung CONT die Übertragung des Signals zu der Anzeigeschaltung DlSP.

■je Wenn andererseits die Bildhelligkeit plötzlich niedrig wird, kann zwar das Bildsignal niedrig werden, jedoch entsteht seltener ein fehlerhaftes Ausgangssignal. In einem solchen Fall überträgt die Anzeigesteuerschaltung CONT die Ansteuerungssignale aus der Zentraleinheit CPU zu der Anzeigeschaltung DISP. Die Anzeigesteuerschaltung CONT kann so arbeiten, daß sie das unmittelbar vorhergehende Ausgangesignal speichert, wenn die Integrationszeit bzw. Sammelzeit sich auf eine kürzere Zeit ändert. Die Einzelheiten des Aufbaus der Anzeigesteuerschaltung CONT ° werden später beschrieben. Das Ausgangssignal der Anzeigesteuerschaltung CONT wird in die Anzeigeschaltung DISP eingegeben. Die Anzeigeschaltung DISP umfaßt hauptsächlich eine logische Schaltung und eine Treiberschaltung

zur Ansteuerung von Anzeigevorrichtungen wie LeuchtdiooU

den. Im Ansprechen auf die Befehle aus der Zentraleinheit CPU schaltet bei dem beschriebenen Ausführungsbeispiel die Anzeigeschaltung DISP bei dem Zustand scharfer Einstellung eine Leuchtdiode LEDA ein. Bei dem Naheinstel-1πη}.·ί./,η.·;1.;πΐί1 tr/.w. dem We i teinstellungszur.tand schaltet die Anzeigeschaltung DISP eine Leuchtdiode LEDB bzw. eine

-?8- DE 1603

Leuchtdiode LEDC ein, um damit anzuzeigen, daß das Aufnahmeobjektiv 1 in einem Naheinstellungszustand bzw. einem Weiteinstellungszustand steht. Ein Schutzwiderstand R ist zum Schutz der Leuchtdioden LEDA bis LEDC bei deren Speisung mit einer Spannung +V eingefügt. Bei dem beschriebenen Aui'jführungsbo i sp ic I werden zwar Leuchte! ioden verwendet, jedoch können gleichermaßen FLüiJtrigkrifitaLl-Anzeigevorrichtungen, elektrochrome Anzeigevorrichtungen oder dergl. verwendet werden.

Der Aufbau des Zeitsteuergenerators TMGE wird anhand der Fig. 6 und 7 beschrieben.

Nach Fig. 6 dient ein Schaltungsteil aus einem Vorwärts/
Rückwärts-bzw. Zweiwegzähler UDC, einem Zähler CNTl, einer programmierbaren logischen Anordnung PLAl und ODER-Gliedern Gl und G3 sowie einem UND-Glied G2 hauptsächlich dazu, die Sammelzeit bzw. Integrationszeit des CCD-Wandlers 6 einzuregeln. Der Zweiwegzähler UDC wird im Ansprechen auf einen Befehl zur Integrationszeitverkürzung aus der Integrationszeit-Steuerschaltung AGC in die Vorwärts-Zählart und im Ansprechen auf einen Integrationszeitverlängerungs-Befehl in die Rückwärts-Zählart geschaltet.

Der Zweiwegzähler UDC wird so gesteuert, daß er nur dann, wenn von der Integrationszeit-Steuerschaltung AGC ein Integrationszeit-Änderungsbefehl ausgegeben wird, einen Impuls zu einem später beschriebenen ..vorbestimmten Zeitpunkt zählt, um eine unterschiedliche Integrationszeit einzustellen. Der Zähler CNTl zählt eine Impulsfolge A aus einem Impulsgenerator PG. Wenn der Zählstand des Zählers CNTl einen vorbestimmten Wert erreicht, der durch das Ausgangssignal des Zweiwegzählers UDC eingestellt wird, erzeugt die logische Anordnung PLAl einen Steuerirnpuls, der über das ODER-Glied G3 ausgegeben wird. Das Ausgangssignal des ODER-Glieds G3 wird der Takttreiber-

3ΗΠ82

' schaltung CLKD zugeführt, woraufhin diese einen Startimpuls (Schiebeimpuls) zum Einleiten der Ausgabe der Signale aus dem Wandler 6 erzeugt. Der Startimpuls wird dem Wandler 6 zugeführt. Die Kurvenform des Ausgangssignals

^ des ODER-Glieds G3 ist in der Fig. 7(b) gezeigt.

Ein RS-Flip-Flip FFl erzeugt ein Steuersignal für die Takttreiberschaltung CLKD, um damit normalerweise den

Wandler 6 in den Löschzustand zu versetzen und den Lösch-10

zustand nur während der Zeitdauer aufzuheben, während der die Signalintegration bzw. Signalsammlung erforderlich ist. Das Flip-Flop FFl wird durch das vorangehend beschriebene Betriebsbefehlsignal SWAF gesetzt, das über

]5 ein ODER-Glied G4 zugeführt wird, oder durch ein Impulssignal zur Wiederholung des Funktionsvorgangs, das mit einer später beschriebenen vorbestimmten Zeitsteuerung erzeugt wird. Das Flip—Flop FFl wird durch das Ausgangssignal des ODER-Glieds G3 rückgesetzt. Das in Fig. 7(a) gezeigte Q-Ausgangssignal des Flip-Flops FFl wird der Takttreiberschaltung CLKD als Steuersignal zugeführt. Der CCD-Wandler 6 hat ein Überlaufablaß-Schaltglied, das entsprechend dem Q-Ausgangssignal des Flip-Flops FFl
durchgeuchaltet bzw. gesperrt wird (nämlich bei hohem

Pegel des Ausgangssignals durchgeschaltet und bei niedrigem Pfjj-.el des Ausgangssignals gesperrt wird); dadurch wird die Integration der Signal-Ladung mittels des Wandlers 6 gesteuert. Das in der Fig. 7 (a) gezeigte Intervall, während dem das Q-Ausgangssignal des Flip-Flops

FFl niedrigen Pegel hat, entspricht der Signal-Ladungs-Integrationszeit von dem vorbestimmten Zeitpunkt des Setzens des Flip-Flops FFl bis zum Zeitpunkt der Abgabe des Impulses aus dem ODER-Glied G3. Da der Zeitpunkt der Abgabe des Impulses aus dem ODER-Glied G3 durch das Aus-

-3Ö-

gangssignal des Zweiwegzählers UDC gesteuert wird, wird die Signal-Ladungs-Integrationszeit des Wandlers 6 durch das Ausgangssignal des Zweiwegzählers UDC eingeregelt. Das Q-Ausgangssignal des Flip-Flops FFl wird dem Zähler CNTl als Rücksetzsignal zugeführt. Daher führt der Zähler CNTl den Zählvorgang nur während des Intervalls aus, während dem dasQ-Ausgangssignal des Flip-Flops FFl niedrigen Pegel hat, und wird bei anderen Bedingungen rückgesetzt gehalten.

Der Schaltungsteil mit einem Zähler CNT2, einer programmierbaren logischen Anordnung PLA2, ODER-Gliedern G5 bis G8 und RS-Flip-Flops FF2 bis FF5 dient hauptsächlich da-

'5 zu, die jeweiligen Teile und die Gesamtablauffolge bei der in Fig. 2 gezeigten Schaltung zu steuern. Der Zähler CNT2 zählt eine Impulsfolge. B aus dem Impulsgenerator PG. Bei diesem Ausführungsbeispiel ist der CCD-Wandler 6 ein mit einer einzigen Phase angesteuerter Wandler. Die Impulsfolge B wird auch der Takttreiberschaltung CLKD zugeführt, die aus der Impulsfolge B Ansteuerungstaktlmpulse (Übertragungs-Taktimpulse) zur Speisung des Wandlers 6 erzeugt. Zwischen den Zählstand des Zählers CNT2 und der Ansteuerung (Ladungsübertragung) besteht eine 1:1 - Übereinstimmung. Die Impulsfolge B wird ferner der Abfrage/Halteschaltung SHA als Abrufimpulse zugeführt. Die programmierbare logische Anordnung PLA2 ist so programmiert, daß nach der Abgabe des Impulses aus dem ODER-

" Glied G3 auf dem Zählausgangssignal des Zählers CNT2 beruhende Impulse an jeweiligen Anschlüssen a bis η zu den jeweils in der Fig. 7 gezeigten Zeiten a bis η abgegeben werden. Im Ansprechen auf die Ausgangssignale aus den

nc Anschlüssen a, e und 1 der logischen Anordnung PLA2 erzeugt das ODER-Glied G5 ein Ausgangssignal, das an die

30 314118:

-31- DE 1603

Setzanschlüsse der Flip-Flops FF2 und FF3 angelegt wird. Im Ansprechen auf die Ausgangssignale aus den Anschlüssen b, f und j der logischen Anordnung PLA erzeugt das ODER-Glied G6 ein Ausgangssignal, das an den Rücksetzanschluß des Flip-Flops FF3 und an den Setzanschluß des Flip-Flops FF4 angelegt wird. Im Ansprechen auf die Ausgangssignale aus den Anschlüssen c, g und k der logischen Anordnung PLA2 erzeugt das ODER-Glied G7 ein Ausgangssignal, das an die Rücksetzanschlüsse der Flip-Flops FF2

und FF4 sowie an den Setzanschluß des Flip-Flops FF5 angelegt wird. Im Ansprechen auf die Ausgangssignale aus den Anschlüssen d, h und 1 der logischen Anordnung PLA2 erzeugt das ODER-Glied G8 ein Ausgangssignal, das an den Rücksetzanschluß des Flip-Flops FF5 angelegt wird. Die Q-Ausgangssignale der Flip-Flops FF2 bis FF5 und das "Q-

Ausgangssignal des Flip-Flops FF4 sind in den Fig. 7(c) bis 7(g) gezeigt, und zwar in Gegenübersetzung zu den in Fig. 7(b) gezeigten Zeiten, während welchen von den jeweiligen Lichtempfangsteilen 6¹", 6" und 6¹ des Wandlers 6 die Signale abgegeben werden. Das Q-Ausgangssignal (Fig.7(c)) des Flip-Flops FF2 wird der Ausgleichseinstellschaltung BA zugeführt. Das Intervall hohen Pegels des Q-Ausgangssignals des Flip-Flops FF3 (Fig. 7 (d)) entspricht dem Dunkelstrom-Bit an dem Ende der jeweiligen Ausgangssignale der Lichtempfangsteile 6¹", 6" und 6' und wird der Abfrage/Halteschaltung SHB als Abrufimpuls zugeführt. Das Q-Ausgangssignal des Flip-Flops FF3 wird ferner der Integrierschaltung INT als Rücksetzsignal zu-

__

geführt. Das Intervall niedrigen Pegels des Q-Ausgangssignals des Flip-Flops FF4 (Fig.7(e)) entspricht den
wirksamen IiiIdsip.nrü-Bits der Ausgangssignale der jeweiligen Lichterupfangstei Ie 6"', 6" und 6¹ und wird dem Hochpaßfilter HPF als Rückstellsignal bzw. Sperrsignal züge-

-3£- DE 1603 314-118

führt. Auf diese , Weise wird das Hochpaßfilter HPF nur während des Tntervalls niedrigen Pegeln des Q-Aur,v,anp,ssignals den Flip-Flops FF4 aus dem Rückstell-bzw. Sperrzustand gelöst. Das Q-Ausgangssignal des Flip-Flops FF4 (Fig. 7(f)) wird der Integrierschaltung INT als ein Integrierbe fehlssignal zugeführt. Das Q-Ausgangssignal den Flip-Flops FF5 (Fig. 7(g)) wird der Urnsetzschaltung A/D als A/D-Umsetzbefehl zugeführt. Das Ausgangssignal des ODER-Glieds G5 wird der Umsetzschaltung A/D als Rücksetz-

signal zugeführt. Das Ausgangssignal des ODER-Glieds G3 wird der Zentraleinheit CPU als Abtastimpuls fur die
Speicherung des Ausgangssignals der Umsetzschaltung A/D zugeführt. Das Ausgangssignal am Anschluß m (Fig. 7(h)) der logischen Anordnung PLA2 wird dem UND-Glied G2 als Zähl impuls für den Zweiwegzähler UUC sowie der Integrationszeit-Steuerschaltung AGC und der Zentraleinheit CPU als Zwischenspeicherimpuls zur Zwischenspeicherung der Ausgangssignale derselben zugeführt. Das Ausgangssignal an dem Anschluß η (Fig.7(i)) der logischen Anordnung PLA2 wird einem ODER-Glied G4 als Setzsignal für das Flip-Flop FFl sowie der Integrationszeit-Steuerschaltung AGC als Rücksetzsignal für ein in dieser Schaltung enthaltenes Flip-Flop zugeführt. Das Q-Ausgangssignal dieses Flip-Flops FFl (nämlich das aus dem in Fig. 7(a) gezeigten Q-Ausgangssignal invertierte Signal) wird dem Zähler CNT2 als Rücksetzsignal zugeführt. Wenn der Zähler CNTl in der Zählungsfreigabe-Betriebsart ist, ist der Zähler CNT2

in den Rücksetzzustand versetzt. Wenn der Zähler CNTl 30

in dem Rücksetzzustand ist, ist der Zähler CNT2 in der Zählungsfreigabe-Betriebsart. Der Zählstand des Zählers CNT2 wird an die Fensterfunktions-Generatorschaltung WIN ausgegeben. Im Ansprechen auf das Zählstand-Ausgangssignal des Zählers CNT2 führt die Fensterfunktions-Generatorschaltung WIN eine Verstärkungssteuerung in der Weise

3a „

aus, daß sich die, Verstärkung der Quadrierschaltung SQR gemäß der Darstellung in Fig. 7(j) ändert. Die Fensterfunktions-Generatorschaltung WlN kann beispielsweise den Aufbau gemäß der Beschreibung in der deutschen Patentanmeldung P 30 19 908.7 haben (die der US-Patentanmeldung Ser.No. 151703 vom 20.Mai 1980 entspricht).

Die Fig. 8 zeigt eine für die Scharfeinstellung des Aufnahmeobjektivs einer Kamera geeignete Scharfeinstellungs—

TO .

Meßanzeige mit einem Sucherfeld-Rahmen 19 der Kamera, einer Feldmarkierung 20, die die Stelle des Bildfelds darstellt, und einer Markierung 21, die den Zustand
scharfer Einstellung des Aufnahmeobjektivs darstellt.

Die in Fig. 2 gezeigte Leuchtdiode LEDB wird unmittelbar hinter der Markierung 21 angeordnet. Pfeilmarken 22 und 23 geben den Naheinstellungszustand bzw. den Weiteinstellungszustand wieder (wobei die Pfeile die Drehrichtung einer Entfernungsskala der. Aufnahmeobjektivs für dessen

Verstellung aus der unscharfen Einstellung in die scharfe Einstellung angeben). Die in Fig. 2 gezeigten Leuchtdioden LEDC und LEDA werden unmittelbar hinter den Pfeilmarkierungen 20 und 22 bzw. 23 angeordnet. Auf diese Weise kann die Bedienungsperson den Einstellzustand des Aufnah-

nieobjektivs durch einfaches Beobachten des Aufleuchtens einer dieser Markierungen feststellen. Wenn die den Zustand scharfer Einstellung darstellende Markierung 21 aufleuchtet, wird der Fokussiervorgang unterbrochen. Wenn die Pfeilmarkierung 22 oder 23 aufleuchtet, muß lediglich die Entfernungsskala bzw. Entfernungswählscheibe in der durch dii: IM'o i linnrk iervinp; ?'?. oder 23 angetriebenen Richtung gedreht werden, bis die Scharfeinstellungs-Markie— rung 21 aufleuchtet.
35

' Anhand der Fig. 9, wird nun der Aufbau der Anzeigesteuerschaltung CONT beschrieben.

Zuerst wird anhand der Fig. 9A der Aufbau der Integrationszeit-Steuerschaltung AGC beschrieben; in dieser

Schaltung wird ein RS-Flip-Flop FF6 durch ein Ausgangssignal hohen Pegels aus dem Vergleicher COMPA gesetzt, während ein RS-Flip-Flop FF7 durch ein Ausgangssignal hohen Pegels aus dem Vergleicher COMPB gesetzt wird. Diese beiden Flip-Flops KF6 und FFV werden durch ein AusgangssignaL hohen Pegels aus dem Anschluß η (Fig.7(i)) der logischen Anordnung PLA2 in dem in Fig. 6 gezeigten Zeitsteuergenerator TMGE rückgesetzt. Im Ansprechen auf ein Ausgangssignal hohen Pegels an dem Anschluß m (Fig. 7 (h)) der logischen Anordnung PLA2 in dem Zeitsteuergenerator TMGE wird von einem D-Flip-Flop FF8 das Q-Ausgangssignal des Flip-Flops FF6 sowie von einem D-Flip-Flop FF9 das Q-Ausgangssignal des Flip-Flops FF7 zwi-

schengespeichert. Der hohe Pegel des Q-Ausgangssignals des D-Flip-Flops FF8 gibt eine Verkürzung der Sammel-bzw. Integrationszeit an, während der hohe Pegel des Q-Ausgangssignals des D-Flip-Flops FF9 eine Verlängerung der Integratiunszeit angibt. Diese Ausgangssignale werden

an Zählart-Einstellanschlüsse LJ und D des Zweiwegzählers UDC in dem in Fig. 6 gezeigten Zeitsteuergenerator TMGE angelegt.

Die in Fig. 9A gezeigte Anzeigesteuerschaltung CONT hat

UND-Glieder G9, GlO und GIl, die aus der Zentraleinheit

CPU jeweils an einem Eingang ein Signal NF, das den Naheinste llzustand angibt, ein Signal IF, das den Zustand scharfer Einstellung angibt, bzw. ein Signal FF aufnehme men, das den Weiteinstellzustand angibt. Ein Inverter IV invertiert das Q-Ausgangssignal des D-Flip-Flops FF8 in

■ der Integrationszqit-Steuerschaltung AGC, wobei das Ausgangssignal des Inverters IV dem jeweils zweiten Eingang eines jeden der UND-Glieder G9 bis GIl zugeführt wird. Die Ausgangssignale der UND-Glieder G9 bis GIl werden der Anzeigeschaltung DISP zugeführt.

Wenn bei dem vorstehend beschriebenen Aufbau der Anzeigesteuerschaltung CONT das Ausgangssignal des D-Flip-Flops FF8 der Integrationszeit-Steuerschaltung AGC auf hohen Pegel wechselt, d.h., dem Zeitsteuergenerator TMGE eine Verkürzung der Sammel- bzw. Integrationszeit des CCD-Wandlers 6 befohlen wird, wechselt das Ausgangssignal des Inverters IV auf niedrigen Pegel, so daß die Aus-.c gangssignale der UND-Glieder G9 bis GIl niedrigen Pegel annehmen. Dadurch wird eine Anzeige mittels der Anzeigeschaltung DISP gesperrt.

Obgleich dies im Vorstehenden nicht aufgeführt ist, gibt die Zentraleinheit CPU die Signale NF, IF und FF für die Angabe des Naheinstellzustands, des Zustands scharfer Einstellung bzw. des Weiteinstellzustands jeweils in der Form hohen Pegels ab.

Bei dem in Fig. 9A gezeigten Ausführungsbeispiel der Anzeigesteuerschaltung CONT wird die Anzeige mittels der Anzeigeschaltung DISP im Ansprechen auf ein Integrationszeit-Verkürzungsbefehlssignal . gesperrt. Anstelle dieser Ausgestaltung brauchen jedoch die Anzeigezustände nicht verändert zu werden, sondern kann der unmittelbar vorhergehende Anzeigezustand beibehalten'werden, wenn das Integrationszeit-Verkürzungsbefehlssignal abgegeben wird. Der Aufbau einer derartigen Ausführungsform ist in der Fig. 9B gezeigt. Hierbei empfangen D-Flip-Flops FFlO,

3p · ■

FFIl bzw. FFl2 an ;Lhren D-Eingängen aie jeweiligen Signale NF, IF bzw. FF aus der Zentraleinheit CPU. Die Q-Ausgangssignale der D-Flip-Flops FFlO, FFIl und FF12 werden der Anzeigeschaltung DISF zugeführt. Ej η UND-Glied G12 empfängt das Ausgangssignal des Inverters IV gemäß Fig. 9A sowie das Ausgangssignal an dem Anschluß η (Fig.7(i)) der programmierbaren logischen Anordnung PLA2 in dem in Fig. 6 gezeigten Zeitsteuergenerator TMGE. Das Ausgangssignal des UND-Glieds G12 wird den D-Flip-Flops FFlO, FFIl und FF12 als Zwischenspeicherungsimpuls zugeführt.

Wenn bei der Anzeigesteuerschaltung CONT mit diesem Aufbau von der Inte 'grationszeit-Steuerschaltung AGC der Integrationszeit-VerkUrzungsbefehl abgegeben wird, wechseit das Ausgangssignal des Inverters IV auf niedrigen Pegel. Daher wird den Flip-Flops FFlO bis FF12 nicht länger der Zwischenspeicherungsimpuls zugeführt, so daß
der Anzeigezustand der Anzeigeschaltung DISP nicht verändert wird, sondern auf dem unmittelbar vorhergehenden Anzeigezustand gehalten wird.

Auf diese Weise kann entsprechend den Änderungen der Sammel- bzw. Integrationszeit das Ausgangssignal des Systems

^u stabilisiert werden. Im Falle des vorangehend beschriebenen Ausführungsbeispiels wird das Anzeige-Ausgangssignal für die Anzeige des Scharfeinstellungszustands stabilisiert. Bei dem Ermittlungssystem besteht jedoch nicht unbedingt eine Einschränkung auf eine derartige Stabili-

sierung des Anzeige-Ausgangssignals; vielmehr kann die Stabilisierung auf eine Stabilisierung eines Ausgangssignals für die automatische Scharfeinstellung des Aufnahmeobjektivs erweitert werden.

Anhand der Fig. 10 wird nun ein weiteres Ausführungsbei-

—gf7— DE 1603 -J Ί 4 1

' spiel des Ermittlungssystems beschrieben.

Das in Fig. 10 gezeigte Ausführungsbeispiel unterscheidet sich von dem in Fig. 2 gezeigten allein dadurch, daß anstelle der Anzeigesteuerschaltung CONT eine Flackerunterdrückungsschaltung FS zum Stabilisieren des Eingangssignals der Anzeigeschaltung DISP eingesetzt ist.

Die Fig. 11 zeigt ein Beispiel für die vorstehend genannte Flackerunterdrückungsschaltung FS, die einen Festspeicher ROM aufweist. Die Fig. 12 zeigt ein Beispiel für den Inhalt des Festspeichers ROM, der entsprechend der Kombination aus den Zuständen des letzten bzw. zuletzt

1c bestehenden Signals und des jüngsten bzw. gerade eintreffenden Signals die Ausgabeform der Anzeigeschaltung DISP bestimmt. Hinsichtlich der zu verwendenden Daten (bzw. Signale) besteht keine Einschränkung auf das in Fig. 12 gezeigte Beispiel; es ist vielmehr auch möglich, Daten heranzuziehen, die aus der Anzeigeschaltung DISP n-malig vor den jüngsten Daten erzielt werden. Die Ausgabe wird zwar besser stabilisiert, wenn η größer ist, jedoch ergibt ein größerer Wert von η eine Herabsetzung des Ansprechvermögens. Daher muß in Anbetracht dessen η in ge-

eigneter Weise gewählt werden.

Falls die Integrationszeit lang ist, wird das Ansprechen langsam, falls nur die jüngsten Daten verwendet werden. 3Q Aus diesem Grund wird bei dem in Fig. 11 gezeigten Beispiel die Integrationszeit in vier Bereiche aufgeteilt und die Anzahl der Datensignale wird entsprechend den jeweiligen Bereichen verändert.

Gemäß Fig. 11 werden nach jedem Abfragevorgang bzw. Ab-

DE 1603 3 U 1 1

tastvorgang von der Zentraleinheit CPU die Signale NF, IF bzw. FF abgegeben, die den Naheinstellzustand, den Zustand scharfer Einstellung bzw. den Weiteinstellzustand

darstellen. Die Ausgabe aus der Zentraleinheit CPU hat 5

vier Arten von Zuständen: eines der Signale NF, IF oder FF hat hohen Pegel oder alle Signale haben niedrigen Pegel (keine Anzeigeausgabe erzielbar). Die Signale werden einem D-Flip-Flop DFFl zugeführt. Im Ansprechen auf das in Fig. 7 (i) gezeigte Signal aus dem Anschluß η der programmierbaren logischen Anordnung PLA2 in dem in Fig. 6 gezeigten Zeitsteuergenerator TMGE wird von der Zentraleinheit CPU das Berechnungsergebnis ausgegeben. Danach wird das Signal in dem Festspeicher ROM zw.Lschengespeichert und ferner einem D-Flip-Flop DFF2 in der nachsten Stufe zugeführt. Im Ansprechen auf die Zeitsteuersignale aus dem Zeitsteuergenerator TMGE werden dje jüngsten Daten, die letzten Daten und die (n-1) Daten vor * den jüngsten Daten übertragen. Gleichzeitig werden diese Daten in den Festspeicher ROM eingegeben und die dem Inhalt des Festspeichers ROM entsprechenden Ausgabedaten an die als nachfolgende Stufe geschaltete Anzeigeschaltung DISP abgegeben.

Das Ausgangssignal des Zweiwegzählers UCD in dem Zeitsteuergenerator TMGE nach Fig. 6 wird einem Decodierer DCD zugeführt, wo es in Daten für vier Stufen umgesetzt wird, die entsprechend der Länge der Integrationszeit durch Signale A und B in zwei Bits bestimmt sind. Die

Sammelzeit bzw. Integrationszeit wird somit entsprechend den Kombinationen aus hohen und niedrigen Pegeln der Ausgangssignale A und B des Decodierers DCD im Voraus in vier Stufen unterteilt. Entsprechend den auf diese Weise bestimmten Stufen wird die Anzahl der verwendeten Datensignale gesteigert, wenn die Integrationszeit kürzer ist ■

DE 1G03

■j und verringert, wenn die Integrationszeit langer ist; auf diese Weise wird bei der Stabilisierung des Ausgangssignals der Anzeigeschaltung DISP das Ansprechvermögen nicht beeinträchtigt.
5

Die Fig. 12 zeip.t ein Beispiel der Ausgabedaten für die Verwendung der jüngsten Daten und der letzten Daten.
Falls beispielsweise der jüngste Datenwert das Signal NF ist und der letzte Datenwert gleichfalls das Signal NF ist, wie es in der Spalte F in Fig. 12 gezeigt ist, wird das Signal NF abgegeben. Wenn die Änderungen der Signale groß sind, nämlich beispielsweise der letzten Datenwert das Signal IF ist und der jüngste Datenwert das Signal NF ist, wie es in der Spalte J gezeigt ist, ist der ausgegebene Datenwert das Signal IF. Falls das Signal IF einmal ausgegeben wurde, wird selbst bei einer Datenänderung in einer unmittelbar folgenden kurzen Zeitdauer das Signal IF ausgegeben, da der Einstellzustand sich bekanntermaßen während einer derartigen kurzen Zeitdauer nicht sehr ändert. Daher wird die Anzeige stabilisiert, wobei weniger Flackern auftritt und die Scharfeinstellungs^Genauigkeit nicht herabgesetzt wird.

Bei dem einfachen Schaltungsaufbau und der Verwendung des Festspeichers ROM bei dem vorstehend beschriebenen Ausführungsbeispiel kann die Anzeige des Scharfeinstellungszustands oder die automatische Scharfeinstellung des Aufnahmeobjektivs auf sehr stabile Weise und mit

hoher Genauigkeit vorgenommen werden.

Falls die Anzeige des Scharfeinstellungs-Ermittlungsergebnisses (Scharfeinstellungs-Zustands des Aufnahmeobjektivs) mit Leuchtelementen in dem Sucher einer Kamera gemaß der Darstellung in Fig. 8 mit konstanter Leuchtstärke

-40- DE 1603

3H1182

• erfolgt, 'ml die /anzeige schwer zu uehen, wenn d.ie Umgebung hell ist. Falls andererseits die Leuchtstärke bzw. Helligkeit der Anzeige hoch ist und die Umgebung nicht

so hell ist, wird unnötig Leistung verbraucht.
5

Eine Verbesserung hinsichtlich dieses Problems wird anhand der Fig. 13 beschrieben.

,« Bei dem in Fig. 13 gezeigten Schaltungsaufbau ist zwischen die Anzeigeschaltung DISP und die Leuchtdioden LEDA bis LEDC eine Anzeigehelligkeit -Modulierschaltung MOD eingefügt. Die Anzeigehelligkeit -Modulierschaltung MOD dient dazu, die Helligkeit der Anzeige mittels der

Leuchtdioden LEDA bis LEDC zu steigern, sobald die Integrationszeit des CCD-Wandlers 6 kurzer wird.

Die Fig. 14 ist ein Schaltbild, das Einzelheiten der vorstehend genannten Anzeigehelligkeit -Modulierschaltung MOD zeigt. Ein Zähler CNT3 zählt Impulse geeigneter Frequenz aus dem Zeitsteuergenerator TMGE nach Fig. 6 und gibt hinsichtlich der Frequenz geteilte Ausgangssignale Ql, Q2 und Q3 ab. Das Ausgangssignal Ql besteht aus Impulsen, die den Eingangsirapulsen entsprechen, das Aus-

gangssignal Q2 besteht aus Impulsen mit der halben Frequenz der Eingangsimpulse und das Ausgangssigrial Q3 besteht aus Impulsen mit einem Viertel der Frequenz der Eingangsimpulse. Ein Datenwähler DS empfängt diese Impulse an seinen Ii iriijangsanüchlüssen 2 bis 4. Im Ansprechen auf Ausgangssignale A und B aus einem Decodierer DCD¹, der den gleichen Aufbau wie der in Fig. 11 gezeigte Decodierer DCD hat, erzeugt der Datenwähler DS ein Signal zur Steuerung dus Tastverhältnisses bzw. Tastzyklus für das Einschalten der Leuchtdioden LEDA bis LEDC. Der Ein-

^u0 "" " ' 314118;

-4Ί- . DE 1603

gangsanschluß 1 des Datenwählers DS empfängt von einer
geeigneten Stromquelle her ein Eingangssignal, das konstant hohen Pegel hat. Der Eingangsanschluß 2 empfängt

das Ausgangssignal Ql. Der Eingangsanschluß 3 empfängt

ein von einem UND-Glied Al erzeugtes UND-SIgnal, nämlich

Impulse mit einem Tastverhältnis, das die Hälfte desjenigen des Ausgangssignals Ql ist. Der Eingangsanschluß 4 empfängt aus dem UND-Glied Al und einem UND-Glied A2 UND-

IQ Ausgangssignale aus den Ausgangssignalen Ql, Q2 und Q3, nämlich Impulse mit einem Tastverhältnis, das gleich einem Viertel desjenigen des Ausgangssignals Ql ist. Entsprechend der Kombination hoher und niedriger Pegel der Ausgangssignale A und B des Decodierers DCD¹ gibt der Datenwähler DS eines der Eingangssignale der Eingangsanschlüsse 1 bis 4 an NAND-Glieder A3, A4 und A5 ab. Dies ist in Fig. 15 dargestellt. Wie aus der Fig. 15 ersichtlich ist, haben bei einer außerordentlich langen Sammelzeit bzw. Integrationszeit des Wandlers 6 die Signale A und

B beide den niedrigen Pegel "0", so daß das an dem Eingangsanschluß 1 anliegende Eingangssignal gewählt wird. Wenn die Integrationszeit verhältnismäßig lang ist, hat · das Signal A den hohen Pegel "1" und das Signal B den niedrigen Pegel "0", so daß das an dem Eingangsanschluß 2 anliegende Eingangssignal gewählt wird. Wenn die Integrationszeit verhältnismäßig kurz ist, hat das Signal A den Pegel "0" und das Signal B den Pegel "1", so daß das an dem Eingangsanschluß 3 anliegende Eingangssignal

gewählt wird. Wenn die Integrationszeit außerordentlich kurz ist, haben die Signale A und B beide den hohen Pegel "1", so daß das Eingangssignal des Eingangsanschlusses 4 gewählt wird. Das Ausgangssignal des Datenwählers DS wird den NAND-Gliedern A3, A4 und A5 zugeführt, in denen die NAND-Verknüpfungen des Ausgangssignals des Datenwählers DS mit dem dem Naheinstellzustand, dem Scharfeinstellzustand bzw. dem Weiteinstellzustand entsprechenden

-4¹P- Dl-: 1603

Ausgangssignal der Anzeigeschaltung DISP erzeugt werden, um das Tastverhältnis des Blinkens bzw. Aufleuchtens der Leuchtdioden entsprechend der Sammelzeit bzw. Integrationszeit zu verändern. Wenn die Umgebung sehr hell ist,

haben die Signale A und B beide den Pegel "0", so daß die betreffende Leuchtdiode eingeschaltet gehalten wird. Wenn die Leuchtstärke hoch ist, und die Umgebung dunkel ist, haben beispielsweise die Signale A und B beide den Pegel "1". Daraufhin wird das Tastverhältnis auf ein Achtel verändert, so daß die Leuchtstärke verringert wird. Da jedoch die Umgebung dunkel ist, kann die Anzeige ohne Schwierigkeiten beobachtet werden.

Mit dieser Ausgestaltung des Ermittlungssystems kann unter Verwendung eines einfachen Schaltungsaufbaus die Leuchtstärke bzw. Helligkeit der Anzeige entsprechend der Umge- * bungshelligkeit moduliert werden. Da zur Erfassung der Umgebungshelligkeit der CCD-Wandler als fotoelektrisches Wandlerelement für die Scharfeinstellungsermittlung verwendet werden kann, muß kein gesonderter Lichtmesser verwendet werden, so daß sich ein in sich geschlossenes System ergibt, das auch zur Erzielung einer derartigen Ermittlung geeignet ist. Die Anzeige kann auch entsprechend der Objekthelligkeit vorgenommen werden.

In einem System zur Ermittlung des Zuntnnds der Scharfeinstellung eines optischen Abbildungssystems werden unter

Verwendung eines Signalintegrations-Bildsensors Ausgangssignale gegenüber Änderungen hinsichtlich des Zustande des Systems stabilisiert.

Claims

Patentansprüche

1. System zur Ermittlung des Zustands der Scharfeinstellung eines optischen Abbildungssystems auf ein Objekt, gekennzeichnet durch eine Bildsensoreinrichtung (6) zum Erfassen eines mittels des optischen Abbildungssystems (1) erfaßten Objektbilds, die Signalintegrations-Funktionen hat und die ein dem Bild entsprechendes Signal erzeugt, eine Scharfeinstell-Detektoreinrichtung (Fig. 2, CPU), die das Signal aus der Bildsensoreinrichtung empfängt, den Zustand der Scharfeinstellung des optischen Abbildungssystems auf das Objekt ermittelt und ein den Scharfeinstellungszustand ' darstellendes Ausgangssignal erzeugt, und eine Stabilisiereinrichtung (CONT, CMGE) zur Stabilisierung des Ausgangssignals der Detektoreinrichtung gegenüber Änderungen der Bedingungen in dem Scharfe ins te 1-lungs-Ermittlungssystem.

2. System nach Anspruch 1, gekennzeichnet durch eine Integrationszeit-Steuereinrichtung (AGC) zur Steuerung der Signalintegraticnszeit der Bildsensoreinrichtung (6), wobei die Stabilisiereinrichtung (CONT, TMGE) auf die Integrationszeit-Steuereinrichtung durch Stabilisieren

VI/22

-^- DE 1603

des Ausgangssignals der Detektoreinrichtung (Fig. 2, CPU) gegenüber Änderungen der Signalintegrationszeit der Bildsensoreinrichtung anspricht.

3. System nach Anspruch 2, dadurch gekennzeichnet, daß die Stabilisiereinrichtung (CONT, TMGE) das Ausgangssignal der Detektoreinrichtung (Fig.2, CPU) mittels der Integrationszeit-Steuereinrichtung (AGC) gegenüber einer Verkürzung der Signalintegrationszeit der Bildsensoreinrichtung (6) stabilisiert.

4. System nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Stabilisierung des Ausgangssignals der Detektoreinrichtung (Fig. 2, CPU) mittels der Stabilisiereinrichtung (CONT, TMGE) das Unterdrücken des Ausgangssignals der Detektoreinrichtung umfaßt.

5. System nach Anspruch 1, dadurch gekennzeichnet, daß die Stabilisiereinrichtung (CONT, TMGE) eine Speichereinrichtung zur Speicherung des Ausgangssignals der Detektoreinrichtung (Fig. 2, CPU) und eine Wähleinrichtung zum Wählen eines Ausgangssignals der Speichereinrichtung und eines neuen Ausgangssignals der Detektoreinrichtung

nc als Ausgangssignal der Detektoreinrichtung in Übereinstimmung mit den Bedingungen in dem Scharfeinstellungs-Ermittlungssystem.

6. System nach Anspruch 5, dadurch gekennzeichnet, 3Q daß die Wähleinrichtung das Ausgangssignal der Detektoreinrichtung (Fig. 2, CPU) in Übereinstimmung mit dem Ausgangssignal der Speichereinrichtung und dem neuen Ausgangssignal der Detektoreinrichtung bestimmt.

7. System nach Anspruch 6, dadurch gekennzeichnet, daß eine Integrationszeit-Steuereinrichtung (AGC) zur

-ff- DE 1603

Steuerung der Signalintegrationszeit der Bildsensoreinrichtung (6) vorgesehen ist, daß die Speichereinrichtung eine Mehrzahl von Speicherstufen für das gesonderte Abspeichern der Ausgangssignale der Detektoreinrichtung (Fig.2, CPU) bei einer Mehrzahl von Arbeitszyklen aufweist, daß die Wähleinrichtung auf die Integrationszeit-Steuereinrichtung durch Änderung der Anzahl der in der Speichereinrichtung gespeicherten Ausgangssignale in Übereinstimmung mit der durch die Integrationszeit-Steuerein-

richtung festgelegten Signalintegrationszeit der Bildsensoreinrichtung anspricht und daß die in der Speichereinrichtung gespeicherten Ausgangssignale als Grundlage zur Festlegung des Ausgangssignals der Detektoreinrichtung _ις dienen.

8. System nach Anspruch 7, dadurch gekennzeichnet, daß die Wähleinrichtung die Anzahl der als Grundlage für die Festlegung des Ausgangssignals der Detektoreinrichtung on (Fig.2, CPU) in der Speichereinrichtung gespeicherten Ausgangssignale steigert, wenn die durch die Integrationszeit-Steuereinrichtung (AGC) bestimmte Signalintegrationszeit der Bildsensoreinrichtung (6) kürzer wird.

9. System nach einem der Ansprüche 2, 3, 7 oder 8, gekennzeichnet durch eine Anzeigeeinrichtung (DISP, LED) zur Anzeige des Zustands der Scharfeinstellung des optischen Abbildungssystems (1) auf das Objekt in Übereinstimmung mit dem Ausgangssignal der Scharfeinstellungs-Detektoreinrichtung (Fig.2, CPU), wobei die Anzeigeeinrichtung Anzeigeleuchtvorrichtungen (LED) aufweist, und eine Anzeigehelligkeit-Steuereinrichtung, die auf die Integrationszeit-Steuereinrichtung (AGC) durch Steuern einer sichtbaren Helligkeit der Anzeigeleuchtvorrichtungen in Überein-Stimmung mit der durch die Integrationszeit-Steuereinrich-

DE 1603

tung bestimmten ^ignalintegrationszeit der Bildsensoreinrichtung (6) anspricht.

ΙΟ. System zum Ermitteln des Zustands der Scharfeinstellung eines optischen Abbildungssystems auf ein Objekt, gekennzeichnet durch eine Bildsensoreinrichtung (6) zum Erfassen eines mittels des optischen Abbildungssystems

(1) erzeugten Objektbilds, die Signalintegrations-Funktionen hat und die ein dem Bild entsprechendes Signal er-

zeugt, eine Scharfeinstellungs-Detektoreinrichtung

(Fig. 2), die das Signal aus der Bildsensoreinrichtung aufnimmt, den Zustand der Scharfeinstellung des optischen Abbildungsystems auf das Objekt ermittelt und ein den

ic Scharfeinstellungszustand darstellendes Ausgangssignal erzeugt, eine Scharfeinstellungszustand-Ausgabeeinrichtung, deren Betrieb in Übereinstimmung mit dem Ausgangssignal der Detektoreinrichtung gesteuert ist und eine Stabilisiereinrichtung (CONT, TMGE) zum Stabilisieren des Betriebs der Scharfeinstellungszustand-Ausgabeeinrichtung gegenüber Schwankungen des Ausgangssignals der Detektoreinrichtung, die auf Änderungen der Bedingungen in dem Scharfeinstellungs-Ermittlungssystem beruhen.

30 35