DE3141014A1 - Integrierte schaltung - Google Patents

Integrierte schaltung

Info

Publication number
DE3141014A1
DE3141014A1 DE19813141014 DE3141014A DE3141014A1 DE 3141014 A1 DE3141014 A1 DE 3141014A1 DE 19813141014 DE19813141014 DE 19813141014 DE 3141014 A DE3141014 A DE 3141014A DE 3141014 A1 DE3141014 A1 DE 3141014A1
Authority
DE
Germany
Prior art keywords
connection
connection points
insulating layer
integrated circuit
points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813141014
Other languages
English (en)
Other versions
DE3141014C2 (de
Inventor
Jürgen Dipl.-Phys. Dr. 8059 Oberneuching Goetz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=6144191&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE3141014(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19813141014 priority Critical patent/DE3141014A1/de
Publication of DE3141014A1 publication Critical patent/DE3141014A1/de
Application granted granted Critical
Publication of DE3141014C2 publication Critical patent/DE3141014C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

  • Inte.xrierte Schaltung
  • Die Erfindung betrifft eine integrierte Schaltung mit einem die Dotierungsstruktur der integrierten Schaltung enthaltenden und mit einer anorganischen Isolierschicht bedeckten Halbleiterplättchen, dessen Oberfläche einerseits mit der externen Beaufschlagung der integrierten Schaltung dienenden Anschluß stellen und andererseits mit ausschließlich der internen Verbindung zweier Teile der integrierten Schaltung dienenden Anschlußstellen versehen ist, bei der die genannten Anschlußstellen -höchstens mit Ausnahme einer der Substratkontaktierung dienenden Anschlußstelle - durch über die Isolierschicht geführte Leitbahnen kontaktiert sind, welche im Falle der der externen Beaufschlagung dienenden Anschlußstellen zu den die externe Verbindung bildenden und auf der Isolierschicht aufgebrachten Kontaktierungselektroden und im Falle der ausschließlich der internen Verbindung dienenden Anschlußstellen zu einer anderen dieser Anschlußstellen führen, und bei der außerdem die Halbleio teroberfläche an allen diesen Anschlußstellen dieselbe Dotierung aufweist und jede der Anschlußstellen durch je einen pn-Übergang umgeben ist, der längs des der betreffenden Anschluß stelle zugeordneten Fensters in der Isolierschicht völlig von dieser abgedeckt ist.
  • Integrierte Schaltungen dieser Art sind allgemein üblich Dabei beste das Halbleiterplättchen gewöhnlich aus einkristallinem Silicium vom einen Leitungstyp (z B. vom p-Typ) an dessen einer Oberflächenseite mittels maskierter Diffusion bzw. Implantation entsprechender Dotierungsstoffe die die einzelnen Elemente der integrierten Schaltung, wie Transistoren, Dioden, Widerstände usw. in bekannter Weise erzeugt wurden. Die bei den genannten Dotierungsprozessen zur Anwendung gelangenden Dotierungsmasken bilden in den meisten Fällen die Grundlage der insbesondere aus SiO2 und/oder Si3N4 und/oder Al203 bestehenden Isolierschicht. In diese werden dann in auf die Dotierungsstruktur abgestimmter Weise mittels Photolithographie bzw. Elektronenlithographie die zu den einzelnen Kontaktierungsstellen der Halbleiteroberfläche führenden Kontaktfenster geätzt, worauf die behandelte Oberflächenseite der Anordnung mit einer die Grundlage für die Leitbahnen und die externen Elektroden bildenden und z.B. aus Aluminium bestehenden Metallisierung durch Aufdampfen und/oder Aufsputtern bedeckt wird. In dieser Metallisierung werden dann durch maskierte Ätzung die erforderlichen Strukturen für die Leitbahnen und die die Verbindung zu den äußeren Schaltelementen bildenden Anschlußelektroden in der eingangs gebrachten Definition erzeugt.
  • Es ist noch dabei zu erwähnen, daß die Isolierschicht auch aus mehreren aufeinander abgeschiedenen und ggf.
  • aus verschiedenen Isoliermaterialien bestehenden Teilschichten bestehen kann, und jede der Teilschichten als Träger eines Teils der zu erzeugenden Leitbahnen vorgesehen werden kann. In diesem Falle wird nach Erzeugung der unteren Teil schicht der Isolierschicht lediglich ein Teil der insgesamt vorgesehenen Anschlußstellen an der Halbleiteroberfläche freigelegt, worauf die zu diesen Kontaktierungsstellen führenden Leitbahnen auf diese Teilschicht der Isolierschicht aufgebracht werden, bevor dann diese Leitbahnen durch eine zweite Teilschicht der Isolierschicht abgedeckt werden. In der nunmehr vorliegenden Isolierschicht pferden dann die zu weiteren Anschlußstellen der Halbleiteroberfläche führenden Kontaktfenster geätzt, worauf auf die zweite Teilschicht die zu den neuen Anschluß stellen führenden Leitbahnen aufgebracht werden.
  • Die der externen Beaufschlagung dienenden Leitbahnen wird man in diesem Fall gewöhnlich auf der letzten Teilschicht der Isolierschicht aufbringen. Für die externen Anschlußelektroden gilt bekanntlich dasselbe. Dabei wird in den meisten Fällen wenigstens eine auf einer Teilschicht aufgebrachte Leitbahn durch ein entsprechendes Fenster in der die betreffende Leitbahn trangenden Teil schicht bzw der sie abdeckenden Teilschicht eine leitende Verbindung zu einer Leitbahn erhalten, die sich in einer höheren oder einer niedrigeren Ebene der zusammengesetzten Isolierschicht erstreckt.
  • Im Interesse einer möglichst einfachen Technologie bei der Herstellung von integrierten Schaltungen wird man für die Leitbahnen ein und dasselbe Material, insbesondere Aluminium oder dotiertes Silicium verwenden. Außerdem wird man aus denselben Gründen dafür sorgen, daß die Halbleiteroberfläche an den Kontaktstellen in gleicher Weise dotiert wird, so daß die die Anschlußbereiche an der Halbleiteroberfläche jeweils umgebenden pn-Übergänge in einem einzigen gemeinsam men Dotierungsprozeß erzeugt werden. Dies gilt insbesondere für integrierte Schaltungen, deren Transistoren vomselben Typ, also nur n-Kanal-MOS-FET's oder nur p-Kanal-MOS-FET's sind.
  • Ein weiterer Gesichtspunkt, der bei der Herstellung von monolithisch integrierten Halbleiterschaltungen allgemein beachtet wird, besteht darin, möglichst wenig Platz für die einzelnen Elemente einer integrierten Schaltung zu verbrauchen,um auf diese Weise Schaltungen mit möglichst grom ßer Packungsdichte zu erreichen. Aus diesem Grund wird man auch bei der Herstellung der Kontaktfenster und der durch deren Geometrie festgelegten Anschlußstellen dafür sorgen2 daß diese möglichst wenig Halbleiteroberfläche verbrauchen und dementsprechend möglichst klein bemessen werden. Übliche Dimensionierungen sind z.3. bei einem 16 K RAM i95/um bei einem 64 K RAM 1,5 /um, bei einem 250 K RAN 0,8 - '1,0 #m.
  • Außerdem wird man im Interesse der Arbeitsökonomie bei der Maskenherstellung dafür sorgen, daß die Geometrie bei allen Kontaktfenstern in der Isolierschicht möglichst gleich ist, gleichgültig, ob es sich um eine extern zu beaufschlagende Kontaktstelle oder um eine ausschließlich interne Kontaktstelle handelt.
  • Die Erfahrung zeigt nun, daß integrierte Schaltungen, insbesondere solche auf MOS-Basis, leicht aufgrund elektrostatischer Aufladungen geschädigt oder gar zerstört werden. Es sind also Maßnahmen erforderlich, die dieser Gefahr begegnen. Üblich sind zu diesem Zweck Schutzschaltungen, z.B. eine Schutzschaltung, wie sie in Figur 3 dargestellt ist. Diese Schutzschaltungen sind mit der eigentlichen integrierten Schaltung monolithisch zusammengefaßt und sorgen beim Auftreten solcher elektrostatischer Ladungen dafür, daß deren Einflüsse von der eigentlichen Schaltung fernbleiben bzw. daß diese Ladungen neutralisiert werden.
  • Aber auch Schutzschaltungen sind erfahrungsgemäß in vielen Fällen nicht ausreichend, um einen Durchbruch an denjenigen pn-Übergängen auszuschalten, die in der integrierten Schaltung unmittelbar einen Kontaktanschluß umgeben, der unmittelbar durch ein externes Schaltungselement beaufschlagt ist. Hier soll nun die Erfindung eine Abhilfe bringen.
  • Um diese Lösung zu erreichen wird gemäß der Erfindung eine der eingangs gegebenen Definition entsprechende integrierte Schaltung derart ausgestaltet, daß der kleinste Abstand der an den einzelnen Anschluß stellen der Halbleiteroberfläche vorgesehenen und diese jeweils umgebenden pn-Übergänge vom Rand der die Anschluß stelle umgeben den Isolierschicht im Falle aller mit einer der externen Beaufschlagung der Schaltung dienenden und auf der IsolUerschicht aufgebrachten Elektrode über eine Leitbahn in Verbindung stehenden Anschlußstellen mindestens dreimal so groß wie der leiste Abstand der entsprechenden pnübergänge an den ausschließlich der internen Verbindung in der integrierten Schaltung dienenden Anschlußstellen von dem die betreffende Anschluß stelle jeweils umgeben den Rand der Isolierschicht eingestellt ist.
  • Insbesondere ist dabei vorgesehen, daß die auf diese Weise bedingte Überlappung des durch den jeweiligen pn-Übergang umgrenzten und dadurch geometrisch definierten Kontaktierungsbereiches an der betreffenden Anschlußstelle durch die als Schutzschicht dienende Isolierschicht im Falle einer der externen Beaufschlagung dienenden Anschlußstelle auf eine Breite von 9/um eingestellt ist, während diese Überlappung bei ausschlie8lich der internen Verbindung in der integrierten Schaltung dienenden Anschlußstellen nur auf höchstens 0,8 - 19 5/um eingestellt ist.
  • Die von der Erfindung vorgeschlagene Ausgestaltung der Anschluß stellen führt dazu, daß die kritischen Eingänge der integrierten Schaltung Spannungsstößen bis zum Betrage von 1,2 kV ( z.B. bei einem 16 K RAM) bis 292 kV (z.B. bei einem 6 K RAN) ohneweiteres standhalten. Die kritischen Eingänge sind die über die auf der Isolier schicht aufgebrachten Eingangselektroden, d.h. also den Pads des Halbleiterplättchens, gesteuerten Anschlußstellen der integrierten Schaltung. Die lediglich der Ver bindung zwischen zwei Stellen innerhalb der integrierten Schaltung dienenden Anschlußstellen sind hingegen der besagten Gefährdung nicht ausgesetzt, so daß die Überlappungebereiche zwischen der Kontaktierungszone und dem Rand der Isolierschicht an dem die betreffende Anschlußstelle umgebenden Kontaktierungsfenster entsprechend schmäler eingestellt werden kann. Letzteres ist aber gerade im Interesse der Ersparnis an Chipfläche ernscht.
  • Die Erfindung wird nun anhand der Figuren 1 - 3 näher beschrieben. Dabei stellt Fig. 1 das Layout für eine extern zu beaufschlagende Anschluß stelle und einer der internen Verbindung dienenden Anschlußstelle dar, während in Figur 2 ein Teil der Anordnung im Schnitt dargestellt ist. Figur 3 zeigt die bereits aus Figur 1 ersichtliche und vorzugsweise anzuwendende Kombination der Erfindung und einer für MOS-Schaltungen, z.B. dynamische RAM-Speicher, üblichen Schutzschaltung.
  • Die auf der die Oberfläche des Halbleiterplättchens, insbesondere eines monokristallinen Siliciumplättchens bedeckendetund vorzugsweise aus thermisch erzeugtem 5102 bestehendewlsolierschicht aufgebrachte Metallisierung besteht im Falle einer für die externe Beaufschlagung vorgesehenen Kontaktstelle K1 aus einer Anschluß elektrode, also einem Pad P,und einer Leitbahn Li, die in dem die Anschluß stelle K1 definierenden Kontaktierungsfenster in der Isolierschicht einen sperrfreien Kontakt mit der Oberfläche des Halbleiterplättchens H bildet, wie dies aus Fig. 2 ersichtlich ist. Das Halbleiterplättchen H ist im Beispielsfall p-leitend und am Ort der Kontaktierungsstellen K1, K2 und K3 n+-dotiert. Im allgemeinen wird das Material der Leitbahn L1 bzw. L2 die Kontaktierungsfenster in der Isolierschicht an den Anschlußstellen K1, K2, K3 völlig ausfüllen. Im allgemeinen setzt sich bei den der externen Beaufschlagung dienenden Xontaktstellen K1 der integrierten Schaltung der aufgrund lokaler Dotierungsprozesse entstandene und die Anschlußstelle Ki umgebende pn-Übergang 1 in einen vomselben pn-Ubergang 1 umgebenen leitenden Kanal im Halbleiterkristall fort, der dann zu weiteren Stellen der integrierten Schaltung führt. Beispielsweise sind dies die mit den extern zugeführten Versorgungspotentialen bzw.
  • mit extern zugeführten Verarbeitungs- bzw. Steuersignalen zu beaufschlagenden Stellen der Dotierungsstruktur der integrierten Schaltung.
  • Weitere Teile der auf der Isolierschicht aufgebrachten Metallisierungen sind die ausschließlich der internen Verbindung in der integrierten Schaltung dienenden Leitbahnen L2, deren Kontaktierungsstellen K2 und K3 nach bisher üblichen Gesichtspunkten eingestellt werden.
  • Dabei ist die Kontaktierungsstelle K2 vom selben pn-Übergang 1 wie die extern beaufschlagte Kontaktierungsstelle K1 umgeben, während die Kontaktierungsstelle K3 von einem anderen pn-Übergang 4 umgeben ist. Die Kontaktstelle K2 stellt also eine Abzweigung des extern beauf schlagten und vom pn-Übergang 1 begrenzten leitenden Kanal im Halbleiterplättchen dar, welche über eine Leitbahn L2 zu der von einem anderen pn-Übergang 4 umgrenzten Kontaktstelle K3 führt. Ebenso wie die Kontaktierungsstele le K3 ist die Abzweigungskontektierungsstelle K2 kritisch0 Sie kann also nach üblichen Gesichtspunkten definiert werden.
  • Zwischen dem extern zu beaufschlagenden Anschlu3 K1 und den durch den leitenden Kanal 1 (d.h. den durch den pn-Übergang 1 begrenzten Kanal im Halbleiterplättchen) ist bevorzugt eine in üblicher Weise ausgestaltete Schutzschaltung SC wirksam, die anhand der Figur 3 noch näher beschrieben wird.
  • Gemäß der Erfindung ist nun der pn-Übergang 1, der zur extern beaufschlagten Anschlußstelle K1 gehört, längs seines ganzen Verlaufs nicht nur von der Isolierschicht völlig abgedeckt, sondern auch von dem Rand des Kontaktfensters in der Isolierschicht, welches die Abmessungen der Kontaktstelle 1 bestimmt, mindestens um den Betrag da 3d' überlappt. d ist dabei der kleinste Abstand der nun über gänge 4 von dem Rand des jeweils zugeordneten Kontaktfensters in der Isolierschicht bei allen lediglich der intenen Verbindung in der inter,rierten Schaltung dienenden Anschlußstellen K3. Bei der Kontaktstelle K2, von der die Leitbahn 12 zu der Kontaktstelle K3 abzweigt, ist zwan in dem gezeichneten Beispiel die Überlappung ebenfalls sehr groß. Man könnte jedoch an dieser Stelle den durch den pn-Übergang 1 begrenzten leitenden Verbindungskanal entsprechend schmäler ausgestalten, sobald die Entfernung von der Kontaktierungsstelle Kl größer als 3d' geworden ist.
  • In Weiterbildung der Erfindung ist außerdem vorgesehen, daß die Kontaktflächen der extern zu beaufschlagenden Anschlußstellen Al größer als die Kontaktflächen der lediglich der internen Verbindung in der integrierten Schaltung dienenden Anschlußstellen K3 bzw. K2 sind.
  • Darunter fällt auch die Möglichkeit, zwei derselben extern nen Beaufschlagung dienende Kontaktstellen Xl parallel zueinander durch eine gemeinsame oder auch durch zwei Leitbahnen L1 zu beaufschlagen, wobei ggf. für die beiden Kontaktstellen lediglich ein diese gemeinsam umgebender pn-Übergang vorgesehen sein kann. Gleichgültig ob diesder Fall ist oder ob jeder dieser identisch beaufschlagten externen Anschlußstellen K1 ein eigener Dn-Übergang 1 zugeordnet ist, muß auf jeden Fall darauf geachtet werden, daß keine der Kontaktöffnungen näher an den pn-Übergang herankommt, als dies aufgrund der oben gegebenen Definition der Erfindung zulässig ist.
  • Die Erfindung berücksichtigt somit zwei Gesichtspunkte: a) Einerseits ist es erwünscht, daß die in die integrierte Schaltung führenden Leitbahnen bzw. die zwischen zwei Stellen der integrierten Schaltung eine Verbindung bildenden Leitbahnen in möglichst platzsparender Weise ausgebildet sind. Dasselbe gilt auch für die elektrischen Anschluß stellen.
  • b) Die Sicherheit der von den Anschlußpads In die integrierte Schaltung führenden Anschlüsse K1 verlangt edoc1 andererseits, daß der in a) dargelegte Gesichtspunkt sei Anschlüssen dieser Art zurückestellt werden mu3, was allerdings weniger für die Abmescungen der Metallisierung und die Breite des von solchen Eingangstellen in das Innere der Schaltung führenden und von dem zu der betreffenden Anschlußstelle K1 gehörenden pn-Übergang 1 begrenzten leitenden Kanal als vielmehr inbezug auf das Mindestmaß d der Überlappung dieses Kanals durch die Isolierschicht am Rande der betreffenden Anschlußstelle K1 gilt.
  • Von pn-Übergängen begrenzte leitende Kanäle sind vor allem auch in der Technologie für Matrixspeicher7 zoBo für die Ausgestaltung von Bitleitungen oder auch von Wortleitungen, üblich. Falls eine solche Leitung extern beaufschlagt werden soll, ist die betreffende Kontaktierungsstelle an der Halbleiteroberfläche entsprechend der Lehre der Erfindung hinsichtlich der Überlappung des zugehörigen pn-Übergangs durch die die Halbleiteroberfläche abdeckende Oxydschicht auszugestalten, während man bei den lediglich der internen Verbindung bildenden Kontaktstellen K3 bzw. K2 das Uberlappungsmaß merklich knapper bemißt.
  • Da man aus bekannten Gründen auch bei Ausgestaltung einer integrierten Schaltung gemäß der Erfindung bestrebt ist, die an allen Kontaktierungsstellen liegenden pn-Übergänge 1 bzw. 4 in einem gemeinsamen Dotierungsprozeß herzustellen, wird man die zur Erzeugung der pn-Übergänge 1 an den der externen Beaufschlagung dienenden Kontaktstellen K1 jeweils erforderlichen Dotierungsfenster (Diffusionsfenster bzw. Implantationsfenster) größer als die zur Erzeugung der pn-Übergänge 4 an den der internen Verbindung dienenden Anschlußstellen 3 (bzw. K2) erforderlichen Diffusionsfenster in der aus der Isolierschicht bestehenden Dotierungsmaske einstelç len. Die an den Kontaktstellen K1 jeweils vorhandenen Dotierungsfenster in der Isolierschicht erden dann durch Aufbringung von weiterem Isoliermaterial sowiet verkleinert, da die auf diese Weise erhaltenen kontakt- öffnung in der nunmehr vorliegenden Isolierschicht den Erfordernissen der Erfindung genügt. An den lediglich der internen Verbindung in der integrierten Schaltung dienenden Kontaktstellen K3 ist hingegen eine derartige Verkleinerung des Kontaktfensters in der Isolierschicht nicht vorgesehen.
  • Die Durchführung des angedeuteten Verfahrens ist aus Figur 2 ersichtlich. Sie besteht darin, daß man die nachher mit einem Pad P über eine Leitbahn L1 zu kontaktierende Anschlußstelle K1 der Siliciumoberfläche zunächst in einem durch die gestrichelte Linie 2 angedeuteten Ausmaß dem der Herstellung der pn-Übergänge 1 und 4 dienenden gemeinsamen Umdotierungsprozeß aussetzt. Dies geschieht unter Verwendung einer aus SiO2 bestehenden ersten Dotierungsmaske Ox, die dann als Schutzschicht auf der Oberfläche der fertigen Anordnung verbleibt. Nach dem Dotierungsprozeß wird auf der behandelten Oberfläche eine im Vergleich zur Dotierungsmaske Ox dünne zweite Oxydschicht O bei möglichst niedriger Temperatur erzeugt. Dann wird die zweite Oxydschicht O am Ort aller für die externe Beaufschlagung der integrierten Schaltung vorgesehenen Anschlußstellen K1 nur zum Teil (und zwar nur in dem gemäß der Erfindung zulässigen Ausmaß) und bei den übrigen Anschlußstellen K3 (bzw. K2)> die ausschließlich der internen Verbindung dienen, vollständig wieder von der Halbleiteroberfläche entfernt. An den der externen Beaufschlagung dienenden Anschlußstellen K1 wird darauf geachtet, deß das mit dem durch das nde der Leitbahn Ll gegebene Kontaktmatarial auszufüllende Kontaktfenster ausschleßlich von dem nachträglich aufgebrachten Isoliermaterial 0 begrenzt ist. Die Breite des Restes dieser zweiten Isolierschicht 0 wird dabei so eingestellt, da der aufgrund der ehemaligen Dotierungsmaske Ox entstandene pn-Übergang In einer stelle näher am Rand des entstehenden Kontaktierun,sfensters liegt, als dies gemäß der Erfindung im Interesse der Sicherheit der Schaltung gefordert ist. Das für die ex- tern zu beaufschlagende Anschlußstelle Xl vorgesehene Kontaktfenster 3 ist sowohl aus der linken Hälfte der Figur 2 erkennbar, als auch in Figur 1 angedeutet. Das Kontaktfenster für die der internen Verbindung ausschließlich dienenden Anschlußstelle K3 (und ggf. auch K2) ist mit dem Rand der ersten Oxydschicht Ox am Ort der Kontaktstelle K3 (bzw. K2) identisch.
  • Wohl in den meisten Fällen besteht der die Schaltung aufnehmende Halbleiterkörper aus monokristallinem Silio cium, in dem in bekannter Weise die Dotierungsstruktruen der integrierten Schaltung erzeugt worden sind bei der Herstellung solcher Schaltungen ist ein der Herstellung der die einzelnen Kontaktstellen jeweils umgebenden pn-Übergang dienender - abschließender - Dotierungsprozeß vorgesehen. An diesem schließen sich die der Verkleinerung der Kontaktierungsfenster an den extern zu beaufschlagenden Kontakttellen K1 dienenden Maßnahmen an, wie sie bereits beschrieben worden sind. Da man im allgemeinen, wie bereits angedeutet, die Fläche der Kontaktstellen K1 für die externe Beaufschlagung zweckmäßigerweise größer als die Fläche der Kontaktsten X3 für die interne Verbindung einstellt, sind die Öffnungen in der Dotierungsmaske Ox für die Kontaktstellen K1 erst recht merklich größer als die Öffnungen für die Kontaktstellen K3 bzw. E2 zu bemessen.
  • Der abschließende Herstellungsprozeß einer Anordnung gemäß der Erfindung besteht in dem Aufbringen einer insbesondere aus Aluminium bestehenden Metallisierung9 welche die Grundlage für die Leitbahnen Ll und L2 sowie für die Anschlußpads P bildet. Diese werden durch maskiertes Ätzen in Ublicher Weise aus der Metallisierung hergestellt. Die n+-Dotierun,g am Ort der mit dem Kontaktierungsmetall in Berührung kommenden Kontaktstellen sichert bei der Verwendung von Al als Kontaktmaterial einen einwandfreien sperrenden Kontakt.
  • ie bereits angedeutet, ist die Kombination der erfindungsgemäßen Maßnahme mit einer Schutzschaltung SC angebracht, wobei sich dann z.B. das aus Figur 3 ersichtliche Schaltbild ergibt. Ein mit einem Dickoxydgate versehener selbstsnerrender Feldeffekttransistor ST ist über seine Source-Drainstrecke einerseits mit den Versorgungspotential Vcc der integrierten Schaltung und andererseits mit dem durch den pn-Übergang 1 der extern zu beaufschlagenden Anschlußstelle K1 n+ -dotierten leitenden Kanal verbunden. (Der innere Widerstand des leitenden Kanals ist durch die mit "1" bezeichneten Widerstande angedeutet.) Der leitende Kanal ist außerdem über eine in Sperrlchtung gepolte Schutzdiode S3 mit dem Substratpotential VBB verbunden. Die Gateelektrode des Schutztransistors ST ist unmittelbar durch die Leitbahn L1 bzw. den Anschlußpad P beaufschlagt.
  • Andere übliche Schutzschaltungen Können ebenfalls anrewendet werden. Die erfinaungsCemä:3e Maßnahme stellt einen zusätzlichen Schutz für die integrierte Schaltung dar, der auch dann noch wirksam bleibt, wenn die Schutzschaltung aus irgend einem Grund versagen sollte.
  • 3 Figuren 4 Patentansprüche

Claims (4)

  1. Patentansprüche n Integrierte Schaltung mit einem die Dotierungsstruktur der integrierten Schaltung enthaltenden und mit einer anorganischen Isolierschicht bedeckten Halbleiterplättchen, dessen Oberfläche mit einerseits der externen Beaufschlagung der integrierten Schaltung die nenden Anschlußstellen und andererseits mit - ausschließlich der internen Verbindung zweier Teile der integrierten Schaltung dienenden - Anschlußstellen versehen ist, bei der die genannten Anschluß stellen - höchstens mit Ausnahme einer der Substratkontaktierung dienenden Anschluß stelle - durch über die Isolierschicht geführte Leitbahnen kontaktiert sind, welche im Falle der der externen Beaufschlagung dienenden Anschlußstellen zu den die externe Verbindung vermittelnden und auf der Isolierschicht aufgebrachten Kontaktierungselektroden und im Falle der ausschließlich der internen Verbindung dienenden Anschlu3stellen zu einer anderen dieser Anschlußstellen führen, bei der außerdem die Halbleiteroberfläche an allen diesen Anschlußstellen dieselbe Dotiefung aufweist und jede der Anschlußstellen von einem pn-Übergang umgeben ist, der längs des der betreffende den Anschlußstelle zugeordneten Fensters in der Isolierschicht völlig von dieser abgedeckt ist, dadurch gekennzeichnet, daß der kleinste Abstand (d) der an den einzelnen Anschlußstellen (K1, K2, K3) der Halbleiteroberfläche vorgesehenen und diese Jeweils umgebenden pn-Übergänge (1, 4) vom Rand der die Anschlu3stelle umgewenden Isolierschicht im Fall aller mit einer der ekternen Beaufschlagung der Schaltung dienenden und auf der Isolierschicht aufgebrachten Kontaktierungselektrode (P) in Verbindung stehenden Anschlußstellen (x1) mindestens dreimal so gro3 wie der kleinste Abstend (d') der entsprechenden pn-Übergänge (4) an den ausschließlich der internen Verbindung in der integrierten Schaltung dienenden Anschlußstellen (K3) von dem die betref- fende Anschlußstelle jeweils umgebenden Rand der Isolierschicht (Ox,O) eingestellt ist.
  2. 2.) Anordnung nach Anspruch 1, dadurch gekennzeicnnet, daß die integrierte Schaltung in einem monokristallinen Siliciumplättchen (H) untergebracht ist, daß die Anschlußstellen (K1, K2, K3) der integrierten Schaltung von der aus SiO2 bestehenden Isolierschicht auf der Oberfläche des Siliciumplättchens (H) umgeben sind und daß die Leitbahnen (L1, L2) sowie die Kontaktierungselektroden (P) aus Aluminium bestehen.
  3. 3.) Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Mindestabstand (d) des die einzelnen Anschlüsse (K1, K2, K3) jeweils umgebenden pn-übergangs (i, 4) vom Rande des jeweils zugehörigen Kontaktierungsfensters (2, 3) der Isolierschicht (Ox, O) im Falle aller extern zu beaufschlagenden Anschlußstellen (Ki) auf 9/um und im Falle aller ausschließlich der internen Verbindung dienenden Anschlußstellen (K3 bzw. K2) auf 0,8 - 1,5 /um eingestellt ist.
  4. 4.) Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Fläche der einzelnen der externen Beaufschlagung dienenden Anschlußstellen (K1) größer als die Fläche der einzelnen der internen Verbindung in der integrierten Schaltung dienenden Anschlußstellen (K3, bzw. K2) bemessen ist.
DE19813141014 1981-10-15 1981-10-15 Integrierte schaltung Granted DE3141014A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813141014 DE3141014A1 (de) 1981-10-15 1981-10-15 Integrierte schaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813141014 DE3141014A1 (de) 1981-10-15 1981-10-15 Integrierte schaltung

Publications (2)

Publication Number Publication Date
DE3141014A1 true DE3141014A1 (de) 1983-04-28
DE3141014C2 DE3141014C2 (de) 1990-11-15

Family

ID=6144191

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813141014 Granted DE3141014A1 (de) 1981-10-15 1981-10-15 Integrierte schaltung

Country Status (1)

Country Link
DE (1) DE3141014A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3302076A (en) * 1963-06-06 1967-01-31 Motorola Inc Semiconductor device with passivated junction
DE2406807A1 (de) * 1973-02-21 1974-08-22 Rca Corp Integrierte halbleiterschaltung
US3942187A (en) * 1969-01-02 1976-03-02 U.S. Philips Corporation Semiconductor device with multi-layered metal interconnections
EP0032025A1 (de) * 1979-12-30 1981-07-15 Fujitsu Limited Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3302076A (en) * 1963-06-06 1967-01-31 Motorola Inc Semiconductor device with passivated junction
US3942187A (en) * 1969-01-02 1976-03-02 U.S. Philips Corporation Semiconductor device with multi-layered metal interconnections
DE2406807A1 (de) * 1973-02-21 1974-08-22 Rca Corp Integrierte halbleiterschaltung
EP0032025A1 (de) * 1979-12-30 1981-07-15 Fujitsu Limited Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Also Published As

Publication number Publication date
DE3141014C2 (de) 1990-11-15

Similar Documents

Publication Publication Date Title
DE3586268T2 (de) Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
DE4037876C2 (de) Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand
DE69936839T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-jfet-bauelement
DE3134343C2 (de) Halbleiteranordnung
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE69121629T2 (de) Dünnfilmtransistor mit Schottky-Sperrschicht
DE3537004A1 (de) Vdmos-baustein
DE2707843B2 (de) Schutzschaltungsanordnung für einen Feldeffekttransistor
DE2408527A1 (de) Anordnung mit leiterbahnen auf verschiedenen pegeln und mit verbindungen zwischen diesen leiterbahnen
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
DE69024234T2 (de) Kondensator für eine integrierte Schaltung
DE10216015A1 (de) Überspannungsschutzschaltung
DE3131322A1 (de) Integrierte halbleiterschaltungsvorrichtung
DE3208021A1 (de) Integrierte halbleiterschaltung
DE2532594A1 (de) Halbleiterspeicher
EP0585263B1 (de) Halbleiterdetektor
DE19958234C2 (de) Anordnung eines Gebietes zur elektrischen Isolation erster aktiver Zellen von zweiten aktiven Zellen
DE3932445A1 (de) Komplementaere halbleitereinrichtung mit verbessertem isolationsbereich
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator
DE2415736A1 (de) Metall-silizium-feldeffekttransistor
DE1614250B2 (de) Halbleiteranordnung mit gruppen von sich kreuzenden verbindungen
DE3141014A1 (de) Integrierte schaltung
DE2641302A1 (de) N-kanal mis-fet in esfi-technik
DE2216060A1 (de) Ladungsgekoppelte Baueinheit mit tiefgelegtem Kanal
DE2553591C2 (de) Speichermatrix mit einem oder mehreren Ein-Transistor-Speicherelementen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8310 Action for declaration of annulment
8313 Request for invalidation rejected/withdrawn
8310 Action for declaration of annulment
8313 Request for invalidation rejected/withdrawn