DE3131289C2 - - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegriff des Patentanspruches 1.

Eine solche Schaltungsanordnung ist in den Fig. 3 und 6 der DE-OS 29 26 011 gezeigt. In der zugehörigen Beschrei­ bung sind Anwendungsmöglichkeiten und Funktionsweise an­ gegeben. Eine der Anwendungsmöglichkeiten besteht darin, ein analog anfallendes Stellsignal für einen Pegelsteller umzuwandeln in ein digitales Stellsignal. Dabei tritt das in der genannten DE-OS angeführte Problem auf, das bei der Analog/Digital-Wandlung auftretende Ausgangssignal gegen­ über Störsignalen, die am Eingang des A/D-Wandlers auf­ treten, zu stabilisieren. Ein instabiles Verhalten des Ausgangswertes kann auch zustande kommen, wenn der analoge Eingangswert im Übergangsbereich von einem Digitalwert zum nächsten liegt; dann kann die Ausgangsgröße des A/D-Wandlers zwischen zwei benachbarten Digitalwerten hin und her schwanken. Bei der bekannten, digitalgeregelten Pegel­ einstellvorrichtung nach der DE-OS 29 26 011 wird die Stabi­ lität des Ausgangssignales dadurch erzielt, daß außer einem A/D-Wandler für die Eingangssignale ein D/A-Wandler zur Umsetzung des Digitalsignals des A/D-Wandlers in ein Analogsignal vorgesehen ist, sowie eine Pegelschiebe­ schaltung, die zur Abnahme des Analogsignals des D/A- Wandlers zwecks Erzeugung eines ersten und eines zweiten Ausgangssignales geschaltet ist, die einen höheren bzw. einen niedrigeren Pegel besitzen als das Ausgangssignal des D/A-Wandlers; außerdem ist ein Komparatorkreis zum Vergleichen des Eingangssignals der Schaltungsanordnung mit dem ersten und dem zweiten Ausgangssignal der Pegel­ schiebeschaltung vorgesehen und der A/D-Wandler spricht auf den Komparatorkreis an, um eine A/D-Umwandlung des Eingangssignales der Schaltungsanordnung vorzunehmen, wenn dieses höher als das erste Ausgangssignal der Pegelschiebeschaltung oder niedriger als ihr zweites Ausgangssignal wird. Zusätzlich kann noch eine zwischen den A/D-Wandler und den Eingang der Schaltungsanordnung geschaltete Abtast- und Halteschaltung vorgesehen sein, die von einem Zeitgeber gesteuert wird, der zwischen den Komparator und den A/D-Wandler geschaltet ist.

Es ist Aufgabe der Erfindung, diese bekannte Schaltungs­ anordnung zu vereinfachen.

Diese Aufgabe wird gelöst durch die Schaltungsanordnung mit den Merkmalen des Patentanspruches 1. Vorteil­ hafte Weiterbildungen sind in den Unteransprüchen angegeben. Außer der Vereinfachung ergibt sich mit der erfindungs­ gemäßen Schaltungsanordnung der Vorteil, daß bei ihrem Einsatz in mikroprozessorgesteuerten Systemen ein großer Teil der Schaltungsfunktionen von einem Mikro­ prozessor übernommen werden kann.

Anhand der Zeichnungen werden die Erfindung und vorteil­ hafte Ausführungsbeispiele näher erläutert.

Fig. 1 zeigt ein Blockschaltbild für das Prinzip der Erfindung.

Fig. 2 zeigt etwas detaillierter ein Ausführungs­ beispiel zu Fig. 1 und die

Fig. 3 bis 5 zeigen Abwandlungen zur Fig. 2.

In Fig. 1 wird eine Eingangsgröße E zunächst einem Eingang eines Subtrahiergliedes S zugeführt, dessen Ausgangssignale zu einem Fensterkomparator F gelangen, der auf seiner Ausgangsleitung 1 dann ein Signal ab­ gibt, wenn sein Eingangssignal A′ minus E größer ist, als sein oberer Schwellwert F 1, während ein zweiter Ausgang des Fensterkomparators F auf der Leitung 2 ein Ausgangssignal liefert, wenn das Eingangssignal A′ minus E kleiner ist, als ein unterer Schwellwert F 2. Die Differenz zwischen dem oberen Schwellwert F 1 und dem unteren Schwellwert F 2 entspricht der Größe des Fensters des Fensterkomparators F, die zweckmäßi­ gerweise doppelt so groß gewählt wird, wie die Quantisierungsschrittgröße, die für das niedrigst­ wertige Bit (LSB) der digitalen Ausgangsgröße A ge­ wählt ist.

Dem Fensterkomparator F ist über die Leitungen 1 und 2 eine Logikschaltung L nachgeschaltet, die ihrerseits einen Vorwärts/Rückwärts-Zähler Z (V/R-Zähler) derart steuert, daß dieser dann vorwärts zählt, wenn auf der Leitung 2 ein Signal erscheint, während er rückwärts zählt, wenn auf der Leitung 1 ein Signal erscheint. Im Zwischenbereich, wenn weder auf der Leitung 1 noch auf der Leitung 2 ein Signal vorhanden ist, bleibt der Zähler Z stehen. Seine Ausgänge liefern die digitale Ausgangsgröße in Paralleldar­ stellung.

Über einen D/A-Wandler W gelangt die von der digitalen Form A in eine analoge Form A′ umgewandelte Ausgangs­ größe zurück an den zweiten Eingang des Subtrahier­ gliedes S, dessen erstem Eingang die analoge Eingangs­ größe E zugeführt ist. Auf diese Weise ist dafür ge­ sorgt, daß der Zähler Z auf einer bestimmten Ausgangs­ größe beharrt, solange der Ausgangswert A′ minus E des Subtrahiergliedes nur innerhalb des Fensters des Fenster­ komparators F bleibt. Es ist ersichtlich, daß der schaltungstechnische Aufwand hierfür gering ist.

In Fig. 2 ist eine schaltungstechnische Realisierungs­ möglichkeit der Fig. 1 detaillierter dargestellt. Der Fensterkomparator ist aus integrierten Schaltungen IC 2 und IC 3 gebildet, die aus Operationsverstärkern bestehen, deren negativem bzw. positivem Eingang Refe­ renzspannungsquellen Vref 1 bzw. Vref 2 vorgeschaltet sind. Die erste dieser Referenzspannungsquellen liefert eine positive Spannung entsprechend einem LSB, während die zweite Referenzspannungsquelle eine negative Spannung der gleichen Größe abgibt. Diese Spannungen werden als +U _LSB bzw. -U _LSB bezeichnet. Ist die Eingangsspannung U _H des Fensterkomparators nun größer als +U _LSB , so wird die Ausgangsspannung U _G des integrierten Schaltkreises IC 2 positiv; ist U _H kleiner als -U _LSB , so wird die Ausgangsspannung U _K des integrierten Schaltkreises IC 3 positiv. Ist dagegen -U _LSB < U _H < +U _LSB , so ist keiner der Ausgänge der integrierten Schaltkreise positiv. Der Vor/Rückwärts-Zähler Z zählt vorwärts, wenn an seinem V/R-Eingang, der an den Ausgang des inte­ grierten Schaltkreises IC 2 angeschlossen ist, eine posi­ tive Spannung liegt und sein CK-Eingang von dem Takt­ generator C getaktet wird. Bei negativer Spannung U _G ist er bereit, rückwärts zu zählen, was aber wegen einer Oder-Verknüpfung der beiden Ausgänge der integrier­ ten Schaltkreise durch ein Oder-Glied 3 und der nachfolgenden Und-Verknüpfung mit den Ausgangssignalen des Taktgenerators C durch ein Und-Glied 4 nur ge­ schehen kann, wenn die Spannung U _K positiv ist.

Der an den Ausgang A der Schaltungsanordnung und des Vor/Rückwärts-Zählers Z angeschlossene D/A-Wandler, dem eine Referenzspannung Vref zugeführt ist, liefert seine analogen Ausgangssignale an einen Differenzver­ stärker IC 1, dem über einen Eingangswiderstand R 1 als Eingangsgröße E eine Spannung V _IN zugeführt ist. Die Subtraktion A′ - E mit Hilfe des Differenzverstärkers IC 1 er­ gibt sich dadurch, daß die Spannungen Vref und V _IN entgegengesetzte Polarität haben.

Im eingeschwungenen Zustand ist U _H praktisch gleich null. Wird nun der Betrag der Eingangsspannung V _IN erhöht, so wird U _H positiv. Wird die Eingangsspannung soweit erhöht, daß U _H größer gleich +U _LSB wird, so wird U _G positiv, der Zähler Z zählt um den Betrag 1 vorwärts und der eingeschwungene Zustand ist wieder hergestellt.

Wird V _IN verringert, so wird auch U _H negativ, bis der Wert -U _LSB erreicht ist. Danach wird U _K positiv und der Zähler zählt um den Betrag 1 rückwärts, womit wiederum der eingestellte Zustand hergestellt ist. Ist zu irgendeinem Zeitpunkt (z. B. nach dem Einschalten der Schaltungsanordnung) das Gesamtsystem um mehr als +/-U _LSB im Ungleichgewicht, so zählt der Zähler Z solange vorwärts oder rückwärts, bis ein eingeschwunge­ ner Zustand erreicht ist.

Fig. 3 zeigt ein Ausführungsbeispiel, das benutzt werden kann, wenn auf andere Weise sichergestellt werden kann, daß ein eingeschwungener Zustand einmal erreicht wird; dann kann auf einen Taktgenerator verzichtet werden, da U _G und U _K selbst eine Takt­ struktur haben. Es ist dann möglich, die über das Oder-Glied 3 miteinander verknüpften Signale U _G und U _K direkt an den CK-Eingang des Zählers Z zu legen. Ein eingeschwungener Systemzustand kann z. B. dadurch erreicht werden, daß die Eingangsgröße V _IN einmal den möglichen Wertebereich durchläuft.

Die Abwandlung nach Fig. 4 kann benutzt werden, wenn als D/A-Wandler eine Anordnung mit geringer Auflösung (z. B. weniger als 5 Bit) genügt. Für einen solchen Fall ist in Fig. 4 der Wandler durch binär gewichtete Widerstände R, R/2 . . ., R/N ersetzt, welche direkt an die Ausgänge des Zählers Z angeschlossen sind.

Wird eine Schaltungsanordnung nach der Erfindung in einem System eingesetzt, welches einen Mikroprozessor enthält, so können die Funktionen der Logikschaltung L und des Zählers Z durch einen Mikroprozessor M über­ nommen werden, wie in Fig. 5 gezeigt.

Eine weitere Abwandlungsmöglichkeit besteht darin, das Subtrahierglied und den Fensterkomparator in einer geeigneten Baugruppe zu vereinigen.

Im übrigen kann durch geeignete Wahl des Widerstands­ wertes des Widerstandes R 2 im Rückkopplungsweg des Differenzverstärkers IC 1 dafür gesorgt werden, daß der Wertbereich der Ausgangsspannung U _H des Differenz­ verstärkers so groß ist, daß der Fensterkomparator einschließlich der Referenzspannungsquellen aus un­ kritischen Bauelementen hergestellt werden kann.

Claims (3)

1. Schaltungsanordnung zur Analog/Digital-Wandlung einer Eingangsgröße (E) mit einem D/A-Wandler (W) für die Ausgangsgröße (A) und einem Fenster- oder Ausblend­ komparator (F), der wenigstens von einer Größe ge­ steuert wird, die von der Eingangsgröße (E) abhängt, dadurch gekennzeichnet, daß das Ausgangssignal (A′) des D/A-Wandlers (W) einem eingangsseitigen Subtrahier­ glied (S) zur Bildung einer Differenzgröße zwischen Ausgangs- (A) und Eingangsgröße (E) zugeführt ist und daß dem Subtrahierglied (S) der Fenster- oder Ausblend­ komparator (F) und diesem ein Vor-/Rückwärts-Zähler (Z) nachgeschaltet ist, dessen Ausgangssignale (A) die Aus­ gangsgröße bilden.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn­ zeichnet, daß das Fenster des Fenster- oder Ausblend­ komparators (F) der doppelten Quantisierungsschritt­ größe entspricht, die für das niedrigstwertige Bit (LSB) vorgesehen ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, gekenn­ zeichnet durch ihre Anwendung zur Erzeugung der Stell­ signale für ein digital steuerbares Dämpfungsglied, insbesondere in einem Tonsignalkanal.