DE3130666A1 - Verfahren zum herstellen integrieter mos-feldeffekttransistoren mit einer phosphorsilikatglasschicht als zwischenoxidschicht - Google Patents
Verfahren zum herstellen integrieter mos-feldeffekttransistoren mit einer phosphorsilikatglasschicht als zwischenoxidschichtInfo
- Publication number
- DE3130666A1 DE3130666A1 DE19813130666 DE3130666A DE3130666A1 DE 3130666 A1 DE3130666 A1 DE 3130666A1 DE 19813130666 DE19813130666 DE 19813130666 DE 3130666 A DE3130666 A DE 3130666A DE 3130666 A1 DE3130666 A1 DE 3130666A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- photoresist
- phosphosilicate glass
- contact hole
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000005360 phosphosilicate glass Substances 0.000 title claims abstract description 26
- 230000005669 field effect Effects 0.000 title claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 35
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 20
- 230000008569 process Effects 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 239000012298 atmosphere Substances 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- DLYUQMMRRRQYAE-UHFFFAOYSA-N phosphorus pentoxide Inorganic materials O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 230000000295 complement effect Effects 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 2
- 238000005979 thermal decomposition reaction Methods 0.000 claims 2
- 229910021529 ammonia Inorganic materials 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- YWEUIGNSBFLMFL-UHFFFAOYSA-N diphosphonate Chemical compound O=P(=O)OP(=O)=O YWEUIGNSBFLMFL-UHFFFAOYSA-N 0.000 claims 1
- 239000008246 gaseous mixture Substances 0.000 claims 1
- 229910000077 silane Inorganic materials 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 238000005496 tempering Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
-
- Verfahren zum Herstellen integrierter MOS-Feldeffekt-
- transistoren mit einer Phosphorsilikatglasschicht als Zwischenoxidschicht.
- Die vorliegende Patentanmeldung betrifft ein Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistoren, insbesondere von komplementären MOS-Feldeffekttransistorschaltungen (CMOS-FETs), bei dem als Zwischenoxid zwischen der Polysiliziumebene und der Metall-Leiterbahnebene -zum Abrunden der Kanten und Ränder an den Oberflächenstufen bzw. in den Kontaktlochbereichen eine mindestens teilweise aus Phosphorsilikatglas bestehende Oxidschicht verwendet wird, und bei dem die bei dem Verfließenlassen der Phosphorsilikatglasschicht auftretende Oxidation der freiliegenden Kontaktlochbereiche durch eine Siliziumnitridschicht vermieden wird.
- Beim Herstellen integrierter Halbleiterschaltungen auf Siliziumsubstraten entstehen auf der Halbleiteroberfläche Strukturstufen, z. B. durch Polysiliziumbahnen, über die in einem späteren Prozeßschritt Aluminiumleiterbahnen zu führen sind. Polysilizium- und Aluminiumleiterbahnen sind durch eine Isolierschicht (Zwischenoxid) voneinander getrennt. An den Strukturstufen können Aluminiumleiterbahnen im Querschnitt reduziert oder sogar ganz unterbrochen werden.
- Um Einschnürungen bzw. Abrisse der Aluminiumleiterbahnen zu vermeiden, wird als Zwischenoxid ein Phosphorsilikatglas (PSG) mit z. B. 8 Mol-% P205 bei z. B. 4500C abgeschieden, das anschließend bei z. B. 1050°C in einer Phosphoroxichlorid-Atmosphäre zum Fließen gebracht wird (sogenannter Reflow-Prozeß). Dadurch werden schar lantige Strukturstufen verrundet, bzw. Hohlräume mit Phosphorsilikatglas ausgefüllt und deshalb Aluminiumleiterbahnen ohne Querschnittsreduzierung über Strukturstufen geführt.
- Mit dem Reflow-Prozeß sind einige wesentliche Prs eme verbunden: 1. Bei einem nachfolgenden Fotolithografieschritt kann es zu Haftproblemen auf der Phosphorsilikatglas-Schicht kommen.
- 2. Auf der Phosphorsilikatglasschicht kann sich bei Anwesenheit von Feuchtigkeit eine phosphorhaltige Säure bilden, die zu Korrosionen an den Aluminiumlegierungen führen kann.
- 3. Durch die Temperaturbelastung beim Reflow-Prozeß (> 1000°C) können sich die elektrischen Eigenschaften der integrierten Schaltungen erheblich nachteilig verändern.
- Um einen Teil der geschilderten Probleme zu vermeiden, kann die Phosphorkonzentration im Phosphorsilikatglas auf kleiner 7 Mol-% Phosphorpentoxid (P205) eingestellt werden. Es hat sich gezeigt, daß bei solchen Konzentrationen ein Fließen der Phosphorsilikatglasschicht bei z. B. 10000C innerhalb sinnvoller Prozeßzeiten kaum oder überhaupt nicht stattfindet. Bei höheren Temperaturen, z. B. bei 11000C, ist das Fließverhalten der Phosphorsilikatglasschicht ausreichend. Der Trend in der Mikroelektronik geht aber eher in Richtung niedrigerer Temperaturen (#10000C).
- In der DE-OS 3 007 500 wird ein Verfahren der eingangs genannten Art vorgeschlagen, bei dem der Reflow-Prozeß von Phosphorsilikatglas-Schichten mit Phosphorkonzentrationen von z. B. 10 Gew.-% (das sind ca. 11 Mol-% P2C5) in einer Wasserdampfatmosphäre bei z. B. 9500 c durchgeführt wird. In dieser Atmosphäre fließen Phosphorsilikatglas-Schichten leichter als z. B. in der herkömmlich verwendeten Stickstoff- oder Phosphoroxichloridatmosphäre und gleichzeitig wird Phosphor an der Oberfläche abgereichert, was für die nachfolgende Fotoätztechnik von Bedeutung ist. Um ein unerwünschtes Oxidieren freiliegender einkristalliner Siliziumbereiche (Kontaktlochbereiche) zu vermeiden, wird bei dem aus der DE-OS 3 007 500 bekannten Verfahren als Wasserdampfsperre eine Siliziumnitridschicht unter der Phosphorsilikatglasschicht verwendet.
- Nachteilig bei diesem Verfahren ist folgendes: Die Siliziumnitridschicht befindet sich auf der gesamten Halbleiterkristallscheibenoberfläche und liegt damit auch über Feldoxidbereichen. Es ist bekannt, daß Siliziumnitridschichten das Austempern von Strahlenschäden im Feldoxid oder der Grenzfläche Halbleiter/Oxid, die z. B.
- beim Aufdampfen der Metallisierung mittels Elektronenstrahlverdampfer bzw. beim reaktiven Ionenätzen der Metallisierung oder auf andere Weise während der einzelnen Prozeßschritte entstehen können, ungünstig beeinflussen können.
- Die Aufgabe, die der vorliegenden Erfindung zugrundeliegt, besteht in der Herstellung von intE>grierten MOS-Feldeffekttransistoren, bei der die Vorteile der Phosphorsilikatglasschicht als Zwischenoxic. ausgenutzt werden, wobei auch eine Oxidation der Kontaktlochbereiche durch eine Siliziumnitridschicht vermieden wird, bei der aber das Vorhandensein einer Siliziurnziitridschicht auf den Feldoxidbereichen umgangen werden kann und damit die Strahlenschäden in bekannter Weise ausgetempert werden können.
- Diese Aufgabe wird erfindungsgemäß durch den Ablauf folgender Verfahrensschritte gelöst: a) nach dem Erzeugen der im Halbleitersubstrat befindlichen aktiven MOS-Eauelementbereiche wird die phosphorhaltige Zwischenoxidschicht abgeschieden, b) die Kontaktlöcher werden zu den Polysiliziumbahnzn und aktiven Bereichen geöffnet, c) dann wird eine ganzflächige Siliziumnitridschicht abgeschieden, d) darauf wird eine Fotolackschicht aufgebracht, e) die Fotolackschicht wird bis auf den in den Kontaktlöchern befindliichen Fotolack ganzflächig abgetragen, f) die freiliegenden Bereiche der Siliziumnitridschicht werden abgetragen, g) der in den Kontaktlöchern befindliche Fotolack wird entfernt, h) die Phosphorsilikatglasschicht wird zum Verfließen gebracht, i) die in den Kontaktlochbereichen noch befindliche Siliziumnitridschicht wird entfernt und k) die Metalleiterbahnebene wird erzeugt.
- Es liegt im Rahmen der Erfindung, das Entfernen der Fotolackschicht durch ganzflächige Belichtung in der Weise vorzunehmen, daß die Belichtungszeit so eingestellt wird, daß der Fotolack in den Kontaktlochbereichen aufgrund der unterschiedlichen Fotolackdicken belichtet wird, so daß sich beim Entwickeln die Fotolackschicht nur außerhalb der Kontaktlochbereiche löst.
- Eine andere Möglichkeit ist dadurch gegeben, daß die Fotolackschicht außerhalb der Kontaktlochbereiche z. B.
- durch reaktives lonenätzen in einem geeigneten Plasma (z. B. Freon/Sauerstoff-Plasma) einer Parallelplatten-Ätzanlage gleichmäßig abgetragen wird.
- Weitere Einzelheiten ergeben sich aus den Unteransprüchen.
- Nachfolgend wird als Ausführungsbeispiel ein n-Wannen-CMOS-Prozeß beschrieben. Die in der Zeichnung befindlichen Figuren 1 bis 5 stellen dabei nur - der besseren Übersicht wegen - die für die erfindungsgemäße Lehre wesentlichen Verfahrensschritte dar.
- Bei einem n-Wannen-CM0S-Prozeß wird folgendermaßen vorgegangen: Auf einem, mit Bor dotiertem Siliziumsubstrat wird zum Ausbilden der n-Wannen Phosphor implantiert und in einem Hochtemperaturschritt eingetrieben. Danach wird die Schichtfolge für die lokale Oxidation erzeugt, die aktiven Bereiche definiert, die n-Wannenbereiche mit Fotolack abgedeckt, Bor in die Feldbereiche implantiert, der Fotolack entfernt, die Feldoxidbereiche (8) mittels lokaler Oxidation erzeugt, die Siliziumnitridmaske entfernt und Bor zur Einstellung der Einsatzspannung der n- und p-MOSFETs implantiert. Anschließend wird das Gateoxid neu aufgewachsen, eine 350 nm dicke Polysiliziumschicht abgeschieden und mit Phosphor dotiert, die Polysiliziumschicht strukturiert, alle Bereiche außer den Source-Drain-Bereichen der p-MOSFETs und den Kontaktbereichen zum p-Substrat mit Fotolack abgedeckt und Bor implantiert, der Fotolack entfernt, alle Bereiche außer den Source-Drain-Bereichen der n-MOSFETs und den Kontaktbereichen zu den n-Wannen abgedeckt, Arsen implantiert und der Fotolack entfernt.
- Dann wird, wie in Figur 1 dargestellt ist, das mit den aktiven MOS-Bauelementbereichen 2 und den Feldoxidb#-reichen 8 versehene Halbleitersubstrat 1 mit einer 1 /um dicken, mit 10 Mol-°% P205 dotierten CVD (chemical vapor deposition)-Si02-Schicht 3 3 versehen, wobei eine Abscheidetemperatur von 4500C eingestellt wird. Zlm Verdichten der CVD-Si02-Schicht 3 und zum Ausheilen der implantierten Bereiche werden die Substrate (1, 2, », 8) z. B. 30 Minuten bei 9500C unter Stickstoffatmosphäre getempert. In einem Fotoätzschritt werden dann Kontaktlöcher 4 zum einkristallinen und polykristallinen Silizium (2) geöffnet und danach der Fotolack (in der Figur 1 nicht dargestellt) wieder entfernt.
- Anschließend wird, wie aus Figur 2 zu entnehmen ist, eine z. B. 30 nm dicke CVD-Siliziumnitridschicht 5 bei 7500C ganzflächig abgeschieden. Darauf wird eine 1,5 /um dicke Fotolackschicht 6 abgeschieden. Über dem Kontaktlochbereich 4 ist die Fotolackschicht 6 wesentlich dicker als über allen anderen Bereichen. Dies trifft besonders zu, wenn z. B. eine einheitliche Kontaktlochgröße von z. B.
- 3 x 3 /um2 gewählt wird, wobei sich dann große Kontaktflächen aus vielen kleinen Einheitskontaktlöchern zusammensetzen.
- Der Fotolack 6 wird ganzflächig gleichmäßig soweit abgetragen, daß nur noch in den Kontaktlöchern (4) der Fotolack 16 stehenbleibt (siehe Figur 3). Dies kann z. B.
- dadurch erreicht werden, daß die Substrate (1, 2, 3, 4, 5, 6, 8) ganzflächig belichtet werden und die Belichtungszeit so gewählt wird, daß der Fotolack 16 in den Kontaktlochbereichen nicht ausreichend oder fast gar nicht belichtet wird. Anschließend werden die Substrate (1, 2, 3, 4, 5, 6, 8) solange entwickelt, bis die Fotolackschicht 6 außerhalb der Kontaktlochbereiche ganz entfernt ist, der Fotolack 16 in den Kontaktlochbereichen aber noch vorhanden ist. Typische Belichtungszeiten für eine 1,5 µm dicke Fotolackschicht liegen fm Bereich von 10 bis 12 Sekunden, wenn mit einer Kontaktbelichtungsmaschine und einer Belic#t'z#gsintensität Von 10 mW/cm2 gearbeitet wird. Die Entwicklungszeiten in einer wässrigen alkalischen Lösung liegen bei 90 Sekunden.
- Die freiliegende Siliziumnitridschicht 5 wird dann z. 3.
- in einem geeigneten Plasma abgeätzt so daß dzdie in Figur 3 dargestellte Anordnung entsteht Nach dem Entfernen des restlichen Fotolackes 16 sind nur noch, wie es Figur 4 zeigt, die Kontaktlochbereiche 4 mit einer dünnen Siliziumntridschicht 15 abgedeckt. Die Substrate (1, 2, 3, 4, 8, 15) werden nun bei z. B. 9500C einer Wasserdampfatmosphäre ausgesetzt, um ein Fließen der Phosphorsilikatglasschicht 3 und ein gleichzeitiges Verarmen der Oberfläche an Phosphor zu bewirken. Dabei werden scharfkantige Strukturstufen verrundet und vorhandene Hohlräume mit Phosphorsilikatglas ausgefüllt.
- Die Kontaktlochfläche 4 wird dabei nicht verändert.
- Nach dem Reflow-Prczeß wird das restliche Siliziumnitrid 15 in bekannter Weise entfernt und auf die Substrate ganzflächig Aluminium oder Aluminium/Silizium abgeschieden und als Leiterbahnebene 7 strukturiert (siehe Figur 5). Abschließend werden die Substrate (1, 2, 3, 7, 8) bei 4500C in Wasserstoffatwosphäre getempert.
- 10 Patentansprüche 5 Figuren
Claims (10)
- Patentansprüche.1 Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistoren, insbesondere von komplementären MOS-Feldeffekttransistorschaltungen (CMOS-FETs) , bei dem als Zwischenoxid zwischen der Polysiliziumebene und der Metalleiterbahnebene zum Abrunden der Kanten und Ränder an den Oberflächenstufen bzw in den Kontaktlochbereichen eine mindestens teilweise aus Phosphorsilikatglas bestehende Oxidschicht verwendet wird und bei dem die bei dem Verfließenlassen der Phosphorsilikatglasschicht auftretende Oxidation der frei liegenden Kontaktlochbereiche durch eine Siliziumnitridschicht vermieden wird, d a -d u r c h gekennzeichnet, , a) nach dem Erzeugen der im Halbleitersubstrat (1) befindlichen aktiven MOS-Bauelementbereiche (2) die phosphorhaltige Zwischenoxidschicht (3) abgeschieden wird, b) die Kontaktlöcher (4) zu den Polysiliziumbahnen und den aktiven Bereichen (2) geöffnet werden, c) ganzflächig eine Siliziumnitridschicht (5) abgeschieden wird, d) darauf eine Fotolackschicht (6) aufgebracht wird, e) die Fotolackschicht bis auf den in den Kontaktlöchern (4) befindlichen Fotolack (16) ganzflächig abgetragen wird, g) der in den Kontaktlöchern befindliche Fotolack (16) entfernt wird, h) die Phosphorsilikatglasschicht (3) zum Verfließen gebracht wird, i) die in den Kontaktlochbereichen (4) noch befindliche Siliziumnitridschicht (15) entfernt wird und k) die Metalleiterbahnebene (7( erzeugt wird.
- 2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß das Entfernen der Fotolackschicht (6) durch ganzflächige Belichtung in der Weise erfolgt, daß die Belichtungszeit so eingestellt wird, daß der Fotolack (16) in den Kontaktlochbereichen aufgrund der unterschiedlichen Fotolackdioden nicht ausreichend belichtet wird, so daß sich beim Entwickeln die Fotolackschicht (6) nur außerhalb der Kontaktlochbereiche löst.
- 3. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß die Fotolackschicht (6) außerhalb der Kontaktlochbereiche durch reaktives Ionenätzen abgetragen wird.
- 4. Verfahren nach Anspruch 3, d a d u r c h g e -k e n n z e i c h n e t , daß das reaktive Ionenätzen in einem Freon/Sauerstoff-Plasma einer Parallelplatten ätzar#age durchgeführt wird.
- 5. Verfahren nach Anspruch 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß eine Phosphorsilikatglasschicht (3) verwendet wird, welche aus einer 10 Mol% Phosphorpentoxid (P205) dotierten Si02-Schicht besteht, welche durch thermische Zersetzung einer Silizium und Phosphor enthaltenden gasförmigen Verbindung bei 4500c erzeugt wird.
- 6. Verfahren nach Anspruch 5, d a d u r c h g e -k e n n z e i c h n e t , daß die Phosphorsilikatglasschicht (3) nach ihrer Erzeugung in Stickstoffatmosphäre bei 950 0C mindestens 30 Minuten getempert wird.
- 7. Verfahren nach Anspruch 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , daß die Siiiziur:nit#idschicht (5, 15) durch thermische Zersetzung einer Silan (SiH4) und Ammoniak enthaltenden gasförmigen Gemisch bei 7500C abgeschieden wird.
- 8. Verfahren nach Anspruch 1 bis 7, d a d u r c h g e k e n n z e i c h n e t , daß die Entfernung der Siliziumnitridschicht (5) im Plasma erfolgt.
- 9. Verfahren nach Anspruch 1 bis 8, d a d u r c h g e k e n n z e i c h n e t , daß das Verfließen der Phosphorsilikatglasschicht (3) im Bereich von 950 0C in einer Wasserdampfatmosphäre vorgenommen wird.
- 10. Verfahren nach Anspruch 1 bis 9, d a d u r c h g e k e n n z e i c h n e t , daß nach dem Erzeugen der Metalleiterbahnebene (7) ein Temperprozeß bei 4500 C in Wasserstoffatmosphäre durchgeführt wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813130666 DE3130666A1 (de) | 1981-08-03 | 1981-08-03 | Verfahren zum herstellen integrieter mos-feldeffekttransistoren mit einer phosphorsilikatglasschicht als zwischenoxidschicht |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813130666 DE3130666A1 (de) | 1981-08-03 | 1981-08-03 | Verfahren zum herstellen integrieter mos-feldeffekttransistoren mit einer phosphorsilikatglasschicht als zwischenoxidschicht |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3130666A1 true DE3130666A1 (de) | 1983-02-17 |
Family
ID=6138466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813130666 Ceased DE3130666A1 (de) | 1981-08-03 | 1981-08-03 | Verfahren zum herstellen integrieter mos-feldeffekttransistoren mit einer phosphorsilikatglasschicht als zwischenoxidschicht |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3130666A1 (de) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3825442A (en) * | 1970-01-22 | 1974-07-23 | Intel Corp | Method of a semiconductor device wherein film cracking is prevented by formation of a glass layer |
| DE3007500A1 (de) * | 1979-03-05 | 1980-09-18 | Rca Corp | Verfahren zum passivieren eines integrierten schaltkreises |
-
1981
- 1981-08-03 DE DE19813130666 patent/DE3130666A1/de not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3825442A (en) * | 1970-01-22 | 1974-07-23 | Intel Corp | Method of a semiconductor device wherein film cracking is prevented by formation of a glass layer |
| DE3007500A1 (de) * | 1979-03-05 | 1980-09-18 | Rca Corp | Verfahren zum passivieren eines integrierten schaltkreises |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3685970T2 (de) | Verfahren zum herstellen eines halbleiterbauelements. | |
| DE69032735T2 (de) | Verfahren zum Herstellen von Hochspannungs- und Niederspannungs-CMOS-Transistoren in einem einzigen integrierten Schaltungs-Chip | |
| DE69322487T2 (de) | Verfahren zur herstellung einer nichtflüchtigen halbleiterspeicheranordnung | |
| DE68923311T2 (de) | Verfahren zur Herstellung eines Feld-Effekt-Transistors. | |
| DE2933849C2 (de) | ||
| DE2845460A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| DE3419080A1 (de) | Verfahren zum herstellen eines feldeffekttransistors | |
| DE2247975C3 (de) | Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren | |
| DE2539073B2 (de) | Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung | |
| EP0244607A1 (de) | Verfahren zum Herstellen von optimierten komplementären MOS-Feldeffekttransistoren in VLSI-Technik | |
| DE4406849A1 (de) | Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht | |
| DE3132809A1 (de) | Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene | |
| DE19526184A1 (de) | Verfahren zur Herstellung eines MOS-Transistors | |
| DE19509846A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE19525069C1 (de) | Verfahren zur Herstellung einer integrierten CMOS-Schaltung | |
| DE3426306A1 (de) | Mos-transistor und verfahren zu seiner herstellung | |
| DE19524027C2 (de) | Halbleitervorrichtung und zugeordnetes Herstellungsverfahren | |
| DE10107012A1 (de) | Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten | |
| DE4244115C2 (de) | Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung | |
| DE2923969C2 (de) | Verfahren zum Herstellen eines Feldeffekttransistors mit isoliertem Gate für integrierte Halbleiterschaltungen | |
| DE4446850A1 (de) | Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung | |
| DE19853432A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben | |
| DE2839933A1 (de) | Integrierte schaltung mit isolierendem substrat | |
| DE69027894T2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE102021116786B4 (de) | Verfahren zur herstellung einer halbleitervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8110 | Request for examination paragraph 44 | ||
| 8131 | Rejection |