DE3130666A1 - Verfahren zum herstellen integrieter mos-feldeffekttransistoren mit einer phosphorsilikatglasschicht als zwischenoxidschicht - Google Patents

Verfahren zum herstellen integrieter mos-feldeffekttransistoren mit einer phosphorsilikatglasschicht als zwischenoxidschicht

Info

Publication number
DE3130666A1
DE3130666A1 DE19813130666 DE3130666A DE3130666A1 DE 3130666 A1 DE3130666 A1 DE 3130666A1 DE 19813130666 DE19813130666 DE 19813130666 DE 3130666 A DE3130666 A DE 3130666A DE 3130666 A1 DE3130666 A1 DE 3130666A1
Authority
DE
Germany
Prior art keywords
layer
photoresist
phosphosilicate glass
contact hole
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19813130666
Other languages
English (en)
Inventor
Reiner Ing.(grad.) 8000 München Sigusch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19813130666 priority Critical patent/DE3130666A1/de
Publication of DE3130666A1 publication Critical patent/DE3130666A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Verfahren zum Herstellen integrierter MOS-Feldeffekt-
  • transistoren mit einer Phosphorsilikatglasschicht als Zwischenoxidschicht.
  • Die vorliegende Patentanmeldung betrifft ein Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistoren, insbesondere von komplementären MOS-Feldeffekttransistorschaltungen (CMOS-FETs), bei dem als Zwischenoxid zwischen der Polysiliziumebene und der Metall-Leiterbahnebene -zum Abrunden der Kanten und Ränder an den Oberflächenstufen bzw. in den Kontaktlochbereichen eine mindestens teilweise aus Phosphorsilikatglas bestehende Oxidschicht verwendet wird, und bei dem die bei dem Verfließenlassen der Phosphorsilikatglasschicht auftretende Oxidation der freiliegenden Kontaktlochbereiche durch eine Siliziumnitridschicht vermieden wird.
  • Beim Herstellen integrierter Halbleiterschaltungen auf Siliziumsubstraten entstehen auf der Halbleiteroberfläche Strukturstufen, z. B. durch Polysiliziumbahnen, über die in einem späteren Prozeßschritt Aluminiumleiterbahnen zu führen sind. Polysilizium- und Aluminiumleiterbahnen sind durch eine Isolierschicht (Zwischenoxid) voneinander getrennt. An den Strukturstufen können Aluminiumleiterbahnen im Querschnitt reduziert oder sogar ganz unterbrochen werden.
  • Um Einschnürungen bzw. Abrisse der Aluminiumleiterbahnen zu vermeiden, wird als Zwischenoxid ein Phosphorsilikatglas (PSG) mit z. B. 8 Mol-% P205 bei z. B. 4500C abgeschieden, das anschließend bei z. B. 1050°C in einer Phosphoroxichlorid-Atmosphäre zum Fließen gebracht wird (sogenannter Reflow-Prozeß). Dadurch werden schar lantige Strukturstufen verrundet, bzw. Hohlräume mit Phosphorsilikatglas ausgefüllt und deshalb Aluminiumleiterbahnen ohne Querschnittsreduzierung über Strukturstufen geführt.
  • Mit dem Reflow-Prozeß sind einige wesentliche Prs eme verbunden: 1. Bei einem nachfolgenden Fotolithografieschritt kann es zu Haftproblemen auf der Phosphorsilikatglas-Schicht kommen.
  • 2. Auf der Phosphorsilikatglasschicht kann sich bei Anwesenheit von Feuchtigkeit eine phosphorhaltige Säure bilden, die zu Korrosionen an den Aluminiumlegierungen führen kann.
  • 3. Durch die Temperaturbelastung beim Reflow-Prozeß (> 1000°C) können sich die elektrischen Eigenschaften der integrierten Schaltungen erheblich nachteilig verändern.
  • Um einen Teil der geschilderten Probleme zu vermeiden, kann die Phosphorkonzentration im Phosphorsilikatglas auf kleiner 7 Mol-% Phosphorpentoxid (P205) eingestellt werden. Es hat sich gezeigt, daß bei solchen Konzentrationen ein Fließen der Phosphorsilikatglasschicht bei z. B. 10000C innerhalb sinnvoller Prozeßzeiten kaum oder überhaupt nicht stattfindet. Bei höheren Temperaturen, z. B. bei 11000C, ist das Fließverhalten der Phosphorsilikatglasschicht ausreichend. Der Trend in der Mikroelektronik geht aber eher in Richtung niedrigerer Temperaturen (#10000C).
  • In der DE-OS 3 007 500 wird ein Verfahren der eingangs genannten Art vorgeschlagen, bei dem der Reflow-Prozeß von Phosphorsilikatglas-Schichten mit Phosphorkonzentrationen von z. B. 10 Gew.-% (das sind ca. 11 Mol-% P2C5) in einer Wasserdampfatmosphäre bei z. B. 9500 c durchgeführt wird. In dieser Atmosphäre fließen Phosphorsilikatglas-Schichten leichter als z. B. in der herkömmlich verwendeten Stickstoff- oder Phosphoroxichloridatmosphäre und gleichzeitig wird Phosphor an der Oberfläche abgereichert, was für die nachfolgende Fotoätztechnik von Bedeutung ist. Um ein unerwünschtes Oxidieren freiliegender einkristalliner Siliziumbereiche (Kontaktlochbereiche) zu vermeiden, wird bei dem aus der DE-OS 3 007 500 bekannten Verfahren als Wasserdampfsperre eine Siliziumnitridschicht unter der Phosphorsilikatglasschicht verwendet.
  • Nachteilig bei diesem Verfahren ist folgendes: Die Siliziumnitridschicht befindet sich auf der gesamten Halbleiterkristallscheibenoberfläche und liegt damit auch über Feldoxidbereichen. Es ist bekannt, daß Siliziumnitridschichten das Austempern von Strahlenschäden im Feldoxid oder der Grenzfläche Halbleiter/Oxid, die z. B.
  • beim Aufdampfen der Metallisierung mittels Elektronenstrahlverdampfer bzw. beim reaktiven Ionenätzen der Metallisierung oder auf andere Weise während der einzelnen Prozeßschritte entstehen können, ungünstig beeinflussen können.
  • Die Aufgabe, die der vorliegenden Erfindung zugrundeliegt, besteht in der Herstellung von intE>grierten MOS-Feldeffekttransistoren, bei der die Vorteile der Phosphorsilikatglasschicht als Zwischenoxic. ausgenutzt werden, wobei auch eine Oxidation der Kontaktlochbereiche durch eine Siliziumnitridschicht vermieden wird, bei der aber das Vorhandensein einer Siliziurnziitridschicht auf den Feldoxidbereichen umgangen werden kann und damit die Strahlenschäden in bekannter Weise ausgetempert werden können.
  • Diese Aufgabe wird erfindungsgemäß durch den Ablauf folgender Verfahrensschritte gelöst: a) nach dem Erzeugen der im Halbleitersubstrat befindlichen aktiven MOS-Eauelementbereiche wird die phosphorhaltige Zwischenoxidschicht abgeschieden, b) die Kontaktlöcher werden zu den Polysiliziumbahnzn und aktiven Bereichen geöffnet, c) dann wird eine ganzflächige Siliziumnitridschicht abgeschieden, d) darauf wird eine Fotolackschicht aufgebracht, e) die Fotolackschicht wird bis auf den in den Kontaktlöchern befindliichen Fotolack ganzflächig abgetragen, f) die freiliegenden Bereiche der Siliziumnitridschicht werden abgetragen, g) der in den Kontaktlöchern befindliche Fotolack wird entfernt, h) die Phosphorsilikatglasschicht wird zum Verfließen gebracht, i) die in den Kontaktlochbereichen noch befindliche Siliziumnitridschicht wird entfernt und k) die Metalleiterbahnebene wird erzeugt.
  • Es liegt im Rahmen der Erfindung, das Entfernen der Fotolackschicht durch ganzflächige Belichtung in der Weise vorzunehmen, daß die Belichtungszeit so eingestellt wird, daß der Fotolack in den Kontaktlochbereichen aufgrund der unterschiedlichen Fotolackdicken belichtet wird, so daß sich beim Entwickeln die Fotolackschicht nur außerhalb der Kontaktlochbereiche löst.
  • Eine andere Möglichkeit ist dadurch gegeben, daß die Fotolackschicht außerhalb der Kontaktlochbereiche z. B.
  • durch reaktives lonenätzen in einem geeigneten Plasma (z. B. Freon/Sauerstoff-Plasma) einer Parallelplatten-Ätzanlage gleichmäßig abgetragen wird.
  • Weitere Einzelheiten ergeben sich aus den Unteransprüchen.
  • Nachfolgend wird als Ausführungsbeispiel ein n-Wannen-CMOS-Prozeß beschrieben. Die in der Zeichnung befindlichen Figuren 1 bis 5 stellen dabei nur - der besseren Übersicht wegen - die für die erfindungsgemäße Lehre wesentlichen Verfahrensschritte dar.
  • Bei einem n-Wannen-CM0S-Prozeß wird folgendermaßen vorgegangen: Auf einem, mit Bor dotiertem Siliziumsubstrat wird zum Ausbilden der n-Wannen Phosphor implantiert und in einem Hochtemperaturschritt eingetrieben. Danach wird die Schichtfolge für die lokale Oxidation erzeugt, die aktiven Bereiche definiert, die n-Wannenbereiche mit Fotolack abgedeckt, Bor in die Feldbereiche implantiert, der Fotolack entfernt, die Feldoxidbereiche (8) mittels lokaler Oxidation erzeugt, die Siliziumnitridmaske entfernt und Bor zur Einstellung der Einsatzspannung der n- und p-MOSFETs implantiert. Anschließend wird das Gateoxid neu aufgewachsen, eine 350 nm dicke Polysiliziumschicht abgeschieden und mit Phosphor dotiert, die Polysiliziumschicht strukturiert, alle Bereiche außer den Source-Drain-Bereichen der p-MOSFETs und den Kontaktbereichen zum p-Substrat mit Fotolack abgedeckt und Bor implantiert, der Fotolack entfernt, alle Bereiche außer den Source-Drain-Bereichen der n-MOSFETs und den Kontaktbereichen zu den n-Wannen abgedeckt, Arsen implantiert und der Fotolack entfernt.
  • Dann wird, wie in Figur 1 dargestellt ist, das mit den aktiven MOS-Bauelementbereichen 2 und den Feldoxidb#-reichen 8 versehene Halbleitersubstrat 1 mit einer 1 /um dicken, mit 10 Mol-°% P205 dotierten CVD (chemical vapor deposition)-Si02-Schicht 3 3 versehen, wobei eine Abscheidetemperatur von 4500C eingestellt wird. Zlm Verdichten der CVD-Si02-Schicht 3 und zum Ausheilen der implantierten Bereiche werden die Substrate (1, 2, », 8) z. B. 30 Minuten bei 9500C unter Stickstoffatmosphäre getempert. In einem Fotoätzschritt werden dann Kontaktlöcher 4 zum einkristallinen und polykristallinen Silizium (2) geöffnet und danach der Fotolack (in der Figur 1 nicht dargestellt) wieder entfernt.
  • Anschließend wird, wie aus Figur 2 zu entnehmen ist, eine z. B. 30 nm dicke CVD-Siliziumnitridschicht 5 bei 7500C ganzflächig abgeschieden. Darauf wird eine 1,5 /um dicke Fotolackschicht 6 abgeschieden. Über dem Kontaktlochbereich 4 ist die Fotolackschicht 6 wesentlich dicker als über allen anderen Bereichen. Dies trifft besonders zu, wenn z. B. eine einheitliche Kontaktlochgröße von z. B.
  • 3 x 3 /um2 gewählt wird, wobei sich dann große Kontaktflächen aus vielen kleinen Einheitskontaktlöchern zusammensetzen.
  • Der Fotolack 6 wird ganzflächig gleichmäßig soweit abgetragen, daß nur noch in den Kontaktlöchern (4) der Fotolack 16 stehenbleibt (siehe Figur 3). Dies kann z. B.
  • dadurch erreicht werden, daß die Substrate (1, 2, 3, 4, 5, 6, 8) ganzflächig belichtet werden und die Belichtungszeit so gewählt wird, daß der Fotolack 16 in den Kontaktlochbereichen nicht ausreichend oder fast gar nicht belichtet wird. Anschließend werden die Substrate (1, 2, 3, 4, 5, 6, 8) solange entwickelt, bis die Fotolackschicht 6 außerhalb der Kontaktlochbereiche ganz entfernt ist, der Fotolack 16 in den Kontaktlochbereichen aber noch vorhanden ist. Typische Belichtungszeiten für eine 1,5 µm dicke Fotolackschicht liegen fm Bereich von 10 bis 12 Sekunden, wenn mit einer Kontaktbelichtungsmaschine und einer Belic#t'z#gsintensität Von 10 mW/cm2 gearbeitet wird. Die Entwicklungszeiten in einer wässrigen alkalischen Lösung liegen bei 90 Sekunden.
  • Die freiliegende Siliziumnitridschicht 5 wird dann z. 3.
  • in einem geeigneten Plasma abgeätzt so daß dzdie in Figur 3 dargestellte Anordnung entsteht Nach dem Entfernen des restlichen Fotolackes 16 sind nur noch, wie es Figur 4 zeigt, die Kontaktlochbereiche 4 mit einer dünnen Siliziumntridschicht 15 abgedeckt. Die Substrate (1, 2, 3, 4, 8, 15) werden nun bei z. B. 9500C einer Wasserdampfatmosphäre ausgesetzt, um ein Fließen der Phosphorsilikatglasschicht 3 und ein gleichzeitiges Verarmen der Oberfläche an Phosphor zu bewirken. Dabei werden scharfkantige Strukturstufen verrundet und vorhandene Hohlräume mit Phosphorsilikatglas ausgefüllt.
  • Die Kontaktlochfläche 4 wird dabei nicht verändert.
  • Nach dem Reflow-Prczeß wird das restliche Siliziumnitrid 15 in bekannter Weise entfernt und auf die Substrate ganzflächig Aluminium oder Aluminium/Silizium abgeschieden und als Leiterbahnebene 7 strukturiert (siehe Figur 5). Abschließend werden die Substrate (1, 2, 3, 7, 8) bei 4500C in Wasserstoffatwosphäre getempert.
  • 10 Patentansprüche 5 Figuren

Claims (10)

  1. Patentansprüche.
    1 Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistoren, insbesondere von komplementären MOS-Feldeffekttransistorschaltungen (CMOS-FETs) , bei dem als Zwischenoxid zwischen der Polysiliziumebene und der Metalleiterbahnebene zum Abrunden der Kanten und Ränder an den Oberflächenstufen bzw in den Kontaktlochbereichen eine mindestens teilweise aus Phosphorsilikatglas bestehende Oxidschicht verwendet wird und bei dem die bei dem Verfließenlassen der Phosphorsilikatglasschicht auftretende Oxidation der frei liegenden Kontaktlochbereiche durch eine Siliziumnitridschicht vermieden wird, d a -d u r c h gekennzeichnet, , a) nach dem Erzeugen der im Halbleitersubstrat (1) befindlichen aktiven MOS-Bauelementbereiche (2) die phosphorhaltige Zwischenoxidschicht (3) abgeschieden wird, b) die Kontaktlöcher (4) zu den Polysiliziumbahnen und den aktiven Bereichen (2) geöffnet werden, c) ganzflächig eine Siliziumnitridschicht (5) abgeschieden wird, d) darauf eine Fotolackschicht (6) aufgebracht wird, e) die Fotolackschicht bis auf den in den Kontaktlöchern (4) befindlichen Fotolack (16) ganzflächig abgetragen wird, g) der in den Kontaktlöchern befindliche Fotolack (16) entfernt wird, h) die Phosphorsilikatglasschicht (3) zum Verfließen gebracht wird, i) die in den Kontaktlochbereichen (4) noch befindliche Siliziumnitridschicht (15) entfernt wird und k) die Metalleiterbahnebene (7( erzeugt wird.
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß das Entfernen der Fotolackschicht (6) durch ganzflächige Belichtung in der Weise erfolgt, daß die Belichtungszeit so eingestellt wird, daß der Fotolack (16) in den Kontaktlochbereichen aufgrund der unterschiedlichen Fotolackdioden nicht ausreichend belichtet wird, so daß sich beim Entwickeln die Fotolackschicht (6) nur außerhalb der Kontaktlochbereiche löst.
  3. 3. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß die Fotolackschicht (6) außerhalb der Kontaktlochbereiche durch reaktives Ionenätzen abgetragen wird.
  4. 4. Verfahren nach Anspruch 3, d a d u r c h g e -k e n n z e i c h n e t , daß das reaktive Ionenätzen in einem Freon/Sauerstoff-Plasma einer Parallelplatten ätzar#age durchgeführt wird.
  5. 5. Verfahren nach Anspruch 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß eine Phosphorsilikatglasschicht (3) verwendet wird, welche aus einer 10 Mol% Phosphorpentoxid (P205) dotierten Si02-Schicht besteht, welche durch thermische Zersetzung einer Silizium und Phosphor enthaltenden gasförmigen Verbindung bei 4500c erzeugt wird.
  6. 6. Verfahren nach Anspruch 5, d a d u r c h g e -k e n n z e i c h n e t , daß die Phosphorsilikatglasschicht (3) nach ihrer Erzeugung in Stickstoffatmosphäre bei 950 0C mindestens 30 Minuten getempert wird.
  7. 7. Verfahren nach Anspruch 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , daß die Siiiziur:nit#idschicht (5, 15) durch thermische Zersetzung einer Silan (SiH4) und Ammoniak enthaltenden gasförmigen Gemisch bei 7500C abgeschieden wird.
  8. 8. Verfahren nach Anspruch 1 bis 7, d a d u r c h g e k e n n z e i c h n e t , daß die Entfernung der Siliziumnitridschicht (5) im Plasma erfolgt.
  9. 9. Verfahren nach Anspruch 1 bis 8, d a d u r c h g e k e n n z e i c h n e t , daß das Verfließen der Phosphorsilikatglasschicht (3) im Bereich von 950 0C in einer Wasserdampfatmosphäre vorgenommen wird.
  10. 10. Verfahren nach Anspruch 1 bis 9, d a d u r c h g e k e n n z e i c h n e t , daß nach dem Erzeugen der Metalleiterbahnebene (7) ein Temperprozeß bei 4500 C in Wasserstoffatmosphäre durchgeführt wird.
DE19813130666 1981-08-03 1981-08-03 Verfahren zum herstellen integrieter mos-feldeffekttransistoren mit einer phosphorsilikatglasschicht als zwischenoxidschicht Ceased DE3130666A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813130666 DE3130666A1 (de) 1981-08-03 1981-08-03 Verfahren zum herstellen integrieter mos-feldeffekttransistoren mit einer phosphorsilikatglasschicht als zwischenoxidschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813130666 DE3130666A1 (de) 1981-08-03 1981-08-03 Verfahren zum herstellen integrieter mos-feldeffekttransistoren mit einer phosphorsilikatglasschicht als zwischenoxidschicht

Publications (1)

Publication Number Publication Date
DE3130666A1 true DE3130666A1 (de) 1983-02-17

Family

ID=6138466

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813130666 Ceased DE3130666A1 (de) 1981-08-03 1981-08-03 Verfahren zum herstellen integrieter mos-feldeffekttransistoren mit einer phosphorsilikatglasschicht als zwischenoxidschicht

Country Status (1)

Country Link
DE (1) DE3130666A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3825442A (en) * 1970-01-22 1974-07-23 Intel Corp Method of a semiconductor device wherein film cracking is prevented by formation of a glass layer
DE3007500A1 (de) * 1979-03-05 1980-09-18 Rca Corp Verfahren zum passivieren eines integrierten schaltkreises

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3825442A (en) * 1970-01-22 1974-07-23 Intel Corp Method of a semiconductor device wherein film cracking is prevented by formation of a glass layer
DE3007500A1 (de) * 1979-03-05 1980-09-18 Rca Corp Verfahren zum passivieren eines integrierten schaltkreises

Similar Documents

Publication Publication Date Title
DE3685970T2 (de) Verfahren zum herstellen eines halbleiterbauelements.
DE69032735T2 (de) Verfahren zum Herstellen von Hochspannungs- und Niederspannungs-CMOS-Transistoren in einem einzigen integrierten Schaltungs-Chip
DE69322487T2 (de) Verfahren zur herstellung einer nichtflüchtigen halbleiterspeicheranordnung
DE68923311T2 (de) Verfahren zur Herstellung eines Feld-Effekt-Transistors.
DE69901657T2 (de) Herstellungsverfahren für selbstjustierende lokale Zwischenverbindung
DE2933849C2 (de)
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3419080A1 (de) Verfahren zum herstellen eines feldeffekttransistors
DE2247975C3 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
EP0244607A1 (de) Verfahren zum Herstellen von optimierten komplementären MOS-Feldeffekttransistoren in VLSI-Technik
DE3132809A1 (de) Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
DE19526184A1 (de) Verfahren zur Herstellung eines MOS-Transistors
DE19509846A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19525069C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE3426306A1 (de) Mos-transistor und verfahren zu seiner herstellung
DE19524027C2 (de) Halbleitervorrichtung und zugeordnetes Herstellungsverfahren
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE2923969C2 (de) Verfahren zum Herstellen eines Feldeffekttransistors mit isoliertem Gate für integrierte Halbleiterschaltungen
DE4446850A1 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE2839933A1 (de) Integrierte schaltung mit isolierendem substrat
DE69027894T2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102021116786B4 (de) Verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8131 Rejection