DE3126116A1 - Abstimmeinrichtung fuer digitale senderwahl in rundfunkempfaengern, insbesondere in ukw-empfaengern - Google Patents

Abstimmeinrichtung fuer digitale senderwahl in rundfunkempfaengern, insbesondere in ukw-empfaengern

Info

Publication number
DE3126116A1
DE3126116A1 DE19813126116 DE3126116A DE3126116A1 DE 3126116 A1 DE3126116 A1 DE 3126116A1 DE 19813126116 DE19813126116 DE 19813126116 DE 3126116 A DE3126116 A DE 3126116A DE 3126116 A1 DE3126116 A1 DE 3126116A1
Authority
DE
Germany
Prior art keywords
digital
frequency
output
comparator
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813126116
Other languages
English (en)
Other versions
DE3126116C2 (de
Inventor
Peter Dipl.-Ing. 3201 Diekholzen Seibold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Blaupunkt Werke GmbH
Original Assignee
Blaupunkt Werke GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Blaupunkt Werke GmbH filed Critical Blaupunkt Werke GmbH
Priority to DE19813126116 priority Critical patent/DE3126116A1/de
Publication of DE3126116A1 publication Critical patent/DE3126116A1/de
Application granted granted Critical
Publication of DE3126116C2 publication Critical patent/DE3126116C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/02Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
    • H03J5/0245Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
    • H03J5/0272Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

  • Abstimmeinrichtung für digitale
  • Senderwahl in Rundfunkempfängern, insbesondere in UKW-Empfängern.
  • Die Erfindung betrifft eine Abstimmeinrichtung für digitale Senderwahl in Rundfunkempfängern, insbesondere in UKW-Empfängern, der im Oberbegriff des Anspruchs 1 definierten Gattung.
  • Bei einer bekannten Abstimmeinrichtung dieser Art liefert der Komparator eine Steuerspannung, die ein Maß für die Größe und die Richtung der bestehenden Frequenzabweichung ist. Im Regelkreis ist ein Integrator vorgesehen, der die Steuerspannung bzw. die Frequenzabweichung auf integriert, wobei die Frequenz mit einer e-Funktion einschwingt. Bei kleinen Einschwingzeiten treten jedoch Stabilitätsprobleme aufgrund von Verzögerungen, insbesondere aufgrund der durch den Zählvorgang sich ergebenden Torzeit, auf, so daß notwendigerweise die Einschwingzeit groß gehalten werden muß.
  • Dies bedeutet aber eine relativ lange Abstimmzeit beim übergang von dem einen zu dem anderen Sender.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Abstimmeinrichtung der eingangs genannten Art zu schaffen, welche eine sehr schnelle und damit unhörbare Umschaltung zwischen zwei Sendern ermöglicht.
  • Diese Aufgabe ist bei einer Abstimmeinrichtung für digitale Senderwahl der im Oberbegriff des Anspruchs 1 definierten Gattung erfindungsgemäß durch die Merkmale im Kennzeichnungsteil des Anspruchs 1 gelöst.
  • Die erfindungsgemäße Abstimmeinrichtung, die auf der Anwendung eines Approximationsverfahrens nach dem Prinzip der Intervallschachtelung auf einen Frequenzregelkreis basiert, erlaubt eine sehr schnelle Abstimmung, wobei der Regelkreis immer stabil ist. In einem Ausführungsbeispiel beträgt für einen Abstimmbereich von 100 - 120 MHz die Abstimmzeit über den gesamten Bereich nur 1,1 ms.
  • Eine besonders vorteilhafte Ausführungsform der Erfindung ergibt sich aus Anspruch 3. Durch die Aufteilung des Digital-Analog-Wandlers in mindestens zwei separate Digital-Analog-Umsetzer und die Addition der analogen Ausgangsspannungen der Digital-Analog-Umsetzer können letztere mit geringer Bit-Genauigkeit ausgeführt werden, was die Integrationsfähigkeit der Abstimmeinrichtung wesentlich fördert. In einem Ausführungsbeispiel eines Approximations-Register mit 14 Bit beträgt die Genauigkeitsanforderung an die Digital-Analog-Umsetzer lediglich 8 Bit, wobei die Auflösung des gesamten Digital-Analog-Wandlers ca. 14 Bit ist.
  • Vorteilhafte Ausführungsform der Erfindung ergeben sich auch aus den weiteren Ansprüchen, auf die hier ausdrücklich Bezug genommen wird.
  • Die Erfindung ist anhand eines in der Zeichnung dargestellten Ausführungsbeispiels im folgenden näher beschrieben.
  • Dabei zeigen: Fig. 1 ein Blockschaltbild einer Abstimmeinrichtung für digitale Senderwahl in einem UKW-Empfänger, Fig 2 ein Blockschaltbild eines Ausführungsbeispiels der Ablauf-Steuervorrichtung in Fig. 1, Fig. 3 ein Impulsdiagramm der Ablauf-SteuerVOrrichtung in Fig. 2.
  • In Fig. 1 ist ein Blockschaltbild einer Abstimmeinrichtung für einen UKW-Empfänger dargestellt. Der Abstimmbereich ist für 100 - 120 MHz ausgelegt. Von dem UKW-Empfänger ist lediglich der spannungsgesteuerte Oszillator zu sehen. Die Abstimmeinrichtung weist einen die Oszillatorfrequenz messenden digitalen Zähler 11, einen Sollwertgeber 12 zum digitalen Eingeben einer Empfangsfrequenz, der sogenannten Sollfrequenz, eines gewünschten Senders, einen die Oszillatorfrequenz als Istfrequenz mit der eingegebenen Sollfrequenz vergleichenden digitalen Komparator 13 und eine Vorrichtung 14 zum Erzeugen einer Oszillator-Abstimmspannung in Abhängigkeit von dem Ausgangssignal des Komparators 13 auf. Der Sollwertgeber 12 ist dabei als Mikrocomputer 15 mit einer Eingabetastatur für die Senderwahl und einem Speicher fur die eingegebene Empfangssendefrequenz ausgebildet. Als Mikrocomputer kann dabei z.B. ein Baustein Verwendung finden, wie er unter der Handelsbezeichnung C0P 420 angeboten wird.
  • Die Vorrichtung 14 zum Erzeugen einer Oszillator-Abstimmspannung weist ein Sukzessiv-Approximations-Register (16) und einen Digital-Analog-Wandler 17 auf. Das Sukzessiv-Approximations-Register weist einen Dateneingang D und mehrere parallele Ausgänge Q auf. Der Dateneingang D ist mit dem Ausgang des Komparators 13 verbunden, während die digitalen Ausgänge Q an die digitalen Eingänge des Digital-Analog-Wandlers 17 angeschlossen sind. Das Sukzessiv-Approximations-Register 16 ist beispielsweise aus den beiden integrierten Schaltkreisen aufgebaut, wie sie unter der Handelsbezeichnung MC 14 54 9 B und MC 14 55 9 B von der Firma Motorola angeboten werden. Diese Bausteine ergeben in der von Motorola angegebenen Zusammenschaltung ein 14-Bit-Approximations-Register mit 14 digitalen Ausgängen Q 1 -Q 14. Der Digital-Analog-Wandler 17 ist aus einem 6-Bit-Digital-Analog-Wandler 18 und aus einem 8-Bit-Digital-Analog-Wandler 19 zusammengesetzt. Die höherwertigen Bit-Ausgänge 9 14 - Q 9 des Approximations-Register 16 sind mit den analogen Eingängen des Dgital-Analog-Umsetzers 18 und die niederwertigeren Bit-Eingänge Q 8 - 9 1 sind mit den analogen Eingängen des Digital-Analog-Umsetzers 19 verbunden. Die beiden analogen Ausgänge der Digital-Analog-Umsetzer 18,19 sind über einen Addierer 20 mit dem Steuereingang des Oszillators lo verbunden.
  • Das Sukzessiv-Approximations-Register 16 ist derart ausgebildet, daß aufeinanderfolgende Ausgänge Q 14 - Q 1 sukzessive mit einem Ausgangssignal belegt sind, wobei vor Belegen des jeweils nächsten Ausgangs das Ausgangssignal des vorherigen Ausgangs entsprechend einer Eingangsinformation an dem Dateneingang D erhalten bleibt oder wieder gelöscht wird. Dabei stellt das Ausgangssignal des Komparators 13 eine Vorzeicheninformation für eine bestehende Frequenzabweichung dar, die von dem Approximations-Register 16 in der Weise ausgewertet wird, daß das Ausgangssignal des jeweils unmittelbar zuvDr belegten Ausgangs bei einem Dateneingangssignal, das eine gegenüber der Sollfrequenz größere Istfrequenz (positive Vorzeicheninformation) charakterisiert, wieder gelöscht wird und bei einem Dateneingangssignal, das eine gegenüber der Sollfrequenz kleinere Istfrequenz charakterisiert (negative Vorzeicheninformation), erhalten bleibt. Die sukzessive Belegung der Ausgänge mit einem Ausgangssignal beginnt bei dem Ausgang mit dem höchstwertigen Bit, also beim Ausgang Q 14.
  • Beim Abstimmvorgang wird nunmehr mittels des Approximations-Registers 16 und der beiden Digital-Analog-Umsetzer 18 und 19 sehr schnell, und zwar innerhalb von ca. 100 ,uns, über 6 Bit iteriert und zu diesem Ergebnis dann langsamer und zwar ca. 1 ms,und wesentlich genauer (mit einem Frequenzfehler von ca. 0,1 %)die Spannung entsprechend weiterer 8 Bit addiert . Hierzu weist der Zähler 11 mit einerZählkapazität von 14 Bit eine umschaltbare Torzeit auf, die für die ersten 6 Bit jeweils 8 Us und für die zweiten 8 Bit jeweils 128 ps beträgt. Die Umschaltung der Torzeit sowie das Zusammenwirken der einzelnen Baugruppen der Abstimmeinrichtung während eines Abstimmvorgangs erfolgt durch eine Ablauf-Steuervorrichtung 21, die mit dem Zähler 11, dem Mikrocomputer 15 und dem Sukzessiv-Approximations-Register 16 verbunden ist. Dabei erhält die Ablauf-Steuervorrichtung 21 von dem Mikrocomputer 15 einen Startimpuls, der erstere aktiviert, und die Ablauf-Steuervorrichtung 21 belegt den Mikroprozessor 15 mit einem Übertrag-Impuls, der die Übertragung des in dem Mikrocomputer 15 gespeicherten Bit-Musters der gewi1ten Sende-oder Empfangsfreqms an den xrpaator 13 bewirkt. Die Ablauf-Steuervorrichtung 21 gibt über eine Startleitung 22 einen Startimpuls und über eine Taktleitung 23 Taktimpulse an das Approximations-Register 16. Des weiteren erhält der Zähler 11 von der Ablauf-Steuervorrichtung 21 einen Rücksetzimpuls über seinen Reset-Eingang und einen Torzeitimpuls über seinen Enable-Eingang.
  • Ein mögliches Ausführungsbeispiel der Ablauf-Steuervorrichtung 21 ist in Fig. 2 dargestellt. Sie weisteinenSynchronzähler 24, einen programmierbaren Festwertspeicher 25 in Form eines EPROM und einen Latch 26 auf. Der Latch 26 weist sechs Steuerausgänge auf, an welchen die bereits erwähnten Steuerimpulse in der in Fig. 3 dargestellten zeitlichen Ablauffolge auftreten. Zwei Ausgänge des Latch 26 sind mit dem Zähler 11, zwei Ausgänge mit dem Approximations-Register 16 und ein Ausgang mit dem Mikrocomputer 15 verbunden. Der.sechste Ausgang ist über ein NAND-Gatter 27 an den Reset-Eingang des Synchronzählers 24 geführt und dient der Selbsthaltung der Ablauf-Steuervorrichtung 21 bei Abschluß des Absimmvorgangs. Der zweite Eingang des NAND-Gatters 27 ist mit dem Mikrocomputer 15 verbunden und erhält vom letzteren den Startimpuls.
  • Die Wirkungsweise der vorstehend beschriebenen Abstimmeinrichtung ist wie folgt: Zur automatischen Umschaltung von einem gerade empfangenen Sender auf einem anderen ist der Abstimmvorgang zu starten.
  • Wie das Impulsdiagramm in Fig.3verdeutlicht, gibt zunächst der Mikrocomputer 15 einen Start impuls an die Ablauf-Steuervorrichtung 21. Der Synchronzähler 24 wird zurückgesetzt und beginnt zu zählen. Über den Latch 26 und die Startleitung 23 wird ein Startimpuls an das Sukzessiv-Approximations-Register 16 ausgegeben, der letzteres aktiviert. Gleichzeitig gelangt ein Übertragungsimpuls an den Mikrocomputer 15, wodurch das Bitmuster der im Speicher abgelegten Soll-Sendefrequenz an den Komparator 13 gelegt wird. Mit dem ersten Taktimpuls am Takt- oder Clock-Eingang des Registers 16 wird in diesem das höchstwertige Bit gesetzt, d.h. der Q 14-Ausgang des Registers 16 wird mit einem Ausgangssignal belegt, logisch "1". Alle anderen Ausgänge des Registers 16 weisen logisch "0" auf. Ist Umax die maximale Abstimmspannung für den Abstimmbereich 100 - 120 MHz, so liegt am Ausgang des Digital-Analog-Umsetzers 18 beim ersten Schritt (N=l) die Ausgangsspannung wobei Ii das Ausgangssignal an den O-Ausgängen des Registers 16 ist. Im vorliegenden Fall bei i= 1 ist 11 logisch "1".
  • Diese Ausgangsspannung liegt als Abstimmspannung am Ausgang des Addierers 20, da der ananloge Ausgang des Digital-Analog-Umsetzers 19 spannungslos ist. Die Abstimmspannung zieht den Oszillator 10 auf eine bestimmte Istfrequenz.
  • Mit dem Reset-Impuls (Fig. 3) wird der Zähler 11 zurückgesetzt und mit dem TorzZtimpuls von 8 >is die Torzeit des Zählers bestimmt. Während diese 8 ps mißt der Zähler 11 die Istfrequenz und legt das digitale Meßergebnis an den Komparator 13. Je nachdem,ob die Istfrequenz größer oder kleiner als die Sollfrequenz ist, erscheint am Ausgang des Komparators die Vorzeicheninformation logisch "0" oder logisch "1", die als Dateneingangssignal an dem Dateneingang D des Registers 16 liegt. (Selbstverständlich ist auch eine Umkehrung der Zuordnung von logisch "0" und "1" möglich).
  • Im vorliegenden Fall soll das Vergleichsergebnis eine Vorzeicheninformation "O" ergeben, d.h., daß die Istfrequenz größer als die vorgegebene Sollfrequenz ist. Diese Vorzeicheninformation "0" bewirkt im Register 16 ein Löschen des Ausgangssignals am 9 14-Ausgang, so daß auch hier wieder logisch "0" liegt.-Mit dem nächsten Taktimpuls wird der nächste Ausgang des Registers 16, also der Q 13-Ausgang mit logisch "1" belegt. Am Ausgang des Digital-Analog-Wandlers 18 und damit am Ausgang des Addierers 20 liegt die Abstimmspannung: Diese Abstimmspannung zieht den Oszillator 10 auf eine Istfrequenz. Mit dem nächsten Reset-Impuls wird der Zähler 11 erneut zurückgesetzt und während des nächsten Torzeitimpulses wird die Istfrequenz erneut gemessen. Ist nunmehr die Istfrequenz kleiner als die Sollfrequenz, so erscheint am Ausgang des KaTlparators 13 die Vorzeicheninformation "1". Diese bewirkt über den Dateneingang des Registers 16, daß das Ausgangssignal "1" am Q 13-Ausgang des Registers 16 erhalten bleibt.
  • Mit dem nächsten Taktimpuls am Clock-Eingang des Registers 16 wird der 0 12-Ausgang mit logisch 2'1" belegt. Die Ausgangsspannung am Ausgang des Digital-Analog-Wandlers 18 und damit die Abstimmspannung am Ausgang des Addierers 20 beträgt dann Diese Abstimmspannung zieht wiederum den Oszillator 10 auf eine neue Istfrequenz,die von dem Zähler 11 gemessen und von dem Komparator 13 mit der Sollfrequenz verglichen wird. Das Ergebnis dieses Vergleichs, die Vorzeicheninformation,bewirkt ein Löschen oder ein Belassen des Ausgangssignals am Q 12-Ausgang des Registers 16, je nachdem ob die Istfrequenz größer oder kleiner als die Sollfrequenz ist.
  • Die vorstehend beschriebenen Vorgänge wiederholen sich fortlaufend, wobei jeweils ein weiterer Q-Ausgang des Registers mit einem Ausgangssignal "1" belegt wird. Bei N=14 ist der Abstimmvorgang beendet und der neue Sender ist eingestellt.
  • Anzumerken ist, daß ab dem siebten Wiederholzyklus, also nach N=6 und Belegen des Q 9-Ausgangs des Registers 16, die Ausgangsspannung des Digital-Analog-Umsetzers 18 konstant bleibt und in dem Addierer 20 die Ausgangsspannung des Digital-Analog-Umsetzers 19 hinzuaddiert wird. Außerdem wird ab diesem Wiederholzyklus die Länge des Torzeitimpulses also die Torzeit des Zählers 11, umgestellt und beträgt nunmehr bei jeder Frequenzmessung 128 Sus. Auf diese Weise wird innerhalb von ca. 1,1 ms der neue Sender mit einem Frequenzfehler von 0,1 ; eingestellt. Die Aufteilung des Digital-Analog-Wandlers 17 in zwei Digital-Analog-Umsetzer 18 und 19 erfolgt lediglich aus Gründen der besseren Integrationsfähigkeit, da die beiden Digital-Analog-Umsetzer 18,19 zum Erzielen des fast gleichen Ergebnisses eine wesentlich geringere Bit-Genauigkeit aufzuweisen brauchen als ein 14 Bit-Digital-Analog-Wandler.

Claims (10)

  1. Patentansprüche iiAbstimmeinrichtung für digitale Senderwahl in Rundfunk empfängern, insbesondere in UKW-Empfängern, mit einem die Oszillator-Frequenz (Ist-Frequenz) messenden digitalen Zähler, einem Sollwertgeber zum digitalen Eingeben der Empfangsfrequenz (Soll-Frequenz) eines gewünschten Senders, einem die Ist-Frequenz mit der Soll-Frequenz vergleichenden digitalen Komparator und mit einer Vorrichtung zum Erzeugen einer Oszillator-Abstimmspannung in Abhängigkeit von dem Ausgangssignal des Komparators, d a d u r c h g e k e n n z e i c h -n e t, daß die Vorrichtung (14) zum Erzeugen einer Oszillator-Abstimmspannung ein Sukzessiv-Approximations-Register (16) mit einem Dateneingang (D) und mehreren parallelen Ausgängen (Q 14 - Q 1) und einen Digital-Analog-Wandler (17) aufweist, daß aufeinanderfolgende Ausgänge (Q 14 - Q 1) des Registers (16) sukzessive mit einem Ausgangssignal belegt sind, wobei vor Belegen des jeweils nächsten Ausgangs (Q 13 - Q 1) das Ausgangssignal des vorherigen Ausgangs (Q 14 - Q 2) entsprechend einer Eingangsinformation an dem Dateneingang (D) erhalten bleibt oder wieder gelöscht wird, daß der Dateneingang (D) des Registers (16) mit dem Ausgang des Komparators (13) verbunden ist, dessen Ausgangssignal lediglich eine Vorzeicheninformation für eine bestehende Frequenzabweichung darstellt, daß die Digitaleingänge des Digital-Analog-Wandlers (17) mit den Ausgängen (Q 14 -Q 1) des Registers (16) folgerichtig in der Weise verbunden sind, daß der Eingang mit dem höchstwertigen Bit an dem zuerst mit einem Ausgangssignal belegten Ausgang (Q 14) des Registers (16) liegt, und daß die analoge Ausgangsspannung des Digital-Analog-Wandlers (17) dem Steuereingang des Oszillators (10) zugeführt ist.
  2. 2. Einrichtung nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t, daß das Approximations-Register (16) derart ausgebildet ist, daß das Ausgangssignal des jeweils unmittelbar zuvor belegten Ausgangs (Q 14 -Q 2) bei einem eine gegenüber der Soll-Frequenz größere Ist-Frequenz charakterisierenden Dateneingangssignal wieder gelöscht wird und bei einem eine gegenüber der Sollfrequenz höhere Ist-Frequenz charakterisierenden Dateneingangssignal erhalten bleibt.
  3. 3. Einrichtung nach Anspruch 1 oder 2, d a d u r c h g e -k e n n z e i c h n e t, daß der Digital-Analog-Wandler (17) von mindestens zwei separaten Digital-Analog-Umsetzern(18,19) gebildet ist, deren analoge. Ausgänge über einen Addierer (20) mit dem Steuereingang des Oszillators (10) verbunden sind.
  4. 4. Einrichtung nach einem der Ansprüche 1 - 3, g e k e n n -z e i c h n e t durch eine den Abstimmvorgang steuernde Ablauf-Steuervorrichtung (21), die mit dem Zähler (11), dem Komparator (13), dem Sollwertgeber (15) und dem Approximations-Register (16) verbunden ist.
  5. 5. Einrichtung nach einem der Ansprüche 1 - 4, d a -d r c h g e k e n n z e i c h n e t, daß der Zähler (11) eine über die Ablauf-Steuervorrichtung (21) umschaltbare Torzeit aufweist.
  6. 6. Einrichtung nach Anspruch 5, d a d u r c h g e k e n n -z e i c h n e t, daß des Approximatiorwzegister - (16)eine Kapazität von 14 Bit aui;eist und die Tbrzeit das Zählers(ll)für die ersten 6 Bit jeweils 8 ps und die zweiten 8 Bit jeweils 128 µs beträgt.
  7. 7. Einrichtung nach einem der Ansprüche 1 - 6, d a d u r c h g e k e n n z e i c h n e t, daß der Sollwertgeber (12) als Mikrocomputer (15) mit Eingabetastatur für die Senderwahl und Speicher für die gewählte Sendefrequenz ausgebildet ist.
  8. 3. Einrichtung nach Anspruch 7, d a d u r c h g e k e n n -z e i c h n e t, daß der Mikrocomputer (15) mit der Ablauf-Steuervorrichtung (21) derart verbunden ist, daß ein den Abstimmvorgang auslösender Startimpuls des Mikrocomputers (15) die Ablauf-Steuervorrichtung (21) aktiviert und ein von der Ablauf-Steuervorrichtung (21) abgegebenerUbergabeimpuls den Ubertrag des in dem Mikrocomputer (15) gespeicherten Bitmusters der gewählten Sendefrequenz an den Komparator (13) bewirkt.
  9. 9. Einrichtung nach einem der Ansprüche 4 - 8, d a d u r c h g e k e n n z e i c h n e t, daß die Ablauf-Steuervorrichtung (21) über eine mit einem Startimpuls für das Approximations-Register (16) belegbar Startleitung .(23) und über eine Taktimpulse führende Taktleitung (22) mit dem Approximations-Register (16) verbunden ist.
  10. 10. Einrichtung nach einem der Ansprüche 4 - 9, d a -d u r c h g e k e n n z e i c h n e t , daß der Reset-Eingang und der Enable-Eingang des Zählers (11) mit der Ablauf-Steuervorrichtung (21) verbunden sind.
DE19813126116 1981-07-02 1981-07-02 Abstimmeinrichtung fuer digitale senderwahl in rundfunkempfaengern, insbesondere in ukw-empfaengern Granted DE3126116A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813126116 DE3126116A1 (de) 1981-07-02 1981-07-02 Abstimmeinrichtung fuer digitale senderwahl in rundfunkempfaengern, insbesondere in ukw-empfaengern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813126116 DE3126116A1 (de) 1981-07-02 1981-07-02 Abstimmeinrichtung fuer digitale senderwahl in rundfunkempfaengern, insbesondere in ukw-empfaengern

Publications (2)

Publication Number Publication Date
DE3126116A1 true DE3126116A1 (de) 1983-01-20
DE3126116C2 DE3126116C2 (de) 1989-06-08

Family

ID=6135950

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813126116 Granted DE3126116A1 (de) 1981-07-02 1981-07-02 Abstimmeinrichtung fuer digitale senderwahl in rundfunkempfaengern, insbesondere in ukw-empfaengern

Country Status (1)

Country Link
DE (1) DE3126116A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947456A (en) * 1988-09-16 1990-08-07 Uniden America Corporation Scanning radio receiver
EP0391464A2 (de) * 1989-04-03 1990-10-10 Philips Patentverwaltung GmbH Hybrider Phasenregelkreis
EP0402113A2 (de) * 1989-06-07 1990-12-12 International Business Machines Corporation Frequenzsteuerschaltung für VCO

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009407B1 (ko) * 1993-09-21 1995-08-22 주식회사금성사 디지탈 선국 장치와 선국 제어방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2715024A1 (de) * 1976-04-08 1977-10-20 Fujitsu Ten Ltd Funkempfaenger
DE2632025A1 (de) * 1976-07-16 1978-01-26 Licentia Gmbh Abstimmschaltung fuer hochfrequenzempfangsgeraete nach dem ueberlagerungsprinzip

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2715024A1 (de) * 1976-04-08 1977-10-20 Fujitsu Ten Ltd Funkempfaenger
DE2632025A1 (de) * 1976-07-16 1978-01-26 Licentia Gmbh Abstimmschaltung fuer hochfrequenzempfangsgeraete nach dem ueberlagerungsprinzip

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
C.ANDREN "Sigle a-d converter cuts cost of droopless sample - and - hold", in Electronics, 1979, July 19, S.129 *
R.C. GHEST "Ein sukzessives Vergleichs- register" in Elektronik-Industrie 3, 1975, S.29-30 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947456A (en) * 1988-09-16 1990-08-07 Uniden America Corporation Scanning radio receiver
EP0391464A2 (de) * 1989-04-03 1990-10-10 Philips Patentverwaltung GmbH Hybrider Phasenregelkreis
EP0391464A3 (de) * 1989-04-03 1991-03-27 Philips Patentverwaltung GmbH Hybrider Phasenregelkreis
EP0402113A2 (de) * 1989-06-07 1990-12-12 International Business Machines Corporation Frequenzsteuerschaltung für VCO
EP0402113A3 (de) * 1989-06-07 1991-03-20 International Business Machines Corporation Frequenzsteuerschaltung für VCO

Also Published As

Publication number Publication date
DE3126116C2 (de) 1989-06-08

Similar Documents

Publication Publication Date Title
EP0084592B1 (de) Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers
DE3324711C2 (de) Impulsgenerator
DE3200895C2 (de) Verfahren und Vorrichtung zum Umwandeln eines ersten Binärwortes in ein zweites Binärwort
DE2163971C3 (de) Schaltung zur digitalen Frequenzeinstellung eines Oszillators
DE2905395A1 (de) Digitaler frequenzumsetzer
DE2333851A1 (de) Verfahren und anordnungen zur selbsttaetigen nachregelung der mit einer abstimmanordnunggeingestellten oszillatorfrequenz eines ueberlagerungsempfangsteils einer bild und/oder tonwiedergabeanordnung
DE3126116A1 (de) Abstimmeinrichtung fuer digitale senderwahl in rundfunkempfaengern, insbesondere in ukw-empfaengern
DE2848061C2 (de) Drahtloses elektronisches Fernsteuerverfahren und Anordnung zur Durchführung des Verfahrens
DE2632025A1 (de) Abstimmschaltung fuer hochfrequenzempfangsgeraete nach dem ueberlagerungsprinzip
DE2354769A1 (de) Verfahren und anordnung zur quantitativen auswertung der objekte eines nach einem rasterverfahren aufgenommenen bildes
DE2533072B2 (de) Abstimmschaltung für Hochfrequenzempfangsgeräte
DE3843261A1 (de) Schaltungsanordnung zur steuerung der phase eines taktsignals
DE2541299B2 (de) Schaltung zur Erzeugung einer treppenförmigen Abstimmspannung zum Abstimmen eines Empfängers
DE2743410A1 (de) Verfahren und anordnung zur zeitlichen stabilisierung periodischer abtastimpulse und anordnungen zur durchfuehrung des verfahrens
EP0243771A2 (de) Verfahren und Anordnung zur schnellen und präzisen Messung der Frequenz eines Signals
DE1963195B2 (de) Analog-Digital-Umsetzer
EP0065062B1 (de) Verfahren zur Erzeugung von digitalen periodischen Zeitfunktionssignalen
DE3314973C1 (de) Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz
DE1925917A1 (de) Binaere Impulsfrequenz-Multiplizierschaltung
DE3146956A1 (de) Automatische abstimmfrequenzsteuerung fuer einen empfaenger
DE1218554B (de) Verfahren und Anordnung zur Einstellung und Konstanthaltung der Frequenz eines Oszillators
EP0387685A2 (de) Verfahren zur Spannungs-Frequenz-Wandlung und Einrichtung zur Durchführung des Verfahrens
DE2156200A1 (de) Verfahren zum feststellen einer frequenzmaessigen uebereinstimmung einer ersten impulsfolge mit einer zweiten impulsfolge
DE2625741C2 (de) Abstimmschaltung für Hochfrequenzempfangsgeräte
DE2417591C3 (de) Frequenzteiler hoher Arbeitsgeschwindigkeit

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8320 Willingness to grant licences declared (paragraph 23)
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee