DE3126116C2 - - Google Patents

Description

Die Erfindung betrifft eine Abstimmeinrichtung für digitale Sender­ wahl in Rundfunkempfängern, insbesondere in UKW-Empfängern, der im Oberbegriff des Anspruchs 1 definierten Gattung.

Bei einer beispielsweise aus der Zeitschrift "Funkschau" 1974, Heft 2, Seite 62 bis 63 und Heft 3, Seite 93 bis 95 bekannten Abstimmeinrich­ tung dieser Art liefert der Komparator eine Steuerspannung, die ein Maß für die Größe und die Richtung der bestehenden Frequenzabweichung ist. Im Regelkreis ist ein Integrator vorgesehen, der die Steuerspan­ nung bzw. die Frequenzabweichung aufintegriert, wobei die Frequenz mit einer e-Funktion einschwingt. Bei kleinen Einschwingzeiten treten je­ doch Stabilitätsprobleme aufgrund von Verzögerungen, insbesondere auf­ grund der durch den Zählvorgang sich ergebenden Torzeit, auf, so daß notwendigerweise die Einschwingzeit groß gehalten werden muß. Dies be­ deutet aber eine relativ langsame Abstimmzeit beim Übergang von dem einen zu dem anderen Sender.

Aus der DE 27 15 024 A1 ist ein AM/FM-Empfänger mit einem Frequenz­ teiler zur Teilung der Ausgangsfrequenz des Ortsoszillators bekannt, mit einer digitalen Einstellvorrichtung zur Einstellung der ge­ wünschten Empfangsfrequenz und einem Vergleicher, welcher mit den Aus­ gangssignalen vom Frequenzteiler und der digitalen Einstellvorrichtung beaufschlagt wird und ein Ausgangssignal für die schrittweise zu stei­ gernde oder zu verringernde Ausgangsfrequenz des Ortsoszillators lie­ fert, bis die Ausgangssignale des Frequenzteilers und des Vergleichers zur Koinzidenz miteinander gebracht werden.

Aus der DE 26 32 025 A1 ist eine Abstimmschaltung für Hochfrequenz­ empfangsgeräte mit einem Überlagerungsoszillator bekannt, dessen Fre­ quenz durch eine Abstimmspannung zur Abstimmung auf gewünschte Sender veränderbar ist, mit einer Vergleichsschaltung, der zur Erzeugung der Abstimmspannung eine erste Zahl, die die Schwingungen des Überlagerungs­ oszillators darstellt, und eine zweite Zahl, die den Sender kennzeich­ net, zugeführt wird, wobei mittels eines Vergleichers von den beiden Zahlen jeweils die einander entsprechenden Ziffern nacheinander im Mul­ tiplexbetrieb miteinander verglichen werden, und wobei die Anzahl der Umkehrungen der Ungleichergebnisse des Vergleichers die Geschwindigkeit der Abstimmung bestimmt.

Aus der US-Z.: "Electronics" 1979, July 19, Heft 15, Seite 129 ist eine Schaltungsanordnung zur Digital-Analog-Umwandlung bekannt, die mittels einer Zusatzbeschaltung auch eine Analog-Digital-Umwandlung ermöglicht.

In der Zeitschrift "elektronik industrie" 1975, Heft 3, Seite 28 bis 30 ist ein sukzessives Vergleichsregister beschrieben und auf die schnelle Methode der sukzessiven Approximation gegenüber den wesent­ lich langsameren Zähltechniken der bisher verwendeten Analog-Digital- Wandler hingewiesen.

Der Erfindung liegt die Aufgabe zugrunde, eine wenig aufwendige, leicht integrierbare Abstimmeinrichtung der eingangs genannten Art zu schaffen, welche eine sehr schnelle und damit unhörbare Umschal­ tung zwischen zwei Sendern ermöglicht.

Diese Aufgabe ist bei einer Abstimmeinrichtung für digitale Sender­ wahl der im Oberbegriff des Anspruchs 1 definierten Gattung erfin­ dungsgemäß durch die Merkmale im Kennzeichnungsteil des Anspruchs 1 gelöst.

Die erfindungsgemäße Abstimmeinrichtung, die auf der Anwendung eines Approximationsverfahrens nach dem Prinzip der Intervallschachtelung auf einen Frequenzregelkreis basiert, erlaubt eine sehr schnelle Ab­ stimmung, wobei der Regelkreis immer stabil ist. In einem Ausführungs­ beispiel beträgt für einen Abstimmbereich von 100-120 MHz die Ab­ stimmzeit über den gesamten Bereich nur 1,1 ms.

Durch die Aufteilung des Digital-Analog-Wandlers in mindestens zwei separate Digital-Analog-Umsetzer und die Addition der analogen Aus­ gangsspannungen der Digital-Analog-Umsetzer können letztere mit ge­ ringer Bit-Genauigkeit ausgeführt werden, was die Integrationsfähig­ keit der Abstimmeinrichtung wesentlich fördert. In einem Ausführungs­ beispiel eines Approximations-Register mit 14 Bit beträgt die Genauig­ keitsanforderung an die Digital-Analog-Umsetzer lediglich 8 Bit, wobei die Auflösung des gesamten Digital-Analog-Wandlers rd. 14 Bit ist.

Vorteilhafte Ausführungsformen der Erfindung ergeben sich aus den weiteren Ansprüchen, auf die hier ausdrücklich Bezug genommen wird.

Die Erfindung ist anhand eines in der Zeichnung dargestellten Aus­ führungsbeispiels im folgenden näher beschrieben.

Dabei zeigt

Fig. 1 ein Blockschaltbild einer Abstimmein­ richtung für digitale Senderwahl in einem UKW-Empfänger,

Fig. 2 ein Blockschaltbild eines Ausführungsbei­ spiels der Ablauf-Steuervorrichtung in Fig. 1,

Fig. 3 ein Impulsdiagramm der Ablauf-Steuervorrich­ tung in Fig. 2.

In Fig. 1 ist ein Blockschaltbild einer Abstimmeinrichtung für einen UKW-Empfänger dargestellt. Der Abstimmbereich ist für 100-120 MHz ausgelegt. Von dem UKW-Empfänger ist ledig­ lich der spannungsgesteuerte Oszillator zu sehen. Die Abstimm­ einrichtung weist einen die Oszillatorfrequenz messenden digi­ talen Zähler 11, einen Sollwertgeber 12 zum digitalen Ein­ geben einer Empfangsfrequenz, der sogenannten Sollfrequenz, eines gewünschten Senders, einen die Oszillatorfrequenz als Istfrequenz mit der eingegebenen Sollfrequenz vergleichenden digitalen Komparator 13 und eine Vorrichtung 14 zum Erzeugen einer Oszillator-Abstimmspannung in Abhängigkeit von dem Ausgangssignal des Komparators 13 auf. Der Sollwertgeber 12 ist dabei als Mikrocomputer 15 mit einer Eingabetastatur für die Senderwahl und einem Speicher für die eingegebene Empfangssende­ frequenz ausgebildet. Als Mikrocomputer kann dabei z. B. ein Baustein Verwendung finden, wie er unter der Handelsbezeich­ nung COP 420 angeboten wird.

Die Vorrichtung 14 zum Erzeugen einer Oszillator-Abstimm­ spannung weist ein Sukzessiv-Approximations-Register (16) und einen Digital-Analog-Wandler 17 auf. Das Sukzessiv-Approxi­ mations-Register weist einen Dateneingang D und mehrere parallele Ausgänge Q auf. Der Dateneingang D ist mit dem Ausgang des Komparators 13 verbunden, während die digita­ len Ausgänge Q an die digitalen Eingänge des Digital-Analog- Wandlers 17 angeschlossen sind. Das Sukzessiv-Approxi­ mations-Register 16 ist beispielsweise aus den beiden inte­ grierten Schaltkreisen aufgebaut, wie sie unter der Handels­ bezeichnung MC 14 54 9B und MC 14 55 9B von der Firma Motorola angeboten werden. Diese Bausteine ergeben in der von Motorola angegebenen Zusammenschaltung ein 14-Bit- Approximations-Register mit 14 digitalen Ausgängen Q 1- Q 14. Der Digital-Analog-Wandler 17 ist aus einem 6-Bit- Digital-Analog-Wandler 18 und aus einem 8-Bit-Digital-Ana­ log-Wandler 19 zusammengesetzt. Die höherwertigen Bit-Aus­ gänge Q 14-Q 9 des Approximations-Registers 16 sind mit den analogen Eingängen des Digital-Analog-Umsetzers 18 und die niederwertigeren Bit-Eingänge Q 8-Q 1 sind mit den analogen Eingängen des Digital-Analog-Umsetzers 19 verbun­ den. Die beiden analogen Ausgänge der Digital-Analog-Um­ setzer 18, 19 sind über einen Addierer 20 mit dem Steuer­ eingang des Oszillators 10 verbunden.

Das Sukzessiv-Approximations-Register 16 ist derart ausge­ bildet, daß aufeinanderfolgende Ausgänge Q 14-Q 1 sukzes­ sive mit einem Ausgangssignal belegt sind, wobei vor Belegen des jeweils nächsten Ausgangs das Ausgangssignal des vorheri­ gen Ausgangs entsprechend einer Eingangsinformation an dem Dateneingang D erhalten bleibt oder wieder gelöscht wird. Da­ bei stellt das Ausgangssignal des Komparators 13 eine Vorzei­ cheninformation für eine bestehende Frequenzabweichung dar, die von dem Approximations-Register 16 in der Weise ausge­ wertet wird, daß das Ausgangssignal des jeweils unmittelbar zuvor belegten Ausgangs bei einem Dateneingangssignal, das eine gegenüber der Sollfrequenz größere Istfrequenz (posi­ tive Vorzeicheninformation) charakterisiert, wieder gelöscht wird und bei einem Dateneingangssignal, das eine gegenüber der Sollfrequenz kleinere Istfrequenz charakterisiert (ne­ gative Vorzeicheninformation), erhalten bleibt. Die sukzes­ sive Belegung der Ausgänge mit einem Ausgangssignal be­ ginnt bei dem Ausgang mit dem höchstwertigen Bit, also beim Ausgang Q 14.

Beim Abstimmvorgang wird nunmehr mittels des Approxima­ tions-Registers 16 und der beiden Digital-Analog-Umsetzer 18 und 19 sehr schnell, und zwar innerhalb von ca. 100 µs, über 6 Bit iteriert und zu diesem Ergebnis dann langsamer, und zwar ca. 1 ms, und wesentlich genauer (mit einem Fre­ quenzfehler von ca. 0,1‰) die Spannung entsprechend weiterer 8 Bit addiert. Hierzu weist der Zähler 11 mit einer Zählkapa­ zität von 14 Bit eine umschaltbare Torzeit auf, die für die ersten 6 Bit jeweils 8 µs und für die zweiten 8 Bit jeweils 128 µs beträgt. Die Umschaltung der Torzeit sowie das Zusammenwirken der einzelnen Baugruppen der Abstimm­ einrichtung während eines Abstimmvorgangs erfolgt durch eine Ablauf-Steuervorrichtung 21, die mit dem Zähler 11, dem Mikrocomputer 15 und dem Sukzessiv-Approximations- Register 16 verbunden ist. Dabei erhält die Ablauf-Steuer­ vorrichtung 21 von dem Mikrocomputer 15 einen Startimpuls, der erstere aktiviert, und die Ablauf-Steuervorrichtung 21 belegt den Mikroprozessor 15 mit einem Übertrag-Impuls, der die Übertragung des in dem Mikrocomputer 15 gespeicherten Bit-Musters der gewählten Sende- oder Empfangsfrequenz an den Komparator 13 bewirkt. Die Ablauf-Steuervorrichtung 21 gibt über eine Startleitung 22 einen Startimpuls und über eine Taktleitung 23 Taktimpulse an das Approximations-Register 16. Des weiteren erhält der Zähler 11 von der Ablauf-Steuervorrichtung 21 einen Rücksetzimpuls über seinen Reset-Eingang und einen Torzeitimpuls über seinen Enable-Eingang.

Ein mögliches Ausführungsbeispiel der Ablauf-Steuervorrich­ tung 21 ist in Fig. 2 dargestellt. Sie weist einen Synchronzähler 24, einen programmierbaren Festwertspeicher 25 in Form eines EPROM und einen Latch 26 auf. Der Latch 26 weist sechs Steuerausgänge auf, an welchen die bereits erwähnten Steuerimpulse in der in Fig. 3 dargestellten zeitlichen Ablauffolge auftreten. Zwei Ausgänge des Latch 26 sind mit dem Zähler 11, zwei Ausgänge mit dem Approximations-Register 16 und ein Ausgang mit dem Mikro­ computer 15 verbunden. Der sechste Ausgang ist über ein NAND-Gatter 27 an den Reset-Eingang des Synchronzählers 24 geführt und dient der Selbsthaltung der Ablauf-Steuer­ vorrichtung 21 bei Abschluß des Abstimmvorgangs. Der zweite Ein­ gang des NAND-Gatters 27 ist mit dem Mikrocomputer 15 verbunden und erhält vom letzteren den Startimpuls.

Die Wirkungsweise der vorstehend beschriebenen Abstimm­ einrichtung ist wie folgt:

Zur automatischen Umschaltung von einem gerade em­ pfangenen Sender auf einem anderen ist der Abstimm­ vorgang zu starten.

Wie das Impulsdiagramm in Fig. 3 verdeutlicht, gibt zunächst der Mikrocomputer 15 einen Startimpuls an die Ablauf-Steuer­ vorrichtung 21. Der Synchronzähler 24 wid zurückgesetzt und beginnt zu zählen. Über den Latch 26 und die Startlei­ tung 23 wird ein Startimpuls an das Sukzessiv-Approxima­ tions-Register 16 ausgegeben, der letzteres aktiviert. Gleich­ zeitig gelangt ein Übertragungsimpuls an den Mikrocomputer 15, wodurch das Bitmuster der im Speicher abgelegten Soll- Sendefrequenz an den Komparator 13 gelegt wird. Mit dem ersten Taktimpuls am Takt- oder Clock-Eingang des Registers 16 wird in diesem das höchstwertige Bit gesetzt, d. h. der Q 14-Ausgang des Registers 16 wird mit einem Ausgangssig­ nal belegt, logisch "1". Alle anderen Ausgänge des Registers 16 weisen logisch "0" auf. Ist U _max die maximale Abstimmspannung für den Abstimmbereich 100-120 MHz, so liegt am Ausgang des Digital-Analog-Umsetzers 18 beim ersten Schritt (N = 1) die Ausgangsspannung

wobei I _i das Ausgangssignal an den Q-Ausgängen des Registers 16 ist. Im vorliegenden Fall bei i = 1 ist I₁ logisch "1". Diese Ausgangsspannung liegt als Abstimmspannung am Ausgang des Addierers 20, da der analoge Ausgang des Digital- Analog-Umsetzers 19 spannungslos ist. Die Abstimmspannung zieht den Oszillator 10 auf eine bestimmte Istfrequenz.

Mit dem Reset-Impuls (Fig. 3) wird der Zähler 11 zurückge­ setzt und mit dem Torzeitimpuls von 8 µs die Torzeit des Zählers bestimmt. Während diese 8 µs mißt der Zähler 11 die Istfrequenz und legt das digitale Meßergebnis an den Komparator 13. Je nachdem, ob die Istfrequenz größer oder kleiner als die Sollfrequenz ist, erscheint am Ausgang des Komparators die Vorzeicheninformation logisch "0" oder logisch "1", die als Dateneingangssignal an dem Datenein­ gang D des Registers 16 liegt. (Selbstverständlich ist auch eine Umkehrung der Zuordnung von logisch "0" und "1" möglich). Im vorliegenden Fall soll das Vergleichsergebnis eine Vor­ zeicheninformation "0" ergeben, d. h., daß die Istfrequenz größer als die vorgegebene Sollfrequenz ist. Diese Vor­ zeicheninformation "0" bewirkt im Register 16 ein Löschen des Ausgangssignals am Q 14-Ausgang, so daß auch hier wieder logisch "0" liegt.

Mit dem nächsten Taktimpuls wird der nächste Ausgang des Registers 16, also der Q 13-Ausgang mit logisch "1" be­ legt. Am Ausgang des Digital-Analog-Wandlers 18 und damit am Ausgang des Addierers 20 liegt die Abstimmspannung:

Diese Abstimmspannung zieht den Oszillator 10 auf eine Istfrequenz. Mit dem nächsten Reset-Impuls wird der Zäh­ ler 11 erneut zurückgesetzt und während des nächsten Tor­ zeitimpulses wird die Istfrequenz erneut gemessen. Ist nunmehr die Istfrequenz kleiner als die Sollfrequenz, so erscheint am Ausgang des Komparators 13 die Vorzeicheninfor­ mation "1". Diese bewirkt über den Dateneingang des Re­ gisters 16, daß das Ausgangssignal "1" am Q 13-Ausgang des Registers 16 erhalten bleibt.

Mit dem nächsten Taktimpuls am Clock-Eingang des Registers 16 wird der Q 12-Ausgang mit logisch "1" belegt. Die Aus­ gangsspannung am Ausgang des Digital-Analog-Wandlers 18 und damit die Abstimmspannung am Ausgang des Addierers 20 be­ trägt dann

Diese Abstimmspannung zieht wiederum den Oszillator 10 auf eine neue Istfrequenz, die von dem Zähler 11 gemessen und von dem Komparator 13 mit der Sollfrequenz verglichen wird. Das Ergeb­ nist dieses Vergleichs, die Vorzeicheninformation, bewirkt ein Löschen oder ein Belassen des Ausgangssignals am Q 12-Aus­ gang des Registers 16, je nachdem ob die Istfrequenz größer oder kleiner als die Sollfrequenz ist.

Die vorstehend beschriebenen Vorgänge wiederholen sich fortlaufend, wobei jeweils ein weiterer Q-Ausgang des Registers mit einem Ausgangssignal "1" belegt wird. Bei N = 14 ist der Abstimmvorgang beendet und der neue Sender ist eingestellt.

Anzumerken ist, daß ab dem siebten Wiederholzyklus, also nach N = 6 und Belegen des Q 9-Ausgangs des Registers 16, die Ausgangsspannung des Digital-Analog-Umsetzers 18 konstant bleibt und in dem Addierer 20 die Ausgangs­ spannung des Digital-Analog-Umsetzers 19 hinzuaddiert wird. Außerdem wird ab diesem Wiederholzyklus die Länge des Torzeitimpulses, also die Torzeit des Zählers 11, umge­ stellt und beträgt nunmehr bei jeder Frequenzmessung 128 µs. Auf diese Weise wird innerhalb von ca. 1,1 ms der neue Sender mit einem Frequenzfehler von 0,1‰ ein­ gestellt. Die Aufteilung des Digital-Analog-Wandlers 17 in zwei Digital-Analog-Umsetzer 18 und 19 erfolgt ledig­ lich aus Gründen der besseren Integrationsfähigkeit, da die beiden Digital-Analog-Umsetzer 18, 19 zum Erzielen des fast gleichen Ergebnisses eine wesentlich geringere Bit- Genauigkeit aufzuweisen brauchen als ein 14 Bit-Digital- Analog-Wandler.

Claims (9)

1. Abstimmeinrichtung für digitale Senderwahl in Rundfunkempfängern, insbesondere in UKW-Empfängern, mit einem die Oszilla­ tor-Frequenz (Ist-Frequenz) messenden digitalen Zähler, einem Sollwertgeber zum digitalen Eingeben der Empfangsfrequenz (Soll-Frequenz) eines gewünschten Senders, einem die Ist-Fre­ quenz mit der Soll-Frequenz vergleichenden digitalen Kompara­ tor und mit einer Vorrichtung zum Erzeugen einer Oszillator- Abstimmspannung in Abhängigkeit von dem Ausgangssignal des Komparators, dadurch gekennzeichnet, daß die Vorrichtung (14) zum Erzeugen einer Oszillator-Abstimm­ spannung ein Sukzessiv-Approximations-Register (16) mit einem Dateneingang (D) und mehreren parallelen Ausgängen (Q 14-Q 1) und einen Digital-Analog-Wandler (17) aufweist, daß aufeinan­ derfolgende Ausgänge (Q 14-Q 1) des Registers (16) sukzessive mit einem Ausgangssignal belegt sind, wobei vor Belegen des je­ weils nächsten Ausgangs (Q 13-Q 1) das Ausgangssignal des vorherigen Ausgangs (Q 14-Q 2) entsprechend einer Eingangs­ information an dem Dateneingang (D) erhalten bleibt oder wie­ der gelöscht wird, daß der Dateneingang (D) des Registers (16) mit dem Ausgang des Komparators (13) verbunden ist, dessen Aus­ gangssignal lediglich eine Vorzeicheninformation für eine be­ stehende Frequenzabweichung darstellt, daß die Digitaleingänge des Digital-Analog-Wandlers (17) mit den Ausgängen (Q 14-Q 1) des Registers (16) folgerichtig in der Weise verbunden sind, daß der Eingang mit dem höchstwertigen Bit an dem zuerst mit einem Ausgangssignal belegten Ausgang (Q 14) des Registers (16) liegt, und daß der Digital-Analog-Wandler (17) von mindestens zwei separaten Digital-Analog-Umsetzern (18, 19) gebildet ist, deren analoge Ausgänge über einen Addierer (20) mit dem Steu­ ereingang des Oszillators (10) verbunden sind.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Approximations-Register (16) derart ausgebildet ist, daß das Ausgangssginal des jeweils unmittelbar zuvor belegten Ausgangs (Q 14-Q 2) bei einem eine gegenüber der Soll-Fre­ quenz größere Ist-Frequenz charakterisierenden Dateneingangs­ signal wieder gelöscht wird und bei einem eine gegenüber der Sollfrequenz höhere Ist-Frequenz charakterisierenden Daten­ eingangssignal erhalten bleibt.

3. Einrichtung nach einem der Ansprüche 1 oder 2, gekennzeichnet durch eine den Abstimmvorgang steuernde Ablauf-Steuervorrichtung (21), die mit dem Zähler (11), dem Komparator (13), dem Sollwert­ geber (15) und dem Approximations-Register (16) verbunden ist.

4. Einrichtung nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß der Zähler (11) eine über die Ablauf-Steuervorrichtung (21) umschaltbare Torzeit aufweist.

5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das Approximationsregister (16) eine Kapazität von 14 Bit aufweist und die Torzeit des Zählers (11) für die ersten 6 Bit jeweils 8 µs und die zweiten 8 Bit jeweils 128 µs beträgt.

6. Einrichtung nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß der Sollwertgeber (12) als Mikrocomputer (15) mit Eingabe­ tastatur für die Senderwahl und Speicher für die gewählte Sende­ frequenz ausgebildet ist.

7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Mikrocomputer (15) mit der Ablauf-Steuervorrichtung (21) derart verbunden ist, daß ein den Abstimmvorgang auslösender Startimpuls des Mikrocomputers (15) die Ablauf-Steuervorrichtung (21) aktiviert und ein von der Ablauf-Steuervorrichtung (21) ab­ gegebener Übergabeimpuls den Übertrag des in dem Mikrocomputer (15) gespeicherten Bitmusters der gewählten Sendefrequenz an den Komparator (13) bewirkt.

8. Einrichtung nach einem der Ansprüche 3-7, dadurch gekennzeichnet, daß die Ablauf-Steuervorrichtung (21) über eine mit einem Start­ impuls für das Approximations-Register (16) belegbare Startlei­ tung (23) und über eine Taktimpuls führende Taktleitung (22) mit dem Approximations-Register (16) verbunden ist.

9. Einrichtung nach einem der Ansprüche 3-8, dadurch gekennzeichnet, daß der Reset-Eingang und der Enable-Eingang des Zählers (11) mit der Ablauf-Steuervorrichtung (21) verbunden sind.