DE3117870A1

DE3117870A1 - Videoueberwachungssystem

Info

Publication number: DE3117870A1
Application number: DE19813117870
Authority: DE
Inventors: Richard J. 06443 Madison Conn. Becker; Ray E. 06371 Old Lyme Conn. Davis jun.; Robert G. 06413 Clinton Conn. Foster; Richard H. 06442 Ivoryton Conn. Johnson; Earle J. 06413 Clinton Conn. Timothy; Michael J. 06370 Oakdale Conn. Westkamper
Original assignee: Chesebrough Ponds Inc
Current assignee: Chesebrough Ponds Inc
Priority date: 1980-05-08
Filing date: 1981-05-06
Publication date: 1982-02-04
Also published as: BR8102784A; FR2486342B1; IT8121522A0; FR2485785A1; FR2485786B1; GB2076199B; GB8330162D0; BE888742A; FR2485768B3; FR2485786A1; NL8102233A; FR2485785B3; GB2076199A; GB8330175D0; US4344146A; JPS5719883A; GB8330161D0; MX149063A; FR2486342A1; CA1191939A

Description

■ . 311787Q

' ' Videoüberwacliungssystem

j Die vorliegende Erfindung bezieht sich auf ein Videoüberwachungssystem oder spezieller auf ein Realzeit-Videoüber- '. wachungssystem, das eine 16stufige Grautonauf lösung hat.

' Bekanntlich setzt man Fernsehen in einem geschlossenen Re-

gelkreis für Prozeßsteueraufgaben ein. Beispielsweise be-

ί inhaltet das US-Patent 3 243 509 von Hans Sut ein System,

das eine Fernsehkamera benutzt, um bei einem Zonenschmelzprozeß die Grenzphase zwischen der festen und flüssigen

{ Phase eines Halbleiterstabes zu erkennen. Bei dem US-Patent

4 064 534 von Tung Chang Chen und anderen wird eine Fernsehkamera als Teil eines Qualitätsüberwachungssystems bei der Herstellung von Glasflaschen verwendet, indem der Umriß der fertigen Flasche mit dem einer Vergleichsflasche verglichen wird. Bei dem US-Patent 4 135 204 von Ray E. Davis junior und anderen, das dem Urheber der vorliegenden Erfindung zugeschrieben wird, wird eine Fernsehkamera dazu benutzt, das Wachstum einer in einem Thermometer zum Ende hin sich öffnenden Blase in einem hohlen, erhitzten Glas-

stab zu steuern, indem unter Benutzung von Randerkennungstechniken das Wachstum der Blasenränder überwacht und iterativ gesteuert wird.

Diese herkömmlichen Systeme sind auf Situationen ausgerichtet:, wo die interessierende Kenngröße ein Rand oder eine Grenze ist, die mit einer vorher bestehenden Referenz-

130065/0850

größe verglichen werden -kann. Es gibt jedoch auch viele
Anwendungen, wo Rand- und Grenzerkennung überhaupt keine
Rolle spielen. Diese Anwendungen schließen beispielsweise Mustererkennung und ΓΊächenmesaunq ein.

Die vorliegende Erfindung geht über die Grenzen der früheren Systeme hinaus und beinhaltet ein sehr schnelles Realzeit-Videoüberwachungssystem, das eine 16stufige Grautonauflösung hat, und das sowohl für Anwendungen mit Mustererkennung als auch Flächenmessung geeignet ist. Das Videoüberwachungssystem der vorliegenden Erfindung ist klein,
wirkungsvoll, schnell, relativ preiswert und sehr zuverlässig.

Bei einem Demonstrationsaufbau wird die vorliegende Erfindung in einem Qualitätssicherungssystem verwendet, um Etiketten von Flaschen, die mit hoher Geschwindigkeit aus
einer Abfüllanlage kommen, mit einer Referenzetikette zu
vergleichen, um festzustellen, ob die Flaschen die richtigen Etiketten tragen und ob der Aufdruck auf den Etiketten verschmiert oder anderweitig beschädigt wurde. Vorzugsweise wird der Unterschied zwischen der Referenzetikette und der untersuchten Etikette, falls vorhanden, auf einem Fernseh-

schirm dargestellt, damit das Bedienungspersonal sie sieht. Die Vorteile dieser Anwendung sind ganz offensichtlich, da es nun möglich ist, eine 100 %ige Qualitätssicherung zu
haben, ohne sich einer großen Mühe zu unterziehen.

In einem bevorzugten Aufbau verwendet die vorliegende Erfindung eine Fernsehkamera mit Festkörpertechnik, die bei-

130065/0850 „l?

spielsweise ein Feld von 244 χ 236 Elementen benutzt, wobei jedes der 57 584 Elemente ein "Pixel" oder einen Elementausschnitt des gesamten Bildes darstellt. Die unstrukturierten digitalen Daten von der Fernsehkamera gehen zum Interface (Schnittstelle), das einen Kanal mit direktem Speicherzugriff (DMA) hat. Das DMA-Interface übernimmt die in Realzeit erfaßten Videoinformationen und strukturiert die Daten, indem es 16 Graustufen verwendet und jeweils

ί vier Pixels zu einem Wort verbindet. Zusätzlich zu der

~ Fernsehkamera und dem DMA-Interface besitzt die vorliegen-

de Erfindung einen RAM-Speicher, einen Prozessor, einen

Computer (mit einer angeschlossenen Bedienungskonsole) und eine Elektronik für grafische Bildwiedergabe (mit einem angeschlossenen Fernsehschirm). Das DMA-Interface, der RAM-Speicher, der Prozessor, der Computer und die Elektronik für grafische Bildwiedergabe sind alle untereinander durch einen Multibus, der Daten-, Steuer- und Adressignale überträgt, miteinander verbunden. Das DAM-Interface synchronisiert die Fernsehkamera mit dem Multibus und überträgt das Fernsehbild in Realzeit zu irgendeiner gewünschten Stelle in den RAM-Speicher. Wenn das Bild erst einmal im RAM-Speicher ist, läuft die weitere Verarbeitung in zwei Ebenen ab. Der Computer ist für die übergeordneten Aufgaben der serial ablaufenden Datenübertragung, der Verwaltung der Ein-/Ausgabevorgänge des Speichers, sowie der Entgegennahme und der Wiedergabe der Daten verantwortlich, während der Prozessor dazu benutzt wird, die mit hoher Geschwindigkeit übertragenen Daten in ein Feld des RAM-Speichers zu

130065/08 5 0 -'-

3117670

übertragen. Die System-Software (Grundprogramm) ist in dem Computer untergebracht.

Wie bereits erwähnt, ist das Videoüberwachungssystem der vorliegenden Erfindung leicht auf zahlreiche Anwendungen. der Mustererkennung und der Flächenmessung anpaßbar. Anwendungen, die die Mustererkennung beinhalten, schließen die Prüfung fertiger gedruckter Schaltungsplatinen, die Erkennung von Rissen in handgefertigten Gütern, die Erkennung von Störstellen, die Analyse von Fingerabdrücken, die Entdeckung von Fremdkörpern in Behältern, bevor sie gefüllt werden, und Teile von Systemen der Flugzeuglandung oder der Vermeidung von Zusammenstößen ein. Anwendungen, die die Flächenmessung zum Inhalt haben, schließen die Messung von Maschinenteilen, die Messung von Herzwandverdickung, die halbautomatische Analyse von Röntgenstrahlen und die exakte Flächenmessung von unregelmäßigen Objekten o:in. Mit der zusätzlichen Positionsangabe kann das Videoüberwachungssystem der vorliegenden Erfindung auch dazu benutzt werden, visuelle Meßsignale für Roboter zu erzeugen.

Das Videoüberwachungssystem der vorliegenden Erfindung ist so vielseitig, weil es den vollen Umfang der am Sensor verfügbaren Daten entgegenehmen und verarbeiten kann. Wenn man darüberhinaus standardmäßige optische Zusatzgeräte für die Fernsehkamera benutzt, reichen die zur Analyse bestimmten Bilder von mikroskopisch kleinem Maßstab bis zu makroskopischem Maßstab, von Bildern der mikroelektrischen Schaltungen bis zu Bildern von Gestirnen und Sternbildern.

130065/0850

Darüberhinaus können standardmäßige optische Filtertechniken dazu verwendet werden, die Anwortfrequenz des Systems zu erhöhen oder auf andere Weise zu verbessern und beispielsweise spezielle Farbempfindlichkeiten zu entdecken.

Da die Halbleiterkamera für das gesamte sichtbare Spektrum und darüberhinaus empfindlich ist, kann das Videoüberwachungssystem der vorliegenden Erfindung für jegliche Aufgabe innerhalb des sichtbaren Lichtes verwendet werden. Beispielsweise können Sekundäremissionen von Röntgenstrahlen über einen Fluoreszenzschirm analysiert werden. Spektralanalysen und Farbbestimmungen sind ebenfalls möglich. Fotografien von Ereignissen können auch auf zahlreiche Art und Weise analysiert werden. Zusammenfassend sind die Anwendungen des Videoüberwachungssystems der vorliegenden Erfindung nur begrenzt durch die Auflösung des Sensors und mit Möglichkeit, geeignete Bildverarbeitungs-Software zu entwickeln.

Die vorliegende Erfindung wird unter Bezugnahme auf die folgenden Zeichnungen, welche Teil der Beschreibung sind, beschrieben. Hier sind

Fig. 1 ein funktionales Blockdiagramm der bevorzugten Konfiguration des Videoüberwachungssystems der vorliegenden Erfindung,

Fig. 2 ein funktionales Blockdiagramm des DMA-Interfaces aus Fig. 1,

Fig. 3A bis

130068/0650

Fig. 3C ein Schemadiagramm des DMA-Interfaces aus Fig. 2, Fig. 4 ein funktionales Blockdiagramm des RAM-Speichers

aus Fig. 1,
Fig. 5A bis
Fig. 5C ein Schemadiagramm einer Seite aus dem Speichor

von Fig. 4,
Fig. 6A und
Fig. 6B ein funktionales Blockdiagramm des Mikroprozessors

aus Fig. 1, und
Fig. 7A bis
Fig. 7H Programmablaufplane für die Konfiguration aus Fig. 1.

Das Videoüberwachungssystem der vorliegenden Erfindung wird in Fig. 1 gezeigt und enthält eine Fernsehkamera 10, ein DMA-Interface 20, einen RAM-Speicher 30, einen Prozessor 40, einen Computer 50, eine Bedienungskonsole 60, eine grafische Bildwiedergabeeinheit 70 und einen Fernsehbildschirm 80. Das DMA-Interface, der RAM-Speicher, der Prozessor, der Computer und die grafische Bildwiedergabeeinheit sind alle über den Multibus 90 miteinander verbunden.

Die Fernsehkamera 10 ist vorzugsweise eine Festkörperkamera, wie beispielsweise von der Firma General Electric Co. TN 2500 CID (Gerät mit Ladungsinjektion), die ein ebenes zweidimensionales Feld von Bildelementen hat, das 244 vertikale χ 248 horizontale Elemente enthält. In dem bevorzugten Aufbau werden nur 236 von 248 Reihen benutzt. Dies ergibt 57 584 Bildelemente oder Pixels pro Bild, jedes Pi-

130065/0850 -—*

xel rait einer Größe von 36* χ 46 μΐη. Eine vollständige BiId- ^_ auslesung dauert 30 Millisekunden, und jedes Pixel hat 16 Stufen von Grautonauflösung (welches 4 Bit entspricht). Somit werden die digitalisierten Daten von der Fernsehkamera mit einer Geschwindigkeit von

57 584 Pixels 4 Bit _ _ro ., ... ,„ . , ^x PiSEiT ^{= 7}'⁶⁸ Megabit/Sekunde

erzeugt.

Das DMA-Interface wird in Fig. 2 in Form eines funktionalen Blattdiagramms und in Fig. 3 in einer Schemazeichnung gezeigt. Das DMA-Interface erfüllt zwei verschiedene Funktionen. Es faßt jeweils vier 4 Bit-Pixels zu einem 16 Bit (2 byte)-Wort zusammen und erzeugt die direkte Speicheradresse für den RAM-Speicher 30. Es sorgt auch für die gesamte Synchronisation zwischen den Videodaten und dem Multibus 90. Das DMA-Interface 20 ist in der Lage, bis zu 1 Megabyte Speicher zu adressieren, wobei es bis zu 128 000 Byte in einem einzigen Transferauftrag überträgt, und kann bis zu einer Transferrate von 10 Megabyte pro Sekunde arbeiten. Die kleinstmögliche Transferrate ist 2 Megabyte pro Sekunde. Somit ist das DMA-Interface 20 in der Lage, die gesamte Auflösung und Empfindlichkeit des Sensors zu verarbeiten.

Der sehr schnelle statische RAM-Speicher 30 ist in dem funktionalen Blockdiagramm in Fig. 4 und in der Schemazeichnung in Fig. 5 gezeigt. Der RAM-Speicher 30 hat einen 1 Megabyte-Adressraum, so daß er in Realzeit den gesamten

130065/0850

·_ 29 - ■·.. :·" ■;■ -j

Datenausgang von der Fernsehkamera 10 empfangen kann. Der RAM-Speicher 30 hat im ungünstigsten Fall eine Speicherzykluszeit von 100 Nanosekunden und kann entweder 8 oder 16 Bit pro Zyklus irgendwo hin in den 1 Megabyte-Ädressraum lesen oder speichern.

Der für hohe Leistung ausgelegte, busorientierte Prozessor 40 wird in dem funktionalen Blockdiagramm in Fig. 6
und in der Schemazeichnung in Fig. 7 gezeigt. Der Prozessor 40 ist so konzipiert, daß er Zugriff auf Programmcode und Daten vom Multibus 90 hat und das Programm mit einem 8 bis 10 Megahertz-Takt abarbeitet. Der Prozessor 40 gewährleistet eine sehr schnelle Verarbeitung der Daten in dem Speicher 30.

Der Systemcomputer 50 kann beispielsweise ein Intel SBC
86/12-Mikrocomputer sein, der auf den Intel 8086 16 Bit-Mikroprozessor zurückgeht. Wenn das Bild einmal im Speicher 30 abgelegt ist, wird die Hauptmenge der Verarbeitung mit dem Computer 50 durchgeführt. Wie bereits früher erwähnt, führt der Computer 50 die übergeordneten Aufgaben der Serxalkommunikation, die Speicherein-Zausgabeverwaltung, sowie die Datenentgegennahme und -wiedergabe aus.
Ständig verfügbar im Computer 50 sind jene Programme, die notwendig sind, um die Vielfalt der Videoverarbeitungsfunktionen, einschließlich der Mustererkennung und der berührungslosen Messung auszuführen. Die Software ist in
EPROMS enthalten, die einen Teil des Computers 50 bilden. Die Fig. 7A bis 7H enthalten die Programmablaufpläne für

130065/0850

eine Anwendung des Videoüberwachungssystems der vorliegenden Erfindung, das sich mit Etikettenprüfung befaßt.

Die Bedienungskonsole 6 0 ist in Fig. 1 gezeiqt und erlaubt dem Bedienungsmann, Dialoge mit dem Computer 50 zu führen. Die Bedienungskonsole 60 kann irgendein standardisiertes RS 2 32 C-Terminal sein, wie die von Data General Dasher. Die Bedienungskonsole 60 verfügt über eine Eingabetastatur und einen Bildschirm oder über einen Ausgabedrucker. Die Bedienungskonsole 60 verkehrt mit dem Computer 50 und erlaubt beispielsweise Parameteränderungen in der Software.

Die grafische Bildwiedergabeeinheit 70 ist angeschlossen an den Multibus 90 und erzeugt Daten in einen für den Fernsehmonitor 80 geeigneten Format. In dem bevorzugten _ Aufbau erzeugt die grafische Bildausgabeeinheit 70 am

Z Ausgang ein zusammengesetztes Videograubild. Die grafische

* Bildwiedergabeeinheit 70 kann vom Typ RGB-256 sein, ein

f Einplatinenbildschirmcontroller mit 16 Farben oder Grautö-

nen, der von der Firma Matrox Electronic Systems, Ltd., Montreal, Quebec, Canada hergestellt wird. Die grafische

* Bildwiedergabeeinheit RGB-256 ist kompatibel zu dem Stan-ϊ dard Intel SBC-Bussystem. Der Fernsehmonitor 80 kann ir-

; gendein standardmäßiger Fernsehbildschirm sein.

: Der Multibus 90 verbindet zahlreiche Busteilr.ehmer mit

einander. Dies sind Masters (aktive Teilnehmer), Slaves (passive Teilnehmer) und Intelligent Slaves (intelligente passive Teilnehmer). Busmaster ist jede Baugruppe, die die Bussteuerung übernehmen kann. Der Master übt diese

130065/0850

Bussteuerung aus, indem*er den Bus durch eine Busumschaltlogik erwirbt und dann Befehls-, Adress- und Speicheradresssignale erzeugt. Es können viele Baugruppen Busmaster sein. Der einfachste Typ eines Busmasters beinhaltet den Intel MD-800 CPU-Modul, der einen Prozessor und eine Busumschaltlogik enthält. Komplizierter aufgebaute Busmasters enthalten den Intel SBC 80/20, den Intel SBC 80/30 und den Intel 86/12 Mikrocomputer.

Ein anderer Typ von Baugruppen, der an den Multibus angeschlossen werden kann, ist der Bussläve- Die Busslaves entschlüsseln die Adressleitungen und reagieren auf Befehlssignale von den Busmasters. Die Busslaves sind nicht in der Lage, die Steuerung des Multibus zu übernehmen. Beispiele von Busslaves sind ein Ausgaberegister und Speicher.

Der dritte Typ von Baugruppen, der an den Multibus angeschlossen werden kann, ist der Intelligent Slave. Der Intelligent Slave hat alle Eigenschaften eines Slaves, indem er Adressen decodiert und auf Befehle von den Mastermodulen reagiert. Der Intelligent Slave jedoch enthält einen Mikroprozessor mit Software oder Firmware, der benutzt wird, um den eigenen Speicher und die Ein-/Ausgäbe, jedoch nicht den Multibus, zu steuern.

In Bezug auf ihre Buseigenschaften sind das DMA-Interface 20, der RAM-Speicher 30 und die grafische Bildausgabeeinheit 70 Slavemodule, während der Prozessor 40 ein Intelligent Slave-Modul und der Computer 50 ein Mastermodul sind.

130065/0050

- 32 -

Wie Fig- 1 zeigt, enthält der Multibus 90 Verbindungen für Daten, Verbindungen für Steuer-, Adress- und Sperrsignale. Der Datenkanal enthält 16 Zweirichtungsdatenverbindungen, benannt mit DAT O bis DAT F in hexadezimaler Schreibweise. Die Steuerverbindungen enthalten Taktsigna- |ι·, Ui'l'i'li I:::: ϊ·|ΐι.ι Ι«·, Ηι"·::Ι.ίΙ i .piii'i;;:: i Μ"·¹ Ι''

ι Ii χ I ;:i .Ii I :: ΐ<|Π.ι I -·. Die Taktsiqnale heißen "konstanter Take" (CCi.K) und "Bustakt"' (BCLK). Die Befehlssignale setzen sich zusammen aus "SohrfMbrm in Spoioher" (MWTC), "Τ,πκοη .in:; Hp₁'i(-Ihm-¹¹ (MRDC), "Schreiben Ein-/Ausgabe" (IOWC) und "!,(.-scn Ein-/Ausgabe" (IORC). Das Bestätigungssignal heißt "bestätige Übertragung" (XACK), während das Startsignal "initialisiere" (INIT) heißt. Die Adressverbindungen enthalten die Namen ADR 0 ADR 13 (0-9, A-F, 10-13), während die Sperrleitungen die Namen INH 1 und INH 2 beinhalten. Das Bytekontrollsignal heißt BHEN.

Bezugnehmend auf Fig. 2 werden alle DMA-Steuerwörter mit der Rückflanke des CCLK-Signals übernommen. 30 Nanosekunden nach der Adresserkennung werden Befehle ausgeführt oder Daten geladen. Der Start eines neuen Speicherzugriffs wird mit der nächsten Vorderflanke des Signals BCLK ermöglicht. Durch den direkten Speicherzugriff wird ein XACK-Signal erzeugt, und vier CCLK-Impulse folgen der Adresserkennung.

Die Fernsehkamera 10 kann sowohl im Modus "122 Sequenzen" oder im Modus "244 Sequenzen" arbeiten. In dem Modus "122 Sequenzen" werden nur 122 Zeilen von jeweils 236 Pixels benutzt. Im Modus "244 Sequenzen", der der Modus mit

13Ö065/0850

3117670

der höchsten Auflösung der-Kamera ist, werden 244 Zeilen zu jeweils 236 Pixels verwendet. Der Modus, mit dem die Kamera arbeitet, wird durch eine entsprechende Ausgabe von der Logikeinheit 216 der Kamera angezeigt. Bei dem bevorzugten Aufbau wird der Modus "244 Sequenzen" verwendet.

Das DMA-Interface benutzt drei Taktsignale von der Kamera. Diese sind vertikale Synchronisation, Dunkelsteuersynchronisation und der 5x-Takt. Diese drei Signale werden in Fig. 2 als Eingänge zur Kamerasynchronisationseinheit 204 gezeigt. Das Dunkelsteuersignal ist ein logisches Signal, das auf 1 geht, wenn eine gültige Date an den Datenleitungen DAT 4 bis DAT 7 ansteht. Der Vertikalsynchronisationsimpuls erscheint bei Beginn jedes Datenfeldes, wobei jeweils zwei Felder ein Bild ergeben. In dem Modus "244 Sequenzen" erscheint der Vertikalsynchronisationsimpuls alle 33,32 Millisekunden. Der 5x-Takt beträgt 22,5 Megahertz, und ein neues 4 Bit-Pixel wird bei jedem fünften Takt (alle 222 Nanosekunden) auf den Leitungen DAT 4 bis DAT 7 angeboten. Somit wird ein 16 Bit-Wort (2 Byte) jeweils alle 888 Nnnosekunden übertragen, und es gibt 62 Worttransfers pro Zeile.

Das DMA-Interface 20 wird in Fig. 2 in Form eines funktionalen Blockdiagramms gezeigt, das folgende Module enthält: Den Eingabepuffer 201, den Registersatz 202, die Taktschaltung 2 03, den Kamerasynchronisationstaktgeber 204, die Zählschaltung 205, den Lese-/Schreibentzerrer 206, die wortweise arbeitende Leseschaltung 207, die wortweise ar-

130085/0850

a . 3IJ7 870

beitende Schreibschaltung 208, die Schreibttaktschaltung % 209, das Übertragungslängenregister 210, das Adressregi-

jk ster 211, die Interruptcodierschaltung 212, die Adressde-

j codierschaltung 213, den Bustreiber 214, den Ausgabepuf-

\ fer 215 und die Logik für den Kameramodus 216. Das DMA-In-

ΐ terface 20 ist auch schematisch in Fig. 3 dargestellt.

Obwohl es zum vollständigen Verständnis der vorliegenden

\ Erfindung nicht nötig ist, wird die Beziehung zwischen dem

funktionalen Blockdiagramm von Fig. 2 und der Schemazeich-

' nung von Fig. 3 weiter unten hergestellt. Denjenigen, die

. aus dem Fach kommen, wird klar sein, daß, wenn das DMA-

f Interface aus hochintegrierten Schaltkreisen (chips) her

gestellt ist, jeder Chip eine ganze Anzahl von verschiede-

^: _f nen Funktionen enthält, so daß ein gegebener Chip in Fig.

jeweils Teile von verschiedenen Funktionsblöcken in Fig. realisieren kann.

Der Puffer 201 ist enthalten in U14 und U15. Der Registersatz 202 ist enthalten in U7 - U10. Die Taktlogik 203 ist enthalten in U2, U20 und U22. Die Kamerasynchronisationsund Taktlogik 20 4 ist enthalten in U1 und U2. Die Zähllogik 205 ist enthalten in U1, U3, U4 und U11. Der Lese-/ Schreibentzerrer 206 ist enthalten in U5, U6 und U70 U72. Die Wortleselogik 207 ist enthalten in U5, während die Wortschreiblogik 208 in U6 enthalten ist. Die Schreibtaktlogik 209 ist enthalten in U13, U18 - U21, U55, U56 und U100. Das Übertragungslängenregister 210 ist enthalten in U32 - U35. Das Adressregister 211 ist enthalten in U27 -

130065/0850

U31 . Die Interruptcodierschaltung 212 ist enthalten in U41 und U16. Die Adressdecodierschaltung 213 ist enthalten in U38 - U41, U53 und U54. Der Adressbustreiber 214 ist enthalten in U45 - U48. Der Datenpuffer 215 ist enthalten in U49 - US2.

Das DMA-Interface 20 wird von dem Computer 50 wie ein Ein-/Ausgabegerät (E/A) behandelt. Die Grundadresse kann an Schaltern eingestellt werden zwischen hexadezimal 0 und 90. Im Betrieb wird das IOWC-Signal gepuffert und durch die Adressdecodierlogik 213 decodiert. Der DMA-Block antwortet dem Computer 50 auf jede in seiner Befehlslogik richtig decodierten Adresse mit einem XACK-Signal. Der Computer 50 beantwortet das XACK-Signal durch das Freigabesignal IOWC, und der DMA-Block ist dann in der Lage, auf ein anderes IOWC-Signal zu reagieren.

Die Befehlslogik für den DMA-Block enthält die folgenden vier E/A-Schreibbefehle:

1. Interruptrücksetzen (RST INT): Der Interruptrücksetzbefehl wird durch die Adressdecodierlogik 213 erzeugt als Antwort auf ein IOWC-Signal, worauf von dem Compu-

* ter 50 über den Multibus 90 die Adresse hexadecimal 00'χ'OH ausgegeben wird. Um einen Interruptrücksetzbefehl zu erzeugen, sind keine Daten notwendig.

2. Übertragungslänge laden (XFER LNTH LD): Der Befehl Transferlänge laden wird durch die Adressdecodierlogik 213 erzeugt als Antwort auf ein IOWC-Signal und auf

130065/0850

311787Q '"" .

die Adresse hexadezimal OO'x'2H vom Computer 50 und wird sowohl dem Transferlängenregister 210 als auch dem Adressregister 211 angeboten. Der Befehl Transferlänge laden verursacht, daß die Anzahl der zu übertragenden Wörter in das Transferlängenregister 210 eingelesen wird.

3. Startadresse laden (STADR LD): Der Befehl Startadresse laden wird von der Adressdecodierlogik 213 erzeugt als Antwort auf ein IOWC-Signal bei der Adresse hexadezimal OO'x'4H vom Computer 50. Der Befehl Startadresse laden bewirkt, daß die höherwertigen 16 Bits der 20 Bit-Startadresse in die Adresse hexadezimal OO'x'4H eingelesen werden. Diese Adresse wird dann um 4 Bit nach links geshiftet, so daß alle Startadressen auf geraden 16 Byte-Grenzen beginnen.

4. Übertragung starten (GO): Der Befehl Übertragung starten wird von der Adressdecodierlogik 213 erzeugt als Antwort auf ein IOWC-Signal bei der Adresse hexadezimal OO'x'6H. Der Befehl Übertragung starten geht zu der Taktlogik 203, wo ein Auslösesignal erzeugt wird, das

das DMA-Interface aktiviert. Auf die geeignete Flanke des Bustaktimpulses hin, der durch die Taktlogik 20 3 vom Multibus 90 empfangen wird, wird ein BUSY-Signal von der Taktlogik 20 3 erzeugt, und mit dem nächsten vertikalen Synchronisationsimpuls von der Kamera 10 beginnt das DMA-Interface 20 seine Datenübertragen.

130065/0850

Der Interfaceblock nimmt die vier wichtigsten Datenbits von dor Fernsehkamera 10 entgegen und ordnet diese in 16 BiLwörtern (2 Bytes) an. Jedesmal, wenn ein Wort zusammengestellt ist, wird ein MWTC-Signal zum RAM-Speicher 30 gesendet, und die Date wird über den Multibus 90 zum Speicher 30 übertragen. Sobald das Bestätigungssignal XACK vom RAM-Speicher 30 empfangen wird, nimmt das Interface die Adresse und die Date vom Multibus 90 weg, zählt das Übertragungslängenregister 210 herunter und erhöht die Adresse im Register 211 um 2. Das Interface zählt auch mit, wieviele Nibbles (Pixels) es in jeder horizontalen Zeile von der Fernsehkamera 10 empfangen hat. Am Ende jeder Zeile wird die Anzahl der von der Kamera empfangenen Nibbles geprüft, und, falls notwendig, werden Extraübertragungen zum Speicher 30 durchgeführt, so daß die Wortausgänge gleich den Worteingängen in jeder Zeile sind. In der bevorzugten Anordnung überträgt der Interfaceblock ein 16 Bit-Wort zum RAM-Speicher 30 in 180 Nanosekunden. Dies beinhaltet alle internen Ablauffunktionen in Bezug auf die Register und Taktfunktionen, die erforderlich sind durch die multibuskompatiblen Schaltkreise.

Die· Anstiegsflanke des vertikalen Synchronisationsimpulses, der einmal pro Feld erscheint, wird erkannt bei t = 0. Wenn von der Taktlogik 203 ein Startsignal der Kamerasynchronisations- und Taktlogik 2 04 angeboten wird, beginnt die Übertragung. Vier Datenbits werden in eines der 4x4 Bit-Register, das den Registersatz 202 bildet, geladen. Wie bereits früher betont wurde, enthält der Registersatz

130065/0850

cop»]

311787Q

202 die Register U7 - Ü10- Das erste Pixel (4 Bits) wird beispielsweise in Ebene 0 von Register U7 geladen. Das zweite, dritte und vierte Pixel wird jeweils in Ebene 0 des Registers U8, U9 und U10 geladen. Das fünfte, sechste, siebte und achte Pixel wird jeweils in Ebene 1 von Register U7, U8, U9 und U10 geladen. Die Wortleselogik 207 (Zähler U5) steuert, welche Stelle im Wort geladen wird, und wird nach jedem vierten Nibble (Pixel) hochgezählt.

Wenn die Datenübertragung beginnt, werden die Nullebenen der Register U7, U8, U9 und U10 parallel ausgelesen, um das erste 16 Bit-Wort (2 Byte) zu bilden. Das zweite Wort wird übertragen, indem die Ebene 1 von den Registern U7 U10 parallel ausgelesen wird. Die hohe Datenübertragungsrate wird dadurch gewährleistet, daß, während die Daten sequentiell in eine Ebene der Register U7 - U10 geladen werden, gleichzeitig die Daten parallel von einer anderen Ebene aus allen vier Registern ausgelesen werden.

Wenn der vierte Nibble in den Registersatz 202 geladen ist, wird innerhalb der Schreibtaktlogik 20 9 (U13, Pin 5) ein XFER REQ-Signal erzeugt, das dazu benutzt wird, den Adressbustreiber 214 freizugeben. Nach einer geeigneten Verzögerungszeit wird von der Schreibtaktlogik 20 9 ein MWTC-Signal auf dem Multibus 90 abgesetzt. Wenn der RAM-Speicher 30 die Date empfangen hat, wird ein XACK-Signal auf dem Bus abgesetzt und von der Schreibtakt logik 209 decorliori-, das dar. Rücksetzen dor Adresse und Dihe vom Bus ebenso wie das MWTC-Signal verursacht. Das Übertragungs-

130065/0850

17§7Q ■■"

längenregister 210 wird heruntergezählt, und "das Adressregister 211 wird zweimal angestoßen entsprechend der wortweisen Übertragungsart.

Wenn am Ende jeder horizontalen Zeile keine Wörter mehr im Registersatz 202 stehen, sind die Zähler U5 und U6 des Lese-/Schreibentzerrers 206 gleich. Wenn die Zähler ungleich sind, werden nacheinander so viele Transfers durchgeführt, bis die Zähler gleich sind. An diesem Punkt werden keine weiteren Transfers mehr für diese Zeile vorgenommen. Die Datenübertragung wird so lange fortgesetzt, bis ein Nulllängensignal von dem Übertragungslängenregister 210 erzeugt wird. Zu diesem Zeitpunkt wird die Bussteuerung abgegeben und der Interfaceblock abgeschaltet. Der Computer 50 erzeugt einen RST INT-Befehl und fordert die Steuerung des Busses zurück.

Bezugnehmend auf Fig. 4 enthält der RAM-Speicher 30 die Bussteuerhardware 301, die Lese-/Schreibpuffer 302, das Speicherfeld 303, die Adressdecodierlogik 304 und die Codebrücken 305 für den Adressblock. Das Speicherfeld 303 enthält vorzugsweise eine Serie von 64 "Seiten", wobei jede Seite eine Speicherkapazität von 16K Byte (1 Byte = 8 Bit) hat. Die Steuerbushardware 301 führt eine Synchronisation zwischen dem Bus und dem Speicherfeld 303 aus. Die Adressdecodierlogik 304 entscheidet, ob die Adresse auf dem Bus zu einer der Adressen im Speicherfeld 303 korrespondiert. Die Codebrücken 305 des Adressblocks legen die Grundadresse für jede Seite (16K Byte-Block) des Adressraumes im

130085/0850

311787Q

Speicherfeld 303 fest. Die Lese-/Schreibpuffer 302 puffern die Daten zwischen dem Speicherfeld 303 und dem Bus als Reaktion auf ein Startsignal, das von der Adressdecodierlogik 304 erzeugt wird.

Um kurz Bezug zu nehmen auf Fig. 5, die eine Schemazeichnung einer Seite des RAM-Speichers 30 ist, sind D5 3 - U58 die Lese-ZSchreibpuffer, während U2 - U9, U10 - U17, U20 U27 und U28 - U35 insgesamt 32 Intel 2147-3 4K 1 Bit Logik-Chips enthalten, die zusammen eine Speicherkapazität von 16K Byte (1 Byte = 8 Bit) ergeben.

Bezugnehmend auf Fig. 6 enthält der busorientierte Prozessor 40 den Mikroprozessor (CPU) 401, der vorzugsweise ein Intel 8086 16 Bit-Mikroprozessor ist. Der Prozessor 40 enthält zusätzlich den Taktgenerator 402, die Entschlüsselung für Zustandsmeldungen 403, die Adreesssperre 404, den Busschiedsrichter 405, den Adressbustreiber 406, den Datenbustreiber 407, die Entschlüsselung für Busbefehle 408, die Interrupt-Drahtbrücken 40 9, die programmierte Interruptsteuerung (PIC) 410, die getrennte E/A-Entschlüsselung 411, den "Briefkasten"-Registersatz 412, das Interruptsteuerregister 413, die Adressdecodierung 414 für die eigene E/A, die Speicheradrossdecodierung 415, den Datenpuffer 416, den sehr schnellen RAM-Speicher 417 und den sehr schnellen PROM-Speicher 418.

Der busorientierte Prozessor 40 ist seinerseits ein vollständiger Computer in dem Sinne, daß er einen LSI-Mikro-

130065/0850

prozessor als Zentraleinheit, einen Speicher, eine Schaltung für prioritätsgesteuerte Interruptauflösung und eine freizügige Busverwaltung besitzt. Der Prozessor 40 liegt an dem Multibus und arbeitet als Zusatzeinrichtung für asynchron ablaufende Rechenoperationen. Aus der Sicht des Multibus ist der Prozessor 40 ein Intelligent Slave. Der Aufbau des Prozessors 40 erlaubt dem Mikroprozessor 401, sein Programm und seine Daten mit maximaler Geschwindigkeit zu verarbeiten. Darüberhinaus kann der Computer 50, der in der Betrachtungsweise des Multibus ein Mastermodul ist, den Prozessor 40 sowohl fernladen als auch Programm und Daten überladen, um sie in den busorientierten Prozessor 40 asynchron zu verarbeiten. Die zentrale Komponente des Prozessors 40, die diese Art von Verarbeitung erlaubt, ist der "Briefkasten"-Registersatz 412.

Die Ausführung eines entscheidenden Anteils des Entwurfs von Prozessor 40 ist identisch mit der Ausführung des Intel SBC 86/12, der - wie bereits vorher erwähnt - auch einen Intel 8086 16 Bit-Mikroprozessor verwendet. Folglich werden auch nur jene Teile beschrieben, wo besondere Abweichungen von dem Standardentwurf bestehen.

Die Zentraleinheit 401 arbeitet normalerweise mit einem 8 Megahertztakt, obwohl man erreichen kann, daß sie bis zu 10 Megahertz verarbeitet. Alle getakteten Funktionen arbeiten mit der vollen Taktfrequenz ohne jegliche Wartezustände.

130065/0850 J

311797Q

Der Speicher des Prozessors 40 ist in zwei separate Adressräume unterteilt. Die Adressen 0 bis 4095 sind in dem sehr schnellen statischen RAM-Speicher 417 enthalten, der beispielsweise Intel 2147-3 Bausteine enthält. Die Adressen 1 019 904 bis 1 024 000 sind in dem sehr schnellen EPROM-Speicher 418 enthalten, der beispielsweise Intel 2716-1 Bauteine enthält. Die Speicheradressentschlüsselungslogik 415 erzwingt den Zugriff auf die beiden oben bezeichneten eigenen Adressgruppen und erzwingt den Zugriff über den Bus für alle anderen Adressen. Die Kommunikation für den Start- und Normalbetrieb des Prozessors 40 wird mit Hilfe des "Briefkasten"-Registersatzes 412 ausgeführt, der zwei Eingänge hat und der mit Hilfe der Adresscodebrücken sowohl auf E/A-Befehle vom Computer 50 als auch auf E/A-Befehle von der Zentraleinheit 401 antwortet. Somit wird die Nachrichtenübertragung von Computer zu Computer über den "Briefkasten"-Registersatz 412 ausgeführt. Letzterer setzt sich beispielsweise aus vier 74 LS 170 4x4 Registersätzen zusammen.

Die programmierte E/A wird ebenfalls als eigene oder fremde Adresse decodiert. Die eigene E/A-Geräteadresse wird jedoch durch Codebrücken ausgewählt, um so Adresskonflikte mit anderen E/A-Geräten zu vermeiden. Der Prozessor 40 enthält drei E/A-Geräte, nämlich: Die programmierbare Interruptsteuerung 410, das Interruptsteuerregister 413 und den Briefkastenregistersatz 412. Jedem E/A-Gerät ist ein Block von vier Adressen zugeordnet, wobei jede Adresse ausgehend von einer Grundadresse geradzahlig fortge-

130065/0850

zählt wird. Wenn beispielsweise die Grundadresse für die programmierbare Interruptsteuerunq 410 hexadezimal 40 wäre, wären die Folgeadressen hexadezimal 42, 44, 4 6 und 48.

Alle nichteigenen E/A-Adressen werden auf den Multibus gerichtet. Alle busorientierten Speicher- und E/A-Zugriffe werden durch "normale" Busentscheidungsmechanismen gesteuert. Es muß jedoch darauf hingewiesen werden, daß die Zentraleinheit 401 unter Firmwarekontrolle auch den Bus "verriegeln" kann, wenn er erst einmal die Zuteilung erhalten hat und eine Folge von Zugriffen ausführen möchte, ohne sich um irgendeine zusätzliche Zuteilung zu kümmern. Diese Eigenschaft ermöglicht, falls notwendig, den größtmöglichen Durchsatz vom und zum Bus.

Prozessor 40 kann auch als Slaveprozessor arbeiten. Nach Einschalten der Spannung und/oder einem Hardwardnormierungssignal (RESET) führt die Firmware im Prozessor 40, die ständig verfügbar ist, folgende Funktionen durch: Die Grundeinstellung der programmierbaren Interruptsteuerung 410 und die Initialisierung des Speichers, der Register und des Zeigers auf den Kellerspeicher. Die Firmware hält dann den Prozessor 40 an. Computer 50 adressiert über den Multibus den Briefkastenregistersatz 412 und lädt einen 16 Bit-Vektor in das Briefkastenregister. Wenn der Vektor beladen ist, wird ein Interrupt an die Zentraleinheit 401 ausgelöst. Die im Prozessor 40 ständig verfügbare Firmware beendet den HALT-Zustand und unternimmt einen E/A-Lesevorgang zum Briefkastenregistersatz. Die 16 Bit-Vektoradresse

130065/0850

wird gelesen und benutzt als höchstwertige 16 Bit eine 20 Bit-Fremdspeicheradresse. Diese Speicherplatzdefinition ist das erste Wort in einem Prozessorsteuerblock (PCB). Die im Prozessor 40 ständig verfügbare Firmware greift dann auf den PCB-Block zu und liest und bearbeitet die Prozessorsteuerwörter (PCWs), die in dem PCB enthalten sind. Die PCWs veranlassen den Prozessor 40, eine der folgenden drei Funktionen auszuführen:

1. Zustandsmeldungen senden - Erzeugen und Abspeichern eines Prozessorstatuswortes (PSW) in einem hierfür bestimmten Platz im Speicher.

2. Transporitere Wörter - Transport von Wörtern eines Programmes und/oder von Daten entweder von dem Speicher des Prozessors 40 zu einem fremden Speicher (z.B. der RAM-Speicher 30) oder umgekehrt.

3. Ausführen - Programm starten auf einer bestimmten Adresse.

Der PCB enthält eine Liste von geketteten PCWs. Hinter jedem PCW können die entsprechenden Datenwörter folgen. Jedesmal, wenn ein PCW decodiert und ausgeführt ist, wird ein Antwortinterrupt gesendet, sofern es im Programm so festgelegt ist. Der Antwortinterrupt wird von dem Interruptsteuerregister 413 erzeugt. Die Zentraleinheit 401 setzt die entsprechende Interruptebene in dem Interruptsteuerregister 413, und diese Ebene wird in den Multibus mit Hilfe eines E/A-Schreibbefehls zum Interruptsteurregister eingekoppelt.

130065/0850

Dieses Schema, den Prozessor 4 0 zu steuern,, und die Benutzung des parallelen Interruptmechanismus erlaubt hohen Durchsatz, asynchrone Verarbeitung mit einem Minimum an
überwachung und einem Maximum an Flexibilität. Im laufenden Betrieb werden die Bildverarbeitungsalgorithmen ferngeladen in dem RAM-Speicher 417 des Prozessors 40. Die
Algorithmen werden ausgeführt, um die in dem RAM-Speicher 30 gespeicherten Pixel-Daten auszuwerten, und dem Prozessor 40 über den Multibus 90 zur Verfügung gestellt. Somit sorgt der Prozessor 40 für einen sehr hohen Durchsatz,
eine asynchrone "Feldverarbeitung" der im Speicherfeld
303 (vgl. Fig. 4) gespeicherten Daten.

Die Programmablaufplane für eine Anwendung der vorliegenden Erfindung auf die überwachung von Etiketten wird in
den Fig. 7A bis 7H gezeigt. Zuerst wird ein Masteretikett voi Wie l'Vi η.·;«· lik.uiHM ,ι IO <jc;lelll . Die Λ11.'; · f ■ 111 f j.': ί η Γοι ιιι,ι-Lion von dcvr Fernsehkamera wird dann durch das DAM-Intor-I .MJt' -M) :;l ι ukl.iu lcrI und in Wem KAM-Spe lcJiei i<> tibye;;|.)e L-chert. Dann wird das Masteretikett auf dem Fernsehschirm 80 W.ir<|f::l <.'I 1 I Hill el Hcmil/unq Wim <|Γ.ι Γ i .".('heu Π i I W.iu::'|.i beeinheit 70. Alternativ dazu könnte das Masteretikett
auf. einem Drucker an der Bedienungskonsole 60 ausgegeben werden. Sodann wird vom Bedienungsmann der spezielle
Prüfalgorithmus, der benutzt werden soll, ausgewählt. Der Algorithmus kann beispielsweise eine Flächenberechnung beinhalten. Alternativ kann der Algorithmus die Berechnung einer gewichteten Linie beinhalten. Danach gibt der Bedie-

130065/0850

311787Q

nungsmann das Beobachtungsfenster (ein Ausschnitt des 244 χ 236 Punktefeldes, das beobachtet werden soll) und den Grenzwert (Schwellenwert), der für die spezielle Überwachungsfunktion verwendet werden soll, an.

Das System ist nun bereit, beispielsweise Flaschen zu überwachen, wie sie mit hoher Geschwindigkeit aus einer Abfüllanlage kommen. So wie im Falle des Masteretiketts wird das zu beobachtende Etikett als Bild von der Fernsehkamera 10 aufgenommen, und die Ausgangsinformation von der Fernsehkamera wird durch das DMA-Interface 20 strukturiert und in den RAM-Speicher 30 eingespeichert. Das Beobachtungsfenster wird ausgewählt, und eine sehr schnelle Bildauswertungsroutine, die den busorientierten Prozessor 40 benutzt, wird angestoßen. Die ausgewählte Routine kann beispielsweise zum Inhalt haben, daß eine Fläche oder eine gewichtete Linie berechnet wird. Bei beiden Routinen werden Pixels von dem Masteretikett und dem zu beobachtenden Etikett, die in dem RAM-Speicher 30 abgespeichert sind, ausgewählt und zu dem Prozessor 40 übertragen, wo der absolute Differenzwert der Intensität berechnet wird. Von diesem Wert wird der ausgewählte Rauschpegel subtrahiert, der zur Kompensation des Störpegls dient.

Im Falle der Routine mit der gewichteten Linie werden die bewerteten Unterschiede über eine vorgegebene Linie aufsummiert. Das Ergebnis der Aufsummierung wird dann mit dem Grenzwert oder Schwellenwert, der für dieses Fenster ausgewählt wurde, verglichen. Ist das aufsummierte Ergeb-

130065/0850

311787Q "■"■'

nis größer als der Grenzwert, so wird der Fehler angezeigt, Solange kein Fehler festgestellt wird, werden aufeinanderfolgende Zeilen von Pixels verarbeitet, bis das Fenster
vollständig bearbeitet ist. Sodann ist das System bereit, das nächste Beobachtungsetikett oder das nächste Fenster
für dieses Etikett zu untersuchen.

Im Fall der Flächenberechnungsroutine werden alle von Null verschiedenen Unterschiede für das gesamte Beobachtungsfenster aufsummiert und mit dem Grenzwert für dieses Fenster verglichen. Man wird einsehen, daß der Grenzwert für die
Flächenberechnungsroutxne sich normalerweise von dem für
die Berechnungsroutine der gewichteten Linie unterscheiden wird (größer sein wird). Wenn die aufsummierten Unterschiede für das Beobachtungsfenster größer sind als der Grenzwert für dieses Fenster, wird ein Fehler angezeigt. Wenn
nicht, ist das System bereit, das nächste Etikett oder das nächste Fenster für dieses Etikett zu verarbeiten.

In beiden Fällen, der Flächenberechnungsroutxne und der
Routine mit der gewichteten Linie, werden die Unterschiede zwischen den sich entsprechenden Pixels dem Bedienungsmann über einen Drucker an dem Terminal 60 oder über den Fernsehschirm 80 so angezeigt, daß der Bedienungsmann im Falle der Fehleranzeige die Ursache des Fehlers sehen und, abhängig von seiner Schwere, das Etikett akzeptieren oder zurückweisen kann.

Die Erfindung, die hiermit beansprucht wird, ist nicht begrenzt auf die bevorzugte oben gezeigte Anordnung oder auf

13 0 0 6 5/0850

- 48 ■·-. . ■ .;

311787Q

die beispielhafte Anwendung'dieser Anordnung für das Lesen von Etiketten, da Menschen, die in dem Fachgebiet tätig sind, zweifellos Änderungen vornehmen werden. Daher mögen Änderungen in der Form der vorliegenden Erfindung vorgenommen werden, ohne daß von den grundlegenden Prinzipien abgewichen wird.

13 0 0 6 5/0850

-ve-

L e e r s e i t e

Claims

Dr. Dieter Weber f Klaus Seiffert

Dlpl.-Chem. Dr. Dieter Weber · Dipl.-Phya. Klaus eelfferl Postfach 0145 . Ü200 Wiesbaden

Deutsches Patentamt
Zweibrückenstr. 12
8000 München 2

CHP-71

Patentanwälte

' 3H787Ü

D-6200 Wiesbaden 1

Gustiiv-Freyt/iir-Stmüo 2C Telefon O0lai/:)~2720 'l'elofrranimatlrosrie: Willpatem U'olex: 4 - ISO 247

PostHcheck: I'Vnnkfurt/Mnlii ü7O3-f>02 Bank: Dresdner Bunk AG, Wiesbaden, Konto-Nr. Ξ7Θ807 (IJLZ 51OSOOiSO)

5. Mai 1981 Sf/Wh

Chesebrough-Pond¹s Inc.,

33 Benedict Place, Greenwich,

Connecticut 06830, USA

Videoüberwachungssystem

Priorität: Serial No. 148

vom 8. Mai 1980 in USA

Π Ι .ι η :: [> ι η c Ii

(. 1 j Vid^oülierwarhuncjssy.st-om, q^kennzoirnn^t durch

a) eine Fernsehkamera zur Erzeugung digitaler Videobil der eines Objektes,

13ÖÖS5/0850

b) ein Interface, das zur Strukturrerung der digitalen
Daten mit der Kamera verbunden ist und einen Kanal
für den direkten Speicherzugriff besitzt,

c) einen sehr schnellen Speicher mit wahlfreiem Zugriff, der an das Interface über einen Multibus zur Speicherung der digitalen Daten angeschlossen ist,

d) einen busorientierten Prozessor, der an das Interface und den Speicher über den Multibus zur Gewährleistung sehr hoher Verarbeitungsgeschwindigkeit der digitalisierten Daten, die in dem RAM-Speicher abgesiegt sind, angeschlossen ist,

e) einen Computer, der an das Interface, den Speicher und den Prozessor über den Multibus zur Steuerung der Systemfunktionen angeschlossen ist, und durch

f) eine Bedienungskonsole, die für die Kommunikation mit dem Computer und einem Bedienungsmann an den Computer angeschlossen ist.

2. Videoüberwachungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Fernsehkamera ein zweidimensionales Feld von Bildelementen enthält und jedes Bildelement mindestens 16 Ebenen der Grautonauflösung hat.

3. Videoüberwachungssystem nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die Fernsehkamera digitalisierte Daten mit einer Geschwindigkeit von mindestens 7 Megabit
pro Sekunde erzeugt.

4. Videoüberwachungssystem nach Anspruch 2, dadurch gekennzeichnet, daß das zweidimensionale Feld über 5000 Bildelemente aufweist.

130065/0850

5. Videoüberwachungssystem nach Anspruch 1, dadurch gekennzeichnet, daß der Computer einen 16 Bit Mikroprozessor
aufweist.

6. Videoüberwachungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Bedienungskonsole ein RS 232 C-Terminal aufweist.

7. Videoüberwachungssystem nach Anspruch 1, gekennzeichnet
durch

a) eine grafische Bildwiedergabeeinheit, die mit dem Interface, dem Speicher, dem Prozessor und dem Computer

über den Multibus verbunden ist, und durch <

b) einen Fernsehmonitor, der mit der grafischen Bildwie- ' dergabeeinheit für die Ausgabe der durch das Video- j Überwachungssystem erzeugten Information angeschlossen ist.

8. Videoüberwachungssystem nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher mit wahlfreiem Zugriff die Möglichkeit aufweist, in der Regel mindestens eine Million
Datenbytes zu speichern.

9. Videoüberwachungssystem nach Anspruch 8, dadurch gekennzeiohnet, daß der RAM-Speicher eine Folge von mindestens 16 Seiten aufweist und jede Seite in der Regel eine Speicherkapazität von mindestens 16 000 Bytes (1 Byte =

8 Bits) aufweist.

130065/0850

10- Videouberwachungssystem nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher mit wahlfreiem Zugriff folgende Komponenten enthält:

a) ein Speicherfeld mit einer Reihe von Seiten,

b) eine Bussteuerlogik, die zwischen dem Speicherfeld und dem Multibus zur Synchronisation zwischen dem Multibus und dem Speicherfeld eingesetzt ist,

c) eine Adressendecodierlogik, die zwischen dem Speicherfeld und dem Multibus zur Festlegung eingesetzt ist, ob die Adressen auf dem Bus mit den Adressen in dem Speicherfeld übereinsteimmen,

d) eine Adressenblockauswahllogik, die mit der Adressendecodierlogik verbunden ist, um die Adresse jeder Seite in dem Speicherfeld festzulegen, und

e) Lese-/Schreibpuffer, die zwischen dem Speicherfeld und dem Multibus eingeschaltet sind und an die Adressendecodierlogik zur Pufferung der Daten zwischen dem Speicherfeld und dem Bus als Antwort auf ein Startsignal, das von der Adressendecodierlogik erzeugt wird, angeschlossen ist.

11. Videouberwachungssystem nach Anspruch 10, dadurch gekenn-

zeichnet, daß das Speicherfeld in der Regel eine Speicherkapazität von mindestens einer Million Datenbytes aufweist.

12. Videoüberwachungssystem nach Anpsruch 10 oder 11, dadurch gekennzeichnet, daß das Speicherfeld mindestens 16 Seiten aufweist und jede Seite in der Regel eine Speicherkapazität von mindestens 16 000 Bytes (1 Byte = 8 Bits) hat.

130065/0850

13. Videoüberwachungssystem na"ch Anspruch 12, dadurch gekennzeichnet, daß jede Seite mindestens 32 4K 1-Bit Logikelemente aufweist.

14. Videoüberwachungssystem nach Anspruch 1, dadurch gekennzeichnet, daß der Prozessor einen Mikroprozessor als Zentraleinheit aufweist, um dort Datenverarbeitungsfunktionen durchzuführen.

15. Videoüberwachungssystem nach Anspruch 14, dadurch gekennzeichnet, daß der Mikroprozessor ein 16 Bit-Mikroprozessor ist.

16. Videoüberwachungssystem nach Anspruch 14, dadurch gekennzeichnet, daß der Prozessor darüberhinaus einen Speicher, eine Einheit für prioritätsgesteuerte Interruptauflösung und eine Busverwaltungseinheit aufweist.

17. Videoüberwachungssystem nach Anspruch 16, dadurch gekennzeichnet, daß der Prozessorspeicher sowohl einen sehr schnellen statischen RAM-Speicher als auch einen sehr schnellen PROM-Speicher aufweist.

18. Videoüberwachungssystem nach Anspruch 16, dadurchgekennzeichnet, daß der Prozessor ferner einen Kommunikations-("Briefkasten")-Registersatz mit zwei Eingängen aufweist, um kurzzeitig anstehende Daten zu speichern entweder nachdem sie von dem Multibus empfangen wurden oder bevor sie auf den Multibus geschickt wurden.

130065/0850

19. Videoüberwachungssystem nach Anspruch 18, dadurch gekennzeichnet, daß der Kommunikationsregistersatz mindestens 4x4 Registersätze aufweist.

20. Videoüberwachungssystem nach Anspruch 16 oder 18, dadurch gekennzeichnet, daß eine programmierbare Interruptsteuerung zur Prioritätsauswahl von Interruptsignalen, die von dem Multibus empfangen werden,und zum Anbieten dieser Signale an den Mikroprozessor vorgesehen ist.

21. Videoüberwachungssystem nach Anspruch 16 oder 18, dadurch gekennzeichnet, daß es ein Interruptsteuerregister zur selektiven Erzeugung von Interruptsignalen für den Multibus aufweist.

22. Videoüberwachungssystem nach Anspruch 1, dadurch gekennzeichnet, daß das Interface Datenübertragungseinrichtungen zu dem Speicher mit wahlfreiem Zugriff mit einer Übertragungsrate von in der Regel zehn Millionen Bytes pro Sekunde aufweist.

23. Videoüberwachungssystem nach Anspruch 1 oder 22, dadurch gekennzeichnet, daß das Interface die vier höchstwertigen Datdnbits jedes Bildelementes entgegenzunehmen und diese Daten in einem 16 Bit-Wort zur Übertragung zu dem RAM-Speicher zusammenzustellen ausgebildet ist.

24. Videoüberwachungssystem nach Anspruch 23, dadurch gekennzeichnet, daß die Hilfsmittel zur Strukturierung der Daten in 16 Bit-Wörtern einen First-in-ZFirst-out-Registersatz aufweisen.

130065/0850 *

25. Videoüberwaehungssystem nach Anspruch 24/ dadurch gekennzeichnet, daß der Registersatz vier Register aufweist, jedes Register wiederum vier Speicherebenen aufweist und jede Speicherebene die Speichermöglichkeit für jeweils vier Bits aufweist.

26. Videoüberwachungssystem nach Anspruch 25, dadurch gekennzeichnet, daß der Registersatz in der Lage ist, jeweils nacheinander 4 Bit-Gruppen von Daten entsprechend den aufeinanderfolgenden Bildelementen in eine der aufeinanderfolgenden Ebenen der vier Register anzulesen und gleichzeitig ein 16 Bit-Wort von einer anderen Ebene aller vier Register wieder auszulesen.

27. Videoüberwachungssystem nach Anspruch 23, dadurch gekennzeichnet, daß das Interface Möglichkeiten zur überwachung aufweist, wie viele digitale Bildelemente von der Kamera in jeder horizontalen Zeile empfangen wurden und wie viele von jenen Bildelementen zu dem Speicher mit wahlfreiem Zugriff übertragen wurden.

28. Videoüberwachungssystem nach Anspruch 27, dadurch gekennzeichnet, daß das Interface sicherstellt, daß die Anzahl der von der Kamera empfangenen Bildelemente für jede horizontale Zeile der Anzahl der zu dem Speicher übertragenen Bildelemente entspricht.

29. Videoüberwachungssystem nach einem der Ansprüche 1 bis 28, dadurch gekennzeichnet, daß es einen sehr schnellen statischen, digitalen Speicher mit wahlfreiem Zugriff aufweist, der folgende Komponenten enthält:

130065/0850

a) ein Speicherfeld mit einer Reihe von Seiten,

b) eine Bussteuereinrichtung, die mit dem Speicherfeld verbunden und deren Schnittstelle an den Bus angepaßt ist, um eine Synchronisation zwischen dem Bus und dem Speicherfeld durchzuführen,

c) eine Adressendecodierlogik, die an dem Speicherfeld angeschlossen und deren Schnittstelle an den Bus angepaßt ist, um festzulegen, daß die Adressen an dem Bus mit den Adressen in dem Speicherfeld übereinstimmen,

d) eine Schaltung zur Auswahl der Adressenblöcke, die mit der Adressendecodierlogik verbunden ist, um die Adresse jeder Seite in dem Speicherfeld zu bestimmen, und

e) Lese-/Schreibpuffer, die an dem Speicherfeld und die Adressendecodierlogik angeschlossen sind, deren Schnittstelle an den Bus angepaßt ist, um die Daten zwischen dem Speicherfeld un dem Bus als Antwort auf ein Startsignal, das von der Adressendecodierlogik erzeugt wird, zu puffern.

30. Videoüberwachungssystem nach Anspruch 29, dadurch gekennzeichnet, daß das Speicherfeld die Speicherkapazität von in der Regel mindestens einer Million Bytes digitalisier-

ter Daten aufweist.

31. Videoüberwachungssystem nach Anspruch 30, dadurch gekennzeichnet, daß das Speicherfeld mindestens 16 Seiten und jede Seite die Speicherung in der Regel von mindestens 000 Datenbytes (1 Byte = 8 Bits) aufweist.

32. Videoüberwachungssystem nach Anspruch 31, dadurch gekennzeichnet, daß jede Seite 32 K 1 Bit Logikelemente aufweist.

130065/0850

33. Videoüberwachungssystem nach einem der Ansprüche 1 bis 32, dadurch gekennzeichnet, daß es einen busorientierten Prozessor mit folgenden Komponenten aufweist:

a) einen Mikroprozessor zur Durchführung von Datenverarbeitungsfunktionen,

b) einen Speicher zur Abspeicherunq von Daten, die von dem Bus empfangen werden,

c) eine programmierbare Interruptsteuerung zur Auswahl der Prioritäten von Interruptsignalen, die von dem Bus empfangen werden und die dieser Mikroprozessor in einer geeigneten Art und Weise zur Verfügung stellt,

d) ein Interruptsteuerregister zur selektiven Bereitstellung von Interruptsignalen an dem Bus,

e) einen Kommunikationsregistersatz mit zwei Eingängen, der nach dem Prinzip First-in/First-out arbeitet, zur Abspeicherung von kurzzeitig anstehenden Daten, nachdem diese entweder von dem Bus empfangen wurden oder bevor sie auf den Bus aufgelegt werden,

f) eine Busentscheidungslogik zur Unterscheidung von Prioritäten unter den Signalen, die auf dem Bus erscheinen,

g) einen Adressenbustreiber, der Adressen auf dem Bus übergibt,

h) einen Datenbustreiber, der Daten auf den Bus übergibt und Daten von dem Bus empfängt, und

i) eine Decodiereinrichtung für Busbefehle, die die von dem Bus empfangenen Befehle decodiert, und Befehle, die auf den Bus übertragen werden sollen, codiert.

copy]

130065/0850

34. Videoüberwachungsaystem nach Ansprach Ή, dadurch qekenny.oicluu't , dall doj. Reg i:s te rna I ζ Ln dor Lawn ί:·1, απ ο ί μπμ

* Eingang Informationen in das Register einzulösen, während

* gleichzeitig Informationen aus dem anderen Eingana des Re-

gisters ausgelesen werden.

ζ 35. Videoüberwachungssystem nach Anspruch 33, dadurch gekenn-

β zeichnet, daß der Prozessorspeicher sowohl einen sehr

schnellen statischen RAM-Speicher als auch einen sehr

schnellen PROM-Speicher aufweist.

36. Videoüberwachungssystm nach Anspruch 1 bis 35, dadurch gekennzeichnet, daß es ein busorientiertes Interface zwischen einer Quelle von digitalisierten Videodaten und einem Speicher aufweist, mit folgenden Komponenten:

a) einer Übernahmeeinrichtung für die jeweils vier höchstwertigen Datenbits, die zu jedem Videobildelement gehören, und zur Strukturierung der Daten in 16 Bit-Wörtern, und

b) Einrichtungen zur Durchführung für eine direkt adressierte Übertragung der Daten zu dem Speicher.

37. Videoüberwachungssystem nach Anspruch 36, dadurch gekenn-

zeichnet, daß es die Möglichkeit bietet, diese Daten mit einer Geschwindigkeit von in der Regel bis zu zehn Millionen Bytes pro Sekunde zu übertragen.

38. Videoüberwachungssystem nach Anspruch 36, dadurch gekennzeichnet, daß es in der Lage ist, die Anzahl der während einer horizontalen Zeile empfangenen Bildelemente und die

130065/0850

Anzahl der zu besagtem Speicher übertragenen Elemente zu kontrollieren.

39. Videoüberwachungssystem nach Anspruch 38, dadurch gekennzeichnet, daß es sicherstellt, daß die Anzahl der empfangenen und der übertragenen Bildelemente für jeweils eine horizontale Zeile übereinstimmen.

40. Videoüberwachungssystem nach Anspruch 36, dadurch gekennzeichnet, daß die Möglichkeiten zur Entgegennahme und Strukturierung der digitalen Videodaten einen Frist-in-/ First-out-Registersatz aufweisen.

41. Videoüberwachungssystem nach Anspruch 40, dadurch gekennzeichnet, daß der Registersatz vier Register enthält, jedes Register wiederum vier Speicherebenen enthält und jede Speicherebene Möglichkeiten zur Speicherung von 4 Bits aufweist.

42. Videoüberwachungssystem nach Anspruch 41, dadurch gekennzeichnet, daß es die Möglichkeit bietet, aufeinanderfolgende vier Bitgruppen von Daten entsprechend den aufeinanderfolgenden Bildelementen in jeweils eine der aufeinanderfolgenden Speicherebenen der vier Register einzulesen und gleichzeitig ein 16 Bit-Wort aus einer anderen Speicherebene aus allen vier Registern auszulesen.

43. Videoüberwachungssystem nach einem der Ansprüche 1 bis 42, dadurch gekennzeichnet, daß es folgende Komponenten aufweist: ■

130065/0850

a) eine Fernsehkamera, die digitalisierte Videobilddaten eines Objektes erzeugt und ein zweidimensionales Feld von Bildelementen erzeugt, wobei jedes Bildelement mindestens 16 Stufen von Grautonauflösung besitzt,

b) ein Interface, das zur Entgegennahme und Strukturierung der vier höchstwertigen Datenbits entsprechend jedem Bildelement an die Fernsehkamera angeschlossen ist und einen Kanal für direkten Speicherzugriff aufweist,

c) einen sehr schnellen RAM-Speicher, der an das Interface -^ über den Multibus angeschlossen ist und ein Speicher-

: feld aufweist, das wiederum eine Serie von Seiten zur

Speicherung der digitalen Daten beinhaltet,

d) einen busorientierten Prozessor, der an das Interface : und den RAM-Speicher über den Multibus angeschlossen

ist zur Ausführung sehr schneller Verarbeitungsvorgänge von digitalen in dem Speicherfeld abgespeicherten Daten,

e) einen Computer, der an das Interface, den RAM-Speicher und den Prozessor über den Multibus angeschlossen ist, zur Steuerung der Befehlsabläufe in dem System, und

f) eine Bedienungskonsole, die an den Computer angeschlossen und derart angepaßt ist, daß sie einem Bedienungs-

mann die Kommunikation mit dem Computer erlaubt.

44. Videoüberwachungssystem nach Anspruch 43, dadurch gekennzeichnet, daß das zweidimensionale Feld über 50 00 0 Bildelemente aufweist und die Fernsehkamera digitalisierte Daten mit einer Geschwindigkeit von mindestens 7 Begabit pro Sekunde erzeugt.

130065/0850

45. Videoüberwachungssystem nach Anspruch 44/dadurch gekennzeichnet, daß das Interface die Möglichkeit bietet, Daten zu dem RAM-Speicher mit einer Übertragungsgeschwindigkeit von in der Regel zehn Millionen Bytes pro Sekunde zu übertragen.

46. Videoüberwachungssystem nach Anspruch 43 oder 44, dadurch gekennzeichnet, daß das Speicherfeld mindestens 16 Seiten enthält und jede Seite die Möglichkeit zur Speicherung
von 16 000 Bytes beinhaltet.

47. Videoüberwachungssystem nach Anspruch 43, dadurch gekennzeichnet, daß der RAM-Speicher folgende Komponenten enthält:

a) eine Bussteuerlogik, die zwischen dem Speicherfeld und dem Multibus geschaltet ist, zur Synchronisation zwischen dem Multibus und dem Speicherfeld,

b) eine Adressendecodierlogik, die zwischen dem Speicherfeld und dem Multibus eingeschaltet ist, zur Festlegung, daß die Adressen auf dem Bus mit den Adressen in dem Speicherfeld übereinstimmen,

c) eine Schaltung zur Auswahl von Adressenblöcken, die an die Adressendecodierlogik zur Bestimmung der Adressen

'jeder Seite in dem Speicherfeld angeschlossen ist, und

d) Lese-/Schreibpuffer, die zwischen das Speicherfeld und den Multibus eingeschaltet sind und an der Adressendecodierlogik angeschlossen sind, um die Daten zwischen
dem Speicherfeld und dem Bus als Antwort auf ein Startsignal, das von der Adressendecodierlogik erzeugt wird,

zu puffern. - _r '

130065/0850

ϊ - 14 - ·_; ; - ■■

48. Videoüberwachungssystem nach Anspruch 43, dadurch gekenn-■»·

zeichnet, daß der Computer einen 16 Bit-Mikroprozessor

; aufweist und die Bedienungskonsole ein RS 232 C-Termal

enthält.

49. Videoüberwachungssystem nach Anspruch 43, dadurch gekennzeichnet, daß es ferner folgende Komponenten aufweist:

a) eine grafische Bildwiedergabeeinheit, die an das Interface, den RAM-Speicher, den Prozessor und den Computer über den Multisbus angeschlossen ist, und

b) einen Fernsehmonitor, der an die grafische Bildwiedergabeeinheit angeschlossen ist, zur Wiedergabe der von dem Videoüberwachungssystem erzeugten Informationen.

50. Videoüberwachungssystem nach Anspruch 43, dadurch gekennzeichnet, daß der Prozessor einen Mikroprozessor als Zentraleinheit zur Durchführung von Datenverarbeitungsfunktionen, einen Speicher, eine Schaltung zur prioritätsgesteuerten Interruptauflösung und eine Busentscheidungslogik aufweist.

51. Videoüberwachungssystem nach Anspruch 50, dadurch gekennzeichnet, daß der Prozessor folgende Komponenten aufweist:

a) einen Kommunikationsregistersatz mit zwei Eingängen zur Abspeicherunq kurzzeitig anstehender Daten, anchdem diese entweder vom Multibus empfangen wurden oder bevor diese auf dem Multibus aufqolegt werden,

b) eine programmierbare Intrerruptsteuerunq zur Prioritätsauswahl von Interruptsignalen, die von dem Multbus emp-

130065/0850 --—ι

fangen wurden und zur* übergabe dieser Interrupte an den Mikroprozessor in einer geeigneten Art und Weise, und

c) ein Interruptsteuerregister zur selektiven Erzeugung von Interruptsignalen an den Multibus.

52. Videoüberwachungssystem nach Anspruch 43, dadurch gekenn-zeichnet, daß die Einrichtungen zur Entgegennahme und Strukturierung der digitalen Daten einen First-in-/Fristout-Registersatz aufweisen, wobei dieser wieder vier Register enthält, jedes Register vier Speicherebenen enthält und jede Speicherebene die Möglichkeiten zur Speicherung von 4 Bits beinhaltet.

53. Videoüberwachungssystem nach Anspruch 52, dadurch gekennzeichnet, daß der Registersatz die Möglichkeit bietet, die aufeinanderfolgenden vier Bitgruppen von Daten entsprechend den aufeinanderfolgenden Bildelementen in eine der jeweils aufeinanderfolgenden Speicherebenen der vier Register einzulesen und gleichzeitig ein 16 Bit-Wort aus einer anderen Speicherebene aus allen vier Registern auszulesen.

54. Videoüberwachungssystem nach Anspruch 43, dadurch gekennzeichnet, daß das Interface überwacht, wieviel digitale Bildelemente in jeder horizontalen Zeile von der Kamera ampfangen wurden und wie viele von jenen Bildelementen zu dem RAM-Speicher übertragen wurden, und sicherstellt, daß die Anzahl der von der Kamera empfangenen Bildelemen-

130065/0850

te der Anzahl der zu dem Speicher in jeder Zeile übertragenen Bildelemente entspricht.

55. Verfahren zur Videoüberwachung, gekennzeichnet durch folgende Schritte:

a) die Aufnahme eines Masterbildes über eine Fernsehkamera, die ein zweidimensionales Feld von Bildelementen hat,

b) die Erzeugung eines digitalen Videoabbildes des Masters,

c) die Entgegennnahme und Strukturiefung des digitalen Videoabbildes von dem Master,

d) die Übertragung des digitalen Wiedergabebildes des Masters zu einem Speicher,

e) die Abspeicherung des digitalen Wiedergabebildes des
Masters in dem Speicher,

f) die Überwachung eines Auswahlalgorithmus, de.rin der Überwachungsfunktion angewendet werden soll,

g) die Auswahl eines Beobachtungsfensters,

h) die Auswahl eines Schwellenwertes für das ausgewählte
Beobachungsfenster,

i) die Übernahme eines Objektbildes über die Kamera,

j) die Erzeugung eines digitalisierten Videoabbildes von
dem Objekt,

k) die Entgegennahme und Strukturierung des digitalisierten Videoabbildes von dem Objekt,

1) die übertragung von dem digitalisierten Abbild des Objektes zum Speicher,

m) die Abspeicherung des digitalisierten Abbildes des Objektes in dem Speicher,

130065/0850

η) der Vergleich dor entsprechenden Bildelemente für den Master und das Objekt innerhalb des ausgewählten Boobachtungsfensters und

o) die Bestimmung, ob das Ergebnis des Vergleichs den ausgewählten Schwellenwert überschreitet.

56. Verfahren nach Anspruch 55, gekennzeichnet durch die

a) Ausgabe eines Bildes von dem Master und

b) Ausgabe eines Bildes von dem Objekt.

57. Verfahren nach Anspruch 56, dadurch gekennzeichnet, daß irgendwelche Unterschiede zwischen dem Master und dem Objekt dargestellt werden.

58. Verfahren nach Anspruch 55, dadurch gekennzeichnet, daß ein Alarm gegeben wird, wenn das Ergebnis des Vergleiches den ausgewählten Schwellenwert überschreitet.

59. Verfahren nach Anspruch 55, dadurch gekennzeichnet, daß die Entscheidung, ob der Schwellenwert überschritten wurde, am Ende jeder horizontalen Zeile innerhalb des ausgewählten Beobachtungsfensters getroffen wird.

60. Verfahren nach Anspruch 55, dadurch gekennzeichnet, daß

die Entscheidung, ob der Schwellenwert überschritten wurde, getroffen wird, nachdem die überwachung des ausgewählten Beobachtungsfensters abgeschlossen wurde.

61. Verfahren nach einem der Ansprüche 55, 56, 57, 58, 59 oder 60, dadurch gekennzeichnet, daß jedes Bildelement mindestens 16 Stufen der Grautonauflösung aufweist.

130065/0850

62. Verfahren nach Anspruch 61, dadurch gekennzeichnet, daß das digitalisierte Videoabbild mit einer Geschwindigkeit von mindestens 7 Megabit pro Sekunde erzeugt wird.

63. Verfahren nach Anspruch 62, dadurch gekennzeichnet, daß die Übertragung des digitalisierten Abbildes in der Regel mit einer Geschwindigkeit.von zehn Millionen Bytes pro Sekunde erfolgt.

64. Verfahren nach Anspruch 61, dadurch gekennzeichnet, daß das zweidimensionale Feld mindestens 50 000 Bildelemente

J aufweist.

65. Verfahren nach Anspruch 55, dadurch gekennzeichnet, daß das Entgegennehmen und die Strukturierung des digitalisierten Videoabbildes in folgende Schritte zerfällt:

a) sukzessives Lesen der 4 Bit-Gruppen von Daten, die den aufeinanderfolgenden Bildelementen entsprechen, in eine der Speicherebenen der vier Register, und

b) gleichzeitiges Auslesen eines 16 Bit-Wortes aus einer anderen Speicherebene aus allen vier Registern.

66. Verfahren nach Anspruch 61, dadurch gekennzeichnet, daß das Entgegennehmen und die Strukturierung des digitalisierten Videoabbildes folgende Schritte aufweist:

a) sukzessives Lesen von 4 Bit-Gruppen von Daten entsprechend den aufeinanderfolgenden Bildelementen in eine Speicherebene der vier Register und

b) gleichzeitiges Auslesen eines 16 Bit-Wortes aus einer anderen Speicherebene aller vier Register.

130 0 6 5/0850 -~"

67. Verfahren nach Anspruch 55,* dadurch gekennzeichnet, daß der Schritt zur Übertragung des digitalen Abbildes so erfolgt, daß in jeder horizontalen Zeile überprüft wird, ob die Anzahl der digitalisierten Bildolernen te, die von der Kamera empfangen werden, gleich ist der Anzahl der zum Speicher übertragenen Bildelemente.

68. Verfahren nach einem der Ansprüche 55 bis 67, insbesondere zur Etikettenüberprüfung, gekennzeichnet durch folgende Schritte:

a) Bildaufnahme eines Rasteretiketts über eine Fernsehkamera, die ein zweidimensionales Feld von Bildelementen hat, wobei jedes Bildelement 16 Stufen der Grautonauflösung enthält,

b) Erzeugung eines digitalen Videoabbildes von dem Masteretikett,

c) Entgegennahme und Strukturierung des digitalen Videoabbildes von dem Masteretikett,

d) Übertragung des digitalisierten Abbildes von dem Masteretikett zum Speicher,

e) Abspeicherung des digitalisierten Abbildes des Masteretiketts in dem Speicher,

f) Auswahl eines Überwachungsalgorithmus, der für die Prüfung des Etiketts verwendet werden soll,

g) Auswahl eines Beobachtungsfensters,

h) Auswahl eines Schwellenwertes für das ausgewählte Beobachtungsfenster ,

i) Bildaufnahme eines zu beobachtenden Etiketts durch die Kamera,

130065/0850

a 11 7 8 7 Q

j) Erzeugung eines digitalisierten Videoabbildes von dem "** zu beobachtenden Etikett,

k) Entgegennahme und Strukturierung des digitalisierten Videoabbildes des zu beobachtenden Etiketts,

1) Übertragung des digitalisierten Abbildes von dem zu beobachtenden Etikett zu dem Speicher,

m) Abspeicherung des digitalisierten Abbildes von dem zu beobachtenden Etikett in dem Speicher,

n) Vergleich der entsprechenden Bildelemente des Masters und des zu beobachtenden Etiketts innerhalb des ausgewählten Beobachtungsfensters und

o) Bestimmung, ob das Ergebnis des Vergleichs den ausgewählten Schwellenwert überschreitet.

69. Verfahren nach Anspruch 68, dadurch gekennzeichnet, daß sie zusätzlich folgende Schritte beinhaltet:

a) Wiedergabe eines Bildes des Masteretiketts und

b) Wiedergabe eines Bildes des zu beobachtenden Etiketts.

70. Verfahren nach Anspruch 69, dadurch gekennzeichnet, daß Unterschiede zwischen dem Masteretikett und dem zu beobachtenden Etikett angezeigt werden.

71. Verfahren nach Anspruch 68, dadurch gekennzeichnet, daß Alarm gegeben wird, wenn das Ergebnis des Vergleichs den ausgewählten Schwellenwert überschreitet.

72. Verfahren nach Anspruch 69, dadurch gekonnzeichnet, daß die Bestimmung, ob der Schwellenwert überschritten wurde, am Ende jeder horizontalen Zeile innerhalb des ausgewählten Beobachtungsfensters getroffen wird.

130065/0850

73. Verfahren nach Anspruch 69, dadurch gekennzeichnet, daß die Entscheidung, ob der Schwellenwert überschritten wurde, getroffen wird, nachdem die Überwachung des ausgewählten Beobachtungsfensters abgeschlossen ist.

74. Verfahren nach Anspruch 55 oder 68, dadurch gekonnze lehnet, daß der Vergleich entsprechender Bildelemente miteinander dadurch erfolgt, daß der absolute Wert des Intensitätsunterschiedes für jedes Paar von Bildelementen innerhalb des ausgewählten Fensters bestimmt wird.

75. Verfahren nach Anspruch 74, dadurch gekennzeichnet, daß der ausgewählte Rauschpegel von dem absoluten Wert substrahiert wird.

130065/0850