DE3104439A1

DE3104439A1 - Verfahren und einrichtung zur signaluebertragung

Info

Publication number: DE3104439A1
Application number: DE19813104439
Authority: DE
Inventors: Robert Adams Burlington N.J. Dischert; Glenn Arthur Trenton N.J. Reitmeier
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1980-02-07
Filing date: 1981-02-09
Publication date: 1982-01-07
Also published as: DE3104439C2; FR2475833B1; CA1171958A; FR2475833A1

Description

PATENTANWÄLTE DR. DIETER V. BEZOLD DIPL. ING. PETER SCHÜTZ DIPL. ING. WOLFGANG HEUSLER

MARIA-THERESIA-STRASSC 22 POSTFACH 86 02 60

D-8OOO MUENCHEN 86

ZUGELASSEN BEIM EUROPÄISCHEN PATENTAMT

-6-

KUROPEAN PATENT ATTORNEYS MANDATAIRES EN BREVETS EUROPEEMS

TELEFON 089/4 7ΟΛΟΟΛ T[LEX S22 638 TELEGRAMM SOMBItZ

RCA 74547A Dr.v.B/Schä

RCA Corporation New York, N.Y., V.St.A.

Verfahren und Einrichtung zur Signalübertragung

Die vorliegende Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Anspruchs 1. Insbesondere betrifft die Erfindung ein Verfahren, mit dem in einem digitalen Nachrichtenübertragungssystem, insbesondere Videosystem, die erforderliche Datenrate ohne Beeinträchtigung des Auflösungsvermögens, insbesondere der Bildqualität verringert werden kann. Die Erfindung betrifft ferner vorteilhafte Einrichtungen zur Durchführung solcher Verfahren.

Bei digitalen Rundfunksystemen ist eine effektive Ausnutzung der Datenrate von erstrangiger Bedeutung. Durch eine Verringerung der Datenrate oder -frequenz können sowohl die benötigten Videobandlängen als auch die erforderliche Übertragungsbandbreite verringert werden, dabei soll jedoch die Qualität der übertragenen

130061/0444

POSTSCHECK MÖNCHEN NR. 69148-800 · BANKKONTO HYPOBANK MÖNCHEN (BLZ 70 200 401 KTO. 6 060 257 378 SWIFT HYPO DE MM

Bilder aufrechterhalten bleiben. Eine Methode zur Datenreduktion, die derzeit in Betracht gezogen wird, ist das Sub-Nyquist-Abtastverfahren, wie es z.B. in der Veröffentlichung "Sub-Nyquist Encoded PCM NTSC Color Television" von John P Rossi im Buch "Digital Video", einer Zusammenfassung von SMPTE-Verö'ffentlichungen und in der Arbeit von Leonard S.Golding "Frequency Interleaved Sampling of a Color Television Signal" IEEE Transactions on Communication Technology, Band COM-19, S. 972 ff., Dezember 1971, beschrieben ist. Diese Sub-Nyquist-Systeme arbeiten mit Proben oder Abtastwerten, die auf Diagonalen Liegen, wobei der Abstand zwischen diesen Diagonalen größer ist als der horizontale Abstand zwischen den Proben. Da die Auflösung mit abnehmendem Abstand zwischen den Proben größer wird, kann mit diesen Systemen die mit einer vorgegebenen Datenrate oder -frequenz erreichbare horizontale Auflösung erhöht werden, dies jedoch auf Kosten der diagonalen Auflösung.

Der vorliegenden Erfindung liegt dementsprechend die Aufgabe zugrunde, die Datenrate, insbesondere von digitanlen Fernsehsignalen, zu verringern, ohne die Informationsqualität, also insbesondere die Bildqualität, in irgendeiner Weise zu beeinträchtigen.

Diese Aufgabe wird durch das im Patentanspruch 1 gekennzeichnete Verfahren gelöst.

Weiterbildungen des erfindungsgemäßen Verfahrens und vorteilhafte Einrichtungen zur Durchführung des Verfahrens gemäß der Erfindung sind Gegenstand von Unteransprüchen.

Gemäß den Prinzipien der vorliegenden Erfindung wird zur Verringerung der Datenrate ein Signal in einen ersten und einen zweiten zeitlichen Teil unterteilt, der erste Teil übertragen, und ein Steuersignal übertragen, das geeignet ist, eine Rekonstruktion des zweiten Teiles aus dem übertragenen ersten Teil zu steuern.

Im folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung näher erläutert.

130061/0444

Es zeigen:

Figur 1 ein Raster mit Abtast- oder Probenpunkten, welches durch gleichzeitiges vertikales und horizontales Abtasten eines Auswähl strahl es, insbesondere Elektronenstrahles erzeugt wird;

Figur 2 eine Teilproben-Version dieses Raster;

Figur 3 ein Blockschaltbild eines Codierers zum Codieren von Abtastwerten oder Proben eines Videosignals und Steuersignalen entsprechend einer Ausführungsform der Erfindung;

Figur 4 ein Blockschaltbild eines Decodierers zum Decodieren von Information, die durch den Codierer gemäß Fig. 3 codiert worden ist;

Figur 5 ein Blockschaltbild eines Minimum-Fehler-Logikschaltwerkes für den Codierer gemäß Fig. 3;

Figur 6, 7, 8 und 9 Blockschaltbilder von Filtern für die Einrichtungen gemäß Figur 3 und 4; und

Figur 10 ein Blockschaltbild einer digitalen Verzögerungsleitung für die Filter gemäß Fig. 6 bis 9.

In Fig. 1 ist ein Videoraster 10 dargestellt, welches aus einer Mehrzahl von horizontalen Abtastlinien oder Zeilen 12 besteht. Jedes "X" bedeutet einen Abtastpunkt, der typischerweise mit einem 8-Bit- oder Byte-Abtastwert für insgesamt 256 Graustufen abgetastet wird. Die Abtastpunkte treten bei einer bevorzugten Ausführungsform mit einer Frequenz von 14,32 MHz auf, was das Vierfache der MTSC-Farbhilfsträgerfrequenz ist. Diese Abtastrate oder -frequenz hat zur Folge, daß die horizontal benachbarten Proben in Intervallen von etwa 70 Nanosekunden auftreten.

Figur 2 ist eine ähnliche Darstellung wie Fig. 1 und entsprechende Elemente sind mit den gleichen Bezugszeichen bezeichnet. Hier stellt jedoch jedes

130061/0444

von einem Kreis umgebene "X" eine Probe dar, die nicht gesendet oder aufgezeichnet wird. Für jede solche Probe, die nicht gesendet oder aufgezeichnet wird, werden verschiedene Kombinationen der sie räumlich umgebenden Proben errechnet und mit der nicht gesendeten oder übertragenen Probe verglichen. Beispeilsweise wird die den Punkt 14 darstellende Probe mit dem Mittel der abgetasteten Punkte über und unter ihr, also den Proben der Punkte 16 und 18 verglichen. Sie wird ferner mit dem Mittel der Proben für den linken und rechten Punkt, also die Punkte 20 und 22 verglichen. Weiterhin wird die den Punkt 14 darstellende Probe mit dem Mittel der übertragenen Punkte 24 und 26 verglichen, die auf der einen Diagonale liegen, und schließlich auch mit dem Mittel der übertragenen Punkte 28 und 30, die auf der anderen durch sie gehenden Diagonale liegen. Derjenige Vergleich, der die beste Übereinstimmung ergibt, wird durch Leit- oder Steuerbits angegeben oder dargestellte. Diese Steuerbits werden als zusätzliche Bits zusammen mit den Proben, die die nicht mit einem Kreis umgebenen Punkte in Fig. 2 darstellen, übertragen und werden zusammen mit diesen Proben in einem Decodierer zur Rekonstruktion eines hochaufgelösten Bildes aus der Information verringerter Datenfrequenz verwendet.

Fig. 3 zeigt ein Ausführungsbeispiel eines Codierers für die obenbeschriebene übertragung. Der Codierer hat eine Eingangsklemme 32 für ein digitales Videosignal, dessen Abtastwerte oder Proben bei einem speziellen Ausführungsbeispiel mit 24,32 MHz und 8 Bit pro Probe auftreten. Die 8 Bits für jede Probe werden einer Verzögerungsleitung 31 sowie Filtern 34, 36, 38 und 40 zugeführt. Zur Bildung des Mittelwertes oder Mittels werden hier zwei Signale addiert und die resultierende Summe wird durch zwei geteilt. Wie anhand der Fig. 2 festgestellt werden kann, haben die Abtastpunkte 28 und 30 einen zeitlichen Abstand von zwei horizontalen Zeilen und vier Signalabtastintervallen oder Abtastperioden. Dies entspricht beim NTSC-System etwa 127 Mikrosekunden plus 280 Nanosekunden.

Figur 6 zeigt die Einzelheiten des Filters 34, das eine digitalen Verzögerungsleitung 600 mit einer Verzögerungsdauer von 127 Mikrosekunden plus 280 Nanosekunden enthält, welches zwischen die Eingangsklemme 32

130061/OUÜU

und eine Eingangs klemme eines digitalen Addierers 602 geschaltet ist. Die unverzögerten Signale von der Klemme 32 werden außerdem einer zweiten Eingangsklemme des Addierers 602 zugeführt. Die digitale Summe dieser Signale, die den Videosignalen an den Abtastpunkten 28 und 30 entsprechen, steht an einer Ausgangsklemme des Addierers 602 zur Verfugung und wird einer Eingangs klemme eines digitalen Dividierers 604 zugeführt. Der Dividierer 604 teilt das summierte Signal durch zwei und liefert an seinem Ausgang ein paralleles 8-Bit-Signal, welches das Mittelwertsignal der Abtastpunkte 28 und 30 dargestellt. Dieses gemittelte Signal wird einer Eingangsklemme eines Vergleichers 42 des Codierers gemäß Fig. zugeführt. Die Verzögerungsleitung 41 enthält ebenfalls eine digitale 8-Bit-Verzögerungsleitung und hat eine Verzögerungsdauer von etwa 63,5 Mikrosekunden plus 140 Nanosekunden. Diese Zeit ist gleich der Hälfte der gesamten Verzögerungszeit der Verzögerungsleitung 600 des Fiters 34 und bewirkt eine Verzögerung des Videosignals für den Abtastpunkt 14 (Fig. 2), das nicht übertragen wird, so daß es zeitlich mit dem gemittelten Signal vom Filter 34 zusammenfällt und mit diesem im Vergleicher 42 verglichen werden kann. Die Verzögerungsleitung 41 verzögert also den Probenpunkt 14 zurück zum Probenpunkt 28 während die Verzögerungsleitung 600 den Probenpunkt 30 zurück zum Probenpunkt 28 verzögert. Das Filter 36 liefert das Mittel der Punkte 20 und 22 (ein "horizontales" Mittel). Es enthält eine 8-Bit-breite digitale Verzögerungsleitung (Fig. 7) mit einer Verzögerung von etwa 140 Nanosekunden. Das (unverzögerte) Eingangssignal und das (verzögerte) Ausgangssignal dieser Verzögerungsleitung werden durch einen Addierer 704 und einen Dividierer 706 gemittelt. Eine zusätzliche, entzerrende Verzögerung von einer Zeile plus 70 Nanosekunden wird durch eine Verzögerungsleitung 700 im Filter ;J6 bewirkt, um die Verzögerungsleitung 41 zu kompensieren. Das Ausgangssignal des Filters 36 vom Dividierer 706 wird einem Vergleicher 44 in Fig. zugeführt.

Das Filter 38 liefert das Mittel der diagonalen Punkte 24 und 26 (ein "zweites diagonales" Mittel). Wie Fig. 8 zeigt, enthält dieses Filter eine digitale 8-Bit-Verzögerungsleitung 802 mit einer Verzögerung von zwei Zeilen abzüglich 280 Nanosekunden. Das verzögerte und das unverzögerte

130061/0444

Signal werden durch einen Addierer 804 und einen Dividierer 806 gem'tteit und das digitale Signal vom Eingang 32 wird zuerst zur Entzerrung durch eine 280-Nanosekunden-Verzögerungsleitung 800 verzögert. Das Ausgangssignal des Dividierers 806 wird einem Vergleicher 46 des Codierers gemäß Fig. 3 zugeführt.

Das Filter 40 liefert schließlich das Mittel der Punkte 16 und 18 (ein "vertikales" Mittel). Wie Fig. 9 zeigt, enthält es eine digitale 8-Bit-Verzögerungsleitung 902 mit einer Verzögerungsdauer von zwei horizontalen Zeilen. Das verzögerte und das unverzögerte Signal werden durch einen Addierer 904 und einen Dividierer 906 gemittelt. Das digitale Signal vom Eingang 32 wird zuerst zur Entzerrung durch eine 140-Nanosekunden-Verzögerungsleitung 900 verzögert. Das Ausgangssignal vom Dividierer 906 wird einem Vergleicher 48 in Fig. 3 zugeführt.

Figur 10 zeigt ein Ausführungsbeispiel einer 8-Bit-breiten Verzögerungsleitung, die in den Filtern 34, 36, 38 und 40 sowie in der Verzögerungsleitung 41 verwendet werden kann. Sie enthält acht Schieberegister 1002, 1004, 1006, 1008, 1010, 1012, 1014 und 1016, denen jeweils ein Bit der am Eingang 1000 gleichzeitig auftretenden acht Bits zugeführt wird. Die Bits werden in den Schieberegistern unter Steuerung durch ein Taktsignal von einer Taktsignalquelle 1038 verschoben, die mit Verschiebe- oder Takteingängen 1019, 1020, 1022, 1024, 1026, 1028, 1030 bzw. 1034 gekoppelt ist. Die Anzahl der Stufen der Schieberegister ist entsprechend der gewünschten Verzögerung gewählt. Die Ausgänge der Schieberegister sind mit einem parallelen 8-Bit-Ausgang 1036 gekoppelt.

Die Vergleicher 42, 44, 46 und 48 enthlaten jeweils einen 8-Bit-Subtrahierer, dem außer den Ausgangssignalen der Filter 34, 36, 38 bzw.

40 außerdem die ursprünglichen acht Probenbits über die Verzögerungsleitung

41 zugeführt werden. Die jeweiligen Signale werden im Vergleicher subtrahiert und von der resultierenden Differenz wird dann der Absolutwert gebildet. Die Absolutwertsignale werden dann von den Vergleichern einem Fehlerminimum-Logikschaltwerk 50 zugeführt.

130081/044

Das in Fig. 5 dargestellte Fehlerminimum-Logikschaltwerk 50 enthält sechs GrÖßenvergleicher 82, 84, 86, 88, 90 und 92, denen jeweils zwei 8-Bit-Zahien von verschiedenen Paaren der Ausgangssignale der Vergleicher 42, 44, 46 und 48 zugeführt werden und die an ihrem Ausgang jeweils eine aus einem Bit bestehende Logikwertanzeige liefern, die anzeigt, welche der beiden Eingangszahlen die kleinere ist. Es sei bemerkt, daß es nur sechs mögliche Zweierkombinationen von vier Zahlen gibt, so daß sechs GrÖßenvergleicher vorhanden sind. Man braucht nur drei Ausgangssignale der GrÖßenvergleicher zu betrachten, um bestimmen zu können, ob ein spezielles Größenvergleichereingangssignal das kleinste ist. Zur Feststellung, ob das Ausgangssignal vom Vergleicher 42, 44 oder 46 das kleinste ist, werden daher drei NOR-Glieder 94, 96 und 98 verwendet. Wenn keines das kleinste ist, wird angenommen, daß das Ausgangssignal vom Vergleicher 48 das kleinste ist, was richtig sein wird oder es wird kein kleinstes Signal geben, d. h. daß alle Signale gleich groß sind und in diesem Falle das Ausgangssignal von jedem Vergleicher genommen werden kann. Die Ausgangssignale von den NOR-Gliedern 94, 96 und 98 werden durch ODER-Glieder 100 und 102 in ein 2-Bit-Steuersignal auf einer Leitungsschiene 104 entsprechend der folgenden Funktionstabelle codiert:

Leitung

	Kleinstes	46	Sig	nal
42	44	1		48
1	0	1		0
0	1		0

104a
104b

Das Ausgangssignal des Schaltwerkes 50 enthält zwei Bits entsprechend der obigen Tabelle, die anzeigen, welches Paar von Proben von benachbarten Punkten die beste Übereinstimmung ergibt, d.h. es zeigt an, in welcher Richtung sich das Videosignal um den Probenpunkt 14 am wenigsten ändert. Dieses Signal aus zwei Bits bildet das Steuersignal, das anzeigt, welche der übertragenen Videoproben- oder Video-Abtastwertsignale das nicht übertragene Videosignal am genauesten repräsentieren, so daß die vollständige Videoinformation durch Decodieren praktisch unverändert wiedergewonnen werden kann. Die beiden Steuerbits werden einem Schalter

130061/0444

310U39

52 in Fig. 3 zugeführt, bei dem es sich um einen 2-Bit-Schaiter handelt, der mit einer Schaltfrequenz von 7,16 MHz synchron mit einem 8-Bit-Schalter 54 arbeitet. Diese Schaltfrequenz bewirkt, da sie gleich 14,32 MHz geteilt durch 2 ist, daß der Schalter 54 nur jede zweite Probe aus acht Bits durchläßt oder überträgt. Die zwei Steuerbits vom Logikschaltwerk 50, die angeben, welche der benachbarten Proben für die Rekonstruktion der nicht übertragenen Punkte zu verwenden sind, werden durch den Schalter 52 übertragen und bilden zusammen mit den vom Schalter 54 gleichzeitig übertragenen acht Bits, die einen übertragenen Punkt darstellen, ein Wort aus zehn Bits an einem 10-Bit-Parallelausgang 55.

Fig. 4 zeigt einen Decodierer, der für die Durchführung des Verfahrens gemäß der Erfindung verwendet werden kann. Dem Decodierer wird an einem Eingang 60 das aus zehn parallelen Bits bestehende Signal zugeführt. Die acht Bits, die eine Probe eines Bildpunktes darstellen, werden über eine 8-Bit-Leitungsschiene 61 Filtern 62,64, 66 und 68 zugeführt, deren innerer Aufbau der gleiche ist wie der der Filter 34, 36, 38 bzw. 40. Die gleichen acht Bits werden ferner einem Kontaktsatz 69a eines 8-Bit-Schalters 70 über eine Verzögerungsleitung 106 zugeführt, die die gleiche Verzögerung bewirkt wie die Verzögerungsleitung 41 und die Verzögerung durch die Filter 62, 64, 66 und 68 kompensiert. Die beiden Steuerbits werden auf eine 2-Bitleitungsschiene 71 ausgekoppelt und einem Steuerdecodierer 72 zugeführt, der Schalter 74, 76, 78 und 80 steuert. Der Steuerdecodierer 72 enthält einen 1-aus-4 Decodierer, z.B. in Form einer integrierten Schaltung SN74S139 der Firma Texas Instruments, der durch die beiden Steuerbits gesteuert wird und ein Ausgangssignal aus vier parallelen Bits liefert, von denen jeweils nur eines einen hohen Wert hat. Die vier parallel en Bits werden in den Schalter 74, 76, 78 bzw. 80 zugeführt. Da nur einer der Ausgänge des Steuerdecodierers 72 einen hohen Wert hat, wird zu einem bestimmten Zeitpunkt jeweils nur einer der Schalter 74, 76, 78 und 80 mit einer Frequenz von 7,16 MHz geschlossen. Hierdurch wird dasjenige Signal von einem der Filter 62, 64, 66 und 68, das mit der jeweils fehlenden Probe am besten übereinstimmt, einem Kontaktsatz 69b des Schalters 70 zugeführt. Der Schalter 70 wird mit einer Frequenz von 14,32 MHz zwischen den beiden Eingangskontaktsätzen 69a und 69b umgeschaltet und liefert daher abwechselnd einen originalen Abtastpunkt des Bildes und

130061/04 4 4

rekonstruiertes Signal von acht Bits an einen Ausgangskontaktsatz 69c. Da diese Signale jeweils mit einer Frequenz von 7,16 MHz auftreten, hat das resultierende Signal am Ausgang 69c des Schalters 70 eine Frequenz von 14,32 MHz.

Die oben erläuterte Erfindung kann selbstverständlich auch durch ein System verwirklicht werden, das mit analogen Proben oder Abtastwerten arbeitet. Ferner kann man anstelle der getrennten Verzögerungsleitungen in den Filtern 34, 36₅ 38 und 40 auch eine einzige angezapfte Verzögerungsleitung verwenden. Diese Filter werden dann nur Mittelwertbildner enthalten. Dieselbe Konstruktion läßt sich auch bei den Filtern 62, 64, 66 und 68 verwenden.

30061/0444

Leerseite

Claims

Patentansprüche

Verfahren zum übertragen von Signalen, die einen ersten und einen zweiten Zeitteil enthalten, dadurch gekennzeichn e t, daß der erste Teil (X) und ein Steuersignal (Ausgangssignal von 50), das sich zur Steuerung einer Rekonstruktion des zweiten Teiles (8) aus dem übertragenen ersten Teil (X) eignet, übertragen werden.
2. Verfahren nach Anspruch 1, dadurch gekennz e i c h η e t, daß der erste und der zweite Teil Videosignale enthalten.

130061/0444
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn ze ichnet, daß alle Signale digitale Signale enthalten.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennz e i c h η e t, daß der erste Teil eine Mehrzahl von Proben enthält und daß das Steuersignal anzeigt, welche der Proben am genauesten mit dem zweiten Teil übereinstimmt.
5. Verfahren nach Anspruch 3, bei welchem jeder Teil eine Anzahl von Bytes enthält, dadurch gekennzeichnet, daß der erste Teil (die "X") übertragen wird, daß mindestens ein Byte (14) des verbleibenden, nicht übertragenen zweiten Teiles (8) mit mehreren ausgewählten Kombinationen (16, 18; 20, 22; 24, 26; 28, 30) von Bytes des ersten Teiles verglichen wird; daß festgestellt wird, welche der ausgewählten Kombinationen von Bytes des ersten Teiles am genauesten mit dem einen Byte des zweiten Teiles übereinstimmt, und daß ein Steuerbyte, das die beste Obereinstimmung anzeigt, übertragen wird.
6. Verfahren nach Anspruch 5, dadurch gekennzei chnet, daß die Bytes Abtastwerte oder Proben eines Videosignales darstellen; daß der erste Teil alternierend auftretende Proben von Abtastzeilen (12) darstellt, wobei die Proben des ersten Teiles in benachbarten Zeilen horizontal in Bezug aufeinander versetzt sind; und daß beim Vergleich Proben des zweiten Teiles mit Proben des ersten Teiles verglichen werden, die sich in unmittelbarer Nachbarschaft der betreffenden Probe des ersten Teiles befinden.
7. Verfahren nach Anspruch 6, dadurch gekennz e i chnet, daß die Kombinationen die Mittelwerte von Proben, welche Punkte (16, 18) die sich unmittelbar oberhalb und unterhalb des Punktes (14) für das betreffende Byte befinden und den Mittelwert von Proben, die Punkte (20, 22), welche sich unmittelbar links und rechts von dem durch das betreffende Byte dargestellten Punkt (14) befinden, enthalten.
8. Verfahren nach Anspruch 5, 6 oder 7, dadurch gekenn zeichnet, daß die Datenbytes jeweils acht Bits enthalten und daß das Steuerbyte zwei Bits (104a, 104b) enthält.
9. Verfahren nach Anspruch 1, dadurch gekennz e i c h η e t, daß der erste Teil (X) und das Steuersignal empfangen werden und daß der zweite Teil (8) unter Verwendung des Steuersignals aus dem ersten Teil rekonstruiert wird.
10. Verfahren nach Anspruch 9, dadurch gekennzei chn e t, daf3 der erste und der zweite Teil Videosignale enthalten.
11. Verfahren nach Anspruch 9 oder 10, dadurch gekennze ichnet, daß die Signale digitale Signale enthalten.
12. Verfahren nach Anspruch 9, 10 oder 11, dadurch gekennzeichnet, daß der erste Teil eine Mehrzahl von Abtastwerten oder Proben enthält und daß das Steuersignal anzeigt, welche der Proben am besten mit dem zweiten Teil übereinstimmt.
13. Verfahren nach Anspruch 5, dadurch gekennzei c h η e t, daß beim Empfang der gesendeten Signale die Steuerbytes von den übertragenen Daten abgetrennt werden, daß bestimmte Kombinationen der gesendeten Daten gebildet werden, daß einem Ausgang (70) diejenigen Bytes zugeführt werden, die entsprechend den Steuerbytes die beste Übereinstimmung ergeben und daß der erste Teil dem Ausgang alternierend zugeführt wird.
14. Einrichtung zum übertragen von Signalen gemäß dem Verfahren

nach Anspruch 1, 2,3 oder 4, gekennzeichnet durch eine Anordnung (41, 54, 55) zum übertragen des ersten Teiles, und eine Anordnung (34 bis 50) zum übertragen eines Steuersignals, das sich für die Rekonstruktion des zweiten Teiles aus dem übertragenen ersten Teil eignet.

130061/0444
15. Einrichtung zur Datenübertragung gemäß dem Verfahren nach Anspruch 5, gekenn zeichnet durc h eine Anordnung (41, 54, 55) zum übertragen des ersten Teiles; eine Anordnung (34 bis 40) zur Bildung bestimmter Kombinationen von Bytes des ersten Teiles; eine Anordnung (42 bis 48) zum Vergleichen mindestens eines Bytes des zweiten Teiles mit den ausgewählten Kombinationen; und eine Anordnung (50) zum Bestimmen, welche der ausgewählten Kombinationen am besten mit dem erwähnten Byte übereinstimmt, und zum Erzeugen eines Steuerbytes, das diese beste Übereinstimmung anzeigt und der Sendeanordnung zugeführt wi rd.
16. Einrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die Bytes Abtastwerte oder Proben eines Videosignales darstellen; daß der erste Teil alternierend auftretende Proben von Abtastzeilen (12) darstellen, wobei die Proben des ersten Teiles in benachbarten Zeilen (12) horizontal gegeneinander versetzt sind; und daß eine Vorrichtung vorgesehen ist, welche Proben des zweiten Teiles mit Proben des ersten Teiles, die sich in deren unmittelbarer Nachbarschaft befinden, enthält.
17.Einrichtung nach Anspruch 16, dadurch gekennz e i c h η e t, daß eine Anordnung vorgesehen ist, die Mittelwerte von Proben, die Punkte unmittelbar oberhalb und unterhalb der Probe für das erwähnte Byte befinden, und Mittelwerte von Proben, die Punkte darstellen, die sich unmittelbar links und rechts von dem durch das betreffende Byte dargestellten Punkt befinden, als Kombinationen bildet.
18. Einrichtung nach Anspruch 15, 16 oder 17, dadurch gekennzei chnet, daß die Kombinationsbildungsanordnung eine Filterbank (34 bis 40) enthält.
19. Einrichtung nach einem der Ansprüche 15 bis 18, dadurch gekennze i chnet, daß die Anordnung zum Vergleich mehrere Vergleicher enthält.

130061/0444
20. Einrichtung nach einem der Ansprüche 15 bis 19, dadurch gekennze ichnet, daß die Bestimmungsanordnung ein den kleinsten Fehler ermittelndes Logikschaltwerk (50) enthält.
21. Einrichtung zum Empfang von Signalen zur Durchführung des Verfahrens nach Anspruch 9, 10, 11 oder 12, gekennzeichnet durch eine Anordnung (60) zum Empfang des ersten Teils und des Steuersignals und eine Anordnung (62 bis 106) zum Rekonstruieren des zweiten Teiles aus dem ersten Teil unter Verwendung des Steuersignals.
22. Einrichtung zum Empfang von gesendeten Daten zur Durchführung des Verfahrens nach Anspruch 13, gekennzeichnet durch eine Anordnung (61, 72) zum Decodieren der Steuerbytes aus den übertragenen Daten; eine Anordnung (62 bis 68) zum Extrahieren der gewählten Kombinationen aus den übertragenen Daten; und eine Anordnung (70), die einem Ausgang (82) diejenigen Bytes, die entsprechend den Steuerbytes die beste Obereinstimmung ergeben, und alternierend den ersten Teil zuführt.
23. Einrichtung nach Anspruch 22, dadurc h gekennzei chnet, daß die Anordnung zum Extrahieren der Kombinationen eine Filterbank enthält.

130061