-
Demodulator für ein Datensignal
-
Die Erfindung bezieht sich auf einen Demodulator nach dem Oberbegriff
des Patentanspruchs 1. Es wird ausgegangen von einem seriell iibertragenen Datensignal,
bei dem jedem Bit mit dem einen Binärwert genau ein Pegeliibergang mit der einen
von zwei entgegengesetzten Phasen zugeordnet ist. Diese pegelübergänge enthalt er
somit bereits eine vollständige Informatioii iiber das gesamte Datensignal. Die
Pegeljjbergänge mit der anderen Phasenlage entasten dagegen nur eine unvollständige
Information iiber die Bits des Datensignals. Demodulatoren werden benötigt, um von
einem in einem Kanalcode codierten Datensignal die ursprünglichen binären Daten
zurückzugewinnen.
-
Die mittels des Datensignals übertragenen Informationen liegen in
der Lage der Pegelübergänge des Datensignales relativ zu einem von dem Datensignal
ableitbaren Taktsignal. Dem Demodulator werden deshalb ein aus dem Datensignal zuriickgewonnenes
Taktsignal und das Datensignal selbst, beispielsweise von den Pegelübergängen des
Datensignales abgeleitete Impulse, zugeführt. Bekannte Schaltungen sind atweder
nur fiir einen bestimmten Kanalcode vcrwendbar oder enthalten Laufzeitglieder (z.B.
Monoflops), die auf ganz bestimmte Bitraten des Datensignals abgestimmt sind. Die
Funktionsweise fordert einen Zeitabgleich und ist von Toleranzen abhängig.
-
Der Erfindung liegt die Aufgabe zugrunde, einen Demodulator zu schaffen,
der universell für alle dem Oberbegriff des Patentanspruchs 1 entsprechende Kanalcodes
verwendbar ist und ohne einen Abgleich auskommt.
-
Diese Aufgabe wird durch die im Patentanspruch l angegebene Erfindung
gelöst.
-
Der erfindungsgemäße Demodulator ist ausschließlich mit digitalen
Bauelementen aufgebaut, wodurch die Bitrate in weitesten Grenzen geändert werden
kann, ohne daß Umschaltungen erforderlich sind. Die Funktionsweise wird bei einer
Änderung der Bitrate nicht beeinträchtigt. Durch den gewählten Aufbau des Demodulators
ist dieser ohne Umschaltmaßnahmen bei verschiedenen bekannten Kanalsodes anwendbar,
worauf noch näher eingegangen werden wird.
-
Im folgenden wird die Erfindung anhand der Zeichnung erläutert.
-
Es zeigen: Fig. 1 eine Demodulationsschaltung, bei der der crfindulßgsgemäße
Demodulator anwendbar ist, Fig. 2 einen Demedulator mit den erfindungsgemäßen Merkmalen,
Fig. 3 ein Impulsdiagramm zu der Schaltung nach den Figuren 1 und 2 und Fig. 4 ein
weiteres Ausführungsbeispiel eines erfindungsgegemäßen Demodulators.
-
Bei der Demodulationsschaltungin Fig. 1 wird das Datensignal an einer
Eingangsklemme 1 zugeführt, und das NRZ-Signal an einer Ausgangsklemme 2 abgegeben.
Das in der Schaltung gewonnene Taktsignal ist an einer weiteren Ausgangsklemme 3
fiir weitere nicht dargestellte Schaltungen, die beispielsweise zur Verarbeitung
des NRZ-Signales dienen, abgreifbar.
-
Das Datensignal wird zunächst in einem Differenzierer 4 zu einem Signal
"2s" differenziert und frequenzverdoppelt. Aus diesem Signal werden mittels einer
PLL-Schaltung 5 Impulse erzeugt mit der Frequenz 2f. Iiicraufs werden mit Hilfe
eines Flip-Flops 6 gegenphasige Takt spannungen T und T gewonnen, die in ihrer Frequenz
der Taktfrequenz der übertragenen Binärfolge entsprechen. Es ist zunächst nicht
bekannt, welche der beiden Spannungen T und T dem Signal 2s zugeordnet werden muß,
damit aus diesem in einem Demodulator das NItZ-Signal. gebildet werden kann.
-
Es sind zwei Demodulatoren 7 und 8 vorgesehen. Beiden Demodulatoren
ist das zu demodulierende Signal 2s zugeführt.
-
Die Demodulatoren 7 und 8 werden von dem Flip-Flop 6 mit zueinander
entgegengesetzten Taktinformationen (Taktsignale T und T)versorgt. Dementsprechend
wird einer der Demodulatoren 7,8 das richtige NRZ-Signal und der andere Demodulator
ein falsches, nicht dem NRZ-Signal entsprechendes Signal liefern.
-
Es ist eine Umschalteinrichtung 9 vorgesehen, die mit der Ausgangsklemme
2 und den Ausgängen der Demodulatoren 7 und 8 so verbunden ist, daß in zwei mäglichen
Schaltstellungen wahl-Weise der Ausgang des Demodul ators 7 oder der Ausgang des
Demodulators 8 mit der Ausgangsklemme 2 verbunden sind. Der Umschalter 9 wird von
einer Hilfsschaltung 10 gesteuert. Die Hilfsschaltung 10 iiberwacht die Ausgangssignale
der Demodulatoren 7 bzw. 8 nach bestimmten Kriterien und stellt jeweils die richtige
Schaltstellung der Umschalteinrichtung 9 her.
-
Fig. 2 zeigt einen universell verwendbaren PCM-Demodulator.
-
Dieser ist mit einem JK-Flip-Flop 11, einem JK-Flip-Flop 13 und einem
Flip-Flop 12 aufgebaut. Alle drei Flip-Flops sind negativ flankengetriggert. Dem
Flip-Flop 11 ist das Taktsignal an den Eingängen j und K zueinander invertiert zugefiihrt
. Weiter ist das Taktsignal T den Takteingängen der Flip-Flops 12 und 13 zugeführt.
Am Takteingang des Flip-Flops 11 liegt das frequenzverdoppelte, differenzierte Signal
2s.
-
Jeder Nadelimptll s dieses Signals 2s entspricht einem Pegelühergang
des Datensignals. Je nach Zustand des Taktmäanders T an den Eingingen J und K im
Moment eines Impulses des Signales 2s stellt sich der Ausgang Q1 des Flip-Flops
11 auf logisch 1 oder logisch 0 ein. Flip-Flop 12 bewirkt, daß der Ausgang QA nach
jeder ansteigenden Flanke von T, d.h. abfallenden Flanke von T, das Potential logisch
0 aufweist.
-
Zu diesem Zweck ist der Rücksetzeingang R des Flip-Flops 12 mit dem
Ausgang Q1 verbunden und der Ausgang Q2 mit dem Rücksetzeingang R des Flip-Flops
11. Durch die gleiche Flanke, mit der das Flip-Flop 11 über das Flip-Flop 12 zurückgesetzt
wird, wird der unmittelbar vor der Rücksetzung vorhandene Zustand des Flip-Flops
11 auf das Flip-Flop 13 übertragen, wo der Zustand bis zur nächsten ansteigenden
Flanke des Signals T gespeichert bleibt. Um diese Übernahme des Zustandes des Flip-Flops
11 auf das Flip-Flop 13 zu ermöglichen, ist das Flip-Flop 11 mit seinen Ausgängen
mit den Eingängen des Flip-Flops 13 verbunden und ist der Takt-Eingang des Flip-Flops
13 mit der gleichen Flanke des Taktsignales getaktet, die die llücksetzuns; von
Flip-Flop 11 -bewirkt. Bei richtiger Taktphase der Taktsignale o T bzw. T stellt
t das Signal nm Ausgang Q3 des Flip-Flops 13 das gewünschte NRZ-Signal dar.
-
In Fig. 3 sind verschiedene Impulsdiagramme dargestellt, die zur Schaltung
gemäß Fig. 2 gehören. In den ersten zehn Zeilen ist gezeigt, wie ein Biphase-Space
codiertes Signal von der Schaltung nach Fig. 2 verarbeitet wird. Zum Zeitpunkt tl
wird das Flip-Flop 11 in Fig. 2 gesetzt, da das Taktsignal T zu diesem Zeitpunkt,
in dem im Signal 2s ein Impuls erscheint, auf logisch 1 steht. Durch die nächste
ansteigende Flanke des Taktsignales T zum Zeitpunkt t2 wird das Flip-Flop 11 wieder
zurückgesetzt, wie am Signal Q1 in der vierten Zeile erkennbar ist, Dns Signal Q2,
das die Rücksetzung bewirkt, ist in der fünften Zeile wiedergegeben. Das vor dem
Zuriicksetzen am Ausgang Q1 vorhandene Signal wird zum Zeitpunkt t2 in das Flip-Flop
13 übernommen (5. Zeile). Das Signal am Ausgang Q3 entspricht bereits dem NRZ-Signal.
In der
siebten bis zehnten Zeile in Fig. 3 ist gezeigt, daß bei
einem Taktsignal, das die falsche Phasenlage aufweist, am Ausgang Q3 (Q3') kein
brauchbares Signal auftritt.
-
In den unteren zehn Zeilen der Fig. 3 ist gezeigt, daß die Schaltung
auch bei einem Datensignal, das im bekannten DM-Code (Delay-Modulation) codiert
ist, richtig arbeitet. Dasselbe trifft zubei einem in der bereits erwähnten DE-AS
29 22 082.4 beschriebenen abgewandelten DM-Code, der als IDM-Code (Identified-Delay-Modulation)
bezeichnet wird. Der Demodulator gemäß Fig. 2 verarbeitet die genannten Codes, ohne
daß irgendwelche Umschaltungen in dem Demodulator erforderlich sind. Es ist jedoch
in jedem Fall erforderlich, daß dem Takteingang des Demodulators das Talctsignal
in der richtigen Phasenlage zugeführt wird.
-
Fig. 4 zeigt eine Abwandlung der Schaltung gemäß Fig. 2. Das Flip-Flop
14 in Fig. 4 entspricht dem Flip-Flop 11 in Fig. 2 und das FJip-Flop 15 dem Flip-Flop
13. Es werden D-Plip-Flol)s angewandt. Das Taktsignal T ist dem ersten Flip-Flop
14 an seinem D-Eingangaugeführt. der Ausgang Q des Flip Flops 14 ist mit dem D-Eingang
des Flip-Flops 15 verbunden. Der das erste Flip-Flop 14 jeweils zuriicksetzende
Impuls 16 wird aus dem dem Dateneingang D des Flip-Flops 14 zugeführten -Taktsignal
T mittels einer Differenzierschaltung gewonnen. Die Differenzierschaltung umfaßt
in dem dargestellten Beispiel ein NAND-Gatter 17 und einen Inverter 18. Jeweils
unmittelbar nach einem positiven Pegelsprung des Signales T ist die Und-Bedingung
fiir eine kurze Zeit erfüllt und es entsteht das Signal 16. Die Dauer des Signies
16 entspricht im wesentlichen der Verzögerungszeit des Inverters 18. Der gleiche
positive Pegelsprung des Signals T, der den Rückstellimpuls 16 für Flip-Flop 14
erzeugt, bewirkt die Datenübernahme des Flip-Flops 15 vom Q-Ausgang von Flip-Flop
14.
-
Bei den Schaltungen gemäß Fig. 2 und Fig. 4 sind keine monostabilen
Multivibratoren oder sonstigen Lautzeiglieder erforderlich, die infolge von Toleranzen
und Instabilitäten die Arbeitsweise der Schaltung beeinträchtigen könnten. Das Tabt@ignal
T am Dateneingang des jeweils ersten Flip-Flops 11 bzw. 14 hat zwangsläufig für
gleich lange Zeitdauern den Zustand logisch "0" und logisch "1", da es, wie in Fig.
1 "e@eigt, durch ein Flip-Flop aus der doppelten Taktfrequenz er@eugl wird. Die
Übertragung des ermittelten Dat enwertes @u@ das zweite Flip-Flop 13 bzw. 15 erfolgt
genau am Ende einer Auswertungsperiode. Gleichzeitig wird das erste Flip-Flop für
die nächste auswerteperiode vorbereitet. Die Totzeiten im Auswertezyklus der Schaltung
sind vernachlässigbar seri@g und nicht von irgendwelchen Toleranzen abhängig.
-
Auf@rund der gewählten Verknüpfungen der beiden Flip-Flops a@beitel
die Schaltung zwaugsläufig optimal. Sie ist in weitesten Grenzen unabhängig von
der Bitrate des zugeführten Dat ensignales.