DE3912162A1 - Integriertes bussystem zur gleichzeitigen uebertragung eines versorgungsspannungssignals und von information enthaltenden signalen - Google Patents
Integriertes bussystem zur gleichzeitigen uebertragung eines versorgungsspannungssignals und von information enthaltenden signalenInfo
- Publication number
- DE3912162A1 DE3912162A1 DE19893912162 DE3912162A DE3912162A1 DE 3912162 A1 DE3912162 A1 DE 3912162A1 DE 19893912162 DE19893912162 DE 19893912162 DE 3912162 A DE3912162 A DE 3912162A DE 3912162 A1 DE3912162 A1 DE 3912162A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- supply voltage
- output
- monoflop
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
Die Erfindung bezieht sich auf eine integrierte Schaltungs
anordnung, d.h. ein Bussystem, zur gleichzeitigen Übertra
gung eines Versorgungsspannungssignals und von Information
enthaltenden Signalen auf einer Übertragungsleitung von ei
nem Sender zu wenigstens einem Empfänger, wobei der Sender
einen Modulator aufweist, der die Information enthaltenden
Signale dem Versorgungsspannungssignal aufmoduliert, und der
Empfänger eine Einrichtung aufweist, die die Information
enthaltenden Signale vom Versorgungsspannungssignal trennt.
Bei einer derartigen Schaltungsanordnung reicht somit eine
Leitung aus, um von einem Sender aus einem oder mehreren
Empfänger Versorgungsspannung zuzuführen und um Information
zu übertragen. Dies ermöglicht es, mit geringem Aufwand an
Leitungen auszukommen und zugleich die Empfänger in ge
wünschter Weise zu steuern. Bei den die übertragene Informa
tion enthaltenden Signalen kann es sich um digitale Steuer
signale, Datensignale etc. handeln, die im folgenden verein
fachend als Datensignale bezeichnet werden. Die Empfänger
können mit digitalen und/oder analogen Leistungs- und/oder
Steuerausgängen versehen sein.
Insbesondere bei der Übertragung von mit Datensignalen (z.B.
mittels Schaltimpulsen) modulierten Leistungssignalen ist es
wichtig, die Schaltungs- und Leitungsanordnung möglichst
störungssicher auszubilden.
Der Erfindung liegt die Aufgabe
zugrunde, ein integriertes Bussystem zur gleichzeitigen
Übertragung der Versorgungsspannung und von Datensignalen
auf einer Übertragungsleitung zu schaffen, das eine einfache
und sichere Übertragung der Signale ermöglicht.
Diese Aufgabe ist bei einem integrierten Bussystem mit den
Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltun
gen des erfindungsgemäßen integrierten Bussystem sind Gegen
stand der Unteransprüche.
Ein erfindungsgemäßes integriertes Bussystem zur gleichzei
tigen Übertragung eines Versorgungsspannungssignals und von
Datensignalen auf einer Übertragungsleitung von einem Sender
zu wenigstens einem Empfänger umfaßt somit einen Sender mit
einem Modulator, der die Datensignale dem Versorgungsspan
nungssignal aufmoduliert, eine Übertragungsleitung vom Sen
der zu wenigstens einem Empfänger und einen Empfänger mit
einer Einrichtung, die die Information enthaltenden Signale
vom Versorgungsspannungssignal trennt. Zu diesem Zweck sind
ein oder zwei Dioden vorgesehen, mittels denen das Versor
gungsspannungssignal einem Versorgungsteil bzw. dem Empfän
ger zugeführt wird. Des weiteren weist der Empfänger eine
Dekodiereinrichtung auf, die ein Integrierglied und einen
nachgeschalteten Schmitt-Trigger umfaßt.
Die zu übertragende Information wird seriell übertragen. Zu
diesem Zweck müssen die Signale ggfls. noch in die serielle
Form umgewandelt werden. Zu diesem Zweck kann ein Rechner
verwendet werden, jedoch ist dies auch mittels entsprechen
der Schaltungseinrichtungen, d.h. Parallel/Seriell-Umsetzer
möglich.
Die Kodierung der Information bzw. Datenbits erfolgt über
die Impulsdauer, wobei ein z.B. 16 Bit enthaltendes Daten
wort ein Impulspaket darstellt. Die mittlere Impulsdauer
kann beliebig festgelegt werden. Bei kurzen Impulsdauern
besteht zwar der Vorteil, daß die Übertragungsgeschwindig
keit groß sein kann, indessen sind die Signale störanfäl
liger. Größere Impulsdauern bedeuten dagegen eine geringere
Übertragungsgeschwindigkeit, andererseits größere Störsi
cherheit. Die in der Praxis realisierte Impulsdauer stellt
daher einen Kompromiß dar. Es sei nun angenommen, daß die
mittlere Impulsdauer eines Einzelimpulses der vom Sender
ausgegebenen Datensignale 100 µs ist und die Übertragungs
zeit für eine logische Eins 50 µs und für eine logische Null
150 µs sind. Zweckmäßig ist die Gesamtdauer der Datenimpulse
in Bezug auf die Gesamtübertragungsdauer im Mittel etwa 98%,
wobei sich die Aufmodulation der Datensignale auf die Ener
gieversorgung der Empfängerstufe(n) und sonstiger ange
schlossener Verbraucher nicht auswirkt.
Die Übertragung der Datensignale kann zyklisch erfolgen.
Zwischen den einzelnen Datenworten, die wie erwähnt z.B. 16
Bit aufweisen können und in Form eines Impulspaketes über
tragen werden, wird zweckmäßig eine Pause von wenigstens der
zweifachen Zeitdauer vorgesehen, die zur Übertragung eines
Datenbits erforderlich ist. Diese Pause kann dann im Empfän
ger dazu ausgenutzt werden, Dekodiervorgänge vorzunehmen und
Daten zu übernehmen.
Im Empfänger wird das Leistungs- bzw. Versorgungsspannungs
signal mittels einer oder zweier Dioden entkoppelt und dann
einem Versorgungsteil sowie dem Empfänger zugeführt. Sofern
auch Verbraucher durch das Versorgungsspannungssignal ge
speist werden sollen, die keine Steuerung und damit auch
nicht die Datensignale benötigen, können diese unabhängig
voneinander und vom Empfänger zusätzlich an jeder Stelle der
Übertragungsleitung über eine Diode angeschlossen werden.
Für diese Verbraucher ist die Modulation des Leistungssig
nals ohne Belang.
Die im Empfänger vorgesehene Dekodiereinrichtung dient zur
Gewinnung des Datensignals. Das Integrierglied ermöglicht
die Regeneration und Entstörung des Datensignals aus dem
Gesamtmodulationssignal. Zu diesem Zweck wird die Zeitkon
stante des Integrierglieds für Impulse mit den oben angege
benen Impulsdauern auf das 0,2fache der kürzesten Impulsdau
er, d.h. auf 10 µs eingestellt. Das Ausgangssignal des Inte
grierglieds wird im nachgeschalteten Schmitt-Trigger wieder
in ein Rechtecksignal umgeformt, so daß saubere Schaltvor
gänge erhalten werden können.
Vorzugsweise sind mit dem Ausgang des Schmitt-Triggers der
Eingang eines Monoflops und der Dateneingang eines Schiebe
registers verbunden, wobei der Ausgang des Monoflops mit
dem Takteingang des Schieberegisters verbunden ist. Die vom
Schmitt-Trigger ausgegebenen Signale werden bei dieser be
vorzugten Ausführungsform des erfindungsgemäßen Bussystems
im Schieberegister gespeichert und im Takt stellenweise ver
schoben. Der Monoflop führt dem Schieberegister die Taktsig
nale zu. Zweckmäßig ist der Monoflop auf die mittlere Im
pulsdauer, z.B. 100 µs, eingestellt. Die im Schieberegister
gespeicherten Daten werden z.B. durch die Anstiegsflanke
dieses Taktsignals verschoben. Ein aus dem Schmitt-Trigger
ausgegebenes Datenbit hat, wenn es sich um eine logische
Eins handelt (Impulsdauer 50 µs), bei der Eingabe ins Schie
beregister somit einen hohen Pegel. Handelt es sich bei dem
Bit um eine logische Null (Impulsdauer 150 µs), ist der Sig
nalpegel niedrig.
Eine vorteilhafte Ausführungsform des erfindungsgemäßen Bus
systems ist dadurch gekennzeichnet. daß dem Monoflop ein
weiterer Monoflop nachgeschaltet ist, dessen Ausgang mit dem
Eingang des mit einer Verriegelungsschaltung und Parallel
ausgabe versehenen Schieberegisters verbunden ist. Der wei
tere Monoflop ist zweckmäßig retriggerbar, d.h. der Monoflop
wird von neuem gestartet, wenn der nächste Impuls an seinem
Eingang bereits anliegt, bevor der vorhergehende Impuls ab
gearbeitet ist. Das Ausgangssignal des weiteren Monoflops
hat somit stets denselben Signalpegel, z.B. einen niedrigen
Signalpegel, solange die Datenübertragung für ein Datenwort
(d.h. Impulspaket) im Gange ist. Ist die Übertragung eines
Datenwortes beendet, wird die zwischen zwei Datenworten je
weils vorhandene Pause erfaßt und die für den Monoflop ein
gestellte Zeitdauer verstreicht, bevor der nächste Impuls
eingegeben wird. Dementsprechend ändert sich der Pegel des
Ausgangssignals, der im Beispiel hoch wird. Durch die Sig
nalanstiegsflanke wird der Schiebetakt gesperrt und die ge
speicherten Daten werden in das Ausgangslatch übernommen,
so daß nun eine statische Parallelausgabe möglich ist.
Statt der Monoflops können selbstverständlich auch Teile von
Monoflops oder äquivalent wirkende Bauteile eingesetzt wer
den.
Bei einer zweckmäßigen Ausführungsform des erfindungsgemäßen
Bussystems ist mit dem Schieberegister ein Schaltverstärker
verbunden, dessen Versorgungseingang mit der (einen) Diode
verbunden ist, so daß eine digitale Signalverstärkung
steuerbar ist. Zweckmäßig kann auch mit dem Schieberegister
ein Digital/Analog-Umsetzer zur Erzeugung analoger Ausgangs
signale verbunden sein. Dem Schieberegister kann zweckmäßig
auch ein weiteres Schieberegister nachgeschaltet sein, so
daß in größerem Umfang eine parallele Digitalausgabe möglich
ist. Die übertragenen Datensignale können z.B. als Steuer
signale auf weitere Steuerschaltungen gegeben werden. Des
weiteren kann die mittels des erfindungsgemäßen Bussystems
durchgeführte Informationsübertragung ausschließlich eine
Datenübertragung darstellen.
Eine weitere vorteilhafte Ausführungsform des erfindungsge
mäßen Bussystems zeichnet sich dadurch aus, daß der Modula
tor der Sendestufe ein elektronischer Schalter, z.B. Schalt
transistor, ist, auf dessen Steuereingang die Datensignale
gegeben werden. Dies ermöglicht eine besonders einfache Mo
dulation der Leistungssignale.
Dem elektronischen Schalter ist vorteilhaft eine Induktivi
tät nachgeschaltet. Durch die Induktivität wird die Flanken
steilheit des übertragenen Signals begrenzt sowie eine Funk
entstörung vorgesehen.
Bei einer weiteren bevorzugten Ausführungsform des erfin
dungsgemäßen Bussystems enthält der Sender einen Flipflop,
dessen einer Eingang mit einer ein Startsignal für die In
formationsübertragung liefernden Leitung verbunden ist und
dessen Ausgang mit einem ersten Eingang eines UND-Glieds
verbunden ist, wobei ein zweiter Eingang des UND-Glieds mit
einer Leitung für die Datensignale verbunden ist und der
Ausgang des UND-Glieds mit dem Steuereingang des elektroni
schen Schalters verbunden ist. Der elektronische Schalter
wird somit für den Modulationsbetrieb und für die Kurz
schlußabschaltung genutzt.
Das erfindungsgemäße Bussystem weist vorteilhaft einen
Kurzschlußschutz in der Sendestufe auf, der in Form einer
Reihenschaltung aus einem niederohmigen Widerstand und einem
Differentialverstärker vorgesehen ist, die mit dem anderen
Eingang des Flipflops verbunden ist. Steigt der Strom über
einen vorgesehenen zulässigen Ausgangswert an, kippt der
Flipflop in den Zustand Null, wodurch der elektronische
Schalter abgeschaltet wird. Eine solche Stromerkennung kann
alternativ auch zu einer Funktionskontrolle von Verbrauchern
durch Ausgabe gezählter Daten verwendet werden.
Weitere Vorteile und Merkmale der Erfindung gehen aus der
Beschreibung eines bevorzugten Ausführungsbeispieles des
erfindungsgemäßen Bussystems und der Zeichnung hervor. In
der Zeichnung zeigen:
Fig. 1 ein Blockschaltbild des Sender,
Fig. 2 ein Blockschaltbild des Empfängers und
Fig. 3 ein Zeitdiagramm, das den Signalverlauf im
Sender und im Empfänger veranschaulicht.
In Fig. 1 ist das Blockschaltbild des Senders eines Ausfüh
rungsbeispiels des erfindungsgemäßen Bussystems veranschau
licht. Eine Leitung 2 ist über einen Widerstand 4 mit einem
Anschluß 6 einer Spannungsquelle verbunden. Das entgegenge
setzte Ende der Leitung 2 ist mit dem Kollektoranschluß ei
nes als elektronischer Schalter vorgesehenen Schalttransi
stors 8 verbunden. Der Emitter des Schalttransistors 8 ist
über eine Induktivität 10, z.B. eine Drosselspule, mit einer
Übertragungs bzw. Ausgangsleitung 12 des Senders verbunden.
Die Übertragungsleitung 12 dient zur Übertragung eines Sig
nals U 1 aus dem Sender. Alternativ ist an Stelle der Kollek
torschaltung auch eine Emitterschaltung möglich.
Der dem Anschluß der Spannungsquelle 6 entgegengesetzte An
schluß des Widerstands 4 ist mit einem ersten Anschluß eines
Widerstands 14 verbunden. Der andere Anschluß des Wider
stands 14 ist mit einem ersten Anschluß eines weiteren Wi
derstands 16 sowie mit dem invertierenden Eingang eines
Differentialverstärkers 18 verbunden. Der andere Eingang des
Differentialverstärkers 18 ist mit dem Anschluß 6 der Span
nungsquelle verbunden. Der Ausgang des Differentialverstär
kers 18 ist mit dem anderen Anschluß des Widerstands 16 so
wie mit einem ersten Eingang eines Flipflops 20 verbunden.
Der andere Eingang des Flipflop 20 ist mit einer Steuerlei
tung 22 für die Initialisierung der Datenübertragung verbun
den. Der Ausgang des Flipflop 20 ist mit einem ersten Ein
gang eines UND-Glieds 24 verbunden. Der andere Eingang des
UND-Glieds 24 ist mit einer Datenleitung 26 für die seriel
len Eingabedaten bzw. die Information enthaltenden Signale
(Datensignale) verbunden. Der Ausgang des UND-Glieds 24 ist
mit dem Basisanschluß des Schalttransistors 8 verbunden.
Der Sender arbeitet folgendermaßen. Wird über die Steuerlei
tung 22 ein Startsignal auf den Flipflop 20 gegeben, nimmt
er dann den Setzzustand "Eins" ein. Übersteigt das auf die
Leitung 2 gegebene Leistungssignal und damit das Ausgangs
signal U 1 der Sendestufe einen vorgegebenen, noch zulässigen
Wert, ändert sich das am ersten Eingang des Flipflops 20
liegende Signal, wodurch der Flipflop den Rücksetzzustand
"Null" annimmt.
Befindet sich der Flipflop 20 im Setzzustand und liegt über
die Datenleitung 26 ein Datensignal am UND-Glied 24 an, gibt
dieses entsprechende Datensteuerimpulse, die die zu übertra
gende Information enthalten, auf den Basisanschluß des
Schalttransistors 8. Dieser schaltet entsprechend das auf
die Übertragungsleitung 12 gegebene Signal derart, daß das
Datensignal dem durch die Leitung 2 eingegebenen Leistungs
signal aufgeprägt wird.
Das dem Leistungssignal aufgeprägte Signal U 1 ist oben in
Fig. 3 veranschaulicht. Es hat im gezeigten Ausführungsbei
spiel Impulsdauern von 50 µs (logische Eins) und 150 µs
(logische Null). Zur Datenkodierung ist eine positive Logik
verwendet worden. Stattdessen kann selbstverständlich auch
eine negative Logik verwendet werden.
In Fig. 2 ist der Empfänger eines Ausführungsbeispiels eines
erfindungsgemäßen Bussystems veranschaulicht. Selbstver
ständlich kann der Sender mehrere Empfänger versorgen. Bei
dem in Fig. 2 dargestellten Empfänger sind zwei Dioden 52,
54 für die Abtrennung des Versorgungssignals vorgesehen. Die
Dioden 52, 54 verhindern den Kurzschluß des Datensignals
durch nachgeschaltete Kondensatoren in den Leitungen 56, 58.
Über eine Leitung 60 wird das Datensignal U 1 in ein Inte
grierglied 62 eingegeben. Die Zeitkonstante des Integrier
glieds beträgt etwa das 0,2fache der kürzesten Impulsdauer,
d.h. etwa 10 µs. Dem Integrierglied 62 nachgeschaltet ist
ein Schmittt-Trigger 64, in den das Ausgangssignal U 2 des
Integrierglieds eingegeben wird. Die das Ausgangssignal U 3
des Schmitt-Triggers 64 führende Ausgangsleitung ist mit dem
Dateneingang eines ersten Schieberegisters 66 mit Verriege
lungsschaltung und Parallelausgabe sowie mit dem Eingang
eines ersten Monoflops 68 verbunden. Der erste Monoflop 68
ist auf eine mittlere Impulsdauer, z.B. 100 µs, eingestellt.
Die das Ausgangssignal U 4 des Monoflops 68 führende Aus
gangsleitung ist mit einem Takteingang des ersten Schiebere
gisters 66 sowie mit dem Eingang eines zweiten Monoflops 70
verbunden. Der zweite Monoflop ist retriggerbar, d.h. wenn
er Eingangssignale vor Ablauf einer eingestellten Zeitdauer
empfängt, wird er neu gestartet und die Zeitdauer läuft wie
der neu an. Während dieses Zustandes hat das Ausgangssignal
des zweiten Monoflops einen niedrigen Pegel. Die das Aus
gangssignal U 5 des zweiten Monoflops führende Ausgangslei
tung ist mit einem Verriegelungseingang des ersten Schiebe
registers 66 verbunden. Dem ersten Schieberegister 66 ist
ein zweites Schieberegister 72 nachgeschaltet, das ebenfalls
eine Verriegelungsschaltung und Parallelausgabe aufweist.
An die Parallelausgabe des ersten Schieberegisters 66 ist
ein Schaltverstärker 74 angeschlossen, dessen Steuereingang
mit der Leitung 56 des Versorgungsspannungssignals verbunden
ist. Mit der Parallelausgabe des zweiten Schieberegisters 72
ist ein Digital/Analogumsetzer 76 verbunden. Dem Digital/
Analog-Umsetzer 76 ist ein Verstärker 78 nachgeschaltet. Der
Versorgungseingang des Verstärkers 78 ist wie der Schaltver
stärker 74 mit der eine Halbwelle des Versorgungsspannungs
signals führenden Leitung 56 verbunden. Über den Schaltver
stärker 74 werden digitale Ausgangssignale und über den Ver
stärker 78 analoge Ausgangssignale aus dem Empfänger ausge
geben.
Die Funktion des Empfängers wird im folgenden kurz unter Be
zugnahme auf das Zeitdiagramm von Fig. 3 erläutert. Das in
das Integrierglied 62 eingegebene Datensignal U 1 wird im In
tegrierglied entstört und als Ausgangssignal U 2 ausgegeben.
Im Schmitt-Trigger 64 wird es wieder in ein Rechtecksignal
U 3 umgewandelt, und das die Information enthaltende regene
rierte Signal darstellt. Bei diesen Informationen kann es
sich außer um Datenimpulse um Steuer- und sonstige Impulse
handeln. Vereinfachend wird das übertragene Signal als Da
tensignal bezeichnet.
Das Datensignal wird auf den Dateneingang des ersten Schie
beregisters 66 sowie in den ersten Monoflop 68 eingegeben.
Der auf die mittlere Impulsdauer (100 µs) eingestellte erste
Monoflop 68 gibt ein als Taktsignal dienendes Ausgangssignal
U 4 aus. Das Taktsignal U 4 wird auf den Takteingang des er
sten Schieberegisters 66 gegeben und seine Anstiegsflanke
bewirkt ein Durchschieben der im Schieberegister gespeicher
ten Daten, deren Eingabepegel jeweils gleich dem bei der An
stiegsflanke des Taktsignals U 4 herrschenden Pegel des
Signals U 3 ist. Ist das anliegende Signal U 3 ein Impuls mit
einer Dauer von 50 µs, ist zu diesem Zeitpunkt der Pegel des
Signals U 3 hoch, während er im Falle eines Impulses mit ei
ner Dauer von 150 µs niedrig ist. Entsprechend werden die
Daten in das Schieberegister 66 eingegeben. Der zweite Mono
flop hat eine derart eingestellte Zeitdauer, daß sein Aus
gang während der Datenübertragung für ein Datenwort auf
niedrigem Pegel liegt. Ist die Übertragung eines Datenwortes
jedoch beendet, dann wird kein Signal erkannt, und der Mono
flop 70 wird nicht erneut angestoßen. Nach Ablauf der einge
stellten Zeit nimmt der Monoflop 70 den hohen Pegel ein. Das
entsprechende hochpegelige Signal U 5 bewirkt dann bei Einga
be in den Verriegelungseingang des Schieberegisters 66, daß
dessen Verriegelungsschaltung einen Zustand einnimmt, in dem
der Schiebebetrieb gesperrt ist und die Paralleldatenausgabe
möglich ist. Auf diese Weise wird die zwischen zwei Daten
worten vorhandene Pause (Spannung hoch) durch den zweiten
Monoflop dekodiert und im Empfänger zur Datenübernahme bzw.
-weitergabe ausgenutzt.
Vorstehend ist die Erfindung anhand eines bevorzugten Aus
führungsbeispiels und ausgewählter Merkmale beschrieben und
dargestellt worden. Selbstverständlich ist die Erfindung
nicht auf diese Darstellung beschränkt, sondern vielmehr
können sämtliche Merkmale allein oder in beliebiger Kombi
nation, auch unabhängig von ihrer Zusammenfassung in den
Ansprüchen, verwendet werden.
Claims (9)
1. Integriertes Bussystem zur gleichzeitigen Übertragung
eines Versorgunggspannungssignals und von Information
enthaltenden Signalen auf einer Übertragungsleitung eines
Senders zu wenigstens einem Empfänger, wobei der Sender
einen Modulator aufweist, der die Information enthaltenden
Signale dem Versorgungsspannungssignal aufmoduliert, und der
Empfänger eine Einrichtung aufweist, die die Information
enthaltenden Signale vom Versorgungsspannungssignal trennt,
dadurch gekennzeichnet, daß der Empfänger ein
oder zwei Dioden (52, 54) für die Abtrennung des Versor
gungsspannungssignals für einen Versorgungsteil und für den
Empfänger sowie eine Dekordiereinrichtung aufweist, die ein
Integrierglied (62) und einen nachgeschalteten Schnitt-
Trigger (64) umfaßt.
2. Schaltungsanordnung nach Anspruch 1, dadurch ge
kennzeichnet, daß mit dem Ausgang des Schnitt-
Triggers (64) der Eingang eines Monoflops (68) und der
Dateneingang eines Schieberegisters (72) verbunden sind,
wobei der Ausgang des Monoflops mit dem Takteingang des
Schieberegisters verbunden ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch ge
kennzeichnet, daß dem Monoflop (68) ein weiterer
Monoflop (70) nachgeschaltet ist, dessen Ausgang mit dem
Eingang des mit einer Verriegelungsschaltung und Parallel
ausgabe versehenen Schieberegisters (66) verbunden ist.
4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch
gekennzeichnet, daß mit dem Schieberegister
(66) ein Schaltverstärker (74) verbunden ist, dessen Ver
sorgungseingang mit der (einen) Diode (52) verbunden ist.
5. Schaltungsanordnung nach einem der Ansprüche 2 bis 4,
dadurch gekennzeichnet, daß mit dem Schiebe
register (66) ein Digital/Analog-Umsetzer (76) verbunden
ist.
6. Schaltungsanordnung mach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß der Modulator des
Senders ein elektronischer Schalter (8), z.B. Schalttran
sistor, ist, auf dessen Steuereingang die Information
enthaltenden Signale gegeben werden.
7. Schaltungsanordnung nach Anspruch 6, dadurch ge
kennzeichnet, daß dem elektronischen Schalter
(8) eine Induktivität (10) nachgeschaltet ist.
8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß
- - der Sender einen Flipflop (20) enthält, dessen einer Eingang mit einer ein Startsignal für die Informations übertragung liefernden Leitung (22) verbunden ist und dessen Ausgang mit einem ersten Eingang eines UND-Glieds (24) verbunden ist,
- - ein zweiter Eingang des UND-Glieds (24) mit einer Leitung (26) für die Information enthaltenden Signale verbunden ist und
- - der Ausgang des UND-Glieds (24) mit dem Steuereingang des elektronischen Schalters (8) verbunden ist.
9. Schaltungsanordnung nach einem der Ansprüche 6 bis 8,
dadurch gekennzeichnet, daß als Kurzschluß
schutz eine Reihenschaltung aus einem niederohmigen Wider
stand (14) und einem Differentialverstärker (18) vorgesehen
ist, die mit einem anderen Eingang des Flipflops (20) ver
bunden ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19893912162 DE3912162A1 (de) | 1989-04-13 | 1989-04-13 | Integriertes bussystem zur gleichzeitigen uebertragung eines versorgungsspannungssignals und von information enthaltenden signalen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19893912162 DE3912162A1 (de) | 1989-04-13 | 1989-04-13 | Integriertes bussystem zur gleichzeitigen uebertragung eines versorgungsspannungssignals und von information enthaltenden signalen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3912162A1 true DE3912162A1 (de) | 1990-10-18 |
Family
ID=6378619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19893912162 Withdrawn DE3912162A1 (de) | 1989-04-13 | 1989-04-13 | Integriertes bussystem zur gleichzeitigen uebertragung eines versorgungsspannungssignals und von information enthaltenden signalen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3912162A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19705643A1 (de) * | 1997-02-14 | 1998-08-20 | Daimler Benz Aerospace Airbus | Leitungsgebundenes Übertragungssystem für Luftfahrzeuge |
EP2533022A1 (de) | 2011-06-10 | 2012-12-12 | Hexagon Technology Center GmbH | Hochpräzise synchronisierte Messwerterfassung |
-
1989
- 1989-04-13 DE DE19893912162 patent/DE3912162A1/de not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19705643A1 (de) * | 1997-02-14 | 1998-08-20 | Daimler Benz Aerospace Airbus | Leitungsgebundenes Übertragungssystem für Luftfahrzeuge |
EP2533022A1 (de) | 2011-06-10 | 2012-12-12 | Hexagon Technology Center GmbH | Hochpräzise synchronisierte Messwerterfassung |
WO2012168294A2 (de) | 2011-06-10 | 2012-12-13 | Hexagon Technology Center Gmbh | Hochpräzise synchronisierte messwerterfassung |
US9077513B2 (en) | 2011-06-10 | 2015-07-07 | Hexagon Technology Center Gmbh | High precision synchronized measured value acquisition |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1154831B (de) | Anordnung zur Regenerierung einer ein Taktsignal enthaltenden bipolaren Impulsfolge unter Verwendung von Impulsuebertragungsverfahren nach Art der Pulskodemodulation | |
DE1437173B2 (de) | Schaltungsanordnung zur demodulation frequenzumgetasteter digitaler tekegraphiesignale | |
DE1279134C2 (de) | Verfahren zum Erkennen von Gegenstaenden sowie Sende- und Empfangsanordnung zur Ausfuehrung des Verfahrens | |
DE1960755A1 (de) | Frequenzdetektor | |
EP0198263B1 (de) | Schaltungsanordnung zur erdfreien Übertragung digitaler Signale über Trennstellen | |
DE3912162A1 (de) | Integriertes bussystem zur gleichzeitigen uebertragung eines versorgungsspannungssignals und von information enthaltenden signalen | |
DE1294438B (de) | Binaerer Signaldetektor | |
DE2847149C3 (de) | Vorrichtung zur Wiedergabe einer pulscodemodulierten Information | |
DE945994C (de) | Einrichtung zum Dekodieren von gemaess einem P-Zykluskode impulskodemodulierten Signalen | |
DE2511056B1 (de) | Schaltungsanordnung zur empfangsseitigen stopschrittverlaengerung bei zeichenrahmen-gebundener zeitmultiplex-datenuebertragung | |
DE2208209B2 (de) | Impulsverstärker | |
DE1257229C2 (de) | Funkrueckstrahlbake zum Aussenden impulsfoermiger Antwortsignale auf impulsfoermige Abfragesignale | |
DE1762149B2 (de) | Nulldurchgangsdetektor zum Wiederge winnen von Binardaten aus einem frequenz umgetasteten Tragersignal | |
DE2811753C2 (de) | Digitaler Demodulator auf Halbleiterbasis | |
DE2362441A1 (de) | System zur uebertragung binaerer signale | |
DE2903075C2 (de) | Verfahren und Einrichtung zur pulslängencodierten Fernübertragung | |
DE1462671B2 (de) | Schaltungsanordnung zur längengetreuen Verzögerung von Impulsen | |
DE2223842C3 (de) | Anordnung zur Übertragung eines Signals | |
DE2448885A1 (de) | System zur uebertragung binaerer signale | |
DE1462671C (de) | Schaltungsanordnung zur längengetreuen Verzögerung von Impulsen | |
DE3149571C2 (de) | ||
DE2522909A1 (de) | Schaltungsanordnung zur wiedergewinnung von zeitinformationssignalen aus einem bi-phase-codierten signal | |
DE4444307A1 (de) | Verfahren und Anordnung zur Übertragung mindestens eines digitalen Signals | |
DE1294989B (de) | Verfahren und Schaltungsanordnungen zur digitalen Datenuebertragung | |
DE1286536B (de) | Verfahren und Schaltungsanordnung zur UEbertragung binaerer im NRZ-Code vorliegender Daten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |