DE3019964A1

DE3019964A1 - Digital/analog-wandler zur vorgabe eines veraenderbaren daempfungsfaktors

Info

Publication number: DE3019964A1
Application number: DE19803019964
Authority: DE
Inventors: David Philip Burton
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 1979-05-29
Filing date: 1980-05-24
Publication date: 1980-12-11
Also published as: JPS55162615A; GB2054992A; GB2054992B; FR2458178B1; NL8003027A; CA1142445A; FR2458178A1

Description

Die vorliegende Erfindung bezieht sich auf einen Digital/Analog-■-Wandler nach dem Gattungsbegriff des Anspruches 1. Insbesondere betrifft die vorliegende Erfindung eine steuerbare Dämpf üngseinrichturig, wie sie benutzt werden kann, um den Lautstärkepegel eines Audiosignäles zu steuern.

Einrichtungen zur Erzeugung einer veränderlichen Dämpfung sind während vieler Jahre in zahlreichen Anwendungsfällen benutzt worden. Eine übliche Anwendung ist in dem Gebiet der Klangreproduktion gegeben, wo es wünschenswert ist, den Klangpegel einzustellen, um bevorzugten Hörbedingungen Rechnung zu tragen. In der jüngsten Zeit ist es jedoch erwünscht, solche Einstellungen von einem entfernten Ort vornehmen zu können, wobei dies beispielsweise durch ein elektrisches' Signal geschieht. Diese Forderung kann durch herkömmliche Lautstärkeregeleinrichtungen nicht inwirtschaftlicher Weise erfüllt werden.

Es ist vorgeschlagen worden, einen Digital/Analog-Wandler zu verwenden, um den Pegel eines Audiosignales einzustellen. Ein derartiger Vorschlag wird in der Veröffentlichung "Get Wide-RangeDigitally Controlled Attenuation with a Companding D/A" von Walter Jung und Will Ritmanich in Electronic Design 23 vom 8. November 1978 gemacht. Die dort angegebene Einrichtung ist ,jedoch relativ aufwendig und daher auch recht kostspielig.

Es ist daher die Aufgabe der vorliegenden Erfindung, eine verbesserte durch ein Signal steuerbare Dämpfungseinrichtung zu schaffen, die eine überlegene Leistungsspezifikation aufweist und wirtschaftlich hergestellt werden kann. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung* Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unterahsprüchen entnehmbar.

030OBO/07 Al

Die erfindungsgemäße durch ein Signal steuerbare Dämpfungsein-, richtung verwendet einen multiplizierenden Digital/Analog-Wandler mit einem R/2R-Leiternetzwerk. In einem solchen Netzwerk unterscheidet sich die durch irgendeine Stufe vorgegebene Dämpfung von der Dämpfung irgendeiner benachbarten Stufe um 6 dB (in Wirklichkeit 6,0206 dB); d.h. die Shuntströme weisen ein Verhältnis von 2:1 in aufeinanderfolgenden Zweigen der Leiter auf. Durch Einschaltung einer Stufe zu einem bestimmten Zeitpunkt kann somit der Reihe nach die durch den Leiterschaltkreis vorgegebene Dämpfung in Stufen von 6 dB verändert werden.

Stufen von 6 dB bilden keine hinreichend feine Auflösung für viele Anwendungsfälle einschließlich dem Anwendungsfall zur Dämpfung eines Audiosignales. Um dieses Problem zu lösen, umfaßt die noch zu beschreibende Digital/Analog-Dämpfungseinrichtung Mittel zur Steuerung einer Gruppe von aufeinanderfolgenden Leiterstufen einer genügenden Anzahl, um die erforderliche Auf-, lösung zu erhalten. Im vorliegenden Ausführungsbeispiel beträgt die nominelle Auflösung 1,5 dB pro Stufe. Zu diesem Zweck werden vier aufeinanderfolgende Stufen durch ein 4-Bit-Codesignal gesteuert, das vier verschiedene Codes aufweist und die Einstellung einer Dämpfung von 0, 1,5, 3,0 und 4,5 dB gestattet. Der nächste Schritt auf 6,0 dB wird erzielt, indem das 4-Bit-Codesignal um eine Position (in Richtung auf eine größere Dämpfung) zu der nächstfolgenden Gruppe von vier Leiterstufen verschoben wird und indem das 4-Bit-Codesignal auf die Ursprünge liehe 0 dB-Codeeinsteilung .zurückgeführt wird. Da das Leiternetzwerk 6 dB pro Stufe vorgibt, wird durch eine Verschiebung um eine Leiterposition eine weitere Dämpfung von 6 dB hinzugefügt, ganz gleich, welche Dämpfung durch den 4TBit-Code erzeugt wird. Durch Rückführung des Codes auf die 0 dB-Einstellung führt

030050/0747

sqmit diefesVerSchiebung um eine Position zu der gev/ünschten Dämpfung von 6 dB als nächstem Schritt nach der Dämpfung von 4,5 dB.

Weitere Schritte in dieser Folge v/erden in vergleichbarer Weise basierend auf diesem Prinzip gebildet. Ein tatsächliches in Übereinstimmung mit der vorliegenden Erfindung aufgebautes Gerät, das einen 17-Bit-Digital/Analog-Wandler verwendet, erzeugt einen Gesamt-Dämpfungsbereich von 88,5 dB in Schritten von 1,5 dB*

Anhand eines in den Figuren der beiliegenden Zeichnungen dargestellten Ausführungsbeispieles sei im folgenden die Erfindung näher erläutert. Es zeigen:

Fig. 1 ein Blockdiagramm eines Ausführungsbeispieles der Erfindung, und

Fig. 2A und 2B ein detailliertes Schaltungsdiagramm des bevorzugten Ausführungsbeispieles gemäß der Erfindung.

Gemäß Fig. 1 umfaßt die in einem Blockdiagramm dargestellte Einrichtung einen herkömmlichen,mehrstufigen, multiplizierenden Digital/Analog-Wandler 10, der ein R/2R-Leiternetzwerk verwendet, um die Bitbewertungen gemäß einer binären Progression einzustellen. Die zu dämpfende Eingangsspannung wird dem Referenzspannungsanschluß 12 des Wandlers zugeführt und das digitale Eingangssignal für die Steuerung der Dämpfung wird über eine Gruppe von Digitalleitungen 14 zugeführt, die an entsprechende Schalter-Steueranschlüsse 16 angeschlossen sind. Im vorliegenden Ausführungsbeispiel besitzt der Wandler 10 eine

03005070747

3QT9964

17-Bit-Auflösung, so daß insgesamt 17 Digitalleitungen 14 vorliegen.

Ein Strom-Ausgangssignal wird am Ausgangsanschluß 18 des Wandlers in Übereinstimmung mit dem Logikmuster·(d.h. "Null" und "Eins") des zugeführten Digitalsignales auf den Digitalleitungen 14 ausgegeben. Dieser Ausgangsstrom wird einem Operationsverstärker 20 zugeführt, der einen Rückführungswiderstand R_f aufweist, um eine entsprechende Ausgangsspannung an der Ausgangsklemme 22 des Verstärkers zu erzeugen.

Die restliche Schaltung gemäß Fig. 1 umfaßt eine Steuereinrichtung, die allgemein mit der Bezugsziffer 30 bezeichnet I ist. Diese Steuereinrichtung dient der Peststellung, welche der digitalen Eingangsleitungen 14 des Wandlers 10 aufgrund eines 6-Bit-Befehlssignales aktiviert wird, l-robei dieses Befehlssignal sechs Eingangsanschlüssen32 zugeführt wird. Typischerweise wird dieses Befehlssignal extern erzeugt. Das digitale 6-Bit-Befehlssignal umfaßt zwei getrennte Signalgruppen mit unterschiedlichen Funktionen. Die erste Signalgruppe 34 umfaßt die beiden Bits (0, 1) mit geringster Wertigkeit des 6-Bit-Signales und die zweite Signalgruppe 36 umfaßt die verbleibenden vier Bits (2-5).

Die erste Signalgruppe 34 des 6-Bit-Befehlssignales ist dem Eingang eines codebildenden Schaltkreises zugeführt, der einen bekannten Festwertspeicher ROM-38 aufweist, welcher auf seinen Ausgangsleitungen 40 einen 4-Bit-Code entsprechend dem speziellen Zustand der beiden Bits der zugeführten Signalgruppe 34 ausgibt. Die zweite Signalgruppe 36 wird einem herkömmlichen 4 aus 16-Leitungsdekodierer 42 zugeführt, der eine seiner

O300B0/O7A7

16 Ausgangsleitungen 44 entsprechend der 4-Bit-Signalgruppe 36 aktiviert.

Die Codeleitungen 40 und die Dekodierer-Ausgangsleitungen 44 sind an eine Schiebematrix 50 angeschlossen und steuern diese gemeinsam. Diese Matrix dient in bekannter Weise der Übertragung des 4-Bit-Codes auf den vier Leitungen 40 zu vier entsprechenden aufeinanderfolgenden Leitungen der zu dem V/andler 10 führenden Digitalleitungen 14. Welche Gruppe von vier Leitungen 14 durch die. Schiebematrix ausgewählt wird, v/ird dadurch bestimmt, welche der Dekodierleitungen 44 aktiviert sind.

Wenn beispielsweise die am weitesten links liegende Leitung 44a aktiviert ist, so wird der 4-Bit-Code von dem Speicher ROM-38 zu den vier am weitesten links liegenden Digitalleitungen 14a, 14b, 14c und 14d übertragen. Wenn die nächste Dekodierleitung 44b aktiviert ist, so wird der 4-Bit-Code von dem Speicher ROM-38 um einen Schritt nach rechts verschoben und wird somit an die nächste Gruppe aufeinanderfolgender Digitalleitungen 14b, 14c, 14d und 14e angelegt. Demgemäß wird das 4-Bit-Codesignal tatsächlich durch eine 4-Bit-Fensteröffnung zu den 17 Schalter-Steuer anschluss en 16 des Wandlers 10 geschickt, wobei das Fenster entlang des Feldes von Steueranschlüssen in Übereinstimmung mit dem Zustand der 4-Bit-Signalgruppe 36 positioniert wird.

In einer vereinfachten Version der Dämpfungseinrichtung gemäß der vorliegenden Erfindung wird der Speicher ROM-38 durch einen Puffer/Inverter-Schaltkreis 60 (siehe Fig. 2A, 2B) ersetzt, wobei dieser Schaltkreis auf die beiden Bits der Befehlssignal-

030.050/0747

- ίο -

gruppe 34 anspricht. Die äußeren Codeleitungen 40a und 4Od v/erden bei §.len Codes auf Massepotential gehalten. Gemäß Fig. 2A sind die vier Codeleitungen an entsprechende Gruppen von FeIdeffekttransistor-tibertragungsgatter 62, 64, 66 und 68 angeschlossen, die in Gruppen von vier Gattern durch irgendeine der 16 Decodier-Ausgangsleitungen 44a, 44b usw. Aktivierer sind. Jede Gruppe von vier Gattern ist ihrerseits an vier entsprechende Leitungen der Wandler-Digitalleitungen 14 angeschlossen, um diesen den 4-Bit-Code bei einer Aktivierung durch die entsprechenden Dekodierleitungen 44a, usw. zuzuführen.

In der speziellen hier offenbarten Anordnung wurden die vier unterschiedlichen 4-Bit-Codes für die Steuerung der Eingänge der Gatter 62-68 folgendermaßen ausgewählt:

Schritt 1.

Code	Dämpfung	(dB)
1111	0
1101	1,5
1011	3,0
1001	4,5

Wenn der erste Code (1111) an die am weitesten links liegende Gruppe von vier Digitalleitungen 14a, 14b, 14c, I4d gerichtet wird, so sind die ersten vier Schalter 70a, 70b, 70c und 7Od des Wandlers 10 geschlossen. Somit fließt Strom vom Eingangsanschluß 12 des Wandlers 10 über die Shuntelemente 72a, 72b, 72c und 72d der R/2R-Leiter 74 und aus dem Ausgangsanschluß 18 heraus. Nimmt man eine Eingangsspannung von 12 Volt und Shuntwiderstände von 24 Kiloohm (mit- Reihenwiderständen von 12 Kiloohm) an, so besitzt der durch die erste Stufe der Leiter fließende

03006070747

3019984

Strom einen Wert von 0,5 mA und die durch die folgenden Stufen fließenden Ströme "besitzen.Werte von 0,25, 0,125 und 0,0625 mA gemäß der standardmäßigen binären Bewertung. Der Gesamt-Ausgangsstrom ergibt sich somit zu 0,9375 mA. Dieser Strom wird dem Operationsverstärker 20 zugeführt, der mit einem Rückführungswiderstand R_f von 12,8 Kiloohm eine Ausgangsspannung von 12 Volt erzeugt, was einer Dämpfung von 0 dB entspricht.

Die vier 4-Bit-Codes auf den Codeleitungen 40 sind so ausgelegt, daß nominell Dämpfungsschritte von 1,5 dB erzeugt werden. Der vierte Schritt in diesem Zyklus dieser Codes erzeugt eine nominelle Dämpfung von 4*5·dB. Beim nächsten Schritt auf 6 dB ■wird der 4-Bit-Code auf den ursprünglichen Nullzustand (1111) zurückgeführt und die vollständige Gruppe von Codesignalen wird um eine Position nach rechts verschoben, um die nächste Gruppe von Leiterscha!tern 70b, 70c, 7Od und 7Oe zu schließen.

In der nachstehenden Tabelle I sind die Ströme und Ausgangspegel detailliert für die ersten acht Dämpfungsschritte dargestellt.

030050/0747

Nominelle Dämpfung (dB)	4-Bit- Code
O	1111
1,5	1101
3,0	1011
'4,5	1001
6,0	1111
7,5	1101
9,0	1011
10,5	1001
12,0	1111 '

	Tabelle I	W ^VEin	tatsächliche Dämpfung (dB)
Schiebeposition des 4-Bit- Codes	Leiter- Aus gangs - strom	1,00	Ο
links	0,9375	0,866	Ι, 243
Il	0,8125	0,733	2,694
It	0,6875	0,60	4,437
Il	0,5625	0,5	6,021
1-rechts	0,46875	0,433	7,264
It	0,40625	0,367	8,716
Il	0,34375	0,300	10,458
Il	0,28125	0,240	12,041
2-rechts	0,23437

Zähler gegenüber nomineller Dämpfung (dB)

0,257-0,306

0,063 0,021 0,236 0,284 0,042 0,041

usw.

Es ist aus diesen Daten erkennbar, daß die Dämpfungsschritte nicht genau 1,5 dB jeweils entsprechen. In der Praxis erfordert jedoch die Dämpfung von Audiosignalen eine hohe Genauigkeit. Wenn eine größere Genauigkeit benötigt wird, beispielsweise in anderen Anwendungsfällen, kann eine zusätzliche Auflösung durch die Verwendung von Codesignalen mit einem größeren Veränderungsbereich und/oder durch Verwendung eines größeren Codesignales (z.B. 5, 6 oder 7 Bits) zur Steuerung mehrerer Stufen des Wandlers mit jeder Gruppe von Codesignalen erzielt werden. Ein Beispiel für einen 5-Bit-Code,der ebenfalls durch den Speicher ROM-38 geliefert werden kann, ist nachstehend angegeben:

Schritt	Code	Dämpfung (dB)
1.	11011	0
2.	10111	1,5
3.	10011	3,0
4.	10000	4.5

In bezug auf den detaillierten Schaltkreis gemäß den Fig. 2A und 2B ist erkennbar, daß das bevorzugte Ausführungsbeispiel unter Anwendung der bekannten CMOS-Technologie verwirklicht worden ist. Das Digitalsignal auf irgendeiner der Leitungen 44a usw. ist hierbei an einen von jeweils vier Paaren von in Reihe geschalteten Halbleitereinrichtungen 80a, 82a; 80b, 82b; usw. angeschlossen, wobei der gemeinsame Anschluß zwischen diesen Halbleitereinrichtungen ein Logiksignal (0 oder 1) für das entsprechende Bit des Wandlers 10 bildet. Dieses Logiksignal wird an die entsprechende Digitalleitung 14a, 14b usw. und zu einer Reihe von Puffern/Invertern 84a, 84b, usw. gegeben, welche ihrerseits die entsprechenden N-Kanal-Ausgangsschalter 70a,

030050/0747

3013964

70b, usw. ansteuern. Wenn das Codebit auf irgendeiner der Codeleitungen 40 den Wert "1" aufweist, so wird der entsprechende Schalter 70 in die Lage versetzt, den Bitstrom zu dem Ausgangsanschluß 18 zu steuern.

Der Zeilendekodierer 42 kann insgesamt einen herkömmlichen Aufbau aufweisen und bekannte Logikgatteranordnungen verwenden, wie dies in dem Schaltungsdiagramm dargestellt ist. Die dargestellte Schaltung umfaßt ferner Steuereinrichtungen 90, die der Lautstärkesteuerung in einem Audio-Anwendungsfall dienen, aber keinen Teil der vorliegenden Erfindung bilden.

Weitere Merkmale können selbstverständlich vorgesehen werden, um bestimmten Anwendungsfällen gerecht zu werden. Beispielsweise kann das Befehlssignal örtlich durch einen Auf/Abwärts-Zähler erzeugt werden, der durch Taktimpulse betrieben wird, die extern gesteuert v/erden. Somit müssen durch das externe Signal lediglich Auf- bzw. Abwärtssignale vorgegeben werden. Der Zustand des Befehlssignales kann, falls gewünscht, zu irgendeinem Zeitpunkt ausgelesen werden und zur Anzeige gebracht oder anderweitig verwertet werden.

030050/0747

Claims

Patentansprüche

Digital/Analog-Wandler zur Vorgabe eines gemäß einer nichtlinearen Funktion veränderbaren Dämpfungsfaktors, gekennzeichnet durch

ein Widerstandsnetzwerk mit Ein- und Ausgangsanschlüssen; wobei das Widerstandsnetzwerk eine Anzahl N aufeinanderfolgender Stufen von sich progressiv unterscheidenden Dämpfungswerten aufweist, von denen jede in das Netzwerk ein- oder ausschaltbar ist, um die Gesamtdämpfung zwischen den Ein- und Ausgangsanschlüssen zu steuern; Schalteinrichtungen für jede Netzwerkstufe, um die entsprechende Stufe in das Widerstandsnetzwerk ein- bzw. aus diesem auszuschalten;

ein Feld von N aufeinanderfolgenden Schalter-Steueranschlüssen für die Schalteinrichtungen, wobei jedem Anschluß ein entsprechendes Schalter-Steuerlogiksignal für die Betätigung der entsprechenden Schalteinrichtung zugeführt wird; eine Einrichtung für den Empfang eines digitalen Dämpfungssteuer-Eingangssignales, bestehend aus ersten und zv/eiten Gruppen voel Digitalsignalen;

030050/0747

301996Λ

eine Steuersignal-Erzeugungseinrichtung, die auf die erste Gruppe von Digitalsignalen anspricht und eine entsprechende Gruppe von Logiksignalen zur Definition eines n-Bit-Codes bildet, wobei ηςΝ ist; und

eine Verschiebeposition-Steuereinrichtung, die auf die zweite Gruppe von Digitalsignalen anspricht, um an eine n-zahlige Folgegruppe der Schalter-Steueranschlüsse die entsprechenden individuellen Binärsignale eines n-Bit-Codesignales, wie es durch die Gruppe der Logiksignale definiert ist, zu richten, wobei die n-zahlige Folgegruppe der Schalter-Steueranschlüsse aus dem Gesamtfeld der N aufeinanderfolgenden Schalter-Steueranschlüsse gemäß der zweiten Gruppe von Digitalsignalen ausgewählt wird und das n-Bit-Codesignal an die n-zahlige Gruppe von Schalter-Steueranschlüssen angelegt wird und den Ein/Aus-Zustand der entsprechenden n-zahligen Gruppe von aufeinanderfolgenden Schalteinrichtungen steuert, um den durch das digitale Eingangssignal vorgegebenen Dämpfungspegel zu steuern.
2. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß das Widerstandsnetzwerk ein R/2R-Leiternetzwerk mit Reihen- und Shuntelementen zur Vorgabe einer logarithmischen Veränderung des Dämpfungsfaktors aufweist.
3. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die Schalt einrichtungen in Reihe zu den Shuntelementen des Leiternetzwerkes angeordnet sind, um den Shuntstrom entweder zu dem Leiter-Ausgangsanschluß oder zu einem Masseanschluß zu leiten.

030050/0747

3019364
4. Wandler nach Anspruch 3, dadurch gekennzeichnet, daß alle Schalteinrichtungen rait Ausnahme der n-zahligen Gruppe von aufeinanderfolgenden Schalteinrichtungen, die durch das n-Bit-Codesignal gesteuert werden, geöffnet sind.
5. Wandler nach Anspruch 4, gekennzeichnet durch einen Operationsverstärker, der mit seinem Eingang an den Ausgang des Netzwerkes angeschlossen ist,und durch einen Rückführungswiderstand für den Operationsverstärker, dessen Widerstandswert ein Ausgangssignal mit der Dämpfung 0 erzeugt, wenn das n-Bit-Codesignal alle η Schalteinrichtungen der Gruppe beginnend mit der höchstwertigsten Stufe schließt.
6. Verfahren zur Dämpfung eines elektrischen Signales, gekennzeichnet durch folgende Schritte:

Zuführung des elektrischen Signales zu dem Analogeingang eines multiplizierenden Digital/Analog-Wandlers mit einem Bit-bewertendem Widerstandsnetzwerk mit N getrennten Stufen, die durch Schalter steuerbar sind, um in den Schaltkreis zwischen dem Ein- und Ausgang desselben eingesetzt bzw. aus diesem herausgetrennt zu werden;

Steuerung des Schaltzustandes von η aufeinanderfolgenden Stufen des Widerstandsnetzwerkes gemäß einem ersten Steuersignal j und

Auswahl der η aufeinanderfolgenden Stufen aus der Gesamtzahl der N Stufen in Übereinstimmung mit einem zweiten Steuersignal.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die ersten und zweiten Steuersignale Teile eines digitalen Befehlssignales bilden. *V

030050/0747

3013964
8. Verfahren reach Ansprucb>7, - dadurch gekennzeichnet, daß die ersten und zweiten Steuersignale benutzt werden, um geraeinsam einee¥erschiebematrix zitäEfceuern und ein n-Bit-Codesignal enSang der Reihe; deas^digitalen Wandler-Eingangsanschlüsse in eine Schiebeposition zu verschieben, wobei die Schiebeposition durch das.'zweite Steuersignal festgelegt ist.

030050/0747