DE3016176A1 - Pruefschaltung fuer elektrisch programmierbare festwertspeicher (eproms) - Google Patents
Pruefschaltung fuer elektrisch programmierbare festwertspeicher (eproms)Info
- Publication number
- DE3016176A1 DE3016176A1 DE19803016176 DE3016176A DE3016176A1 DE 3016176 A1 DE3016176 A1 DE 3016176A1 DE 19803016176 DE19803016176 DE 19803016176 DE 3016176 A DE3016176 A DE 3016176A DE 3016176 A1 DE3016176 A1 DE 3016176A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- voltage
- transistor
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Description
F 8054
Prüfschaltung für elektrisch programmierbare Festwertspeicher (EPROMs)
Die Erfindung bezieht sich auf digitale Nurlesespeicher, und
sie bezieht sich insbesondere auf Schaltungen zum Messen der Zuverlässigkeit der Datenspeicherung bei programmierten und
operationalen löschbaren programmierbaren Nurlesespeichern.
Moderne digitale Datenverarbeitungsanlagen benutzen im allgemeinen
flüchtige Speicher mit wahlfreien Zugriff für die Speicherung temporärer Daten und die nichtflüchtigen permanenten
Nurlesespeicher (ROMs) für die Speicherung von permanenten Daten, welche gleichbleibend und wiederholt zur Verfügung stehen
müssen, beispielsweise als spezielles Betriebsprogramm für die Datenverarbeitungsanlage. Bei den neuzeitlichen Mini- oder
Mikrocomputern werden ROMs als integrierte Schaltungen dargestellt, welche im allgemeinen von den Herstellern nach den
Spezifikationen der Kunden in großen Mengen programmiert werden, damit sie bestimmte Rechenoperationen ausführen können.
Eine Abart der ROM-Speicher mit ihren vom Hersteller produzierten Programmen ist der programmierbare ROM (PROM), welcher von
dem Kunden ohne Programm gekauft und später nach den speziellen Bedürfnissen des Kunden in der gewünschten Weise programmiert
werden kann. Diese PROMs sind besonders geeignet für Datenverarbeitungsanlagen, die für spezielle Zwecke vorgesehen
sind, um ein festes Programm von Rechenvorgangen mit den jewei-
030048/0624
F 8054
ligen Eingangsdaten auszuführen, und sie sind für Anwendungen
bei geringen Quantitäten sehr wirtschaftlich. Das Programm des PROM ist permanent und kann bei Fehlprogrammierung oder bei
Veralten des Programms nicht korrigiert oder verändert werden.
Um diese Unvollkommenheiten der nicht veränderbaren PROMs zu
beheben, wurden löschbare PROMs entwickelt, welche nachfolgend als EPROMs bezeichnet werden. Der EPROM kann im wesentlichen
in gleicher Weise wie der ROM oder der PROM programmiert werden; wenn aber beim Programmieren Fehler gemacht werden oder
eine Löschung oder Veränderung des Programms erwünscht ist, kann der EPROM durch ultraviolette Strahlung vollständig gelöscht
werden.
Im allgemeinen ist jede Speicherzelle eines EPROM ein Siliziumgate-MOS-Transistor,
welcher ein zweites erdfreies ("schwimmendes") Gate-Element aufweist, das zwischen dem η-Kanal und dem
leitfähigen Gate-Element ausgebildet und diesen gegenüber isoliert ist. Zur Programmierung eines Speichertransistors werden
Spannungen, welche höher als die normale Betriebsspannung sind, in geeigneter Weise an die Gate- und Source-Elemente angelegt,
so daß das schwimmende Gate-Element eine kleine Elektronenladung absorbiert und hält. Diese Ladung des schwimmenden Gate
erhöht den Leitfähigkeitschwellenwert an dem Steuer-Gate des Transistors von etwa 2 Volt auf etwa 10 Volt. Wenn danach der
programmierte Speicher gelesen werden soll, muß eine Spannung, welche niedriger als der Schwellenpegel eines programmierten
Transistors, aber höher als die Mindest-Schwellenspannung des unprogrammierten EPROM-Transistors ist, an das Steuer-Gate angelegt
werden. Bei der Löschung programmierter Transistoren ermöglicht die ultraviolette Bestrahlung die Entladung der Elektronen
aus dem schwimmenden Gate.
03004 8/062
- 6 - F 8054
EPROMs sind unter normalen Bedingungen sehr vielseitig und zuverlässig,
jedoch kann in bestimmten Fällen ihre Zuverlässigkeit ernsthaft beeinträchtigt sein. Dabei ist zu beachten, daß
die beim Programmieren des Speichertransistors auf dem schwimmenden Gate ausgebildete Elektronenladung in unmittelbarer Beziehung
zu der effektiven Lebensdauer der Speicherzelle steht. Je größer also die Ladung ist, um so dauerhafter ist die Speicherung,
und eine voll geladene Speicherzelle kann eine normale Lebensdauer von etwa 100 Jahren haben. Ein Nachteil ist,
daß programmierte EPROMs verschiedenen Arten von Strahlungen ausgesetzt sein können, welche ermöglichen, daß die Elektronenladung
von dem schwimmenden Gate abwandert, und dadurch wird die Speicherdauer und die Zuverlässigkeit des Speichers erheblich
beeinträchtigt. Wenn Mittel zur Verfügung ständen, um die Elektronenladungen auf den schwimmenden Gates jeder Zelle in
einem Speicher zu messen, könnte die voraussichtliche Lebensdauer des Speichers bestimmt werden; bei ungenügenden Werten
könnten die Zellen des EPROM dann wiederprogrammiert werden, um die Speicherdauer für einen weiteren vollen Zeitraum zu
verlängern.
Die Ladung auf dem schwimmenden Gate eines Speichertransistors und dementsprechend dessen zu erwartende Nutz-Speicherdauer
kann dadurch bestimmt werden, daß die Steuergatespannung gemessen
wird, welche erforderlich ist, um den Transistor in den Ein-Zustand zu versetzen. Ein voll programmierter Speichertransistor mit einer Speicher-Lebensdauer von ungefär 100
Jahren kann einen Steuergate-Spannungsschwellenwert von etwa 10 Volt haben. Wenn die Elektronenladung auf dem schwimmenden
Gate aber teilweise abgewandert ist, kann eine freigebende (enabling) Steuergate-Schwellenwertspannung einen Wert von etwa
030048/0624
- 7 - F 8054
4 oder 5 Volt haben. Die Lösung der gestellten Aufgabe ist
daher, die Lebensdauer der Speicherzelle durch Messung des Steuergate-Spannungsschwellenwerts zu bestimmen, welcher für
die Freigabe des Speichertransistors erforderlich ist.
Gemäß der Erfindung ist die Prüfscnaltung eine n-Kanal-MOS-Schaltung
auf dem gleichen IC-Plättchen wie der EPROM, und sie ermöglicht, daß der Freigabe-Steuergate-Spannungsschwellenwert
in allen oder in bestimmten gewählten Speichertransistoren des EPROM gemessen wird. Die Prüfschaltung besitzt zusätzlich
zu einem Signal auf dem üblichen "Verifikationseingang"
eine Eingangsklemme für eine "Gleitspannung11 (slide voltage) auf dem IC-Plättchen. Der Gleitspannungseingangsklemme
wird eine externe Sägezahn- oder rampenförmige Gleitspannung zugeführt, welche sich zwischen etwa 2 und 12 Volt Gleichspannung
ändert; bei Freigabe durch das Verifikationssignal bringt die Schaltung die Gleitspannung zu dem Steuergitter aller
Speichertransistoren, welche mit der durch den Speicher-X-Leitungsdekoder gewählten X-Leitung verbunden sind- Das Drainelement jedes Speichertransistors in der gewählten X-Leitung
wird mit einer separaten Y-Leitung und mit einem Ausgangspuffer verbunden, so daß bei Abfrage des Puffers der jeweilige Wert
der angelegten Gleitspannung die Schwellenspannung des betreffenden gewählten Transistors angibt und dementsprechend
ein Maß für die erwartete Speicherdauer und die Zuverlässigkeit der Speicherung erhalten wird. Die Schaltung kann daher
auch von besonderem Nutzen sein bei der Kartierung (mapping) einer vollprogrammierten EPROM-Speichermatrix, ebenso wie
zur Bestimmung des Schwellenwertpegels der geladenen bzw. programmierten Zellen.
030048/0624 m/"
F 8054
Eine bevorzugte Ausführungsform der Erfindung wird nachfolgend
anhand der Zeichnung, welche eine SchemaEeichnung der
mit einem kleinen Teil eines EPROM gekoppelten Prüfscha]tunzeigt,
niiher beschrieben.
Die Zeic':nun,7 zeigt einen Teil eines EPRON üblicher Bauart
mit Speichermatrix 1C aus mehreren Doppelgate-Polysiliziumtransistoren,
bei denen ein schwimmendes Gate zwischen dem η-Kanal und dem Steuerpate vorhanden ist. Die die Matrix 10
bildenden EPROM-Transistoren sind in mehreren Reihen und Spalten angeordnet, wobei ,jede Reihe, z.B. die Reihe mit Transistoren
12, 13 und 14, mit einer "X-select"-Ausgangsleitung 16
einer in üblicher Weise aufgebauten X-Decoder- oder Wahlschälttung
18 gekoppelt ist. Die X-Leitung 16 ist mit allen Steuergates der dieser Linie zugeordneten EPROM-Transistoren gekoppelt,
also der Transistoren 12, 13 und 14, und ähnliche X-select-Leitungen, wie Leitungen 20 und 22, sind in entsprechender
Weise mit den Steuergates von EPROM-Transistoren in
den betreffenden Reihen gekoppelt. Die Source-Leiter aller EPROM-Transistoren sind mit Erd-Bezugspotential verbunden,
während die Drainelemente in jeder Spalte der EPROM-Transistoren in der Matrix 10 mit einer Y-Leitung verbunden sind,
im vorliegenden Beispiel Leitungen 24, 26 oder 28. Jede der Y-Leitungen ist über einen Y-Leitungswähler (Y-select) mit einem
Ausgangs-Abtast-Verstärker verbunden, z.B. Verstärkern Die gewählte Y-Leitung wird durch eine Vorladungsschaltung
bekannter Bauart geladen.
030048/0624
- 9 -- F 8054
Zum Ablesen des EPROM lädt die Vorladungsschaltung 30 eine
bestimmte Y-Leitung, z.B. die Leitung 24, und es erfol.'.t dadurch
die freigäbe aller mit der Leitung 24 gekoppelten EPROM-Transistoren.
Alle X-Leitungen, z.B. Leitungen 16, 20 oder 22,
werden normalerweise durch die X-"Wahlschaltung 18 auf Erd-Bezugspotential
gehalten; wenn jedoch eine bestimmte X-Leitung gewählt wird, z.B. Leitung 16, wird sie von Erde getrennt,
und es wird eine Gatespannung mit einem Pegel angelegt, welcher zwischen den Schwellenpegeln unprogrammierter und programmierter
EPROM-Transistoren liegt. Wenn daher die X-Leitung abzufragen ist, befinden sich alle übrigen X-Leitungen, z.B.
Leitungen 20 und 22, auf Erdpotential, und alle mit der X-Leitung
16 gekoppelten EPROM-Transistoren erhalten an ihren Steuergates
eine positive Gatespannung. Da jedoch die Y-Leitung 24 die einzige gewählte Y-Leitung ist, wird EPROM-Transistor
12 als einzige Zelle in der Matrix 1C gewählt.
Wie bereits beschrieben, werden die Doppelgate-EPROM-Transistoren
durch Anlegen geeigneter Programmierpotentiale an gewählte EPROM-Transistoren programmiert, so daß die schwimmenden
Gates geladen werden. Ein programmierter EPROM-Transistor mit einem voll geladenen schwimmenden Gate kann, wie bereits
erwähnt, eine effektive Speicher-Lebensdauer von etwa 100 Jahren haben, während ein programmierter Transistor mit einer
Ladung, welche durch Strahlungseinfall oder andere Einflüsse herabgesetzt ist, einen niedrigeren Schwellenwert hat und u.U.
durch die angelegte Gatespannung in den Ein-Zustand versetzt v/erden kann, so daß eine Fehlausgabe erfolgt. Die der EPROM-Matrix
10 zugeordnete Prüfschaltung ermittelt die Leitungsschwellenspannung jedes gewählten EPROM-Transistors in der
Matrix 10. Transistoren mit einem Spannungsschwellenwert von
030048/0624
ORIGINAL ·/··
-1C- F 0054
7,5 bis S Volt können als voll geladen angesehen werden, und sie werden eine lange Speicher-Lebensdauer haben"; wenn jedoch
der Spannungsschwellenwert auf einen Pegel von etwa 5 Volt fällt, ist dies ein Anzeichen für eine Verschlechterung
der Datenspeichereigenschaften, und die Speicher-Lebensdauer wird in diesem Fall in der Größenordnung von nur etwa einem
Jahr liegen. Durch Prüfen des Spannungsschwellenwerts jedes programmierten EPROM-Transistors, also derjenigen an das
Steuergate angelegten Spannung, bei der eine Ausgabe (readout) aus dem Transistor erfolgt, kann die Programm-Lebensdauer
und die Zuverlässigkeit der Speicherung festgestellt werden.
Der in der gestrichelten Linie 38 in der Zeichnung dargestellte
Schaltungsteil enthält die auf dem Halbleiterplättchen (Chip) untergebrachte Gleitspannungs-Prüfschaltung. Die Prüfschaltung
arbeitet nur im Kontroll-Programm ("verify") des Speichers, und das positiv gerichtete Kontrollsignal "verify"
wird an Eingangsklemme 40 angelegt und durch einen Inverter mit Transistoren 42 und 44 umgekehrt. Die Klemme 40 ist mit
dem Steuergate des Transistors 44 gekoppelt, dessen Source mit Erdpotential und dessen Drain mit der Source des Verarmungstransistors
42 gekoppelt ist. Das Drain des Transistors 42 ist mit V (vorzugsweise 5 Volt) gekoppelt, während das
C C
Gate des Transistors 42 mit seinem Drain und mit den Steuergates von Anreicherunpstransistoren 45 und 46 verbunden ist;
das Source-Element des Transistors 46 ist geerdet. Die Transistoren 45 und 46 befinden sich daher im Normalfall im leitfähigen
Zustand, und sie werden nicht-leitfähig bei Anlegen des positiven Kontrollsignals "verify"an Eingangsklemme 40.
Die Source von Transistor 45 ist mit Erd-Bezugspotential, und
030048/0624
:■ .<»*i->ratet ~ v_
- r; - F 8054
das Drain ist mit der Source des Transistors 47 verbunden. Das Drain von Transistor 47 ist gekoppelt mit Eingangsklemme
50, an welche eine Prüfgleiciispannung angelegt ist, deren
Spannung- höher als .die höchste Schwellenwertspannung eines
beliebigen programmierten EPROM-Transistors ist, z.B. etwa 25 Volt. Das Gate des Transistors 47 ist mit seiner Source
und mit dem Gate eines Anreicherunfstransistors 52 gekoppelt.
Bei Anlegen eines positiv gerichteten Kontrollsignals "verify" an die Klemme wird daher Transistor 45 nicht-leitend, so daß
im wesentlichen die gesamte an der Einfangsklemme 50 anliegende Prüfgleichspannung an das Gate des Transistors 52 angelegt
wird und diesen voll in den leitfähigen Zustand versetzt.
Eine Sägezahn- oder Rampenspannung, welche vorzugsweise zwischen Pegeln veränderbar ist, die größer sind als die Schwellenwertextreme
unprogrammierter und programmierter EPROM-Transistoren,
beispielsweise zwischen 2 und 12 Volt Gleichspannung, wird extern erzeugt, vorzugsweise durch eine geeignete
Rechnerschaltung; zur Vereinfachung der Darstellung ist in der Zeichnung in diesem Zusammenhang ein Potentiometer 54
an der betreffenden Stelle eingetragen» Die variable Spannung bzw. Gleitspannung wird an Eingangsklemme 56 angelegt, welche
mit dem Drain des Transistors 52 gekoppelt ist. Die Source des Transistors 52 ist mit dem Drain von Transistor 46 und
den Steuergates von mehreren Anreicherung^transistoren gekoppelt, z.B. 58, 60 und 62, welche mit jeder der X-Leitunren
der Matrix 10 zusammenarbeiten. Die Source-Elemente jedes der Transistoren 58, 60 und 62 der X-Leitung sind mit ihrer entsprechenden
X-Leitung über Gate-Source-geschaltete Verarmungs-Belastungstransistoren,
z.B. Transistoren 71, 72 und 73 ge-
030048/0624 BAD ORIGINAL
- Λ? - F 8054
koppelt, und alle Drain-Elemente sind miteinander gekoppelt und mit demjenigen Leiter verbunden, welcher die an Klemme 50
angelegte 25-Volt-Prüfspannung führt. Falls erforderlich, können
die Transistoren 58, 60 und 62 der X-Leitung so geschaltet sein, daß ihre Drain-Elemente mit der Source von Transistor
52 und ihre Steuergates mit dem PrüfSpannungsleiter
bzw. Klemme 50 verbunden sind. Bei dieser Art der Schaltung wird die Prüfspannung die Transistoren der X-Leitung voll in
den Ein-Zustand versetzen, so daß die jeweilige Gleitspannung durch die Belastungswiderstände 71, 72 und 73 zu den
betreffenden X-Leitungen.weitergegeben wird.
Vr'enn die in der gestrichelten Linie 38 dargestellte Schaltung durch Anlegen eines positiv gerichteten Kontrollsignals
"verify" an Eingangsklemme 40 freigegeben ist, werden das Gate und die Source von Transistor 52 durch Transistor 46
von dem Erd-Bezugspotential getrennt, und die volle hohe Prüfspannung
bewirkt, daß Transistor 52 voll in den leitfähigen Zustand versetzt wird. Die an Eingangsklemme 56 angelegte
veränderliche Spannung wird daher an die Gate-Elemente der Anreicherunfstransistoren der X-Leitung, z.B. 58, 60 und 62,
angelegt und versetzt sie in den Ein-Zustand. Während eines Schwellenwertpegel-Prüfvorgangs wird das negative Kontrollsignal
(verify), welches auch an die X-Wahlschaltung 18 bei
Eingangsklemme 64 angelegt ist, nur die gewählte X-Leitung von Erde und V trennen, so daß die Gleitspannung über die
CC
Anreicherungstransistoren, z.B. 58, 60 und 62, und die Belastungswiderstände,
z.B. 71, 72 und 73, aufgenommen werden kann.
Zur Messung des Schwellenwerts von EPROM-Transistoren, z.B.
Transistor 12, wird das positive Kontrollsignal (verify) zu-
030048/062 4
BAD ORIGINÄR Ί'
- 1? - F 8054
nächst an Klemme 40 angelegt, und dann werden X-Leitung und Y-Leitung 24 in vorgegebener Reihenfolge gewählt. Der
Ausgangspuffer 32 wird keine Daten feststellen, da X-Leitung 16 gewählt ist und sich noch auf Vorladungspotential
befindet. Nun wird die Gleitspannung (V -, . , ) an Klemme
in der Form einer langsam ansteigenden Rampen- oder Sägezahnspannung angelegt, und der Ausgangspuffer 32 wird dauernd
beobachtet. An dem kritischen Schwellenwertpegel des EPROM-Transistor 12 wird er einschalten, um die Y-Leitung
24 zum Erdpotential hin zu entladen, und Puffer 32 wird diese Entladung feststellen. In diesem Punkt wird die Gleitspannung
gemessen, und die Schwellenwert von Transistor wird gleich der gemessenen Gleitspannung abzüglich des
Schwellenwertspannungsfalls des Anreicherungstransistors sein.
Die Erfindung ermöglicht also die Herstellung einer auf einem Halbleiterplättchen angeordneten Schaltung zum Messen des
Spannungsschwellenwerts und dementsprechend der Zuverlässigkeit
der Datenspeicherung von Transistoren mit schwimmendem Gate, die in löschbaren programmierbaren Nurlesespeichern
von elektronischen Datenverarbeitungsanlagen verwendet werden. Beim Anlegen eines Programmkontrollsignals (verification)
wird eine extern einstellbare und geeichte Spannungsrampe bzw. eine Sägezahnspannung durch die Prüfschaltung an jede
der Speicher-X-Leitungen angelegt, welche mit den Gate-Elementen der Speichertransistoren gekoppelt sind. Der Spannungsschwellenwert eines gewählten Transistors kann dann dadurch
bestimmt werden, daß die Rampenspannung bis zu demjenigen Punkt erhöht wird, in dem der Transistor in den Ausgabezustand
versetzt wird.
O3O048/062A
Der Gegenstand der Erfindung kann außer zu den näher beschriebenen
Zwecken auch in vorteilhafter Weise zum Kartieren großer Speicheranordnungen verwendet werden. Bei
einer solchen Prüfung wird eine feste Spannung mit einem Pegel zwischen dem Spannungsschwellenwert von programmierten
und unprogrammierten EPROM-Transistoren an den V-Gleiteingang
angelegt, und Prüfspannungen (test) und Kontrollspannungen
(verify) werden an die Klemmen 50 bzw. 40 angelegt. Die X- und Y-Wahlschaltungen des Speichers werden
dann aktiviert, und der Zustand jedes Transistors wird durch Verstärker 32 abgefühlt, so daß eine Übersicht über den
Speicher hergestellt werden kann.
030048/0624
Claims (7)
- Fairchild Camera and InstrumentCorporation464 Ellis StreetMountain View, California 94042, VStAPrüfschaltung für elektrisch programmierbare Festwertspeicher (EPROMs)A_N_S_P_R_Ü_C_n_E_Q.) Prüfschaltung zur Messung des Spannungsschwellenwerts des Lesesignals zum Erzeugen einer Ausgabe einer gewählten EPROM-Matrixspeicherzelle, wobei mehrere Zellenfreigabeleitungen und mehrere Zellenlesesignalleitungen vorhanden sind, gekennzeichnet durch einen ersten Eingang zur Aufnahme einer Prüfspannung (test) mit einem über dem Schwellenwertpegel aller Zellen in der Matrix liegenden Pegel, einem zweiten Eingang zur Aufnahme einer meßbaren, extern erzeugten Gleitspannung (slide), welche zwischen Pegeln veränderbar ist, die höher und niedriger als die Spannungsschwellenwerte aller Zellen in der Matrix sind, und einen Spannungskontrolltransistor, welcher mit dem ersten Eingang, dem zweiten Eingang und jeder der Zellenlesesignalleitungen in der Matrix derart verbunden ist, daß er die meßbare Gleitspannung zu der jeweiligen Lesesignalleitung weitergibt.030048/0624F 8054301617a
- 2. Schaltung nach Anspruch 1,dadurch gekennzeichnet, daß der EPROM eine integrierte MOS-Schaltung ist und die Prüfschaltung sich auf demselben Chip der integrierten Schaltung wie der EPROM befindet.
- 3. Schaltung nach Anspruch 1 oder 2,dadurch gekennzeichnet, daß der Spannungskontrolltransistor ein Anreicherungstransistor ist, dessen Source- bzw. Drainelektrode mit dem ersten Eingang und der Lesesignalleitung und dessen Gate mit dem zweiten Eingang gekoppelt ist.
- 4. Schaltung nach Anspruch 1 oder 2,dadurch gekennzeichnet, daß der Spannungskontrolltransistor ein Anreicherungstransistor ist, dessen Source- bzw. Drainelektrode mit dem zweiten Eingang und der Lesesignalleitung gekoppelt ist, und dessen Gate mit dem ersten Eingang derart gekoppelt ist, daß er zu der Lesesignalleitung eine Spannung weitergibt, welche gleich der an den zweiten Eingang angelegten Spannung ist.
- 5. Schaltung nach Anspruch 3,gekennzeichnet durch einen dritten Eingang zur Aufnahme eines Prüfschaltungs-Freigabesignals.
- 6. Schaltung nach Anspruch 5,dadurch gekennzeichnet, daß der Leiter, welcher den Anreicherungstransistor mit dem ersten Eingang koppelt, einen normalerweise nicht leitfähigen Serienschalttransistor enthält, welcher beim Anlegen des Prüfschaltungs-Freigabesignals in den leitfähigen Zustand versetzt wird.030048^0624 ./..F 8054
- 7. Schaltung nach Anspruch 6,dadurch gekennzeichnet, daß der dritte Eingang eine Transistorschaltung enthält, welche auf das Anlegen des Prüfschaltungs-Freigabesignals derart anspricht, daß sie das Steuergate des Serienschalttransis tors vom Erd-Bezugspotential trennt und das Gate mit dem ersten Eingang koppelt, so daß der Schalttransistor voll in den leitfähigen Zustand versetzt wird.030048/0624 ORIGINAL INSPECTED
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/039,096 US4253059A (en) | 1979-05-14 | 1979-05-14 | EPROM Reliability test circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3016176A1 true DE3016176A1 (de) | 1980-11-27 |
DE3016176C2 DE3016176C2 (de) | 1985-02-21 |
Family
ID=21903649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3016176A Expired DE3016176C2 (de) | 1979-05-14 | 1980-04-26 | Prüfschaltung für löschbare programmierbare Festwertspeicher |
Country Status (6)
Country | Link |
---|---|
US (1) | US4253059A (de) |
JP (1) | JPS6032920B2 (de) |
DE (1) | DE3016176C2 (de) |
FR (1) | FR2456993A1 (de) |
GB (1) | GB2049202B (de) |
IT (1) | IT1128768B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3200613A1 (de) * | 1981-01-13 | 1982-09-02 | Citizen Watch Co Ltd | Energieunabhaengige speicherschaltung fuer tragbare elektronische vorrichtung |
DE3639169A1 (de) * | 1986-01-21 | 1987-07-23 | Mitsubishi Electric Corp | Halbleiterspeichervorrichtung |
Families Citing this family (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2905294A1 (de) * | 1979-02-12 | 1980-08-21 | Philips Patentverwaltung | Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren |
US4301535A (en) * | 1979-07-02 | 1981-11-17 | Mostek Corporation | Programmable read only memory integrated circuit with bit-check and deprogramming modes and methods for programming and testing said circuit |
JPS5693189A (en) | 1979-12-18 | 1981-07-28 | Fujitsu Ltd | Field programable element |
DE3030852A1 (de) * | 1980-08-14 | 1982-03-11 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung fuer die pruefung von speicherzellen programmierbarer mos-integrierter halbleiterspeicher |
JPS6035760B2 (ja) * | 1980-12-18 | 1985-08-16 | 富士通株式会社 | 半導体記憶装置 |
DE3176810D1 (en) * | 1980-12-23 | 1988-08-18 | Fujitsu Ltd | Electrically programmable non-volatile semiconductor memory device |
AR231673A1 (es) * | 1980-12-24 | 1985-01-31 | Olivetti & Co Spa | Caja registradora electronica no adulterable |
US4503538A (en) * | 1981-09-04 | 1985-03-05 | Robert Bosch Gmbh | Method and system to recognize change in the storage characteristics of a programmable memory |
JPS5853775A (ja) * | 1981-09-26 | 1983-03-30 | Fujitsu Ltd | Icメモリ試験方法 |
JPS5936393A (ja) * | 1982-08-20 | 1984-02-28 | Mitsubishi Electric Corp | 不揮発性半導体メモリ装置 |
JPS61172300A (ja) * | 1985-01-26 | 1986-08-02 | Toshiba Corp | 半導体記憶装置 |
FR2580421A1 (fr) * | 1985-04-12 | 1986-10-17 | Eurotechnique Sa | Memoire morte programmable electriquement |
US4749947A (en) * | 1986-03-10 | 1988-06-07 | Cross-Check Systems, Inc. | Grid-based, "cross-check" test structure for testing integrated circuits |
US5341092A (en) * | 1986-09-19 | 1994-08-23 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
US5367208A (en) * | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US5223792A (en) * | 1986-09-19 | 1993-06-29 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
US4812756A (en) * | 1987-08-26 | 1989-03-14 | International Business Machines Corporation | Contactless technique for semicondutor wafer testing |
JP2534733B2 (ja) * | 1987-10-09 | 1996-09-18 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
FR2623653B1 (fr) * | 1987-11-24 | 1992-10-23 | Sgs Thomson Microelectronics | Procede de test de cellules de memoire electriquement programmable et circuit integre correspondant |
JPH0336336Y2 (de) * | 1988-01-19 | 1991-08-01 | ||
JPH0213529U (de) * | 1988-07-09 | 1990-01-29 | ||
US5065090A (en) * | 1988-07-13 | 1991-11-12 | Cross-Check Technology, Inc. | Method for testing integrated circuits having a grid-based, "cross-check" te |
US5195099A (en) * | 1989-04-11 | 1993-03-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having improved error correcting circuit |
US5172338B1 (en) * | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
DE69034227T2 (de) | 1989-04-13 | 2007-05-03 | Sandisk Corp., Sunnyvale | EEprom-System mit Blocklöschung |
US7447069B1 (en) | 1989-04-13 | 2008-11-04 | Sandisk Corporation | Flash EEprom system |
JP2558904B2 (ja) * | 1990-01-19 | 1996-11-27 | 株式会社東芝 | 半導体集積回路 |
US5321701A (en) * | 1990-12-06 | 1994-06-14 | Teradyne, Inc. | Method and apparatus for a minimal memory in-circuit digital tester |
US5528600A (en) * | 1991-01-28 | 1996-06-18 | Actel Corporation | Testability circuits for logic arrays |
KR940006676B1 (ko) * | 1991-10-14 | 1994-07-25 | 삼성전자 주식회사 | 시험회로를 내장한 기억용 반도체 집적회로 |
US5621738A (en) * | 1991-12-10 | 1997-04-15 | Eastman Kodak Company | Method for programming flash EEPROM devices |
US6222762B1 (en) * | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US5657332A (en) * | 1992-05-20 | 1997-08-12 | Sandisk Corporation | Soft errors handling in EEPROM devices |
US5532962A (en) * | 1992-05-20 | 1996-07-02 | Sandisk Corporation | Soft errors handling in EEPROM devices |
JPH0612900A (ja) * | 1992-06-29 | 1994-01-21 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
US5294882A (en) * | 1992-07-28 | 1994-03-15 | Sharp Kabushiki Kaisha | Integrated circuit capable of testing reliability |
FR2694404B1 (fr) * | 1992-07-31 | 1994-09-09 | Sgs Thomson Microelectronics | Procédé de mesure des tensions de seuil des cellules d'une mémoire intégrée. |
EP0675504B1 (de) * | 1994-03-31 | 2001-07-11 | STMicroelectronics S.r.l. | Schaltungsanordnung zum Messen der Schwellenspannungaufteilung von nicht-flüchtigen Speicherzellen |
GB2321737A (en) * | 1997-01-30 | 1998-08-05 | Motorola Inc | Circuit and method of measuring the negative threshold voltage of a non-volatile memory cell |
US5909049A (en) * | 1997-02-11 | 1999-06-01 | Actel Corporation | Antifuse programmed PROM cell |
US5909449A (en) * | 1997-09-08 | 1999-06-01 | Invox Technology | Multibit-per-cell non-volatile memory with error detection and correction |
US5966330A (en) * | 1998-04-30 | 1999-10-12 | Eon Silicon Devices, Inc. | Method and apparatus for measuring the threshold voltage of flash EEPROM memory cells being applied a variable control gate bias |
JP2000339977A (ja) * | 1999-05-28 | 2000-12-08 | Nec Corp | データ設定方法および装置、データ記憶装置、情報記憶媒体 |
JP2001006379A (ja) * | 1999-06-16 | 2001-01-12 | Fujitsu Ltd | 複写、移動機能を有するフラッシュメモリ |
JP3755346B2 (ja) * | 1999-07-26 | 2006-03-15 | 富士通株式会社 | 不揮発性半導体記憶装置 |
US6134160A (en) * | 1999-09-27 | 2000-10-17 | Texas Instruments Incorporated | Memory device architecture having global memory array repair capabilities |
US6201737B1 (en) * | 2000-01-28 | 2001-03-13 | Advanced Micro Devices, Inc. | Apparatus and method to characterize the threshold distribution in an NROM virtual ground array |
US6594192B1 (en) * | 2000-08-31 | 2003-07-15 | Stmicroelectronics, Inc. | Integrated volatile and non-volatile memory |
US6574158B1 (en) | 2001-09-27 | 2003-06-03 | Cypress Semiconductor Corp. | Method and system for measuring threshold of EPROM cells |
US7173852B2 (en) * | 2003-10-03 | 2007-02-06 | Sandisk Corporation | Corrected data storage and handling methods |
US7012835B2 (en) | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
US7315916B2 (en) * | 2004-12-16 | 2008-01-01 | Sandisk Corporation | Scratch pad block |
US7395404B2 (en) * | 2004-12-16 | 2008-07-01 | Sandisk Corporation | Cluster auto-alignment for storing addressable data packets in a non-volatile memory array |
US7886204B2 (en) * | 2006-09-27 | 2011-02-08 | Sandisk Corporation | Methods of cell population distribution assisted read margining |
US7716538B2 (en) * | 2006-09-27 | 2010-05-11 | Sandisk Corporation | Memory with cell population distribution assisted read margining |
US7573773B2 (en) * | 2007-03-28 | 2009-08-11 | Sandisk Corporation | Flash memory with data refresh triggered by controlled scrub data reads |
US7477547B2 (en) * | 2007-03-28 | 2009-01-13 | Sandisk Corporation | Flash memory refresh techniques triggered by controlled scrub data reads |
US8687421B2 (en) | 2011-11-21 | 2014-04-01 | Sandisk Technologies Inc. | Scrub techniques for use with dynamic read |
US9230689B2 (en) | 2014-03-17 | 2016-01-05 | Sandisk Technologies Inc. | Finding read disturbs on non-volatile memories |
US9552171B2 (en) | 2014-10-29 | 2017-01-24 | Sandisk Technologies Llc | Read scrub with adaptive counter management |
US9978456B2 (en) | 2014-11-17 | 2018-05-22 | Sandisk Technologies Llc | Techniques for reducing read disturb in partially written blocks of non-volatile memory |
US9349479B1 (en) | 2014-11-18 | 2016-05-24 | Sandisk Technologies Inc. | Boundary word line operation in nonvolatile memory |
US9449700B2 (en) | 2015-02-13 | 2016-09-20 | Sandisk Technologies Llc | Boundary word line search and open block read methods with reduced read disturb |
US9653154B2 (en) | 2015-09-21 | 2017-05-16 | Sandisk Technologies Llc | Write abort detection for multi-state memories |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2833828A1 (de) * | 1977-08-03 | 1979-02-08 | Sperry Rand Corp | Schaltung zur pruefung der bestaendigkeit eines halbleiterspeichers mit feldeffekt-transistoren |
DE2856838A1 (de) * | 1978-01-03 | 1979-08-30 | Sperry Rand Corp | Leseverstaerker- und klinkschaltung fuer einen blockorganisierten speicher aus einem metallnitridoxid |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3122724A (en) * | 1960-06-17 | 1964-02-25 | Ibm | Magnetic memory sensing system |
US3478286A (en) * | 1965-07-01 | 1969-11-11 | Ibm | System for automatically testing computer memories |
US3795859A (en) * | 1972-07-03 | 1974-03-05 | Ibm | Method and apparatus for determining the electrical characteristics of a memory cell having field effect transistors |
US4130897A (en) * | 1977-08-03 | 1978-12-19 | Sperry Rand Corporation | MNOS FET memory retention characterization test circuit with enhanced sensitivity and power conservation |
US4127901A (en) * | 1977-08-03 | 1978-11-28 | Sperry Rand Corporation | MNOS FET memory retention characterization test circuit |
-
1979
- 1979-05-14 US US06/039,096 patent/US4253059A/en not_active Expired - Lifetime
-
1980
- 1980-02-26 GB GB8006450A patent/GB2049202B/en not_active Expired
- 1980-03-28 JP JP55039162A patent/JPS6032920B2/ja not_active Expired
- 1980-04-17 IT IT67600/80A patent/IT1128768B/it active
- 1980-04-26 DE DE3016176A patent/DE3016176C2/de not_active Expired
- 1980-05-12 FR FR8010599A patent/FR2456993A1/fr active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2833828A1 (de) * | 1977-08-03 | 1979-02-08 | Sperry Rand Corp | Schaltung zur pruefung der bestaendigkeit eines halbleiterspeichers mit feldeffekt-transistoren |
DE2856838A1 (de) * | 1978-01-03 | 1979-08-30 | Sperry Rand Corp | Leseverstaerker- und klinkschaltung fuer einen blockorganisierten speicher aus einem metallnitridoxid |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3200613A1 (de) * | 1981-01-13 | 1982-09-02 | Citizen Watch Co Ltd | Energieunabhaengige speicherschaltung fuer tragbare elektronische vorrichtung |
DE3639169A1 (de) * | 1986-01-21 | 1987-07-23 | Mitsubishi Electric Corp | Halbleiterspeichervorrichtung |
Also Published As
Publication number | Publication date |
---|---|
IT8067600A0 (it) | 1980-04-17 |
GB2049202A (en) | 1980-12-17 |
DE3016176C2 (de) | 1985-02-21 |
JPS6032920B2 (ja) | 1985-07-31 |
JPS55153200A (en) | 1980-11-28 |
US4253059A (en) | 1981-02-24 |
IT1128768B (it) | 1986-06-04 |
GB2049202B (en) | 1983-05-25 |
FR2456993A1 (fr) | 1980-12-12 |
FR2456993B1 (de) | 1985-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3016176A1 (de) | Pruefschaltung fuer elektrisch programmierbare festwertspeicher (eproms) | |
DE3249671C2 (de) | ||
DE69835896T2 (de) | Leseverstärker für flash-speicher | |
DE4035660C2 (de) | Elektrisch programmierbare Speichereinrichtung und Verfahren zum Zugreifen/Programmieren von Speicherzellen | |
DE60130012T2 (de) | Beschreibbare verfolgungszellen | |
DE10297640T5 (de) | Schema für das Source-Seitige Spannungserfassen beim Auslesen mit virtüller Masse in einem Flash-Epromarray mit Vorladen des Benachbarten Bits | |
DE102005030874B3 (de) | Verfahren und integrierter Schaltkreis zum Erkennen eines Zustandes einer Speicherzelle | |
DE3148806C2 (de) | ||
DE102008019927A1 (de) | Symmetrischer Differenzstrom-Leseverstärker | |
DE3041176A1 (de) | Halbleiterspeichervorrichtung | |
DE3035484C2 (de) | Leseschaltung | |
DE4302223A1 (de) | Nicht-flüchtige Halbleiterspeichereinrichtung sowie Herstellungs- und Testverfahren dafür | |
DE19631169C2 (de) | Matrix-Speicher in Virtual-ground-Architektur | |
DE69731015T2 (de) | Halbleiterspeicheranordnung | |
DE102008064819B3 (de) | Differenzleseverstärker | |
DE102005047377A1 (de) | Nichtflüchtiges Speicherbauelement und Verfahren zum Verifizieren von Daten | |
DE10200671A1 (de) | Halbleitereinrichtung mit elektrischem Schmelzverbindungselement | |
DE10034230B4 (de) | Leseverstärkerschaltung zur Verwendung in einem nicht-flüchtigen Halbleiterspeicherbauelement | |
EP0100772B1 (de) | Elektrisch programmierbare Speichermatrix | |
DE102019208419A1 (de) | Speicheranordnung mit verteilten Referenzzellen zur Stromerfassung | |
DE102007013069A1 (de) | Nicht-flüchtige Speichereinrichtung mit interner Teststeuereinheit und Verfahren zum Prüfen und Reparieren eines Zellenfeldes | |
DE69735918T2 (de) | Verbesserungen bei oder in Bezug auf nichtflüchtige Speicheranordnungen | |
US4524429A (en) | Integrated memory matrix comprising nonvolatile reprogrammable storage cells | |
DE19612441C2 (de) | Schaltungsanordnung mit einer Testschaltung | |
DE60037504T2 (de) | Referenzzellenmatrixanordnung zum Datenlesen in einer nichtflüchtigen Speicheranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |