DE2856838A1 - Leseverstaerker- und klinkschaltung fuer einen blockorganisierten speicher aus einem metallnitridoxid - Google Patents
Leseverstaerker- und klinkschaltung fuer einen blockorganisierten speicher aus einem metallnitridoxidInfo
- Publication number
- DE2856838A1 DE2856838A1 DE19782856838 DE2856838A DE2856838A1 DE 2856838 A1 DE2856838 A1 DE 2856838A1 DE 19782856838 DE19782856838 DE 19782856838 DE 2856838 A DE2856838 A DE 2856838A DE 2856838 A1 DE2856838 A1 DE 2856838A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- transistors
- memory
- latch circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000015654 memory Effects 0.000 title claims description 87
- 150000004767 nitrides Chemical class 0.000 title claims description 8
- 238000012360 testing method Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 27
- 230000005669 field effect Effects 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 7
- 210000004027 cell Anatomy 0.000 description 37
- 239000011159 matrix material Substances 0.000 description 26
- 230000008520 organization Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000191 radiation effect Effects 0.000 description 2
- 101100346892 Arabidopsis thaliana MTPA1 gene Proteins 0.000 description 1
- 101150069989 MTP2 gene Proteins 0.000 description 1
- 101100098774 Rattus norvegicus Tap2 gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 241001233037 catfish Species 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
- G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
Landscapes
- Static Random-Access Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
H. F. E L L M E R
6Z7IDSTEIN
• FRIEPENSSTRASSE 29/31
0 p 233024 SPERRY RAND CORPORATION, New York, N. Y./ü. S. A.
Leseverstärker» und Klinkschaltung für einen blockorganisierten Spei·
eher aus einem Metallnitridoxid
Die Erfindung betrifft eine Leseverstärker- und Kllnkeohaltung für
einen blockorganieierten Speicher mit zufallsverteiltem Zugriff aus
einem Metallnitridoxid mit der Möglichkeit, daß die in ihm enthaltenen Informationen analog abgefragt werden.
Auf dem Gebiet der Halbleiterspeicher mit Feldeffekt-Transistoren
aus einem Metallnitridoxid, die ihren Informationsgehalt nicht verlieren, werden die binären Informationen in einer Traneistormatrix
in der Weise gespeichert, daß die Schwellwertspannungen der Speichertransistoren zwischen ihrem oberen und unteren stabilen Zustand
passend geschaltet werden. Um den augenblicklichen Zustand dieser Transistoren oder die analoge Spannungscharakteristik der stabilen
Zustände jedes Transistors abzufUhlen, wird mit der Speichermatrix
eine Klinkschaltung verbunden, die beispielsweise in der deutschen Patentanmeldung Nr. P 28 33Θ28.5-53 vom 2.August 1978 erläutert ist.
Dort wird diese Klinkschaltung auf verschiedene Weise in einem Speicher mit zufallsverteiltem Zugriff betrieben, wobei die Schwellwertspannungen entsprechend den in den zugehörigen Speicherzellen enthaltenen Informationen indirekt abgefUhlt und zur Einschaltung von
Torelektroden der wahlweise parallel mit der Klinkschaltung verbundenen Transistoren benutzt werden. Wegen organisatorischer Unterschiede der Üblichen Speicher mit zufalleverteiltem Zugriff von
den blockorganisierten Speichemdieser Art ist es vom Standpunkt
des zur Verfügung stehenden Raumes an dem integrierten Schaltungschip nicht möglich, die früher entwickelte Schaltung in einem einfachen blockorganisierten Speicher auszuführen.
— 1 —
909835/0521
Von der vorliegenden Schaltung gemäß der Erfindung werden die Schwell·
wertspannungen der Spelchertransistoren unmittelbar dadurch abgefühlt, daß sie in die Klinkschaltung eingesetzt werden und eine angemessene Zeilenadreßspannung den Torelektroden aufgeprägt wird,um
die aufbewahrte binäre Information und das analoge Speicherfenster
der Schwellwertspannungen für alle Spalten der zugehörigen Speichersellen des blockorganisierten Speichers auszulesen. Wenn auoh dit
Anzahl der Leseverstärker- und Klinkschaltungen gleich der der Spalten der Speichermatrix ist, wird doch infolge der unterschiedlichen AbfUhlteohnik und des Aufbaus der Klinkschaltung der erforderliche Raum fUr das Chip möglichst klein gehalten, und die Schaltgeschwindigkeit der Klinkschaltung ist vergrößert, weswegen die
charakteristischen Schwellwertspannungen der Speichertranslstoren geprüft werden können selbst bei einer Speichermatrix von der achtfachen Größe im Vergleich zu den bislang erläuterten Schaltungen.
In einem Aufsatz von J. R, Cricchi u. a. (Westinghouse Electrlo
Corp.) und B. T. Ahlport (Northrop Corp.) alt dsm Titel: "Hardened
MN0S/80S Electrically Reprogrammable Non-Volatile Memory", si) der
"XEEB Annual Conference on Nuclear and Space Radiation Effects"
vom 12· bis 15. JuIl 1977 wird eine abfühlende Klinkschaltung in
Verbindung mit einem elektrisch erneut programmierbaren Speloher alt
zufallsverteiltem Zugriff aus Hetallnitridoxid erörtert, der auf einer Unterlage aus Saphir angefertigt ist. Ir ist als 64xl6-Matrix
organisiert, um 256 Wörter aus 4 Bits zu speiehern. Obgleich dl·
bei dieser Organisation benutzte Klinkechaltung In ihrer Grundersoheinung der der Erfindung ähnlich ist, enthält sie doch
in ihr eigentümlicher Welse bedeutsame Unter*·
schiede, die ihre Anwendung auf blockorganisisrte Speicher der hlsr
erläuterten Art ausschließen. Ihre Anwendung bei einer einfachen Organisation eines blockorganisierten Speichers mit zufallsverteiltem Zugriff würde nämlich zusätzlichen Raum für das Chip erfordern,
um die Prüfpunkt-Transistoren,sowie 64 zusätzliche Stifte je Chip
anzubringenι damit das analoge Speicherfenster des Chip ausgelassen
werden kann.
909835/0521
Gegenstand der Erfindung ist somit eine Leseverstärker- und Klink»
schaltung «um Lesen und Schreiben von Bits in einer Speichermatrix mit Feldeffekt-Transistoren aus einem Metallnitridoxid oder zum Auemessen des Speicherfensters durch analoge Schwellwert spannungen an der Matrix. Die Klinkschaltung ist in der Organisation eines blockorganisierten Speichers mit zufallsverteiltsa Zugriff entworfen und weist die zugehörigen Speichertransistoren als
aus einem Stuck bestehender Aufbau, sowie einen zusätzlichen Schaltkreis zur Steuerung und Vergrößerung der Schaltgeschwindigkeit der Klinke auf. Die Torelektroden der Speichertraneistoren werden unmittelbar während des betreffenden Lösch-, Lese- und .Schreibvorganges und während der analogen Messung des Schwellwertes durch
eine passende Zellenadreßspannung angesteuert, damit die Verstärker-
und Klinkschaltung die Sohwellwertspannungen und die sich unterscheidende Leitung der beiden Speichertraneistoren jeder Speieherzelle abflinien kann. Die charakteristische analoge Schwellwertspannung des Speichertransistors wird dadurch bestimmt, daß er unabhängig isoliert und die Zeilenadreßspannung schrittweise vergrößert
wird, während der Zustand der Klinkschaltung Überwacht wird*
Die verbesserte Schaltgeschwindigkeit der Klinkschaltung wird trotz der schädlichen Kapazität und des schädlichen Widerstandes
der gemeinsamen Quellen- und Zugleitungen der Speichermatrix alt Hilfe eines Schaltkreises erhalten, der eine passende Spannungsquelle an die Knoten der Klinkschaltung heranbringt, um die Schaltgeschwindigkeits-Differenz an den Knoten zu verstärken und die Klinkschaltung zu einem schnelleren Klinkvorgang zu veranlassen. Daher
wird durch die Erfindung eine günstigere Klinkschaltung zum wahlweisen Lesen und Schreiben und zum Prüfen des analogen Schwellwertes
erreicht, die wirkungsvoll in die Organisation eines blockorganisierten Speichers mit zufallsverteiltem Zugriff eingefügt werden
kann, ohne daß die Gesamtzahl der äußeren Stifte oder die Größe des Chip in unangenehmer Weise gesteigert zu werden braucht.
909835/0521
to
Ein AusfUhrungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden nMher erläutert» Es zeigen:
Figur 1 ein Blockschaltbild eines blookorganisierten Speichers mit zufallsverteiltem Zugriff,
Figur 2 ein ausführliches Schaltbild einer einseinen Spalte der
Speichermatrix und ihrerzugehörigen Leseverstärker- und
Klinkschaltung,
Figur 3 die Schaltung zur Erzeugung der passenden Zeilenadressenapannung, die den Torelektroden der Speichertransietoren
während der verschiedenen Arbeitsarten der Klinkschaltung zugeführt werden,
Figur 4 den zeitlichen Ablauf des Lesevorganges bei der Leseverstärker- und Klinkschaltung der Figur 2,
Figur 5 eine der Figur 4 ähnliche Auftragung für den Schreibvorgang,
Figur 6 typische Spannungen an den Knoten 1 und 2 der Leseverstärker- und Klinkschaltung der Figur 2,
Figur 7 die seitliche Auftragung des Hauptlöschvorganges, Figur 8 eine ähnliche Auftragung beim Löschen eines Blockes und
Figur 9 eine bekannte abfühlende Klinkschaltung aus den Berichten
Über die "IEEE Annual Conference on Nuclear and Space Radiation Effects" vom 12.bis 15. Juli 1977.
Wie bereits erwähnt, wird die Klinkschaltung nach der deutschen
Patentanmeldung Nr. P 28 33828.5-53 von 2.August 1978 in eine« IK-
90983 5/0521
Speicher, in dem 256 Wörter χ 4 Bits organisiert sind, und dessen
Zugriff Eufalleverteilt erfolgt, mit einer vollen Decodierung angewendet« um «ehrfache Ausgangesignale in Form von 4 Bits xu erhalten.
Da in der bisherigen Organisation beim Abtasten der Bits und der entsprechenden Schwellwertspannungen der zugeordneten Speichersellen während des Lesevorganges minimale Störungen auftreten, werden
von den sich ergebenden Differenzspannungen die Torelektroden der Transistoren geschaltet, die parallel mit der KllnkscHaltung verbunden sind. Bei der Arbeit der Klinkschaltung wird ferner eine Oberfl teuerunge-Vahl schaltung benötigt, von der die von den Speichertraneis toren abgegebenen Differenzsignale wahlweise an die Klinkschaltung angelegt werden; daher kann die Klinkschaltung in ihrem Leseoder analogen SpeicherprUfvorgang betrieben werden, in dem die einzelnen charakteristischen, analogen Schwellwertspannungen der Speicher transistoren Innerhalb jeder Speicherzelle geprüft werden können.
Demgegenüber wird die Leseverstärker- und Klinkschaltung gemttfi der
Erfindung in einem blockorganisierten Speicher mit zufalleverteiltem Zugriff angewendet, In dem die Speicherzellen mit Feldeffekt-Transistoren in einer Matrix 10 aus 256 Wörtern χ 32 Bits angeordnet sind.
Dabei besteht jede Speicherzelle aus zwei p-Feldeffekt-Traneistoren
aus Netallnitridoxid mit gestufter Torelektrode. Diese Spelohersellen sind in 32 Spalten angeordnet, in denen die Speichertransistoren
längs gemeinsamer, auf diffundierter Quellen- und Zugleitungen liegen. Die AbfUhlung einer Differenz an den wahlweise adressierten
Speicherzellen geschieht mit Hilfe einer Leseverstärker- und Klinkschaltung 12 am Snde jeder der 32 Spalten der Matrix 10. Dadurch
daß Steuersignale CS, Cl, C2, C3, L, R, VRl und VR2 ah eine Steuerschaltung 16 und Taktsignale 01 und 02 Über eir 32-Bit-Schiebereglster 14 an die Spalten der Leseverstärker- und Klinkschaltung 12
herangeführt werden, werden binare Informationen in die Matrix 10
eingeschrieben oder aus ihr ausgelesen, und die Speicherzellen «erden blockweise auf einmal geprüft.
-S-
909835/0521
Da bei einer derartigen Organlsiation die Daten in Blöcken aus 32
Bits gelesen und geschrieben werden, ist die vorgeschlagene Klinkschaltung mit minimalen Störungen unbrauchbar, weil zwischen den
Spalten des Speichers und dem Schieberegister 32 solche Klinkschaltungen eingefügt werden müßten, die an einem einzelnen integrierten Schaltungschip einen unangemessen großen Raum in Anspruch
nehmen würden; aus diesem Grunde besitzt die Leseverstärker- und Klinkschaltung 12 gemäß der Erfindung einen Vorteil, well trotz einer kleineren Verdrahtung und eines kleineren Raumes am Chip sie
dennoch die individuelle Prüfung der charakteristischen Schwellwertspannungen der beiden Speichertransistoren in den zugehörigen Speicherzellen der Matrix zuläßt.
In der Figur 2 1st eine der 32 Leseverstärker- und Klinkschaltungen
12 in Verbindung mit der Blockorganisation des Speichers der Figur 1 wiedergegeben, und ihre Arbeitsweise sei ausführlich während des
Lese- und SchreibVorganges und während der analogen Prüfung erläutert. Hierbei sei auf eine Speicherzelle 18 mit Speichertransistoren Q4 und Q5 bezuggenommen, in der die binäre Information in Form
einer Differenz der Schwellwertspannungen gespeichert wird, die in die einzelnen Transistoren eingebracht sind; dabei ist zu beachten,
daß 256 derartige Zellen innerhalb jeder Spalte der Matrix 10 angeordnet sind.
Die typischen Verhältnisse von Breite zur Länge der Transistoren,
aus denen die Leseverstärker- und Klinkschaltungen 12 aufgebaut sind, sind der folgenden Tabelle zu entnehmen:
Q4, Q5 1 :1,3
Q8, Q9 1 :1.6
Ql, Q18 6,8:1
Q2, Q3, Q12, Q13 2 i%
909835/0521
Zur Erläuterung der Arbeitsweise der Leseverstärker- und Klinkschaltung 12 seien auch die Figuren 4, 5, 7 und 8 mit zeitlichen Auftragungen für den Lese-, Schreib-, Hauptlösch- bzw. Blocklöschvorgang,
sowie die Figur 6 herangezogen, die die Ausgangssignale an Knoten 1 und 2 der Leseverstärker- und Klinkschaltung 12 zeigt. Die speziellen Steuer- und Taktsignale werden von der Steuerschaltung 16 aufgebaut .
Während des Lesens, Schreibens und der analogen Prüfung wird eine
einzelne Speicherzelle jeder Spalte adressiert. Der spezielle Block der Zellen, der in einem gegebenen Zeitpunkt ausgewählt und in Betrieb genommen wird, wird durch Adressensignale AO bis A7 festgelegt;
die Wahl erfolgt Über untere und obere Zeilendecodier- und Treiberschaltungen 18a und 18b. Je nach dem zu adressierenden Block geben
die Adressensignale AO bis A6 eine von 128 möglichen Zeilen an, und vom Adressensignal A7 wird festgelegt, ob sich der Block in der unteren Hälfte (Zeilen 0 bis 127) oder in der oberen Hälfte der Matrix
10 (Zeilen 128 bis 256) befindet. Beim Anwählen einer speziellen Zeile der Matrix 10 wird eine angemessene Zeilenadreßspannung, die von
der Schaltung (Figur 3) bestimmt ist, an die Torelektroden der Speichertransistoren angelegt, die infolge einer Belastung von +12 V auf
-12 V exponentiell abnimmt. Während der Schreib- und Löschvorgänge
läßt man die Zeilenadreßspannung auf -12 V abfallen, aber beim Lesen
oder Prtifen des Speichers wird der Abfall bei einer Spannung zwischen
den beiden charakteristischen Schwellwertspannungen: abgebrochen. Der
zeitliche Verlauf der angelegten Zeilenadreßspannung wird von der Schaltung der Figur 3 bewirkt, in der ein Lese-ZSchreibabschnitt RW
(gestrichelter Block 19a) während des Lese- und Schreibvorgangee und ein Übersteuerungsabschnitt 19b während der analogen Prüfung in
Tätigkeit tritt. Beim analogen Prüfen wird den Torelektroden der Speichertransistoren eine Zeilenadreßspannung VR2 zugeleitet, die
sich von der Zeilenadreßspannung beim Lesen und Schreiben dadurch unterscheidet, daß sie während der aufeinanderfolgenden Lesezyklen um
kleine Beträge vergrößert wird.
909835/0521
Während dea Lesevorganges arbeitet jede Leseverstärker- und Kllnk»-
schaltung 12, dl· einer Spalte alt Speicherzellen zugeordnet 1st,
in der Welse, daß der Unterschied zwischen den Schwel1werttuetMnden
ihrer adressierten Speichertraneistoren abgefiihlt wird, damit eie
entsprechend diesem Unterschied geschaltet und das einzelne, durch den Unterschied wiedergegebene Bit vom Knoten 1 in das Schieberegister 14 Übertragen wird, in dem alle abgekühlten Bits gesammelt
und in einem Block aus 32 Bits anschließend seriell hinausgeschoben werden. Während eines Schreibvorganges schreibt jede Leseverstärker- und Klinkschaltung 12 wahlweise die Bits aus dem Schieberegister 14 in die zugehörigen, zuvor gelöschten Speicherzellen
ein.
Das Löschen der Speichertransistoren als Ganzes oder in einem Block
erfolgt durch Anlegung der Signale gemäß den Figuren 7 und β. Die einzelnen Leseverstärker- und Klinkschaltungen 12 arbeiten nicht
löschend, da sie Über den Transistor Q18 der Figur 2 von der Quellenspannung Vg3 abgeschnitten sind. Während des Löschvorganges
liegt das Steuersignal Cl auf einer Spannung von +12 V, die ihrer»
seits die Leseverstärker- und Klinkschaltung IS abschaltet und von
der Matrix 10 isoliert.
Gemäß den Figuren 2 und 5 kann die Leseverstärker- und Klinkschaltung 12 die Bits in die zuvor gelöschten Speicherzellen einschreiben, wobei die Schwellwertspannungen jedes Speichertransistors
innerhalb der Zellen einer adressierten Zeile gelöscht, also in typischer Weise auf eine Spannung von -2 V eingestellt wurden.
Der Schreibvorgang der Leseverstärker- und Klinkschaltung 12 sei
bezüglich der Speicherzelle 18 während einer gesamten Schreibperiode TW von 100 psec erläutert, die sich aus einer Teilperiode TWl
von liisec, einer weiteren Teilperiode TW2 von 2psec und einer dritten Teilperiode TW3 von 97 psec (Figur S) zusammensetzt; entsprechende Schaltperioden Tl, T2 und T3 der Leseverstärker- und Klinkschaltung 12 zeigt die Figur 6. Wenn beim Schreiben die Steuersig-
909835/0521
2B56838
nale Cl und CS den Torelektroden der Transistoren QlS und Ql zugeleitet werden, wird eine Spannung VDD von -18 V der gemeinsamen,
mit den eich erschöpfenden Transistoren Q2 und Q3 verbundenen Zugleitung und eine Spannung V„s von +12 V der gemeinsamen Quellenleitung aufgeprägt, an die die Transistoren QlO bis Q13 einer Vorladeschaltung 24 angeschlossen sind, so daß während der für die Vorladung vorgesehenen Teilperiode TWl die Knoten 1 und 2 der Vorverstärker- und Klinkschaltung 12 auf eine Spannung von +12 V aufgeladen werden, da zur Einschaltung dieser Translatoren Q12 und Q13
die verknüpften Steuersignale C2 . C3 an ihren Torelektroden liegen.
In Abhängigkeit von den seriell in das Schieberegister eingeschobenen Daten bewirkt diei.eseverstärker- und Klinkschaltung 12 während
der für die übertragung vorgesehenen Teilperiode TW2 eine Schaltung
der Knoten 1 und 2, die die stabilen Differenzspannungen von -7,5 V
und +10 V annehmen. Diese Umschaltung während dieser Teilperiode wird durch eine Zufuhr der verknüpften Steuersignale C2 . C3 xu den
Torelektroden der Transistoren Q8 und Q9 eines Verstärkers 20 verstärkt, die eingeschaltet werden, wodurch die Spannung VDD unmittelbar an den negativeren Knoten gelangt, um die Klinkschaltung schneller umschalten zu können. Während der Teilperiode TW3 werden dann
die von den Differenzspannungen an den Knoten 1 und 2 dargestellten Daten in die Speicherzelle 18 eingeschrieben. Während die verknüpften Steuersignale C2 . C3 <Jen Torelektroden der Transistoren Q6 und
Q7 einer Schreibschaltung zugeführt werden, wodurch diese Transistoren eingeschaltet werden und die Quellen- und Zugelektroden der
Transietoren Q4 und Q5 zur Sicherstellung der Kanalabschirmung zusammengeschlossen sind, wird die Information in nur einen Transistor der Zelle eingeschrieben. Zwischenzeitlich 1st die Zeilenadrefispannung während der Teilperlode TW3 auf etwa -12 V abgeklungen; in Abhängigkeit davon, welcher Knoten zuvor während der Teilperlode TW2 auf die Spannung von +10 V aufgeladen wurde, wird die
Schwellwertspannung des zugehörigen Speichertransistors auf etwa
-10 V festgeschrieben, während der andere Transistor gesperrt ist und auf einer Spannung von -2 V verbleibt. Die Schwellwertspannungs-
909835/0521
differenz der Speichertraneistoren Jeder Speicherzelle wird in ähnlicher Weise eingeschrieben, so daß damit ein ganzer Datenblock von
Schieberegister in die Matrix 10 gelangt.
Der Lesevorgang der Leseverstärker- und Klinkschaltung 12 sei nun in
Verbindung mit den Teilperioden TRl, TR2 und TR3 der gesamten Leseperiode TR (Figur 4) und den Schaltperloden Tl, T2 und T3 (Figur 6)
erläutert. Im Lesevorgang werden die Steuersignale Cl und CS an die Torelektroden der Transistoren Q18 und Ql zu ihrer Einschaltung herangebracht, wodurch die Spannung VDD an die gemeinsame Zugleitung
der sich erschöpfenden Transistoren 02 und Q3 und die Spannung V35
an die gemeinsame Quellenleitung der Transistoren QlO bis Q13 der Vorladeschaltung 24 angelegt werden. Während der dem Vorladen dienenden Teilperiode TRl von 1,5 usec werden die verknüpften Steuersignale C2 . C3 den zusammengeschlossenen Torelektroden der Transistoren Q12 und Q13 zu ihrer Einschaltung und dazu zugeleitet, um
die Knoten 1 und 2 auf die Spannung V35 vorzuladen
Mit dem Ende der Teilperiode TRl, also während der Teilperiode TR2
verschwinden die verknüpften Steuersignale C2 . C3, wodurch die
Transistoren Q12 und Q13 abgeschaltet und die Knoten 1 und 2 Über die Transistoren Q4 und Q5 der Speicherzelle 18 in Richtung auf die
Spannung von -18 V entladen werden, die über die gemeinsame Zugleitung den sich erschöpfenden Transistoren Q2 und Q3 zugeleitet wird.
In Abhängigkeit von den zuvor im Schreibvorgang bewirkten Schwellwert zuständen, in denen der eine Transistor in typischer Weise auf
eine Spannung von -2 V und der andere auf eine Spannung von -10 V eingestellt war, bewirken die Spannungsabfälle zwischen der betreffenden Tor- und Quellenelektrode der Transistoren Q4 und Q5, daß
sich die Knoten 1 und 2 in Richtung auf Werte entladen, die sich unterscheiden und von den speziellen Schwellwertzuständen abhängig
sind. Wenn sich die Knoten 1 und 2 unterschiedlich entladen werden die Spannungen den Torelektroden der Transistoren QlO und QIl aufgeprägt, die die Verstärker- und Klinkschaltung 12 umschalten, so daß
sie die stabilen Zustände einnimmt, die die zuvor in die Transisto-
- 10 -
909835/0521
ren Q4 und Q5 eingeschriebenen Schwellwertspannungen anzeigen. Insbesondere nehmen die Knoten 1 und 2 die Werte von etwa +10 V und
-7,5 V (Figur 6) an, die der gespeicherten binären Information entsprechen .
Während der Teilperiode TR2 von 1,5 üsec ist während des Lesens die
Zeilenadreßspannung auf einen zwischen den Schwellwertspannungen der Transistoren liegenden Wert abgeklungen, wodurch diese Transistoren leitend werden; die Leitung ist jedoch von der zuvor in die beiden Transistoren eingeschriebenen Schwellwertspannung abhängig. In
der Teilperlode TR3 von 1,5 usec werden die verknüpften Steuersignale
C2 . C3 den Torelektroden der Transistoren Q8 und Q9 zu deren Einschaltung zugeführt» wodurch die Spannung Vn^ von -18 V an die Knoten gelangt» Da die Klinkgeschwindigkeit der Leseverstärker- und
Klinkschaltung 12 von der Länge der Diffusion aus der gemeinsamen
Quellen- und Zugleitung an den Transistoren abhängig ist,beeinflussen die schädliche Kapazität und der schädliche Widerstand der diffundierten Leitungen nachteilig die Schaltgeschwindigkeit. Hit den
Einschalten der Transistoren QS und Q9 des Verstärkers 20 wird die
Schaltgeschwindigkeit dadurch verbessert, daft der Spannungsunterschied zwischen uen Knoten 1 und 2 verstärkt und damit die
Leseverstärker- und Klinkschaltung 12 schneller geschaltet wird.
Der Entscheidungspunkt der Leseverstärker- Und Klinkschaltung 12 tritt während der Teilperiode TR3 bei einer Spannung von 7 V auf.
Kit dent Anlegen der verknüpften Steuersignale C~ . C3 während der
Teilperlode TR3 werden ferner die Daten aus den adressierten Zellen
der Matrix 10 zum Schieberegister 14 übertragen.
An Hand der Figur Z sei nun die Arbeitsweise der Leseverstärker-
und Klinkschaltung 12 während des Prü!Vorganges erläutert, in dem
das analoge Schwellwertfenster Jeder Speicherzelle ermittelt wird.
Hierbei werden die einzelnen Transistoren jeder Speicherzelle von den Steuersignalen L und R aus der Steuerschaltung 16 Übersteuert,
die den Torelektroden der Transistoren Q19 und Q20 von analogen
- 11 -
909835/0521
Prüf schaltungen 26a und 26b zu deren wahl weiser An- oder Abschaltung
aufgeprägt werden, damit das Steuersignal VRl über die Translatoren Q19 und Q20 zu den Knoten 1 und 2 gelangt. Das Verfahren, die charakteristischen Schwellwertspannungen jedes Transistors der Matrix
zu prUfen, stimmt mit dem bereits vorgeschlagenen (Patentanmeldung
Nr. P 28 33828.5-53) überein, weil jede Zelle zuerst hinsichtlich
der durch die zuvor eingeschriebene Schwellwertspannung bedingten Zustande geprüft wird, worauf entgegengesetzte Daten eingeschrieben
werden, damit die komplementären Zustünde der analogen Schwellwertspannung bestimmt werden können. Daher werden vier einzelne Prüfungen an jeder Speicherzelle vorgenommen, um die charakteristischen
analogen Schwellwertspannungen zu ermitteln.
Während dieser Prüfung der Schwellwertspannungen muß die Leseverstärker- und Klinkschaltung 12 in den stabilen Zustand gebracht
werden« der zu dem der richtigen Daten entgegengesetzt ist, wozu das Steuersignal VRi angelegt wird, und dann wird die Zeilenadreßspannung VR2 über die Steuerschaltung 16 schrittweise vergrößert,
während sie der Torelektrode des gewählten Transistors aufgeprägt wird* damit die Leseverstärker- und Klinkschaltung 12 ihren entgegengesetzten Zustand der richtigen Daten einnimmt. Das Steuersignal VR2, bei dem die Leseverstärker- und Klinkschaltung 12 umschaltet, entspricht als schrittweise vergrößerte Spannung dem
analogen Schwellwert des Transistors.
Zur Voreinstellung der Leseverstärker- und Klinkschaltung in ihren
anfänglichen stabilen Zustand muß jedoch das Steuersignal VRl hinreichend groß für den Inischaltvorgang sein. Vor dem Prüfvorgang muß
daher der erforderliche Wert für das Steuersignal VRl ermittelt werden, der etwas geringer als der Entscheidungepunkt der Klinke
ist, der aber nicht unbedingt mit dem während des Lese- und Sehreibvorganges übereinstimmt, da zusätzliche Leitungewege durch dl· Traneistoren Q19 und Q20 zu den Knoten 1 und 2 vorhanden sind, dl· den
sich ergebenden Entscheidungepunkt der Leseverstärker- und Klink-
- 12 -
309835/0521
schaltung 12 beeinflussen. Um die erforderliche Größe des Steuersignals VRl zu bestimmen, muß jede Spalte Transistoren geprüft werden,
wobei ein Block Speicherzellen adressiert und die Zeilenadreßepannung an die Torelektroden der Transistoren angelegt wird, während
die Steuersignale L und R wahlweise an die Torelektroden der Transistoren Q19 und 20 herangebracht werden und das Steuersignal VRl
Über die Steuerschaltung 16 während der einzelnen Lesezyklen um kleine Schritte vergrößert wird, bis die Leseverstärker- und Klinkschaltung 12 ihren einen stabilen Zustand annimmt, der den richtigen
Daten entspricht, Auf diese Weise kann dann der Vert des Steuersignals VRl bestimmt werden, und er wird den Zugleitungen der Transistoren Q19 und Q20 der Prüfschaltungen 26a und 26b während der Übrigen Prüfung der Matrix auf die charakteristischen analogen Sohwellwertspannungen aufgeprägt.
Während der individuellen Prüfung eines ausgewählten Speichertraneistors auf seine sine charakteristische Schwellwertspannung wird infolge der wahlweisen Anlegung des Steuersignals L oder R an den
Transistor Q19 oder Q20 über die Steuerschaltung 16 das Steuersignal
VRl an den einen Knoten und die Quellenleitung eines Speichertransistors innerhalb der Speicherzelle herangebracht. Unter der Annahme
einer Prüfung des Transistors Q4 wird durch die Zuführung des Steuersignals L an die Torelektrode des Transistors Q19 der letztere
eingeschaltet, wodurch das Steuersignal VRl an die Quellenelektrode des Speichertransistors Q4 gelangt. Die Zellenadreßspannung VR2
wird an die Torelektrode des Transistors Q4 angelegt und befindet sich zu Anfang auf einem Wert oberhalb der erwarteten analogen
Schwellwertspannung, und die Leseverstärker- und Klinkschaltung 12
wird zyklisch ähnlich wie beim normalen Lesevorgang geschaltet. Das Steuersignal VRl Übersteuert die Leitung des Transistors Q4 und veranlaßt die Klinkschaltung» ihren einen stabilen Zustand antunahmen.
Dadurch daß während der aufeinanderfolgenden Lesevorgänge die ZeI-lenadreßspannung VR2 über die Steuerschaltung 16 um kleine Schritte
verringert wird, nimmt die Leseverstärker- und Klinkschaltung 12 an
- 13 -
909835/0521
einem gewissen Punkt ihren entgegengesetzten stabilen Zustand ein;
die spezielle Zeilenadreßspannung VR2, bei der die Verstärker- und
Klinkschaltung 12 umschaltet, steht dabei zu der charakteristischen
analogen Schwellwertspannung des gerade geprüften, also ausgewählten Transistors Q4 in einer funktionellen Beziehung« Dadurch daß
dieser schrittweise zunehmende Prüfvorgang an jedem Transistor der
Speicherzellen wiederholt wird, kann das analoge Schwellwertspannungsfenster
der gesamten Matrix aufgetragen werden. Während für die PrUffolge vier unterschiedliche inkrementelle Prüfungen an jeder
Speicherzelle mit einem eingeschalteten Schreibvorgang vorgenommen
werden müssen,, sei daran erinnert, daß die Prüfungen der Blöcke
auf einmal erfolgen.
In der Figur 9 ist eine bekannte abfühlende Klinkschaltung gezeigt,
die im Aufsatz von J. R. Cricchi u. a. und B. T. Ahlport mit dem
Titel: "Hardened MNOS/SOS Electrically Reprogrammable Non-Volatile
Memory·1 in der Druckschrift: "IEEE Annual Conference on Nuclear and Space Radiation of Facts" vom 12. bis 15.JuIi 1977 veröffentlicht
ist. Diese Klinkschaltung wird in einem MNOS/SOS-Speicher mit zufallsverteiltem
Zugriff mit 256 Wörtern aus 4 Bits angewendet. Sie ist insofern dem vorliegenden Gegenstand der Erfindung ähnlich, als
die Torelektroden der einzelnen £>peichertransistoren der Zellen während
des Lesevorganges direkt adressiert werden und ihr Leitungsunterschied Spannungsdifferenzen an den Knoten der Klinkschaltung hervorruft,
die mit den innerhalb der Speicherzellen untergebrachten binären Informationen in einer funktionallen Beziehung stehen. Es
braucht jedoch kein Verstärker benutzt zu werden, da die Beschleunigungs-Transistoren
Q8 und Q9 die Verzögerungen der schädlichen Kapazität
und des schädlichen Widerstandes der Diffusionen der gemeinsamen Quellen- und Zugleitungen in den Spalten der Matrix ausschalten.
In der bekannten Schaltung können daher längere Lesezeitspannen als
beim Gegenstand der Erfindung auftreten.
Während des Prlifvorganges unterscheidet sich die Arbeitsweise der
Schaltung gemäß der Figur 9 dadurch von der der Erfindung, daß die
- 14
909835/0521
charakteristische analoge Schwellwertspannung der Transistoren der
Matrix mit Hilfe von Prüfpunkten MTPl und MTP2 erhalten wird, während ein Steuersignal TE an die Torelektroden von Transistoren TTl
und TT2 zu deren Einschaltung während des PrUfvorganges angelegt wird und anschließend die Speicherzellen der Matrix adressiert werden,
um an den Prüfpunkten Spannungen hervorzubringen, die unmittelbar das analoge Speicherfenster wiedergeben.
Wenn es auch erwünscht ist, die Prüfpunkte benutzen zu können, während
die Speichertransistoren nacheinander zur Erzeugung von Signalen adressiert werden, die direkt die analogen Schwellwertspannungen
anzeigen, ohne daß die langsamere schrittweise sich vergrößernde Prüfung gemäß der Erfindung durchlaufen zu werden braucht, ist doch
eine Anwendung dieser Lösung, also der bekannten abfühlenden Klinkschaltung
auf die blockorganisierte Speicherkonstruktion der Erfindung nicht durchführbar. Der bekannte Speicher mit zufallsverteiltem
Zugriff benötigt nämlich nur vier Verstärker- und Klinkschaltungen, um die Daten und die analogen Schwellwertspannungen der Speicherzellen
abzufühlen, und zusätzliche acht Transistoren und zugehörige
Prüfstellen, die zusätzliche acht Stifte je Chip mit sich bringen,
um die Prüfung der analogen Schwellwertspannungen der Matrix zu ermöglichen. Bei der Speicherorganisation gemäß der Erfindung, bei
der 32 Datenbits als Block auf einmal ausgelesen werden, würden nämlich 64 zusätzliche Prüftransistoren und 64 zusätzliche Prüfst
if te je Packung benötigt, um die Prüfung der Schwellwertspannungen
in der bekannten Weise durchführen zu können. Aus konstruktiver Sicht verbietet sich der zusätzliche Raum dee Chip für die Pruftransistoren
und die 64 Stifte, da eine optimale Konstruktion verlangt, daß der gesamte Raum für das Chip und die Anzahl der Stifte je
Schaltungspackung möglichst klein gehalten werden. Die zusätzliche PrüfZeitspanne, die von der Leseverstärker- und Klinkschaltung der
Erfindung benötigt wird, ist daher vor den andersartigen Nachteilen eines vergrößerten Raumes für das Chip und der erforderlichen Stifte
speziell bei blockorganisierten Speichern mit zufallsverteiltem Zugriff
vorzuziehen.
- 15 -
909 8 3 5/0521
Zusammenfassend betrachtet, enthält die Leseverstärker- und Klinkschaltung gemäB der Erfindung zugeordnete Speichertransistoren, die
mit ihr aus einem Stück bestehen; sowie eine Schaltung zur Steigerung
ihrer Umschaltgeschwindigke.Lt entsprechend den sich unterscheidenden
Leitungen der Transistoren, wenn eine Zeiienadreßspannung an ihren
Torelektroden angelegt ist.
- 16 -
Θ09835/0521
Claims (4)
- SPERRY RAND CORPORATION
ErA-258727.Dezember 1978 ρ 233024PATENTANSPRUCH^(T) Klinkschaltung zum Einschreiben bzw. Auslesen von Bits für einen blockorientierten Speicher mit zufallsverteiltem Zugriff, dessen Speicherzellen aus je zwe± mehrere Schwellwerte aufweisenden Feldeffekt-Transistoren bestehen, deren Torelektroden zusammengeschlossen sind, und die mit ihrer Quellen- bzw. Zigsiektrode an je einem Knoten der Klinkschaltung aus zwei kreugekoppslten Transistoren angeschlossen sind, von der zwei stabile, die Bits angebende Signale abgebbar sind, gekennzeichnet durch ein mit dem einen Knoten (2) verbundenes Schieberegister (I4) und eine mit dem anderen Knoten (1) verbundene Hilfslast,durch einen eine binäre Adresse entschlüsselnden Decodierer (18a, 18b), von dem eine einzelne Speicherzelle (18) durch Zuleitung einer ZeHenadreßspannung (VR2) an die Torelektroden ihrer Feldeffekt-Transistoren (Q4, 0.5) adressierbar ist,durch einen an den Knoten (1, 2) angeschlossenen Verstärker (20), von dem die Umschaltzeitspanne der Klinkschaltung (12) entsprechend einem Unterschied in der Leitung zwischen den Feldeffekt-Transistoren (Q4, 05) der angewählten Zeile verkürzt wird,durch eine Schreibschaltung (22), von der die Quellen- und Zugelektroden der Feldeffekt-Transistoren (Q4, Q5) der angewählten Zelle (18) während des Schreibvorganges zusammenschließbar sind, und durch eine Vorladeschaltung (24), von der die Knoten (1, 2) der Klinkschaltung (12) im voraus aufladbar sind. - 2) Klinkschaltung nach dem Anspruch 1, mit einer analogen Prüfschaltung, von der sie in einem analogen SpeicherprüfVorgang betreibbar ist, gekennzeichnet durch eine Spannungsquelle909835/0521(VRl) ausreichender Amplitude, von der die Klinkschaltung (12) in ihren einen stabilen Zustand überführbar ist, durch zwei Transistoren (Q19, Q20), die mit je einem Knoten (1, 2) verbunden sind und wahlweise die Spannungsquelle (VRl) an den einen der beiden Knoten (1, 2) anschließen, unddurch eine Steuerschaltung (16), von der die beiden Transistoren (Q19, Q20) ansteuerbar und während des SpeicherprüfVorganges die zeiienadreßspannung (VR2) schrittweise hinauf- oder hinabschaltbar ist, bis die von der Klinkschaltung (12) abgebbaren Signale umgeschaltet werden, wobei die Spannung beim Umschalten dem analogen Schweilwert des angewählten Feldeffekt-Transistors (Q4 oder Q5) entspricht.
- 3) Klinkschaltung nach dem Anspruch 2, gekennzeichnet durch eine weitere Spannungsquelle (V ), die an cü9· zusammengeschlossenen Zugelektroden der beiden Feldeffekt-Transistoren (QZ1-, Q5Janschließbar ist, die in ihrem Leitungszustand die weitere Spannungsquelle (VDD) an die Knoten (1, 2) anlegen.
- 4) Klinkschaltung nach dem Anspruch 1, dadurch gekennzeichnet, daß sie ais integrierte Schaltung ausgebildet ist, und daß die Feldeffekt-Transistoren (Q4, Q5) aus Metallnitridoxid aufgebaut sind.909835/0521
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/866,690 US4141081A (en) | 1978-01-03 | 1978-01-03 | MNOS BORAM sense amplifier/latch |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2856838A1 true DE2856838A1 (de) | 1979-08-30 |
Family
ID=25348176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782856838 Ceased DE2856838A1 (de) | 1978-01-03 | 1978-12-30 | Leseverstaerker- und klinkschaltung fuer einen blockorganisierten speicher aus einem metallnitridoxid |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4141081A (de) |
| JP (1) | JPS54106744U (de) |
| DE (1) | DE2856838A1 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3016176A1 (de) * | 1979-05-14 | 1980-11-27 | Fairchild Camera Instr Co | Pruefschaltung fuer elektrisch programmierbare festwertspeicher (eproms) |
| EP0233363A2 (de) * | 1985-12-20 | 1987-08-26 | Nec Corporation | Halbleiterspeicheranordnung mit seriellem Adressierungsschema |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4542483A (en) * | 1983-12-02 | 1985-09-17 | At&T Bell Laboratories | Dual stage sense amplifier for dynamic random access memory |
| DE69034227T2 (de) * | 1989-04-13 | 2007-05-03 | Sandisk Corp., Sunnyvale | EEprom-System mit Blocklöschung |
| US7447069B1 (en) | 1989-04-13 | 2008-11-04 | Sandisk Corporation | Flash EEprom system |
| US5245578A (en) * | 1992-08-12 | 1993-09-14 | Micron Technology, Inc. | DRAM with a two stage voltage pull-down sense amplifier |
| US5381368A (en) * | 1993-12-10 | 1995-01-10 | Micron Semiconductor, Inc. | Hardware implemented row copy enable mode for DRAMS to create repetitive backgrounds for video images or DRAM testing |
| JP3647040B2 (ja) * | 1994-11-15 | 2005-05-11 | シラス ロジック，インコーポレイテッド | メモリ素子内の欠陥セルに対処する回路、システム、および方法 |
| US6038260A (en) * | 1996-01-05 | 2000-03-14 | International Business Machines Corporation | Method and apparatus for transposing differential signals onto a set of binary signals to increase the information-carrying capacity of the original set of signals |
| US5689454A (en) * | 1996-01-11 | 1997-11-18 | Cyrix Corporation | Circuitry and methodology for pulse capture |
| US6522592B2 (en) | 2001-04-19 | 2003-02-18 | Micron Technology, Inc. | Sense amplifier for reduction of access device leakage |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2309616C2 (de) * | 1973-02-27 | 1982-11-11 | Ibm Deutschland Gmbh, 7000 Stuttgart | Halbleiterspeicherschaltung |
-
1978
- 1978-01-03 US US05/866,690 patent/US4141081A/en not_active Expired - Lifetime
- 1978-12-25 JP JP1978178285U patent/JPS54106744U/ja active Pending
- 1978-12-30 DE DE19782856838 patent/DE2856838A1/de not_active Ceased
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3016176A1 (de) * | 1979-05-14 | 1980-11-27 | Fairchild Camera Instr Co | Pruefschaltung fuer elektrisch programmierbare festwertspeicher (eproms) |
| EP0233363A2 (de) * | 1985-12-20 | 1987-08-26 | Nec Corporation | Halbleiterspeicheranordnung mit seriellem Adressierungsschema |
| EP0233363A3 (en) * | 1985-12-20 | 1988-06-08 | Nec Corporation | Semiconductor memory device having serially addressing scheme |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54106744U (de) | 1979-07-27 |
| US4141081A (en) | 1979-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2313917C3 (de) | Speicher mit redundanten Speicherstellen | |
| DE3925153C2 (de) | ||
| DE4233248C2 (de) | Nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum blockweisen Löschen von Daten in einer nicht-flüchtigen Halbleiterspeichereinrichtung | |
| DE19859494C2 (de) | Nichtflüchtiger Mehrebenen-Halbleiterspeicherbaustein mit einer Schaltung zum Einstellen der Datenlesezeit | |
| DE2828726C2 (de) | Monolithische integrierte Schaltungsstruktur mit einer Speichervorrichtung | |
| DE3740361C2 (de) | ||
| DE2525225A1 (de) | Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung | |
| DE4119394A1 (de) | Nichtfluechtige halbleiterspeichereinrichtung und datenloeschungsverfahren hierfuer | |
| DE2527486C3 (de) | Verfahren zur Prüfung bistabiler Speicherzellen | |
| DE2313476C2 (de) | Speicher mit direktem Zugriff | |
| DE3839114A1 (de) | Nichtfluechtige dynamische halbleiterspeicheranordnung mit nand-zellenstruktur | |
| DE3639169A1 (de) | Halbleiterspeichervorrichtung | |
| DE1817510A1 (de) | Monolythischer Halbleiterspeicher | |
| DE3530591C2 (de) | ||
| DE2856838A1 (de) | Leseverstaerker- und klinkschaltung fuer einen blockorganisierten speicher aus einem metallnitridoxid | |
| DE2300165C2 (de) | Verfahren zum Betreiben einer MOS-Speicheranordnung und Schaltungsanordnung zur Durchführung des Verfahrens | |
| DE4040492A1 (de) | Automatische loeschoptimierschaltung fuer einen elektrisch loesch- und programmierbaren halbleiterspeicher und automatisches loeschoptimierungsverfahren | |
| DE1910777B2 (de) | Impulsgespeister Datenspeicher mit bipolaren Transistoren | |
| EP0123177B1 (de) | Verfahren zum Betreiben eines als nichtflüchtigen Schreib-Lese-Speichers ausgebildeten Anwendungsspeichers und Anordnung zur Durchführung des Verfahrens | |
| DE4212841C2 (de) | Halbleiterspeichervorrichtung zum Durchführen einer Refresh-Operation beim Lesen oder Schreiben | |
| EP0100772B1 (de) | Elektrisch programmierbare Speichermatrix | |
| DE2351554C2 (de) | Speicher für direkten Zugriff mit dynamischen Speicherzellen | |
| DE2317497B1 (de) | Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes | |
| DE2101180C3 (de) | ||
| DE2442131A1 (de) | Dynamisches zwei- transistoren-speicherelement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| OGA | New person/name/address of the applicant | ||
| 8140 | Disposal/non-payment of the annual fee for main application | ||
| 8180 | Miscellaneous part 1 |
Free format text: WIEDEREINSETZUNG IN DEN VORIGEN STAND |
|
| 8131 | Rejection |