DE4119394A1

DE4119394A1 - Nichtfluechtige halbleiterspeichereinrichtung und datenloeschungsverfahren hierfuer

Info

Publication number: DE4119394A1
Application number: DE4119394A
Authority: DE
Inventors: Yasushi Terada; Takeshi Nakayama; Shinichi Kobayashi; Yoshikazu Miyawaki; Masanori Hayashikoshi; Tomoshi Futatsuya
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-06-15
Filing date: 1991-06-12
Publication date: 1991-12-19
Anticipated expiration: 2011-06-13
Also published as: JPH04228193A; US5297096A; JP2709751B2; DE4119394C2

Description

Die Erfindung betrifft allgemein nichtflüchtige Halbleiterspeicher einrichtungen und insbesondere eine Halbleiterspeichereinrichtung, bei der Daten elektrisch geschrieben und gelöscht werden können.

Es gibt zwei Arten von Halbleiterspeichereinrichtungen: flüchtige Speicher wie DRAM (dynamischer Direktzugriffsspeicher), SRAM (statischer Direktzugriffsspeicher) oder ähnliche und nichtflüchtige Speicher. Die Speicherdaten eines flüchtigen Speichers werden alle gelöscht, wenn die Spannungsversorgung abgeschaltet wird. Die Speicherdaten eines nichtflüchtigen Speichers werden jedoch selbst dann nicht gelöscht, wenn die Spannungsversorgung ausgeschaltet wird. Als Vertreter nicht flüchtiger Halbleiterspeichereinrichtungen existiert beispielsweise ein PROM (programmierbarer Festwertspei cher). Der PROM ist eine Halbleiterspeichereinrichtung, bei der die Information von einem Benutzer geschrieben wird. Als Typ für den PROM existiert der EEPROM (elektrisch löschbarer und programmierba rer ROM), bei dem geschriebene Information elektrisch gelöscht wer den kann, so daß Information jederzeit neu geschrieben werden kann. Ein EEPROM, bei dem die Speicherdaten aller Speicherzellen block weise gelöscht werden können, wird als Flash-EEPROM bezeichnet.

Fig. 21 stellt ein schematisches Blockdiagramm dar, das die funda mentale Struktur eines herkömmlichen Flash-EEPROMs zeigt. Bezüglich Fig. 21 weist der Flash-EEPROM ein Speicherzellenfeld 1, einen Zei lendekoder 4, ein Y-Gatter 2 und einen Spaltendekoder 5 auf.

Das Speicherzellenfeld 1 umfaßt eine Mehrzahl von Speicherzellen MC, die in einer Matrix in den Richtungen der Zeilen und Spalten ange ordnet sind. Jede der Speicherzellen MC ist mit einer entsprechenden Bitleitung 30 und einer entsprechenden Wortleitung 50 im Speicher zellenfeld 1 verbunden. In jeder Speicherzelle MC wird ein FAMOS- Transistor (Floating-Gate Avalanche Injection MOS), der Ladungen in einem Floating-Gate speichern kann, verwendet.

Fig. 22 zeigt den Querschnitt eines FAMOS-Transistors. Bezüglich Fig. 22 weist der FAMOS-Transistor ein Steuer-Gate 200, ein Floa ting-Gate 210, auf einem P-Substrat 240 gebildete N-Bereiche 220 und 230 und eine Isolierschicht 250 auf. Das Floating-Gate 210 ist auf dem P-Substrat 240 gebildet, um die N-Bereiche 220 und 230 zu über brücken, wobei sich die Isolierschicht 250 dazwischen befindet. Das Steuer-Gate 200 ist auf dem Floating-Gate 210 geschaffen und die Isolierschicht 250 befindet zwischen diesen. Sowohl das Steuer-Gate 200 als auch das Floating-Gate 210 sind aus Polysilizium gebildet. Die Isolierschicht 250 besteht aus einem Oxidfilm wie beispielsweise SiO₂. Der zwischen dem P-Substrat 240 und dem Floating-Gate 210 ge bildete Oxidfilm 250 weist ein kleine Dicke von normalerweise etwa 100 Å auf. Das Steuer-Gate 200 ist mit einer entsprechenden Wortlei tung 50 der Fig. 21 verbunden. Ein N-Bereich 220 der beiden N-Berei che ist als Drain dieses MOS-Transistors mit einer entsprechenden Bitleitung 30 der Fig. 21 verbunden. Der andere N-Bereich 230 ist als Source des MOS-Transistors mit einer Source-Leitung 80 verbun den, die allen Speicherzellen MC der Fig. 21 gemeinsam ist. Das P- Substrat 240 liegt auf Masse.

Beim Datenschreiben werden über die Wortleitung 50 bzw. die Bitlei tung 30 Impulse hoher Spannung von 12V oder weniger an das Steuer- Gate 220 und die Drain 220 angelegt. Die Source 230 ist über die Source-Leitung 80 geerdet. Werden die Impulse hoher Spannung an die Drain 220 angelegt und liegt die Source 230 auf Masse, so wird ein Lawinendurchbruch verursacht, so daß in der Umgebung des Übergangs zwischen Drain 220 und P-Substrat 240 heiße Elektronen erzeugt wer den. Entsprechend fließt in der Drain 220 ein elektrischer Strom. Da die Impulse hoher Spannung auch an das Steuer-Gate 200 angelegt wer den, werden die heißen Elektronen ⊖ von einem elektrischen Feld vom Steuer-Gate 200 beschleunigt und dann durch den dünnen Oxidfilm 250, der zwischen dem Floating-Gate 210 und dem P-Substrat 240 gebildet ist, in das Floating-Gate injiziert.

Die in das Floating-Gate 220 injizierten Elektronen können aus die sem nicht entweichen, da das Floating-Gate 210 vom Oxidfilm 250 elektrisch isoliert ist. Damit lecken die einmal in das Floating- Gate 210 injizierten Elektronen nicht aus dem Floating-Gate 210, sondern bleiben in diesem lange Zeit gespeichert, selbst nachdem die Spannungsversorgung unterbrochen wird. Der Zustand, in dem die Elek tronen im Floating-Gate 210 gespeichert sind, entspricht dem Datum "0", der Zustand, in dem keine Elektronen im Floating-Gate gespei chert sind, dem Datum "1" Daher werden die Speicherdaten der Speicherzelle MC selbst nach einer Unterbrechung der Spannungsver sorgung gehalten. Sind Elektronen im Floating-Gate 210 gespeichert, so wird die Schwellenspannung des MOS-Transistors aufgrund des elek trischen Feldes der gespeicherten Elektronen angehoben. Damit wird im Kanalbereich keine Inversionsschicht gebildet, bis dem Steuer- Gate 200 eine Spannung zugeführt wird, die höher ist als die Span nung, die die Bildung einer Inversionsschicht im Kanalbereich ermög licht, wenn im Floating-Gate 210 keine Elektronen gespeichert sind.

Beim Löschen der Speicherdaten wird über die Source-Leitung 80 eine hohe Spannung an die Source 230 angelegt und das Steuer-Gate 200 über die Wortleitung 50 geerdet. Dies führt zu einem hohen elektri schen Feld mit hohem Potential an der Source 230, das an einen Be reich zwischen dem Floating-Gate 210 und der Source 230 angelegt ist. Damit tritt im Oxidfilm 250, der das Floating-Gate 210 und die Source 230 voneinander isoliert, eine Tunnelungserscheinung auf, so daß zwischen dem Floating-Gate 210 und der Source 230 ein Strom (Tunnelstrom) fließt. Dies bedeutet, daß die Elektronen vom Floa ting-Gate 210 über den Oxidfilm 250 zur Source 230 gelangen. Ent sprechend werden die im Floating-Gate 210 gespeicherten Elektronen entfernt, so daß die Schwellenspannung des MOS-Transistors gesenkt wird. Da die Source-Leitung 80 mit den jeweiligen Sources der Speicherzellen MC verbunden ist, wie in Fig. 21 gezeigt ist, werden die Speicherdaten in allen Speicherzellen MC im Speicherzellenfeld blockweise gelöscht.

Beim Datenlesen werden dem Steuer-Gate 200 und der Drain 220 über eine entsprechende Wort- und eine entsprechende Bitleitung eine Ver sorgungsspannung (normalerweise 5V) bzw. eine Spannung, die der Ver sorgungsspannung relativ nahe ist, zugeführt. Die Source 230 ist über die Source-Leitung 80 geerdet. Sind im Floating-Gate 210 keine Ladungen gespeichert (d. h. sind die Speicherdaten gleich "1"), so ist die Schwellenspannung des MOS-Transistors klein, so daß zwischen der Source 230 und der Drain 220 als Reaktion auf die an das Steuer- Gate 200 angelegte Versorgungsspannung ein Kanal erzeugt wird. Sind im Floating-Gate 210 jedoch Elektronen gespeichert (d. h. sind die Speicherdaten gleich "0"), so ist die Schwellenspannung des MOS- Transistors hoch, so daß zwischen der Source 230 und der Drain selbst dann kein Kanal auftritt, wenn die Versorgungsspannung an das Steuer-Gate 200 angelegt wird. Entsprechend wird der MOS-Transistor, der die Speicherzelle mit Speicherdaten "1" bildet, beim Datenlesen durchgeschaltet, so daß von der entsprechenden Bitleitung 30 zur Source-Leitung 80 ein Strom fließt. Da sich der MOS-Transistor, der die Speicherzelle mit Speicherdaten "0" bildet, selbst beim Datenle sen in einem gesperrten Zustand befindet, fließt kein Strom von der entsprechenden Bitleitung 30 zur Source-Leitung. Damit erfaßt ein Leseverstärker beim Datenlesen, ob ein Strom durch die Bitleitung fließt, die der Speicherzelle entspricht, aus der Daten gelesen wer den sollen. Auf der Basis des Ergebnisses dieser Erfassung wird be stimmt, ob die Speicherdaten gleich "1" oder "0" sind.

Ist das Potential, das beim Datenlesen der Bitleitung 30 zugeführt wird, zu hoch, so wird an den Oxidfilm 250 zwischen dem Floating- Gate 210 und der Drain 220 ein hohes elektrisches Feld angelegt. Da mit werden die im Floating-Gate 210 gespeicherten Elektronen auf die Seite der Drain 220 gezogen. Somit beträgt das an die Bitleitung 30 anzulegende Potential etwa 1-2 V. Daher fließt beim Datenlesen ein kleiner Strom durch die Speicherzelle, in der die Speicherdaten gleich "1" sind. Aus diesem Grund wird ein Stromleseverstärker be nutzt, um diesen kleinen Strom zu erfassen.

Es wird erneut auf die Fig. 21 Bezug genommen. Die Adreßeingangsan schlüsse AO-AK empfangen ein extern angelegtes Adreßsignal. Dieses Adreßsignal dient dazu, zu bestimmen, aus welcher der Speicherzellen MC im Speicherzellenfeld 1 Daten gelesen oder in welche Daten ge schrieben werden sollen. Ein Adreßpuffer 6 puffert das zugeführte Adreßsignal, um das gepufferte Adreßsignal an einen Zeilendekoder 4 und einen Spaltendekoder 5 anzulegen.

Ein Ein-/Ausgabepuffer 9 ist mit den Ein-/Ausgangsanschlüssen I/O₀-I/O_N verbunden, um Ein- und Ausgabedaten zu empfangen. Der Ein /Ausgabepuffer 9 legt Schreibdaten, die den Ein-/Ausgangsanschlüssen I/O₀-I/O_N zugeführt worden sind, an einen Schreibschaltkreis 7 an. Ferner gibt der Ein-/Ausgabepuffer 9 Daten, die von einem Lesever stärker 8 zu geführt worden sind, an die Ein-/Ausgangsanschlüsse I/O₀-I/O_N als Lesedaten ab.

Der Schreibschaltkreis 7 legt eine Spannung entsprechend den vom Ein-/Ausgabepuffer 9 zugeführten Schreibdaten an ein Y-Gatter 2 an. Der Leseverstärker 8 erfaßt das Ausgangssignal des Y-Gatters 2 und gibt in Abhängigkeit vom Ergebnis der Erfassung eine Signalspannung entsprechend den Daten "0" oder "1" als Lesedaten an den Ein /Ausgabepuffer 9 ab.

Der Zeilendekoder 4 reagiert auf das Adreßsignal vom Adreßpuffer 6, um eine der Wortleitungen 50 im Speicherzellenfeld 1 auszuwählen. Der Spaltendekoder 5 reagiert auf das Adreßsignal vom Adreßpuffer 6, um eine der Bitleitungen 30 im Speicherzellenfeld 1 auszugeben.

Ein Steuerschaltkreis 140 steuert das Y-Gatter 2, den Spaltendekoder 5, den Schreibschaltkreis 7, den Adreßpuffer 6, den Ein /Ausgabepuffer 9 und den Leseverstärker, so daß sie eine Operation entsprechend dem jeweiligen Modus ausführen können.

Einem Anschluß T_PP wird eine externe hohe Spannung V_PP zugeführt. Einem Anschluß T_CC wird eine externe Versorgungsspannung V_CC mit normalem Pegel zugeführt. Ein Umschalt-Schaltkreis 400 gibt die hohe Spannung V_PP oder die Versorgungsspannung V_CC, die an die Anschlüsse T_PP bzw. T_CC angelegt sind, selektiv an eine vorbestimmte Schaltung ab.

Der Umschalt-Schaltkreis 400 wird vom Steuerschaltkreis 140 gesteu ert, um beim Datenschreiben die hohe Spannung V_PP vom Anschluß T_PP an den Zeilendekoder 4 anzulegen. Ferner wird der Umschalt-Schalt kreis 400 vom Steuerschaltkreis 140 gesteuert, um beim Datenlesen die Versorgungsspannung V_CC an den Zeilendekoder 4 anzulegen. Der Umschalt-Schaltkreis wird ferner vom Steuerschaltkreis 140 gesteu ert, um beim Datenlöschen die hohe Spannung V_PP einem Source-Lei tungsumschalter 3 zuzuführen.

Beim Datenschreiben führt das Y-Gatter 2 die vom Schreibschaltkreis 7 angelegte Spannung der vom Spaltendekoder 5 ausgewählten Bitlei tung zu. Sind die Schreibdaten gleich "0", so führt das Y-Gatter ge nauer gesagt der ausgewählten Bitleitung die hohe Spannung V_PP zu. Sind die Schreibdaten gleich "1", so hält das Y-Gatter das Potential auf der ausgewählten Bitleitung auf dem Massepotential. Beim Daten schreiben legt der Zeilendekoder 4 die hohe Spannung V_PP vom Span nungsumschalt-Schaltkreis 400 an die ausgewählte Wortleitung und der Source-Leitungsumschalter 3 das Massepotential an die Source-Leitung 80 an. Sind die Schreibdaten gleich "0", so werden daher die durch den Lawinendurchbruch erzeugten Elektronen nur in das Floating-Gate 210 eines Speichertransistors (eines ausgewählten Speichertransi stors) injiziert, der sich am Kreuzungspunkt zwischen der vom Zei lendekoder 4 ausgewählten Wortleitung und der vom Spaltendekoder 5 ausgewählten Bitleitung befindet. Sind die Schreibdaten jedoch gleich "1", so werden keine Elektronen in das Floating-Gate 210 in jiziert, da die Spannung des Steuer-Gates 200 im ausgewählten Spei chertransistor nicht angehoben wird.

Beim Datenlesen führt der Zeilendekoder 4 ein vom Umschalt-Schalt kreis 400 angelegte Versorgungsspannung V_CC, die niedriger als die oben angeführte hohe Spannung V_PP ist, der ausgewählten Wortleitung zu. Beim Datenschreiben legt das Y-Gatter 2 eine niedrige Spannung von 1-2 V an die vom Spaltendekoder 5 ausgewählte Bitleitung und der Source-Leitungsumschalter 3 wie beim Datenschreiben das Massepoten tial an die Source-Leitung 0 an. Sind die Speicherdaten des ausge wählten Speichertransistors gleich "0", so fließt entsprechend ein Strom von der ausgewählten Bitleitung über die Drain 220, den Kanal bereich und die Source 230 der ausgewählten Speicherzelle zur Source-Leitung 80. Sind die Speicherdaten des ausgewählten Speicher transistors gleich "1", so wird der ausgewählte Speichertransistor in Abhängigkeit von einer Gate-Spannung von etwa 5V nicht durchge schaltet, so daß kein Strom durch die ausgewählte Bitleitung fließt. Das Y-Gatter 2 führt der ausgewählten Bitleitung eine Versorgungs spannung zu und verbindet ferner nur die ausgewählte Bitleitung mit dem Leseverstärker 8 elektrisch. Dies ermöglicht es dem Leseverstär ker 8, zu erfassen, ob durch die ausgewählte Bitleitung ein Strom fließt oder nicht.

Beim Datenlöschen hält das Y-Gatter 2 alle Bitleitungen 30 im Speicherzellenfeld 1 auf niedrigem Potential (Massepotential) und der Zeilendekoder 4 führt das Massepotential allen Wortleitungen 50 im Speicherzellenfeld 1 zu. Der Source-Leitungsumschalter 3 wandelt die hohe Spannung V_PP die vom Umschalt-Schaltkreis 400 angelegt wird, in ein Impulssignal um, um das Impulssignal an die Source-Lei tung 80 anzulegen. Daher tritt beim Datenlöschen in jeder der Speicherzellen MC im Speicherzellenfeld 1 eine Tunnelungserscheinung auf, so daß die im Floating-Gate 210 des Speichertransistors, in dem die Speicherdaten gleich "0" sind, gespeicherten Elektronen aus dem Floating-Gate 210 entfernt werden. Ist das Datenlöschen beendet, so sind die Speicherdaten aller Speicherzellen MC im Speicherzellenfeld 1 entsprechend gleich "1".

In der folgenden Beschreibung wird angenommen, daß das Versorgungs potential einem logisch hohen Pegel (oder H-Pegel) und das Massepo tential einem logisch niedrigen Pegel (oder L-Pegel) entspricht.

Wie oben beschrieben worden ist, wird im EEPROM das Datenlöschen ausgeführt, indem das Energieband zwischen dem Floating-Gate 210 und der Source 230 durch eine zwischen das Steuer-Gate 200 und die Source 230 des Speichertransistors angelegte hohe Spannung "verbogen" wird, damit Elektronen vom Floating-Gate 210 zur Source 230 tunneln können. Damit schwankt die Menge der Elektronen, die aus dem Floating-Gate 210 abgezogen werden, in Abhängigkeit von der Stärke der an die Source-Leitung 80 angelegten hohen Spannung, der Zeitspanne, während der die hohe Spannung angelegt ist d. h. die Breite des Impulses hoher Spannung), der Dicke des Oxidfilms 250 zwischen dem Floating-Gate 210 und der Source 230, der Dicke des Oxidfilms 250 zwischen dem Floating-Gate 210 und dem Steuer-Gate 200 etc.

Bei der Herstellung der Speichertransistoren, die das Speicherzel lenfeld 1 bilden, treten Unregelmäßigkeiten auf. Aufgrund dieser Un regelmäßigkeiten sind die Dicke des Oxidfilms 250, die Formen des Steuer-Gates 200 und des Floating-Gates 210, die Länge des Kanalbe reiches und ähnliche Größen nicht in allen Speichertransistoren völ lig einheitlich. Tatsächlich ist es aufgrund der Unregelmäßigkeiten bei der Herstellung der Speichertransistoren und verschiedener ande rer Faktoren wie beispielsweise Ursachen der tatsächlichen Schalt kreiskonfiguration schwierig, die Speicherdaten aller Speicherzellen MC im Speicherzellenfeld 1 durch die oben beschriebene kollektive Löschung gleichzeitig auf "1" zu setzen. Genauer gesagt werden in manchen Speicherzellentransistoren, in denen die Speicherdaten gleich "0" sind, nur die gespeicherten Elektronen aus dem Floating- Gate als Reaktion auf eine hohe Spannung, die beim kollektiven Lö schen angelegt wird, vollständig entfernt, wohingegen in anderen Speichertransistoren eine größere Menge an Elektronen als die beim Datenschreiben darin gespeicherten aus dem Floating-Gate 210 angezo gen. Die Erscheinung des zuletzt genannten Falles, bei dem die Elek tronen übermäßig aus dem Floating-Gate abgezogen werden, wird als Überschußlöschung bezeichnet.

Tritt eine Überschußlöschung auf, so wird das Floating-Gate positiv aufgeladen, so daß zwischen der Source 230 und der Drain 220 eine Inversionsschicht erzeugt wird. Dies bedeutet, daß dieser Speicher transistor im durchgeschalteten Zustand ist, wenn ein Potential mit OV oder mehr an das Steuer-Gate 200 angelegt wird. Damit fließt beim Datenlesen ein Strom durch die Bitleitung entsprechend diesem Spei chertransistor unabhängig davon, daß der Transistor in einem nicht ausgewählten Zustand ist. Wird eine Speicherzelle, die mit der Bit leitung entsprechend dem Speichertransistor verbunden ist, der einer Überschußlöschung unterworfen wurde, ausgewählt, so sind die Leseda ten selbst in dem Falle gleich "1", wenn die Speicherdaten des aus gewählten Speichertransistors gleich "0" sind. Sollen beim Daten schreiben Daten "0" in die übermäßig gelöschte Speicherzelle oder eine Speicherzelle, die mit derselben Bitleitung wie die übermäßig gelöschte Speicherzelle verbunden ist, geschrieben werden, so fließt ein Strom nicht nur durch die ausgewählte Speicherzelle, sondern auch die übermäßig gelöschte Speicherzelle. Damit wird in der ausge wählten Speicherzelle kein ausreichender Lawinendurchbruch erzeugt. Damit werden die Elektronen nicht ausreichend in das Floating-Gate 210 der ausgewählten Speicherzelle injiziert. Existiert eine übermä ßig gelöschte Speicherzelle, so werden entsprechend die Schreibei genschaften beim Datenschreiben verschlechtert und darüber hinaus das Datenschreiben verhindert. Wie oben beschrieben worden ist ver ursacht die Überschußlöschung Schwierigkeiten beim Datenlesen- und schreiben.

Um eine solche Überschußlöschung zu verhindern, wird gegenwärtig das folgende Verfahren angewandt. Die Breite des Impulses hoher Spannung (im weiteren als Löschimpuls bezeichnet), der an die Source-Leitung 80 zum Datenlöschen angelegt wird, wird kleiner gemacht. Jedesmal, wenn dieser Löschimpuls mit kleinerer Impulsbreite an die Source 80 angelegt wird, werden die Speicherdaten aller Speicherzellen im Speicherzellenfeld 1 gelesen, um zu prüfen, ob alle Speicherdaten der Speicherzellen MC im Speicherzellenfeld 1 gleich "1" sind. Exi stiert auch nur eine Speicherzelle, in der die Speicherdaten un gleich "1" sind, so wird der Löschimpuls mit kleinerer Impulsbreite erneut an die Source-Leitung 80 angelegt. Die Bestätigung, ob die Speicherdaten der Speicherzellen gleich "1" sind, nachdem der Löschimpuls an die Source-Leitung 80 angelegt worden ist, d. h., ob die Speicherdaten der Speicherzellen vollständig gelöscht worden sind, wird als Löschverifizierung bezeichnet. Eine solche Löschveri fizierung und das Anlegen des Löschimpulses an die Source-Leitung 80 wird solange wiederholt, bis das Datenlöschen für alle Speicherzel len MC im Speicherzellenfeld 1 vervollständigt ist. Die Fig. 23 zeigt ein Blockdiagramm für einen Flash-EEPROM, bei dem eine Über schußlöschung durch ein solches Verfahren verhindert wird. Dieser Flash-EEPROM ist in ISSCC Digest of Technical Papers (1990), S. 60-61 und Electronic Information Communication Society Technical Rese arch Papers (21. Mai 1990), S. 73-77 beschrieben.

Bezüglich Fig. 23 weist dieser Flash-EEPROM einen Löschsteuerschalt kreis 11 zum Ausführen der Löschverifizierung auf. Der Löschsteuer schaltkreis 11 ist mit einem Source-Leitungsumschalter 3, einem Zei lendekoder 4, einem Spaltendekoder 5, einem Adreßpuffer 6, einem Le severstärker und einem Modussteuerschaltkreis 10 verbunden. Die in terne Konfiguration des Löschsteuerschaltkreises 11 ist im Detail in Fig. 24 dargestellt. Fig. 25 zeigt ein Schaltbild der Struktur des Speicherfeldes 1 und des Y-Gatters 2 sowie die Verbindungsrelation zwischen dem Speicherfeld 1 und dem Y-Gatter 2 und den Peripherie schaltkreisen für den Fall, daß das Speicherfeld 1 neun Speicher transistoren aufweist, die in einer Matrix aus drei Zeilen und drei Spalten angeordnet sind. Fig. 26 stellt ein Zeitdiagramm dar, das den Betrieb dieses Flash-EEPROMs beim Datenlöschen zeigt. Unter Be zugnahme auf die Fig. 24-26 erfolgt nun eine Beschreibung der Struk tur und des Betriebs des Flash-EEPROMs hauptsächlich beim Datenlö schen.

Bezüglich Fig. 24 weist der Löschsteuerschaltkreis 26 einen Befehls signal-Verriegelungsschaltkreis 112, einen Sequenzsteuerschaltkreis 113, einen Verifizierungsspannungserzeuger 114 und einen Spannungs umschalter 115 auf. Der Befehlssignal-Verriegelungsschaltkreis 112 empfängt nur ein Statusabfrage-Befehlssignal der Steuersignale, die vom Modussteuerschaltkreis 10 angelegt werden, wobei das Signal an gibt, daß der Flash-EEPROM in den Löschmodus versetzt wird. Der Se quenzsteuerschaltkreis 113 stellt eine Schaltung zum Steuern der Er zeugung von Löschimpulsen und der Schaltkreisoperation zur Löschve rifizierung dar. Der Verifizierungsspannungserzeuger 114 führt eine Spannung 3,4 V, die niedriger als die normale Versorgungsspanung von 5V ist, dem Spannungsumschalter 115 zu. Beim Datenschreiben, norma len Datenlesen und bei der Löschverifizierung ändert der Spannungs umschalter 115 die hohe Spannung V_PP (=12 V; Fig. 26(b)), die an eine ausgewählte Wortleitung und eine ausgewählte Bitleitung angelegt werden soll, die normale Versorgungsspannung V_CC (=5 V; Fig. 26(a)) und die Spannung von 3,4 V, die vom Verifizierungsspannungserzeuger 114 ausgegeben wird, um diese veränderten Spannungen als Ausgangssi gnale abzugeben. Die Ausgangssignale des Spannungsumschalters 115 werden an den Zeilendekoder 4, den Spaltendekoder 5 und den Lesever stärker 8 angelegt.

Der Sequenzsteuerschaltkreis 113 weist einen Adreßzähler 116, einen Lösch-/Löschverifizierungs-Steuerschaltkreis 117, einen Dekodersteu erschaltkreis 119 und einen Löschimpulserzeuger 118 auf. Der Adreß zähler 116 wird vom Befehlssignal-Verriegelungsschaltkreis 112 und dem Lösch-/Löschverifizierungs-Steuerschaltkreis 117 gesteuert, um Adreßsignale, die die Speicherzellen im Speicherfeld 1 in der Rei henfolge ihrer Adresse sequentiell festlegen, im Datenlöschmodus an den Adreßpuffer 6 auszugeben. Der Lösch-/Löschverifizierungs-Steuer schaltkreis 117 wird vom Befehlssignal-Verriegelungsschaltkreis 112 gesteuert, um den Verifizierungsspannungserzeuger 114, den Adreßzäh ler 116, den Dekodersteuerschaltkreis 119 und den Löschimpulserzeu ger 118 in Abhängigkeit von Lesedaten, die vom Leseverstärker 8 zu geführt werden, zu steuern. Der Löschimpulserzeuger 118 wird vom Lösch-/Löschverifizierungs-Steuerschaltkreis 117 gesteuert, um ggfs. Impulse mit einer Impulsbreite mit 10 msec an den Source-Leitungsum schalter 3 anzulegen. Der Dekodersteuerschaltkreis 119 wird vom Mo dussteuerschaltkreis 10 und dem Lösch-/Löschverifizierungs-Steuer schaltkreis 117 gesteuert, um den Zeilendekoder 4 anzuweisen, eine Spannung mit logisch niedrigem Pegel nur während der Zeitspanne aus zugeben, wenn Löschimpulse vom Löschimpulserzeuger 11 erzeugt wer den.

Der Modussteuerschaltkreis 10 führt eine Moduseinstellung dieses Flash-EEPROMs in Abhängigkeit von externen Steuersignalen wie einem Löschaktivierungssignal , einem Chipaktivierungssignal , einem Ausgabeaktivierungssignal , einem Programmsignal und ähnlichen Signalen aus. Das Löschaktivierungssignal stellt ein Steuersignal zum Aktivieren/Deaktivieren einer Löschoperation des Flash-EEPROMs dar. Das Chipaktivierungssignal ist ein Steuersignal zum Aktivie ren/Deaktivieren einer Operation dieses Flash-EEPROM-Chips, das Aus gabeaktivierungssignal ein Steuersignal zum Aktivie ren/Deaktivieren einer Datenausgabeoperation des Flash-EEPROMs und das Programmsignal ein Steuersignal zum Aktivieren/Deaktivieren einer Datenschreiboperation des Flash-EEPROMs. All diese Signale Löschaktivierungssignal , Chipaktivierungssignal , Ausgabeakti vierungssignal und Programmsignal sind Signale mit aktiv niedrigem Pegel. Genauer gesagt bestimmt das Löschaktivierungssignal die Aktivierung einer Löschoperation fest, wenn es sich auf lo gisch niedrigem Pegel befindet. Umgekehrt bestimmt dieses Signal die Deaktivierung der Löschoperation, wenn es logisch hoch ist. Auch das Chipaktivierungssignal bestimmt die Aktivierung einer Chipopera tion, wenn es auf logisch niedrigem Pegel liegt. Das Ausgabeaktivie rungssignal legt die Aktivierung einer Signalausgabeoperation nur dann fest, wenn es sich auf logisch niedrigem Pegel befindet. Ferner bestimmt das Programmsignal die Aktivierung einer Schreibopera tion nur dann, wenn es auf logisch niedrigem Pegel liegt.

Befindet sich das Chipaktivierungssignal (Fig. 26d)) auf logisch niedrigem Pegel und ist der Flash-EEPROM-Chip damit aktiviert, so tritt der Flash-EEPROM in den Löschmodus ein, wenn das Löschaktivie rungssignal (Fig. 26(g)) für eine bestimmte Zeitspanne t_EW (=50 ns) auf logisch niedrigem Pegel gehalten wird. Zu diesem Zeit punkt erreichen das Ausgabeaktivierungssignal (Fig. 26e)) und das Programmsignal (Fig. 26f)) beide einen logisch hohen Pegel, so daß extern zugeführte Daten nicht in das Speicherfeld 1 eingeschrie ben und Daten des Speicherfeldes 1 nicht nach außen gelesen werden können. Der Modussteuerschaltkreis 25 erfaßt, daß das Löschaktivie rungssignal für die festgelegte Zeitspanne t_EW einen logisch niedrigen Pegel erreicht, wenn sowohl das Ausgabeaktivierungssignal als auch das Programmsignal auf logisch hohem Pegel sind und das Chipaktivierungssignal auf logisch niedrigem Pegel liegt. Als Reaktion auf diese Erfassung gibt der Modussteuerschaltkreis 10 ein Signal, das den Löschmodus festlegt, an den Befehlssignal-Verriege lungsschaltkreis 112 und den Dekodersteuerschaltkreis 119 aus.

Im Löschmodus werden zuerst die Daten "0" in alle Speicherzellen im Speicherfeld 1 eingeschrieben. Nun wird eine Schaltkreisoperation für dieses Schreiben erläutert.

Ist durch den Modussteuerschaltkreis 10 der Löschmodus festgelegt worden, so verriegelt der Befehlssignal-Verriegelungsschaltkreis 112 das Löschmodus-Bestimmungssignal des Modussteuerschaltkreises 10 und legt dieses Ausgangssignal an den Adreßzähler 116 und den Lösch /Löschverifizierungs-Steuerschaltkreis 117 an. Der Adreßzähler 116 reagiert auf diese Löschmodus-Bestimmungssignal und beginnt eine Zähloperation zur Erzeugung eines Adreßsignals (Fig. 26(c)). Der Adreßzähler 116 gibt jedesmal, wenn sein Zählwert um eins erhöht wird, ein Adreßsignal aus, das die nachfolgende Adresse der Adresse angibt, die bisher ausgegeben worden ist. Damit wird das Adreßsignal vom Adreßzähler 116 ausgegeben, während dieser nach einer jeweils festgelegten Zeitspanne inkrementiert wird. Im Löschmodus nimmt der Adreßpuffer 6 das Adreßsignal an, das vom Adreßzähler 116 erzeugt worden ist, um dieses an den Zeilendekoder 4 und den Spaltendekoder 5 anzulegen. Der Lösch-/Löschverifizierungs-Steuerschaltkreis 117 reagiert auf das zugeführte Löschmodus-Bestimmungssignal, um den Zeilendekoder 4, den Spaltendekoder 5 und den Schreibschaltkreis 7 zu steuern. Der Zeilendekoder 4 wird vom Lösch-/Löschverifizierungs- Steuerschaltkreis 117 gesteuert, um eine einzelne Wortleitung im Speicherfeld 1 in Abhängigkeit vom Adreßsignal, das vom Adreßpuffer 6 angenommen worden ist, auszuwählen. Der Spaltendekoder 5 wird vom Lösch-/Löschverifizierungs-Steuerschaltkreis 117 gesteuert, um eine einzelne Bitleitung im Speicherfeld in Abhängigkeit vom Adreßsignal auszuwählen, das vom Adreßpuffer 6 akzeptiert worden ist.

Nun erfolgt eine Beschreibung des internen Aufbaus des Speicherfel des 1 und des Y-Gatters 2. Bezüglich Fig. 25 sind Speichertransisto ren MC jeweils an den entsprechenden Kreuzungspunkten zwischen den Wortleitungen WL1-WL3, die mit dem Zeilendekoder 4 verbunden sind, und den Bitleitungen BL1-BL3, die mit dem Y-Gatter 2 verbunden sind, gebildet. Jeder der Speichertransistoren MC weist die Struktur der Fig. 22 auf. Die Sources aller Speichertransistoren MC sind mit ei ner gemeinsamen Source-Leitung 80 verbunden, die wiederum mit dem Source-Leitungsumschalter 3 verbunden sind. Das Y-Gatter 2 weist eine I/O-Leitung 27, die mit dem Schreibschaltkreis 7 und dem Lese verstärker 8 verbunden ist, und N-Kanal MOS-Transistoren TR1-TR3, die zwischen der I/O-Leitung 27 und den jeweiligen Bitleitungen BL1-BL3 als Transfergatter gebildet sind, auf. Die jeweiligen Gates der Transistoren TR1-TR3 sind über verschiedene Verbindungsleitungen Y1-Y3 mit dem Spaltendekoder 5 verbunden. Wie oben beschrieben worden ist, entsprechen die Verbindungsleitungen Y1-Y3 den Bitleitungen BL1-BL3 jeweils eins zu eins.

Der Zeilendekoder 4 reagiert auf ein angelegtes Adreßsignal, um eine Spannung hohen Pegels V_PP selektiv an eine der Wortleitungen WL1-WL3 im Speicherfeld 1 auszugeben. Der Spaltendekoder 5 reagiert auf ein angelegtes Adreßsignal, um eine Spannung eines logisch hohen Pegels selektiv nur an eine der Verbindungslinien Y1-Y3 im Y-Gatter 2 anzu legen. Entsprechend wird nur eines der Transfergatter TR1-TR3, das entsprechend der ausgewählten Verbindungsleitung gebildet ist, durchgeschaltet, so daß nur eine der Bitleitungen BL1-BL3, die der ausgewählten Verbindungsleitung entspricht, elektrisch mit der I/O-Leitung 27 verbunden wird.

Der Schreibschaltkreis 22 wird von einem Lösch-/Löschverifizierungs- Steuerschaltkreis 117 gesteuert, um eine Spannung mit hohem Pegel V_PP an die I/O-Leitung 27 anzulegen. Die I/O-Leitung 27 ist elek trisch nur mit der vom Spaltendekoder 5 ausgewählten Bitleitung ver bunden. Damit wird die der I/O-Leitung 27 zugeführte hohe Spannung V_PP nur an die ausgewählte Bitleitung (eine der Bitleitungen BL1-BL3) angelegt. Der Source-Leitungsschalter 3 führt der Source-Lei tung 80 ein Massepotential zu.

Als Ergebnis eines solchen Schaltkreisbetriebs werden durch einen Lawinendurchbruch erzeugte Elektronen in das Floating-Gate nur eines der Spe 99999 00070 552 001000280000000200012000285919988800040 0002004119394 00004 99880ichertransistoren MC im Speicherfeld 1 injiziert, der dem vom Adreßzähler 116 erzeugten Adreßsignal entspricht. Das an den Adreß puffer 6 angelegte Adreßsignal wird von der Zähloperation des Adreß zählers 11 inkrementiert, bis alle Speichertransistoren MC im Speicherzellenfeld 1 ausgewählt worden sind. Damit bringt die Aus wahloperation des Zeilendekoders 4 und des Spaltendekoders 5 die Speichertransistoren MC im Speicherfeld 1 in der Reihenfolge ihrer Adressen sequentiell in einen ausgewählten Zustand, so daß die Elek tronen in das Floating-Gate eines jeden Speichertransistors inji ziert werden. Damit werden Daten "0" in alle Speicherzellen MC im Speicherfeld 1 eingeschrieben. Ist das Adreßsignal, das vom Adreß zähler 116 als Ausgangssignal ausgegeben wird, bis zu einem letzten Wert inkrementiert worden, so ist das Datenschreiben in das Spei cherfeld 1 abgeschlossen. Mit der Vervollständigung des Datenschrei bens beginnt eine Schaltkreisoperation zum Datenlöschen. Nun erfolgt eine Beschreibung der Schaltkreisoperation zum Datenlöschen.

Zuerst weist der Lösch-/Löschverifizierungs-Steuerschaltkreis 117 den Löschimpulserzeuger 118 an, Löschimpulse zu erzeugen. Als Reak tion auf diese Anweisung legt der Löschimpulserzeuger 118 Impulse hoher Spannung mit einer vorbestimmten Impulsbreite von 10 msec als Löschimpulse an den Source-Leitungsumschalter 3 an. Der Source-Lei tungsumschalter 3 legt die zugeführten Löschimpulse an die Source- Leitung 80 der Fig. 25 an.

Gleichzeitig gibt der Lösch-/Löschverifizierungs-Steuerschaltkreis 117 ein Signal aus, das den Dekodersteuerschaltkreis 119 anweist, eine Löschoperation zu beginnen. Als Reaktion auf das angelegte Si gnal gibt der Dekodersteuerschaltkreis ein Steuersignal aus, um alle Ausgangssignale des Zeilendekoders 4 während der Zeitspanne auf lo gisch niedrigen Pegel zu treiben, in der der Dekodersteuerschalt kreis die Löschimpulse vom Löschimpulserzeuger 118 empfängt. Ent sprechend wird den Wortleitungen WL1-WL3 der Fig. 25 während der Zeitspanne, in der Impulse hoher Spannung an die Source-Leitung 80 anliegen, ein Potential mit logisch niedrigem Pegel zugeführt. Damit tritt in jedem der Speichertransistoren MC im Speicherfeld 1 die Tunnelungserscheinung auf, bei der die Elektronen, die beim Daten schreiben in das Floating-Gate injiziert worden sind, durch die Iso lierschicht zum Source-Bereich gezogen werden.

Ist das Anlegen der Impulse hoher Spannung an die Source-Leitung 80 abgeschlossen, so erfolgt eine Verifizierung, ob die Daten "0" aller Speicherzellen MC im Speicherfeld 1 entsprechend dem Anlegen der Im pulse hoher Spannung gelöscht worden sind. Dies bedeutet, daß eine Löschverifizierung ausgeführt wird. Nun erfolgt eine Beschreibung der Schaltkreisoperation bei der Löschverifizierung.

Ist die Erzeugung der Impulse hoher Spannung durch den Löschimpuls erzeuger 118 abgeschlossen, so weist der Lösch-/Löschverifizierungs- Steuerschaltkreis 117 den Adreßzähler 116 an, eine Zähloperation zu beginnen. Außerdem weist er den Dekodersteuerschaltkreis 119 an, eine Löschverifizierungsoperation zu beginnen. Ferner weist der Lösch-/Löschverifizierungs-Steuerschaltkreis 117 den Verifizierungs spannungserzeuger 114 an, eine Spannung von 3,4 V zu erzeu gen/auszugeben. Der Adreßzähler 116 erzeugt ein Adreßsignal in Ab hängigkeit von der Anweisung vom Lösch-/Löschverifizierungs-Steuer schaltkreis 117. Der Dekodersteuerschaltkreis 119 reagiert auf die Anweisung vom Lösch-/Löschverifizierungs-Steuerschaltkreis 117, um ein Steuersignal zum Betreiben des Zeilendekoders 4 und des Spalten dekoders 5 in derselben Weise wie beim normalen Datenlesen auszuge ben. Der Verifizierungsspannungserzeuger 114 reagiert auf die Anwei- sung vom Lösch-/Löschverifizierungs-Steuerschaltkreis 117, um die Spannung von 3,4 V dem Spannungsumschalter 115 zuzuführen.

Das vom Adreßzähler 116 erzeugte Adreßsignal wird vom Adreßpuffer 6 akzeptiert, um an den Zeilendekoder 4 und den Spaltendekoder 5 ange legt zu werden. Der Spannungsumschalter 115 führt die Spannung von 3,4 V, die vom Verifizierungsspannungserzeuger 114 angelegt worden ist, dem Zeilendekoder 4 und dem Leseverstärker 8 zu.

Der Zeilendekoder 4 wird vom Dekodersteuerschaltkreis 119 gesteuert, um die Spannung von 3,4 V, die vom Spannungsumschalter 115 angelegt worden ist, entsprechend dem vom Adreßpuffer 6 zugeführten Adreßsi gnal nur einer einzelnen der Wortleitungen WL1-WL3 im Speicherfeld 1 zuzuführen und die Potential auf den anderen Wortleitungen auf lo gisch niedrigem Pegel zu halten. Entsprechend wird die Spannung von 3,4 V an die jeweiligen Steuer-Gates aller Speichertransistoren im Speicherzellenfeld 1 angelegt, die mit der ausgewählten Wortleitung verbunden sind. Der Spaltendekoder 5 wird vom Dekodersteuerschalt kreis 119 gesteuert, um ein Spannung mit logisch hohem Pegel ent sprechend dem vom Adreßpuffer 6 zugeführten Adreßsignal nur an eine der Verbindungslinien Y1-Y3 im Y-Gatter 2 anzulegen und die Poten tiale auf den anderen Verbindungslinien auf logisch niedrigem Pegel zu halten. Damit wird im Y-Gatter 2 nur eines der Transfergatter TR1-TR3 entsprechend der ausgewählten Verbindungsleitung durchge schaltet. Damit wird nur die ausgewählte der Bitleitungen BL1-BL3 elektrisch mit der I/O-Leitung 27 verbunden. Der Leseverstärker wird mit einer Spannung von 3,4 V getrieben, die vom Spannungsumschalter 115 zugeführt wird, um einen Stromfluß durch die I/O-Leitung zu er fassen. Der Source-Leitungsumschalter 3 legt die Source-Leitung 80 auf Masse, wenn vom Löschimpulserzeuger 11 keine Löschimpulse zuge führt werden. Damit werden bei der Löschverifizierung die Spannungen von 3,4 V und 0 V an das Steuer-Gate bzw. die Source des ausgewählten Speichertransistors im Speicherfeld 1 angelegt.

Sind im Floating-Gate des ausgewählten Speichertransistors keine Elektronen gespeichert, d. h. ist die Schwellenspannung des ausge wählten Speichertransistors niedriger als ein vorbestimmter Wert, so wird der Speichertransistor als Reaktion auf die Spannung von 3,4 V leitend, die vom Zeilendekoder 4 zugeführt wird. Damit fließt ein Strom von der I/O-Leitung 27 über das ausgewählte Transfergatter und die ausgewählte Bitleitung zur Source-Leitung 80. Der vorbestimmte Wert wird für eine mittlere Schwellenspannung der Speichertransisto ren, in die keine Daten geschrieben sind, eingestellt. Werden die Elektronen, die beim Datenschreiben im Floating-Gate des ausgewähl ten Speichertransistors gespeichert worden sind, als Reaktion auf den vorherigen Löschimpuls vollständig entfernt, so fließt daher ein Strom durch die ausgewählte Bitleitung. Verbleiben die Elektronen jedoch im Floating-Gate des ausgewählten Speichertransistors, so fällt der Schwellenwert des ausgewählten Transistors nicht auf den vorbestimmten Wert ab. Damit wird der ausgewählte Speichertransistor als Reaktion auf eine vom Zeilendekoder 4 zugeführte Gate-Spannung von 3,4 V nicht leitend, so daß kein Strom durch die ausgewählte Bit leitung fließt. Werden die Speicherdaten der ausgewählten Speicher zelle vollständig gelöscht, so fließt durch die I/O-Leitung 27 ein Strom. Werden umgekehrt die Speicherdaten der Speicherzelle nicht vollständig entfernt, so fließt kein Strom durch die I/O-Leitung 27.

Der Leseverstärker 8 arbeitet in derselben Weise wie beim normalen Datenlesen, um auf der Basis des Vorhandenseins/Nichtvorhandenseins eines Stromes durch die I/O-Leitung 27 zu ermitteln, ob ein Strom durch die ausgewählte Bitleitung fließt. Fließt kein Strom durch die ausgewählte Bitleitung, so legt der Leseverstärker 8 ein Signal ent sprechend den Daten "0" als Lesedaten an den Lösch/Lösch verifizierungs-Steuerschaltkreis 117 an. Fließt umgekehrt ein Strom durch die ausgewählte Bitleitung, so legt der Leseverstärker 8 ein Signal entsprechend den Daten "1" als Lesedaten an den Lösch-/Löschverifizierungs-Steuerschaltkreis 117 an. Der Lösch-/Löschverifizierungs-Steuerschaltkreis 117 reagiert auf die vom Le severstärker 8 zugeführten Daten "1" und weist den Adreßzähler 116 an, das Adreßsignal zu inkrementieren. Ferner steuert dieser Lösch-/Löschverifizierungs-Steuerschaltkreis 117 nacheinander den Verifi zierungsspannungserzeuger 114 und den Dekodersteuerschaltkreis 119 in derselben Weise wie bisher. Der Steuerschaltkreis 117 reagiert auf die vom Leseverstärker 8 zugeführten Daten "0", um den Löschim pulserzeuger 118 und den Dekodersteuerschaltkreis 119 wie beim vor herigen Anlegen des Löschimpulses zu steuern, so daß alle Wortlei tungen WL1-WL3 im Speicherfeld 1 durch den Zeilendekoder 4 auf Masse gelegt und Impulse hoher Spannung der Source-Leitung 80 zugeführt werden.

Sind die Speicherdaten der ausgewählten Speicherzelle gleich "1", d. h. sind die Elektronen vollständig aus dem Floating-Gate des aus gewählten Speichertransistors entfernt worden, so wird das vom Adreßzähler 116 erzeugte Adreßsignal daher inkrementiert. Dann wer den die Speicherdaten der Speicherzelle entsprechend dem inkremen tierten Adreßsignal vom Leseverstärker 8 gelesen. Sind die Speicher daten der ausgewählten Speicherzelle umgekehrt gleich "0", d. h. sind die Elektronen nicht vollständig aus deren Floating-Gate entfernt worden, so werden erneut Löschimpulse an alle Speichertransistoren MC im Speicherfeld 1 angelegt. Wie oben beschrieben worden ist, führt der Lösch-/Löschverifizierungs-Steuerschaltkreis 117 nach dem Datenschreiben im Löschmodus in Abhängigkeit von den jeweiligen Le sedaten, die vom Leseverstärker 8 zugeführt werden, selektiv eine Steueroperation zum Lesen von Daten aus einer neuen Speicherzelle oder eine Steueroperation zum erneuten Anlegen von Löschimpulsen an das Speicherfeld 1 aus. Genauer gesagt erfaßt der Lösch-/Löschverifizierungs-Steuerschaltkreis 117 auf der Basis des Aus gangssignals vom Leseverstärker 8 die Speicherzelle, in der keine Daten gelöscht worden sind und der Schaltkreis 117 erzeugt in Abhän gigkeit von dieser Erfassung die Löschimpulse.

Wird der erste Löschimpuls an das Speicherfeld 1 angelegt, so weist der Lösch-/Löschverifizierungs-Steuerschaltkreis 117 die Neuerzeu gung anderer Löschimpulse solange nicht an, bis die vom Leseverstär ker 8 zugeführten Lesedaten von "0" verschieden sind. Damit werden Daten nach dem Anlegen des ersten Impulses in der Reihenfolge der Adresse aus dem Speicherfeld 1 gelesen, bis die vom Leseverstärker 8 gelesenen Daten gleich "0" sind. Sind die Lesedaten gleich "0", so durch die Steuerungsoperation des Lösch-/Löschverifizierungs-Steuer schaltkreises 117 der zweite Löschimpuls an das Speicherfeld 1 ange legt. Nach dem Anlegen des zweiten Löschimpulses werden erneut Daten vom Speicherfeld 1 gelesen. Da zu diesem Zeitpunkt das vom Adreßzäh ler 116 erzeugte Adreßsignal nicht inkrementiert wird, sind die Da ten, die nach dem Anlegen des zweiten Impulses gelesen worden sind, Speicherdaten der vorherigen Speicherzelle, in der die Lesedaten nach dem Anlegen des ersten Impulses gleich "0" sind. Erreichen die Speicherdaten dieser Speicherzelle als Reaktion auf den zweiten Löschimpuls "1", so inkrementiert der Lösch-/Löschverifizierungs- Steuerschaltkreis 117 das Adreßsignal, so daß Daten von der nächsten Adresse gelesen werden. Sind die Daten dieser Speicherzelle selbst nach dem Anlegen des zweiten Löschimpulses immer noch gleich "0", so wird durch die Steueroperation des Lösch-/Löschverifizierungs-Steu erschaltkreises 117 jedoch ein dritter Löschimpuls an das Speicher feld 1 angelegt.

Nachdem der erste Löschimpuls an das Speicherfeld 1 angelegt worden ist, werden in der oben beschriebenen Weise die Speicherdaten der Speicherzellen in der Reihenfolge der Adresse sequentiell gelesen. Das Datenlesen wird unterbrochen, wenn eine Speicherzelle erfaßt wird, in der die Daten als Reaktion auf das erste Signal nicht voll ständig gelöscht worden sind. Dann werden wiederholt Löschimpulse an das Speicherfeld 1 angelegt, bis die Speicherdaten der erfaßten Speicherzelle gleich "1" sind. Sind die Speicherdaten der erfaßten Speicherzelle vollständig gelöscht, so wird das Datenlesen mit einer Adresse fortgesetzt, die auf die Adresse der erfaßten Speicherzelle folgt. Eine solche Schaltkreisoperation wird jedesmal dann wieder holt, wenn die gelesenen Daten gleich "0" sind, so daß eine Speicherzelle, in der die Daten nicht vollständig gelöscht worden sind, erfaßt worden ist. Ein solcher Prozeß, bei dem die vom Adreß zähler 116 erzeugte Adresse auf einem maximalen Wert inkrementiert wird, so daß das Lesen von Daten aus allen Speicherzellen MC im Speicherfeld 1 abgeschlossen ist, bedeutet, daß die Speicherdaten aller Speicherzellen MC im Speicherfeld 1 vollständig gelöscht sind.

Ist das Datenlesen aus allen Speicherzellen MC abgeschlossen, so setzt der Lösch-/Löschverifizierungs-Steuerschaltkreis 117 die ver riegelten Daten des Befehlssignal-Verriegelungsschaltkreises 112 zu rück. Das im Befehlssignal-Verriegelungsschaltkreises 112 verrie gelte Signal wird über einen Ein-/Ausgabeanschluß I/O7 als Statussi gnal ausgegeben. Auf der Basis des Potentials des Ein-/Ausgabeanschlusses I/O7 kann erkannt werden, ob die Schaltkreisope ration zum Datenlöschen (das Anlegen von Löschimpulsen und die Löschverifizierungsoperation) fortgesetzt wird. Nachdem das Löschak tivierungssignal für eine bestimmte Zeitspanne t_EW einen logisch niedrigen Wert erreicht hat (siehe Fig. 26), um den Löschmodus ein zustellen, erreicht das Chipaktivierungssignal einen logisch niedrigen Pegel, um die Operation in Abhängigkeit von einem externen Signal dieses Flash-EEPROMs zu aktivieren. Ferner erreicht das Aus gabeaktivierungssignal einen logisch niedrigen Pegel, um die Aus gabeoperation eines Signals an den Ein-/Ausgabeanschlüssen I/O0-I/O7 des Flash-EEPROMs zu aktivieren und das Löschaktivierungssignal erreicht einen logisch niedrigen Pegel. Als Reaktion hierauf tritt der Flash-EEPROM in einen Statusabfragemodus ein, in dem in Überein stimmung mit der internen Schaltkreisoperation ein Signal mit lo gisch niedrigem oder logisch hohem Pegel am Ein-/Ausgabeanschluß I/O7 erscheint. Im Statusabfragemodus erreicht das Signal, das am Ein-/Ausgangsanschluß I/O7 erscheint, einen logisch niedrigen Pegel, wenn die Schaltkreisoperation zum Datenlöschen fortgesetzt wird, und umgekehrt einen logisch hohen Pegel, falls die Schaltkreisoperation zum Datenlöschen abgeschlossen ist, wie in Fig. 26(h) dargestellt ist. In diesem Flash-EEPROM beträgt die Zeit, die für eine Reihe von Operationen zum Datenlöschen, einschließlich des Schreibens von Da ten in alle Speicherzellen MC im Speicherfeld 1, erforderlich ist (Löschzeit), typischerweise ungefähr 1 Sekunde. Dies ist die Zeit spanne t_ET vom Zeitpunkt, wenn das Löschaktivierungssignal für eine bestimmte Zeitspanne t_EW einen logisch niedrigen Pegel er reicht, bis zum Zeitpunkt, zu dem das am Ein-/Ausgabeanschluß I/O7 auftretende Signal im Statusabfragemodus einen logisch hohen Pegel annimmt.

Um einen ausreichenden Betriebsrahmen beim Datenlesen sicherzustel len, sollte die bei der Löschverifizierung an das Steuer-Gate und die Drain des Speichertransistors zum Datenlesen angelegte Spannung gleich 3,4 V sein, die niedriger als die normale Versorgungsspannung von 5 V ist. Wird das Datenlesen bei der Löschverifizierung durch An legen einer hohen inhärenten Versorgungsspannung wie etwa 5 V an das Steuer-Gate des Speichertransistors ausgeführt, so kann der folgende Nachteil auftreten.

Genauer gesagt werden in einem Speichertransistor, der nicht leitend wird, bis die Gate-Spannung auf etwa 5 V der inhärenten Versorgungs spannung angehoben ist, bei der Löschverifizierung Daten "1" gele sen, während beim normalen Datenlesen Daten "0" gelesen werden, wenn die Versorgungsspannung niedriger als der inhärente Pegel von 5 V ist. Selbst wenn dieser Speichertransistor leitend gemacht wird, in dem man seinem Steuer-Gate eine Spannung zuführt, die niedrige als die inhärente Versorgungsspannung ist, wird der Transistor nicht vollständig durchgeschaltet, so daß über die Bitleitung nur ein ge ringer Strom fließt. Dies führt zu einem Anstieg der Zeitspanne, wenn die vom Leseverstärker zu lesenden Daten entsprechend den Speicherdaten des Transistors korrekte Daten "1" werden. Dies bedeu tet, daß die Zugriffszeit beim Datenlesen länger wird. Damit wird das Datenlesen durch das Anlegen einer Spannung an eine ausgewählte Wortleitung ausgeführt, die niedriger als die inhärente Versorgungs spannung ist, so daß bei der Löschverifizierung eine Feststellung erfolgt, daß nur ein Speichertransistor, dessen Schwellenspannung ausreichend klein ist, einen Speichertransistor darstellt, dessen Datenlöschung abgeschlossen ist.

Da dieser Flash-EEPROM im Löschmodus das Anlegen des Löschimpulses und die Löschverifizierungsoperation automatisch wiederholt, erfor dert er kein externes Steuersignal.

Beim normalen Datenlesen akzeptiert der Adreßpuffer 6 extern zuge führte Adreßsignale an seinen Adreßanschlüssen A0-A16 und legt diese dann an den Zeilendekoder 4 und den Spaltendekoder 5 an.

Wie beschrieben worden ist, wiederholt der herkömmliche Flash-EEPROM den Zyklus, in dem der Löschimpuls mit geringer Breite zuerst an das Speicherfeld angelegt wird und dann die Löschverifizierung ausge führt wird, um eine Überschußlöschung zu verhindern. Wird eine Speicherzelle durch die Löschverifizierungsoperation erfaßt, in der die Daten nicht vollständig gelöscht worden sind, so wird damit der Löschimpuls erneut an alle Speicherzellen im Speicherfeld angelegt. Entsprechend dienen die erneut an das Speicherfeld angelegten Löschimpulse dazu, die beim Datenschreiben im Floating-Gate des Speichertransistors gespeicherten Elektronen zu entfernen, in dem die Daten noch nicht vollständig entfernt worden sind. Ferner dient der angelegte Löschimpuls dazu, die ursprünglich im Floating-Gate in demjenigen Speichertransistor existierenden Elektronen aus diesem zu ziehen, in dem die Daten bereits vollständig gelöscht worden sind. Ist das Datenlöschen bezüglich den Speicherzellen abgeschlossen wor den, in denen die Daten weniger einfach gelöscht werden können, tritt in den Speicherzellen, die einfacher gelöscht werden, eine Überschußlöschung auf.

Je größer der Unterschied in der Einfachheit des Datenlöschens zwi schen den Speicherzellen ist, die das Speicherfeld bilden, desto größer ist die Zahl der Löschimpulse, die für eine vollständige Löschung der Daten in den Speicherzellen erforderlich sind. Es gibt den Fall, daß die Löschimpulse, die erneut angelegt werden, um die Daten der Speicherzelle zu löschen, die durch die Löschverifizierung erfaßt worden ist, keine vollständige Datenlöschung bezüglich einer Speicherzelle ausführen kann, in der die Daten weniger einfach als in der erfaßten Speicherzelle gelöscht werden können. In diesem Fall werden die Löschimpulse zu dem Zeitpunkt erneut an alle Speicherzel len im Speicherfeld angelegt, zu dem die Speicherzelle, in der die Daten weniger einfach gelöscht werden können, durch die nächste Löschverifizierungsoperation erfaßt wird. Existieren größere Unter schiede in der Einfachheit der Datenlöschung zwischen den Speicher zellen, die das Speicherfeld bilden, so steigt daher die Zahl der Löschimpulse, die an das Speicherfeld angelegt werden, bevor die Da tenlöschung bezüglich der Speicherzelle abgeschlossen ist, in der die Daten weniger einfach gelöscht werden können (d. h. bevor die Da ten aller Speicherzellen im Speicherfeld vollständig gelöscht sind), an. Daher ist es sehr wahrscheinlich, daß in vielen Speicherzellen eine Überschußlöschung auftritt, wenn die Löschoperation abgeschlos sen ist.

Der Unterschied in der Einfachheit der Datenlöschung zwischen den Speicherzellen, die ein Speicherfeld bilden, ergeben sich aus ver schiedenen Faktoren bei der Herstellung und der Schaltkreiskonfigu ration der Einrichtung, wie oben beschrieben worden ist. Dieser Un terschied steigt mit dem Anstieg der Zahl von Speicherzellen, die ein Speicherfeld bilden, an. Daher verstärkt der Anstieg der Kapazi tät der Halbleiterspeichereinrichtungen, d. h. der Anstieg der Zahl von Bits, den oben angeführten Nachteil.

Beträgt die Gate-Spannung in einem N-Kanal MOS-Transistor 0 V, so tritt nebenbei bemerkt im überlappenden Bereich der Gate und des Drain-Diffusionsbereiches eine Interband-Tunnelungserscheinung auf. Diese Erscheinung tritt ferner in einem überlappenden Bereich zwi schen dem Gate und dem Source-Diffusionsbereich auf, wenn das Source-Potential hoch ist. Das Interbandtunneln erscheint, wenn sich die Oberflächen der Drain- und Source-Diffusionsbereiche vom N-Typ in einem stark verarmten Zustand befinden, da die Gate-Spannung 0 V beträgt. Ist die Oberfläche dieser N-Diffusionsbereiche in einem Zu stand tiefer Verarmung, so ist das Energieband an der Grenze zwi schen dem Substrat und einem Oxidfilm in der Nähe des Gates stark gekrümmt. Damit tunneln in den N-Diffusionsbereichen Elektronen des Valenzbandes in das Leitungsband. Zu diesem Zeitpunkt erzeugte Lö cher fließen in das auf Masse liegende Substrat, während die Elek tronen, die in das Leitungsband getunnelt sind, in die N-Diffusions bereiche fokussiert werden. Der durch den Fluß der Löcher in das Substrat erzeugte Strom stellt den Leckstrom dieses N-Kanal MOS- Transistors dar. Da beim Datenlöschen eine hohe Spannung an die Source 230 des Speichertransistors angelegt und das Steuer-Gate da mit geerdet ist, tritt eine solche Interband-Tunnelungserscheinung auf.

Es ist bekannt, daß die Interband-Tunnelungserscheinung beim Daten löschen in einem Bereich 260 (siehe Fig. 22) in der Umgebung der Source 230 beim Übergang zwischen Substrat 240 und Oxidfilm 250 auf tritt. Da das Substrat 240 auf Masse liegt, fließen die durch diese Erscheinung erzeugten Löcher als Leckstrom auf die Seite des Sub strats 240 und die Elektronen, die in das Leitungsband getunnelt sind, fließen zusammen mit den aus dem Floating-Gate 210 abgezogenen Elektronen auf die Seite der Source 230. Die Interband-Tunnelungser scheinung im Flash-EEPROM ist im Artikel "Subbreakdown Drain Leakage Current in MOSFET", IEEE Electron Device Lett., Vol. EDL-8, 197, S. 515-517 von J.Chen et al und im Artikel "A Flash-Erase EEPROM Cell with an Asymmetric Source and Drain Structure", IEEE Tech. Dig. of IEDM 1987, 25.8, S. 560-563 von H. Kume et al beschrieben. Entspre chend diesen Druckschriften beträgt der von der Interband-Tunne lungserscheinung erzeugte Leckstrom etwa 10^-8 A für einen Speicher transistor, wenn das Potential der Source 230 ungefähr 10 V beträgt. Entsprechend wird im Falle eines 1 MBit Flash-EEPROMs beim Datenlö schen ein Leckstrom von 10 mA erzeugt, wenn zum, Datenlöschen Impulse hoher Spannung mit 10 V an die Source 230 angelegt werden. Dieser Leckstrom führt zu verschiedenen Problemen wie Wärmeerzeugung der Chips aufgrund eines Anstiegs der Leistungsaufnahme und ein Absinken der Versorgungsspannung. Allgemein beträgt die Toleranz für einen solchen Leckstrom mehrere 10 mA oder weniger. Durch den Anstieg der Kapazität von Halbleitervorrichtungen in den letzten Jahren hat je doch auch die Zahl der Speichertransistoren eines Flash-EEPROMs er höht. Die Kapazität der Flash-EEPROMs ist auf gegenwärtig etwa 16 MBit angestiegen. Wird beispielsweise im Falle eines 16 MBit Flash- EEPROMs als Reaktion auf Impulse hoher Spannung mit 10 V ein Datenlö schen ausgeführt, dann beträgt der beim Datenlöschen erzeugte Leck strom 10 mA×16, d. h. 160 mA. Dieser Wert übersteigt die Toleranz bei weitem. Da die zum Datenlöschen an die Source 230 anzulegende Span nung in der Praxis 12 V beträgt, ist die tatsächliche Stärke des Leckstromes noch größer als dieser Wert. Unter diesen Umständen sollte der Leckstrom, der beim Datenlöschen erzeugt wird, so weit wie möglich reduziert werden.

Selbst wenn ein Datenlöschen unter Verwendung der Tunnelungserschei nung ausgeführt wird, ohne einen Leckstrom aufgrund der Interband- Tunnelungserscheinung zu erzeugen, wird der Strom, der durch das Ab ziehen von Elektronen aus dem Floating-Gate 210 zur Source 230 er zeugt wird, bei jedem Anlegen eines Löschimpulses signifikant hoch, wenn die Daten einer großen Zahl von Speicherzellen gleichzeitig ge löscht werden. Im Hinblick auf die Leistungsaufnahme ist es daher wünschenswert, daß der gesamte durch ein solches Abziehen von Elek tronen bei jedem Anlegen eines Löschimpulses erzeugte Strom klein ist.

Wie oben beschrieben worden ist, wird mit ansteigender Zahl von Speicherzellen, die ein Speicherfeld bilden, das Problem einer er höhten Leistungsaufnahme beim Datenlöschen beträchtlich.

Aufgabe der Erfindung ist es, eine nichtflüchtige Halbleiterspei chereinrichtung zu schaffen, bei der eine Überschußlöschung weniger wahrscheinlich auftritt. Außerdem soll eine nichtflüchtige Halblei terspeichereinrichtung geschaffen werden, bei der nur ein kleiner Unterschied in der Einfachheit beim Datenlöschen zwischen einer Mehrzahl von Speicherzellen auftritt, an die Löschimpulse gleichzei tig angelegt werden. Außerdem soll eine nichtflüchtige Halbleiter speichereinrichtung gebildet werden, bei der eine kleine Zahl von Löschimpulsen an ein Speicherfeld angelegt werden soll, bevor Daten aller Speicherzellen im Speicherfeld vollständig gelöscht werden. Aufgabe der Erfindung ist ferner die Schaffung einer nichtflüchtige Halbleiterspeichereinrichtung, bei der eine Überschußlöschung in Speicherzellen weniger wahrscheinlich auftritt, indem Löschimpulse wiederholt zugeführt und eine wiederholte Löschverifizierung ausge führt wird. Außerdem soll eine nichtflüchtige Halbleiterspeicherein richtung geschaffen werden, die zum Datenlöschen nur eine geringe Leistungsaufnahme benötigt. Ferner soll eine nichtflüchtige Halblei terspeichereinrichtung gebildet werden, bei der der gesamte Strom, der durch eine Interband-Tunnelungserscheinung und eine Tunnelungs erscheinung erzeugt wird, bei jedem Anlegen von Löschimpulsen redu ziert wird.

Um die oben angeführte Aufgabe zu erfüllen, weist eine nichtflüch tige Halbleiterspeichereinrichtung in Übereinstimmung mit der vor liegenden Erfindung ein Speicherzellenfeld auf, das wenigstens in erste und zweite Blöcke unterteilt ist. Die ersten und zweiten Blöcke weisen jeweils eine Mehrzahl von Speicherzellen auf. Jede dieser Speicherzellen umfaßt ein Feldeffekt-Halbleiterelement zum Ermöglichen eines Datenschreibens unter Verwendung eines Lawinen durchbruchs und eines Datenlöschens unter Verwendung einer Tunne lungserscheinung. Die erfindungsgemäße nichtflüchtige Halbleiter speichereinrichtung weist ferner eine erste Hochspannungs-Anlege schaltung zum kollektiven Anlegen hoher Spannungen an alle Speicher zellen, die im ersten Block enthalten sind, um eine Tunnelungser scheinung zu bewirken und ein Datenlöschen zu erreichen, eine zweite Hochspannungs-Anlegeschaltung zum kollektiven Anlegen hoher Spannun gen an alle Speicherzellen, die im ersten Block enthalten sind, um eine Tunnelungserscheinung zu bewirken und ein Datenlöschen zu er reichen, eine Schaltung zum gleichzeitigen oder zeitlich aufeinan derfolgenden Lesen von Speicherdaten der Speicherzellen im ersten Block und der Speicherdaten der Speicherzellen im zweiten Block, um eine Löschverifizierung zu erzielen, und eine Steuerschaltung, die von den Daten abhängig ist, die von der Leseschaltung gelesen worden sind, um die erste und zweite Hochspannungs-Anlegeschaltung indivi duell zu aktivieren oder zu deaktivieren, auf.

Wie oben beschrieben worden ist, weist die nichtflüchtige Halblei terspeichereinrichtung in Übereinstimmung mit der vorliegenden Er findung eine Struktur auf, bei der das Speicherzellenfeld in wenig stens die ersten und zweiten Blöcke unterteilt ist, und die Schal tung zum Anlegen hoher Spannungen, um die Tunnelungserscheinung zu bewirken, sind jeweils entsprechend den ersten und zweiten Blöcken gebildet. Die nichtflüchtige Halbleiterspeichereinrichtung in Über einstimmung mit der vorliegenden Erfindung weist ferner die Schal tung zum individuellen Steuern der ersten Hochspannungs-Anlegeschal tung, die entsprechend dem ersten Block gebildet ist, und die zweite Hochspannungs-Anlegeschaltung, die entsprechend dem zweiten Block gebildet ist, in Abhängigkeit von den Speicherdaten, die aus den Speicherzellen in den ersten und zweiten Blöcken gelesen worden sind, auf. Stellen die aus den Speicherzellen in den ersten und zweiten Blöcken gelesenen Daten eine "defekte Datenlöschung" dar, so kann die entsprechende Hochspannungs-Anlegeschaltung eine hohe Span nung zum Datenlöschen nur an den ersten oder zweiten Block anlegen, in dem eine Speicherzelle mit dieser "defekten Datenlöschung" exi stiert.

Werden ferner die ersten und zweiten Blöcke, die ersten und zweiten Hochspannungs-Anlegeschaltungen und die Steuerschaltung zu einer Gruppe gruppiert und ist beispielsweise eine Mehrzahl (angenommen n) solcher Gruppen für ein Speicherzellenfeld geschaffen, so ist es auch möglich, die Leistungsaufnahme beim Datenlöschen zu reduzieren. Wird die Mehrzahl dieser Gruppen zeitlich aufeinanderfolgend betrie ben, so ist damit die maximale Zahl von Speicherzellen, an die eine hohe Spannung zum Datenlöschen gleichzeitig angelegt wird, gleich der Zahl von Speicherzellen, die erhalten werden, wenn sowohl im er sten als auch im zweiten Block in einer der Mehrzahl von Gruppen fehlerhaft gelöschte Speicherzellen vorhanden sind, wobei dieser Wert gleich 1/n aller Speicherzellen im Speicherzellenfeld ist. Ent sprechend wird der bei jeder Anlegung des Löschimpulses durch die Tunnelungserscheinung und die Interband-Tunnelungserscheinung er zeugte Strom reduziert.

In Übereinstimmung mit einer ersten bevorzugten Ausführungsform weist die Leseschaltung eine erste Leseschaltung zum individuellen Lesen von Daten aus allen Speicherzellen, die im ersten Block ent halten sind, als Reaktion auf die Vervollständigung des Anlegens ei ner hohen Spannung von der ersten Hochspannungs-Anlegeschaltung an alle Speicherzellen im ersten Block, und eine zweite Leseschaltung zum individuellen Lesen von Daten aus allen Speicherzellen, die im zweiten Block enthalten sind, als Reaktion auf die Vervollständigung des Anlegens einer hohen Spannung von der zweiten Hochspannungs-An legeschaltung an alle Speicherzellen im zweiten Block auf. Die Steu erschaltung weist eine erste Steuerschaltung zum Aktivieren oder Deaktivieren der ersten Hochspannungs-Anlegeschaltung in Abhängig keit von den Daten, die aus allen Speicherzellen im ersten Block durch die erste Leseschaltung gelesen worden sind, und eine zweite Steuerschaltung zum Aktivieren oder Deaktivieren der zweiten Hoch spannungs-Anlegeschaltung in Abhängigkeit von den Daten, die aus al len Speicherzellen im zweiten Block durch die zweite Leseschaltung gelesen worden sind, auf. Bevorzugterweise weist die erste Hochspan nungs-Anlegeschaltung eine Hochspannungsimpuls-Erzeugerschaltung zum Erzeugen einer hohen Spannung für eine vorbestimmte kurze Zeitspanne in Abhängigkeit von sowohl der Vervollständigung des Lesens der Da ten aus allen Speicherzellen im ersten Block durch die erste Lese schaltung als auch die Vervollständigung des Lesens der Daten aus allen Speicherzellen im zweiten Block durch die zweite Leseschaltung und einen elektrischen Pfad zum Übertragen des Ausgangssignals der Hochspannungsimpuls-Erzeugerschaltung an alle Speicherzellen im er sten Block auf. In ähnlicher Weise umfaßt die zweite Hochspannungs- Anlegeschaltung die Hochspannungsimpuls-Erzeugerschaltung und einen zweiten elektrischen Pfad zum Übertragen des Ausgangssignals der Hochspannungsimpuls-Erzeugerschaltung an alle Speicherzellen im zweiten Block. In diesem Fall weist die erste Steuerschaltung eine erste Aktivierungssignal-Erzeugerschaltung, die von den Daten abhän gig ist, die durch die erste Leseschaltung aus der jeweiligen Speicherzellen im ersten Block gelesen werden, um die Unvollständig keit der Datenlöschung bezüglich dieser Speicherzelle zu erfassen und ein erstes Aktivierungssignal zum Aktivieren der ersten Hoch spannungs-Anlegeschaltung zu erzeugen, einen ersten Verriegelungs schaltkreis zum Speichern des ersten Aktivierungssignals, das von der ersten Aktivierungssignal-Erzeugerschaltung erzeugt wird, bis die Daten aus allen Speicherzellen im ersten Block durch die erste Leseschaltung gelesen worden sind, und eine erste Aktivierungsschal tung zum Aktivieren des ersten elektrischen Pfades in Abhängigkeit vom ersten Aktivierungssignal, das im ersten Verriegelungsschalt kreis gespeichert ist, und von der hohen Spannung, die von der Hoch spannungsimpuls-Erzeugerschaltung erzeugt wird, auf. In ähnlicher Weise umfaßt die zweite Steuerschaltung eine zweite Aktivierungssi gnal-Erzeugerschaltung, die von den Daten abhängig ist, die durch die zweite Leseschaltung aus der jeweiligen Speicherzellen im zwei ten Block gelesen werden, um die Unvollständigkeit der Datenlöschung bezüglich dieser Speicherzelle zu erfassen und ein zweites Aktivie rungssignal zum Aktivieren der zweiten Hochspannungs-Anlegeschaltung zu erzeugen, einen zweiten Verriegelungsschaltkreis zum Speichern des zweiten Aktivierungssignals, das von der zweiten Aktivierungssi gnal-Erzeugerschaltung erzeugt wird, bis die Daten aus allen Speicherzellen im zweiten Block durch die zweite Leseschaltung gele sen worden sind, und eine zweite Aktivierungsschaltung zum Aktivie ren des zweiten elektrischen Pfades in Abhängigkeit vom zweiten Ak tivierungssignal, das im zweiten Verriegelungsschaltkreis gespei chert ist, und von der hohen Spannung, die von der Hochspannungsim puls-Erzeugerschaltung erzeugt wird.

Die erste Aktivierungsschaltung weist beispielsweise einen ersten Inverter auf, der zwischen dem Ausgang der Hochspannungsimpuls-Er zeugerschaltung und Masse gebildet ist, um das Ausgangssignal des ersten Verriegelungsschaltkreises als Eingangssignal zu empfangen. In ähnlicher Weise umfaßt die zweite Aktivierungsschaltung bei spielsweise einen zweiten Inverter, der zwischen dem Ausgang der Hochspannungsimpuls-Erzeugerschaltung und Masse gebildet ist, um das Ausgangssignal des zweiten Verriegelungsschaltkreises als Eingangs signal zu empfangen. Der erste elektrische Pfad weist beispielsweise ein Schaltelement auf, das in Abhängigkeit vom Ausgangssignal des ersten Inverters durchschaltet oder sperrt und zwischen dem Ausgang der Hochspannungsimpuls-Erzeugerschaltung und allen Speicherzellen im ersten Block gebildet ist. In ähnlicher Weise umfaßt der zweite elektrische Pfad beispielsweise ein Schaltelement, das in Abhängig keit vom Ausgangssignal des zweiten Inverters durchschaltet oder sperrt und zwischen dem Ausgang der Hochspannungsimpuls-Erzeuger schaltung und allen Speicherzellen im zweiten Block gebildet ist.

In Übereinstimmung mit einer zweiten bevorzugten Ausführungsform sind die Speicherzellen im ersten Block in einer Mehrzahl von Zeilen und im zweiten Block in einer Mehrzahl von Zeilen angeordnet. Die Leseschaltung weist eine erste Leseschaltung zum Lesen von Daten in dividuell aus den Speicherzellen einer Zeile im ersten Block in Ab hängigkeit von der Vervollständigung des Anlegens einer hohen Span nung von der ersten Hochspannungs-Anlegeschaltung an alle Speicher zellen im ersten Block und eine zweite Leseschaltung zum Lesen von Daten individuell aus den Speicherzellen einer Zeile im zweiten Block in Abhängigkeit von der Vervollständigung des Anlegens einer hohen Spannung von der zweiten Hochspannungs-Anlegeschaltung an alle Speicherzellen im zweiten Block auf. Bevorzugterweise weist die er ste Hochspannungs-Anlegeschaltung eine Hochspannungsimpuls-Erzeuger schaltung zum Erzeugen einer hohen Spannung für eine vorbestimmte kurze Zeitspanne und einen ersten elektrischen Pfad zum Übertragen des Ausgangssignals der Hochspannungsimpuls-Erzeugerschaltung an alle Speicherzellen im ersten Block auf. Die zweite Hochspannungs- Anlegeschaltung umfaßt die Hochspannungsimpuls-Erzeugerschaltung einen zweiten elektrischen Pfad zum Übertragen des Ausgangssignals der Hochspannungsimpuls-Erzeugerschaltung an alle Speicherzellen im zweiten Block. Um die erste Hochspannungs-Anlegeschaltung zu steu ern, weist die Steuerschaltung einen ersten Komparator, um auf der Basis der Daten, die von der ersten Leseschaltung aus den jeweiligen Speicherzellen einer Zeile im ersten Block ausgelesen werden, zu er mitteln, ob bezüglich dieser Speicherzelle eine Datenlöschung abge schlossen ist, einen ersten Verriegelungsschaltkreis, der von einem Bestimmungsausgangssignal für "unvollständiges Datenlöschen" des er sten Komparators abhängig ist, um ein erstes Aktivierungssignal zum Aktivieren der ersten Hochspannungs-Anlegeschaltung zu speichern, bis von der ersten Leseschaltung Daten aus allen Speicherzellen ei ner Zeile im ersten Block gelesen worden sind, und eine erste Akti vierungsschaltung zum Aktivieren des ersten elektrischen Pfades in Abhängigkeit von der hohen Spannung, die von der Hochspannungsim puls-Erzeugerschaltung erzeugt wird, und des im ersten Verriege lungsschaltkreis gespeicherten ersten Aktivierungssignals auf.

Um die zweite Hochspannungs-Anlegeschaltung zu steuern, umfaßt die Steuerschaltung ferner einen zweiten Komparator, um auf der Basis der Daten, die von der zweiten Leseschaltung aus den jeweiligen Speicherzellen einer Zeile im zweiten Block ausgelesen werden, zu ermitteln, ob bezüglich dieser Speicherzelle eine Datenlöschung ab geschlossen ist, einen zweiten Verriegelungsschaltkreis, der von ei nem Bestimmungsausgangssignal für "unvollständiges Datenlöschen" des zweiten Komparators abhängig ist, um ein zweites Aktivierungssignal zum Aktivieren der zweiten Hochspannungs-Anlegeschaltung zu spei chern, bis von der zweiten Leseschaltung Daten aus allen Speicher zellen einer Zeile im zweiten Block gelesen worden sind, und eine zweite Aktivierungsschaltung zum Aktivieren des zweiten elektrischen Pfades in Abhängigkeit von der hohen Spannung, die von der Hochspan nungsimpuls-Erzeugerschaltung erzeugt wird, und des im zweiten Ver riegelungsschaltkreis gespeicherten zweiten Aktivierungssignals.

Die Steuerschaltung weist ferner einen dritten Verriegelungsschalt kreis, der sowohl vom Bestimmungsausgangssignal der "unvollständigen Datenlöschung" des ersten Komparators als auch vom Bestimmungsaus gangssignal der "unvollständigen Datenlöschung" des zweiten Kompara tors abhängig ist, zum Speichern eines dritten Aktivierungssignals, um die Hochspannungsimpuls-Erzeugerschaltung zu aktivieren, bis das Datenlesen aus allen Speicherzellen einer Zeile im ersten Block durch die erste Datenleseschaltung und das Datenlesen aus allen Speicherzellen einer Zeile im zweiten Block durch die zweite Daten leseschaltung vervollständigt worden ist, und eine Schaltung zum Ak tivieren der Hochspannungsimpuls-Erzeugerschaltung in Abhängigkeit vom dritten Aktivierungssignal, das im dritten Verriegelungsschalt kreis gespeichert ist, wenn das Datenlesen aus allen Speicherzellen einer Zeile im ersten Block durch die erste Leseschaltung und das Datenlesen aus allen Speicherzellen einer Zeile im zweiten Block durch die zweite Leseschaltung vervollständigt ist, auf.

In der ersten bevorzugten Ausführungsform weist die Leseschaltung einen Adreßzähler zum Erzeugen eines internen Adreßsignals in einem Datenlöschmodus zum Auswählen einer Speicherzelle aus dem ersten und zweiten Blöcken, deren Daten gelesen werden sollen, unabhängig von einem externen Adreßsignal auf. Damit umfaßt die erste Steuerschal tung in der ersten bevorzugten Ausführungsform ferner eine erste in terne Adreßsteuerschaltung zum Steuern des Adreßzählers, um das in terne Adreßsignal in Abhängigkeit von einem Speichersignal des er sten Verriegelungsschaltkreises, das verriegelt wird, wenn das Da tenlesen aus allen Speicherzellen im ersten Block durch die erste Leseschaltung vervollständigt ist, zu aktualisieren, wobei dieses nicht das erste Aktivierungssignal darstellt. Die zweite Steuer schaltung weist ferner eine zweite interne Adreßsteuerschaltung zum Steuern des Adreßzählers, um das interne Adreßsignal in Abhängigkeit von einem Speichersignal des zweiten Verriegelungsschaltkreises, das verriegelt wird, wenn das Datenlesen aus allen Speicherzellen im zweiten Block durch die erste Leseschaltung vervollständigt ist, zu aktualisieren, wobei dieses nicht das zweite Aktivierungssignal dar stellt.

In der zweiten bevorzugten Ausführungsform weist die Leseschaltung einen Zeilenadreßzähler zum Erzeugen eines internen Zeilenadreßsi gnal im Datenlöschmodus zum Auswählen einer Zeile aus den ersten und zweiten Blöcken unabhängig von einem externen Adreßsignal und einen Spaltenadreßzähler zum Erzeugen eines internen Spaltenadreßsignal im Datenlöschmodus zum sequentiellen einzelnen Auswählen der Speicher zellen in einer Zeile entsprechend dem internen Zeilenadreßsignal unabhängig vom externen Adreßsignal auf.

Damit umfaßt der dritte Verriegelungsschaltkreis in der zweiten be vorzugten Ausführungsform ferner eine Schaltung zum Steuern des Zei lenadreßzählers, um das interne Zeilenadreßsignal in Abhängigkeit von einem Speichersignal des dritten Verriegelungsschaltkreises, das verriegelt wird, wenn das Datenlesen aus allen Speicherzellen einer Zeile im ersten Block durch die erste Leseschaltung vervollständigt ist und das Datenlesen aus allen Speicherzellen einer Zeile im zwei ten Block durch die zweite Leseschaltung vervollständigt ist, zu ak tualisieren, wobei dieses nicht das dritte Aktivierungssignal dar stellt.

Um die oben angeführte Aufgabe zu lösen, wird ein Datenlöschungsver fahren für eine nichtflüchtige Halbleiterspeichereinrichtung in Übereinstimmung mit der vorliegenden Erfindung auf eine nichtflüch tige Halbleiterspeichereinrichtung mit einem Speicherzellenfeld, das eine Mehrzahl von Speicherzellen mit den oben beschriebenen Feldef fekt-Halbleiterelementen aufweist und wenigstens in erste und zweite Blöcke unterteilt ist, angewandt. Das Datenlöschungsverfahren umfaßt die Schritte: kollektives Anlegen einer hohen Spannung an alle Speicherzellen im ersten Block, um eine Tunnelungserscheinung zu be wirken und ein Datenlöschen zu erzielen; kollektives Anlegen einer hohen Spannung an alle Speicherzellen im zweiten Block, um eine Tun nelungserscheinung zu bewirken und ein Datenlöschen zu erzielen; Le sen von Speicherdaten aus allen oder einem Teil der Speicherzellen im ersten Block, nachdem die hohe Spannung an den ersten Block ange legt worden ist; Lesen von Speicherdaten aus allen oder einem Teil der Speicherzellen im zweiten Block, nachdem die hohe Spannung an den zweiten Block angelegt worden ist; und individuelles und selek tives Anlegen einer hohen Spannung an alle Speicherzellen in den er sten und zweiten Blöcken in Abhängigkeit von den Daten, die durch den oben genannten Leseschritt gelesen worden sind, um die Tunne lungserscheinung zu bewirken.

Da das Datenlöschungsverfahren für die nichtflüchtige Halbleiter speichereinrichtung in Übereinstimmung mit der vorliegenden Erfin dung die obengenannten Schritte aufweist, kann eine hohe Spannung zum Datenlöschen in Abhängigkeit von den Daten, die aus den Speicherzellen in den ersten und zweiten Blöcken gelesen worden sind, an die hohe Spannung zum Datenlöschen angelegt worden ist, sowohl an den ersten als auch den zweiten Block, den ersten oder zweiten Block oder weder den ersten noch den zweiten Block angelegt werden.

In Übereinstimmung mit der vorliegenden Erfindung ist das Speicher feld in eine Mehrzahl von Blöcke unterteilt und die Löschverifizie rung und Neuanlegung der Löschimpulse wird für den jeweiligen Block ausgeführt. Damit werden für den Fall, daß in einem der Blöcke eine Speicherzelle mit unvollständiger Löschung existiert, keine Löschim pulse an den Block angelegt, der keine Speicherzelle mit unvollstän diger Löschung aufweist. Ist das Speicherfeld in die Blöcke unter teilt, so werden die Unterschiede der Einfachheit der Datenlöschung zwischen beliebigen Speicherzellen im jeweiligen Block reduziert und daher tritt in den jeweiligen Blöcken eine Überschußlöschung weniger wahrscheinlich auf. Wird diese Mehrzahl von Blöcken in eine Mehrzahl von Gruppen unterteilt und wird die Löschung/Löschverifizierung für eine Einheit eines jeden Blocks sequentiell gruppenweise ausgeführt, so kann die Leistungsaufnahme beim Datenlöschen reduziert werden. Folglich wird eine in erheblichem Maße zuverlässige nichtflüchtige Halbleiterspeichereinrichtung geschaffen, bei der eine Überschuß löschung weniger wahrscheinlich wie im herkömmlichen Fall auftritt.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein schematisches Blockdiagramm eines Flash-EEPROMs in Übereinstimmung mit einer Ausführungsform der Erfindung;

Fig. 2 ein Schaltbild eines Beispiels für den Aufbau des Löschspannungs-Anlegeschaltkreises der Fig. 1;

Fig. 3 ein Schaltbild eines Beispiels für den teilweisen Aufbau des Blockauswahl-/-maskierungsschaltkreises 800 der Fig. 1;

Fig. 4 ein Operationsflußdiagramm zur Erläuterung einer Operation des Flash-EEPROMs der Fig. 1 im Löschmodus,;

Fig. 5 ein schematisches Blockdiagramm des Aufbaus eines Flash- EEPROMs in Übereinstimmung mit einer weiteren Ausführungs form der Erfindung;

Fig. 6 ein Operationsflußdiagramm zur Erläuterung einer Operation des Flash-EEPROMs der Fig. 5 im Löschmodus;

Fig. 7 ein Operationsflußdiagramm einer Schaltkreisoperation eines Flash-EEPROMs in Übereinstimmung mit einer weiteren Ausführungsform der Erfindung;

Fig. 8 ein Operationsflußdiagramm einer Schaltkreisoperation eines Flash-EEPROMs in Übereinstimmung mit einer weiteren Ausführungsform der Erfindung;

Fig. 9 und 10 Operationsflußdiagramme von Beispielen für Schaltkreisoperationen, die im Flash-EEPROM der Fig. 8 verfügbar sind;

Fig. 11 ein Diagramm, das ein Datenleseverfahren in einem Löschverifizierungszyklus entsprechend der Ausführungsform der Fig. 4 darstellt;

Fig. 12 ein Diagramm, das ein Datenleseverfahren in einem Löschverifizierungszyklus entsprechend der Ausführungsform der Fig. 9 darstellt;

Fig. 13 ein Diagramm, das ein Datenleseverfahren in einem Löschverifizierungszyklus entsprechend der Ausführungsform der Fig. 5 und 6 darstellt;

Fig. 14 ein Diagramm, das ein Datenleseverfahren in einem Löschverifizierungszyklus entsprechend der Ausführungsform der Fig. 7 darstellt;

Fig. 15 ein Diagramm, das ein Datenleseverfahren in einem Löschverifizierungszyklus entsprechend der Ausführungsform der Fig. 10 darstellt;

Fig. 16 ein schematisches Blockdiagramm des Gesamtaufbaus eines Flash-EEPROMs in Übereinstimmung mit einer weiteren Ausführungsform der Erfindung;

Fig. 17 ein Schaltbild eines detaillierten Beispiels für einen Löschspannungs-Anlegeschaltkreises der Fig. 16;

Fig. 18 ein Zeitdiagramm der Operation des Flash-EEPROMs der Fig. 16 in einem Löschzyklus;

Fig. 19 ein Operationsflußdiagramm zur Erläuterung einer Operation des Flash-EEPROMs der Fig. 16 in einem Löschzyklus;

Fig. 20 ein Diagramm eines Lösch-/Löschverifizierungsverfahrens, das im Flash-EEPROM der Fig. 16 implementiert ist;

Fig. 21 ein schematisches Blockdiagramm eines herkömmlichen Flash-EEPROMs;

Fig. 22 einen Querschnitt der Struktur einer herkömmlichen Speicherzelle und einer Speicherzelle in Übereinstimmung mit den Ausführungsformen;

Fig. 23 ein schematisches Blockdiagramm der Struktur eines verbesserten herkömmlichen Flash-EEPROMs;

Fig. 24 ein schematisches Blockdiagramm einer bestimmten internen Konfiguration eines Löschsteuerschaltkreises der Fig. 23;

Fig. 25 ein Schaltbild der internen Konfiguration eines Y-Gatters und eines Speicherfeldes; und

Fig. 26 ein Zeitdiagramm zur Erläuterung der Operation des Flash- EEPROMs der Fig. 23 und 24.

Fig. 1 zeigt hauptsächlich den Teil, der zur Löschoperation eines Flash-EEPROMs in Übereinstimmung mit einer Ausführungsform der vor liegenden Erfindung gehört.

Bezüglich Fig. 1 weist dieser Flash-EEPROM ein Speicherfeld auf, das in zwei Teilfelder 1a und 1b unterteilt ist. Entsprechend dem Spei cherfeld 1a sind ein Zeilendekoder 4a, ein Y-Gatter 2a, ein Spalten dekoder 5a, ein Leseverstärker 8a, ein Verifizierungs-/Lösch steuerschaltkreis 17a und ein Löschspannungs-Anlegeschaltkreis 18a gebildet. In ähnlicher Weise sind ein Zeilendekoder 4b, ein Y-Gatter 2b, ein Spaltendekoder 5b, ein Leseverstärker 8b, ein Verifi zierungs-/Löschsteuerschaltkreis 17b und ein Löschspannungs-Anlege schaltkreis 18b entsprechend dem Speicherfeld 1b gebildet.

Jedes der Speicherfelder 1a und 1b weist denselben Aufbau wie her kömmlich auf. Genauer gesagt sind im Speicherfeld 1a Speicherzellen MCa, die jeweils von einem FAMOS-Transistor gebildet werden, in ei ner Matrix in Zeilen- und Spaltenrichtung entlang der Wortleitungen 50a und Bitleitungen 30a angeordnet. Die Sources der Transistoren, die die Speicherzellen MCa im Speicherfeld 1a bilden, sind gemeinsam mit einer Source-Leitung 80a verbunden. Das Steuer-Gate und die Drain des jeweiligen eine Speicherzelle MCa bildenden Transistors sind mit einer entsprechenden Wortleitung 50a bzw. einer entspre chenden Bitleitung 30a verbunden. In ähnlicher Weise sind im Spei cherfeld 1b Speicherzellen MCa, die jeweils von einem FAMOS-Transi stor gebildet werden, in einer Matrix in Zeilen- und Spaltenrichtung entlang der Wortleitungen 50b und Bitleitungen 30b angeordnet. Die Sources der Transistoren, die die Speicherzellen MCb im Speicherfeld 1b bilden, sind gemeinsam mit einer Source-Leitung 80b verbunden. Das Steuer-Gate und die Drain der jeweiligen Speicherzelle MCb sind mit einer entsprechenden Wortleitung 50b bzw. einer entsprechenden Bitleitung 30b verbunden. Die Struktur der Speicherzellen MCa und MCb stimmt mit der in Fig. 22 dargestellten überein. Daher kann auch im Flash-EEPROM in Übereinstimmung mit dieser Ausführungsform ein Datenlöschen ausgeführt werden, indem Impulse hoher Spannung an die Source-Leitungen 80a und 80b angelegt und die Wortleitungen 50a und 50b auf Masse gelegt werden.

Da der Betrieb des Zeilendekoders 4a, des Y-Gatters 2a, des Spalten dekoders 5a und des Leseverstärkers 8a zum Lesen von Daten aus dem Speicherfeld 1a wie im herkömmlichen Fall stattfindet, wird die Be schreibung hier nicht wiederholt. Da in ähnlicher Weise der Betrieb des Zeilendekoders 4b, des Y-Gatters 2b, des Spaltendekoders 5b und des Leseverstärkers 8b zum Lesen von Daten aus dem Speicherfeld 1b wie im herkömmlichen Fall stattfindet, wird auch dessen Beschreibung hier nicht wiederholt.

Zusätzlich zur obenbeschriebenen Schaltung weist dieser Flash-EE- PROM einen Blockauswahl-/-maskierungsschaltkreis 800, einen Adreß puffer 6, einen Ein-/Ausgabepuffer 9, einen Adreßzähler 19 und einen Umschalt-Schaltkreis 20 auf.

Der Adreßpuffer 6 ist mit den externen Adreßanschlüssen A0-AK und der Ein-/Ausgabepuffer 9 mit den externen Ein-/Ausgangsanschlüssen I/O₀-I/O_N verbunden. Beim normalen Datenschreiben nimmt der Adreß puffer 6 durch die Adreßanschlüsse A0-AK extern angelegte Adreßsi gnale an, um diese dem Umschalt-Schaltkreis 20 zuzuführen. Der Ein-/Ausgabepuffer 9 nimmt beim normalen Datenschreiben über die Ein-/Ausgangsanschlüsse I/O₀-I/O_N extern zugeführte Eingabedaten an und gibt beim normalen Datenlesen Ausgabedaten wie beispielsweise Lese daten aus den Speicherfeldern 1a und 1b über die Ein-/Ausgangsanschlüsse I/O₀-I/O_N ab. Beim normalen Datenschreiben und normalen Datenlesen legt der Umschalt-Schaltkreis 20 selektiv ein Adreßsignal vom Adreßpuffer 6 eines Ausgangssignals des Adreßpuffers und ein Ausgangssignal des Adreßzählers 9 an die Zeilendekoder 4a und 4b, die Spaltendekoder 5a und 5b und den Blockauswahl-/-maskie rungsschaltkreis 800 an. In dieser Ausführungsform weist ein Adreß signal ein Zeilen- und ein Spaltenadreßsignal, die Adressen in Zei len- bzw. Spaltenrichtung angeben, und ein Blockadreßsignal, das an gibt, aus welchem Speicherzellenfeld Speicherzellen ausgewählt wer den sollen, auf. Die Zeilendekoder 4a und 4b und die Spaltendekoder 5a und 5b dekodieren das Ausgangssignal des Umschalt-Schaltkreises 20 und das Ausgangssignal des Blockauswahl-/-maskierungsschaltkrei ses 800. Beim normalen Datenschreiben und normalen Datenlesen legt der Blockauswahl-/-maskierungsschaltkreis 800 das Blockadreßsignal, das im Adreßsignal vom Umschalt-Schaltkreis 20 enthalten ist, an die Zeilendekoder 4a und 4b sowie die Spaltendekoder 5a und 5b an.

Nun erfolgt unter Bezugnahme auf die Fig. 2, 4 und 11 eine detail lierte Beschreibung des Betriebs dieses Flash-EEPROMs in einem Da tenlöschmodus. Fig. 2 zeigt ein Schaltbild eines Beispiels für den Aufbau der Löschspannungs-Anlegeschaltkreise 18a und 18b, Fig. 4 ein Operationsflußdiagramm der Operation des Flash-EEPROMs im Löschmodus und Fig. 11 ein Diagramm, das ein Datenleseverfahren im Daten löschmodus des Flash-EEPROMs in Übereinstimmung mit dieser Ausfüh rungsform darstellt.

Tritt der Flash-EEPROM in den Löschmodus ein, so werden der Multi plexer 12, der Adreßpuffer 6 und der Ein-/Ausgabepuffer 9 deakti viert, wohingegen der Adreßzähler 19 aktiviert wird. Der aktivierte Adreßzähler 19 kann durch eine Zähloperation ein Adreßsignal erzeu gen. Das vom Adreßzähler 19 erzeugte Adreßsignal wird an den Um schalt-Schaltkreis 20 angelegt. Im Löschmodus legt der Umschalt- Schaltkreis 20 ein Ausgangssignal des Adreßzählers 19 von denen des Adreßzählers 19 und des Adreßpuffers 6 selektiv an die Zeilendekoder 4a und 4b sowie die Spaltendekoder 5a und 5b und den Blockauswahl-/- mas kierungsschaltkreis 800 an. Gibt der Zählwert des Adreßzählers 19 den maximalen Wert an, so stellt das vom Adreßzähler 19 ausgegebene Adreßsignal letzte Adressen der Speicherfelder 1a und 1b dar. Im Löschmodus wandelt der Blockauswahl-/-maskierungsschaltkreis 800 das Blockadreßsignal, das im Adreßsignal vom Umschalter-Schaltkreis 20 enthalten ist, in ein Signal um, das angibt, daß sowohl Speicherzel len im Speicherfeld 1a als auch im Speicherfeld 1b ausgewählt sind. Dann legt er das umgewandelte Blockadreßsignal an die Zeilendekoder 4a und 4b sowie die Spaltendekoder 5a und 5b an. Fig. 3 zeigt ein Schaltbild eines Beispiels für einen Schaltkreis (Maskierungsschaltkreis), der für diese Umwandlung im Blockauswahl- /-maskierungsschaltkreises 800 enthalten ist.

Bezüglich Fig. 2 weist der Maskierungsschaltkreis ODER-Gatter OR1 und OR2 mit jeweils zwei Eingängen auf. Blockadreßsignal A und mit zueinander komplementären Logikwerten werden an einen Eingangsan schluß des ODER-Gatters OR1 bzw. einen Eingangsanschluß des ODER- Gatters OR2 angelegt. Den anderen Eingangsanschlüssen der ODER-Gat ter OR1 und OR2 werden Maskierungssignal zugeführt. Das Maskierungs signalpotential erreicht beim normalen Datenschreiben und normalen Datenlesen einen Logikpegel entsprechend dem Logikwert "0" und im Datenlöschmodus einen Logikpegel entsprechend dem Logikwert "1". Da her entsprechen beim normalen Datenschreiben und normalen Datenlesen die jeweiligen Logikwerte der Ausgangssignale M1 und M2 des Maskie rungsschaltkreises den jeweiligen Logikwerten der Blockadreßsignale A und ′ wohingegen die Logikwerte der Ausgangssignale M1 und M2 im Datenlöschmodus unabhängig von den Logikwerten der Blockadreßsignale A und ′ beide den Logikwert "1" annehmen. Allgemein werden Zeilen und Spaltendekoder aus einer Mehrzahl von Logikgattern wie bei spielsweise einer Mehrzahl von NAND-Gattern gebildet, an die eine Mehrzahl von Signalen in verschiedenen Kombinationen als Adreßsi gnale angelegt werden. Geben die Mehrzahl von Signalen, die als Blockadreßsignal vom Blockauswahl-/-maskierungsschaltkreis 800 an die Zeilendekoder 4a und 4b sowie die Spaltendekoder 5a und 5b ange legt werden, denselben Logikwert an, so wird die Auswahl der Wort leitung 50a und der Bitleitung 30a aus dem Speicherzellenfeld la durch den Zeilendekoder 4a und den Spaltendekoder 5a gleichzeitig mit der Auswahl der Wortleitung 50b und der Bitleitung 30b aus dem Speicherzellenfeld 1b durch den Zeilendekoder 4b und den Spaltende koder 5b ausgeführt. Da beim Datenlöschmodus Daten gleichzeitig aus den Speicherfeldern 1a und 1b gelesen werden, wird eine Löschverifi zierung für die Speicherfelder 1a und 1b gleichzeitig ausgeführt.

Wie oben beschrieben ist werden bei dieser Ausführungsform ein Block, der das Speicherfeld 1a als Hauptteil aufweist, und ein Block, der das Speicherfeld 1b als Hauptteil besitzt, im Daten löschmodus (Operationsschritt S1 der Fig. 4) zuerst in einen Aus wahlzustand gebracht.

Im Löschmodus werden ein Zyklus, in dem die Verifizierungs-/Lösch steuerschaltkreise 17a und 17b Impulse hoher Spannung als Löschimpulse an die Löschspannungs-Anlegeschaltkreise 18a bzw. 18b ausgeben (im weiteren als Löschzyklus bezeichnet), und ein Zyklus, in dem die Verifizierungs-/Löschsteuerschaltkreise 17a und 17b eine Löschverifizierung für die Speicherfelder 1a bzw. 1b ausführen (im weiteren als Löschverifizierungszyklus bezeichnet), wiederholt.

Bei dieser Ausführungsform (siehe Fig. 11) werden Speicherdaten al ler Speicherzellen in der Reihenfolge ihrer Adresse (den Richtungen, die in der Figur durch Pfeile angegeben sind) in einem einzelnen Löschverifizierungszyklus gleichzeitig aus den Speicherfeldern 1a und 1b gelesen. Zu einem Zeitpunkt, zu dem durch dieses Lesen eine nicht gelöschte Speicherzelle X erfaßt wird, werden Daten "1", die angeben, daß eine nicht gelöschte Speicherzelle existiert, nur in dem Verriegelungsschaltkreis 300 eingestellt, der entsprechend dem Speicherfeld gebildet ist, das diese nicht gelöschte Speicherzelle aufweist.

Im Löschverifizierungszyklus führt der Umschalt-Schaltkreis 400 dem Zeilendekoder 4a eine Versorgungsspannung V_CC von einem Anschluß T zu. Im Löschzyklus legt der Umschalt-Schaltkreis 400 eine hohe Span nung V_PP von einem Anschluß T_PP an eine Hochspannungsimpulsquelle 700 an.

Im Löschverifizierungszyklus steuert der Verifizierungs-/Lösch steuerschaltkreis 17a den Zeilendekoder 4a und den Spaltende koder 5a, so daß sie wie beim normalen Datenlesen arbeiten. Entspre chend reagiert der Zeilendekoder 4a auf ein angelegtes Adreßsignal, um die Versorgungsspannung V_CC mit logisch hohem Pegel vom Umschalt- Schaltkreis 400 nur an eine einzelne der Wortleitungen 50a im Spei cherfeld 1a anzulegen. Der Spaltendekoder 5a reagiert auf ein ange legtes Adreßsignal, um die Spannung mit logisch hohem Pegel nur an eine einzelne der Bitleitungen 30a im Speicherfeld 1a anzulegen und ferner diese einzelne Bitleitung mit dem Leseverstärker 8a zu ver binden. In ähnlicher weise steuert der Verifizierungs-/Lösch steuerschaltkreis 17b den Zeilendekoder 4b und den Spaltende koder 5b, so daß sie wie beim normalen Datenlesen arbeiten. Entspre chend reagiert der Zeilendekoder 4b auf ein angelegtes Adreßsignal, um eine Spannung mit logisch hohem Pegel selektiv nur an eine ein zelne der Wortleitungen 50b im Speicherfeld 1b anzulegen. Der Spal tendekoder 5b reagiert auf ein angelegtes Adreßsignal, um die Span nung mit logisch hohem Pegel nur an eine einzelne der Bitleitungen 30b im Speicherfeld 1b anzulegen und ferner nur diese einzelne Bit leitung mit dem Leseverstärker 8b zu verbinden. Gleichzeitig steuern die Verifizierungs-/Löschsteuerschaltkreis 17a und 17b jeweils die Löschspannungs-Anlegeschaltkreise 18a und 18b, so daß Impulse hoher Spannung von den Löschspannungs-Anlegeschaltkreisen 18a und 18b nicht ausgegeben werden können.

Jeder der Löschspannungs-Anlegeschaltkreise 18a und 18b weist bei spielsweise die in Fig. 2 gezeigte Konfiguration auf. Bezüglich Fig. 2 umfaßt jeder der Löschspannungs-Anlegeschaltkreise 18a und 18b einen Verriegelungsschaltkreis 300 und einen Hochspannungsschalter 500. Der Hochspannungsschalter 500 weist einen N-Kanal MOS-Transi stor 310 zum Empfangen einer Versorgungsspannung von 5 V an seinem Gate, P-Kanal MOS-Transistoren 320, 330 und 350 sowie N-Kanal MOS- Transistoren 340 und 360 auf. Die Transistoren 330 und 340 sind zwi schen der Hochspannungsimpulsquelle 700 und Masse in Reihe geschal tet, um einen Inverter INV1 zu bilden. In ähnlicher Weise sind die Transistoren 350 und 360 sind zwischen der Hochspannungsimpulsquelle 700 und Masse in Reihe geschaltet, um einen Inverter INV2 zu bilden. Der Transistor 320 ist zwischen die Hochspannungsimpulsquelle 700 und einen Eingangsanschluß des Inverters INV1 geschaltet. Das Gate des Transistors 320 ist mit einem Ausgangsanschluß des Inverters INV1 verbunden. Der Transistor 310 ist zwischen einen Ausgangsan schluß des Verriegelungsschaltkreises 300 und den Eingangsanschluß des Inverters INV1 geschaltet. Der Inverter INV2 ist zwischen den Ausgangsanschluß des Inverters INV1 und die Source-Leitung 80a (80b) des Speicherfeldes 1a (1b) geschaltet.

Der Verriegelungsschaltkreis 300 verriegelt ein Datensignal, das vom Verifizierungs-/Löschsteuerschaltkreis 17a, 17b) der Fig. 1 zugeführt wird. Ferner ist der Verriegelungsschaltkreis 300 so konfiguriert, daß er als Reaktion auf ein externes Rückstellsignal die verriegel ten Daten auf "0" zurücksetzt. Im Löschzyklus wandelt die Hochspan nungsimpulsquelle 700 eine hohe Spannung V_PP vom Umschalt-Schalt kreis 400 in einen Impuls hoher Spannung mit kleiner Impulsbreite um, um den Hochspannungsimpuls als Löschimpuls auszugeben. Im Lösch verifizierungszyklus gibt die Hochspannungsimpulsquelle 700 hingegen eine normale Versorgungsspannung aus. In dieser Ausführungsform wird dem Verriegelungsschaltkreis 300 zu Beginn des Löschverifizierungs zyklus ein Rückstellsignal vom Verifizierungs-/Lösch steuerschaltkreis 17a (17b) zugeführt. Entsprechend erreicht die Ausgangsspannung des Verriegelungsschaltkreises 300 einen lo gisch niedrigen Pegel entsprechend einem Logikwert "0" (Operationsschritt S4 in Fig. 4). Da der Transistor 310 konstant leitend ist, wenn sein Gate die Versorgungsspannung von 5 V empfängt, macht die Spannung mit logisch niedrigem Pegel, die vom Verriege lungsschaltkreis 300 zugeführt wird, den Transistor 330 des Inver ters INV1 leitend. Damit wird dem Ausgangsanschluß des Inverters INV1 eine Spannung mit logisch hohem Pegel, die von der Hochspan nungsimpulsquelle 700 angelegt wird, zugeführt. Diese Spannung des Ausgangsanschlusses des Inverters INV1 wird vom Inverter INV2 auf die Massespannung mit logisch niedrigem Pegel invertiert und dann der Source-Leitung 80a (80b) zugeführt. Das bedeutet, daß die Source-Leitung 80a (80b) auf Masse liegt.

Für den fall, daß die Löschspannungs-Anlegeschaltkreise 18a und 18b wie in Fig. 2 dargestellt aufgebaut sind, werden die Source-Leitun gen 80a und 80b geerdet und erreichen kein hohes Potential, wenn der Verriegelungsschaltkreis 300 zu Beginn des Löschverifizierungszyklus durch seinen entsprechenden Verifizierungs-/Löschsteuerschaltkreis 17a oder 17b zurückgesetzt wird.

Die oben beschriebene Schaltkreisoperation bewirkt, daß im Löschve rifizierungszyklus Daten gleichzeitig aus den Speicherfeldern 1a und 1b gelesen werden. Die aus dem Speicherfeld 1a gelesenen Daten wer den vom Leseverstärker 8a erfaßt, um an den Verifizierungs-Lösch steuerschaltkreis 17a angelegt zu werden. In ähnlicher Weise werden die aus dem Speicherfeld 1b gelesenen Daten vom Leseverstär ker 8b erfaßt, um an den Verifizierungs-/Löschsteuerschaltkreis 17b angelegt zu werden. Der Verifizierungs-/Löschsteuerschaltkreis 17a ermittelt, ob die vom Leseverstärker 8a zugeführten Daten gleich "1" (entsprechend dem Zustand, wenn die Elektronen vollständig vom Floa ting-Gate entfernt wurden) sind.

Genauer gesagt (siehe Fig. 4) werden im Löschverifizierungszyklus Daten aus dem Speicherfeld 1a gelesen (Operationsschritt S5). Dann wird auf der Basis der gelesenen Daten ermittelt, ob die Daten löschung in der gegenwärtig ausgewählten Speicherzelle vollständig ausgeführt worden ist oder nicht (Operationsschritt S6). Sind die ausgelesenen Daten gleich "0", so wird ermittelt, daß die Daten löschung in der gegenwärtig ausgewählten Speicherzelle unvollständig ist. In diesem Fall erzeugt der Verifizierungs-Lösch steuerschaltkreis 17a ein Datensignal ERS mit logisch hohem Pegel, um Daten "1" im Verriegelungsschaltkreis 300 (siehe Fig. 2) im Löschspannungs-Anlegeschaltkreis 18a einzustellen (Operationsschritt S7). Der Verifizierungs-/Löschsteuerschaltkreis 17a gibt dann als Ausgabe ein Signal ab, um den Zählwert des Adreß zählers 19 zu inkrementieren. Damit wird der Zählwert des Adreßzäh lers 19 inkrementiert, so daß das vom Adreßzähler 19 erzeugte Adreß signal inkrementiert wird (Operationsschritt S8). Sind die gelesenen Daten gleich "1", so wird ermittelt, daß die Datenlöschung bezüglich der gegenwärtig ausgewählten Speicherzelle vollständig ist, so daß der Verifizierungs-/Löschschaltkreis 17a kein Datensignal ERS aus gibt.

Ist der Zählwert des Adreßzählers 19 bereits gleich dem maximalen Wert und kann daher der Zählwert durch die Inkrementierung im Opera tionsschritt S8 nicht weiter inkrementiert werden, so endet die Da tenleseoperation im Löschverifizierungszyklus (Operationsschritt S9). Hat jedoch der Zählwert des Adreßzählers 19 den maximalen Wert noch nicht erreicht und lautet die Ausgabe der Bestimmung des Opera tionsschrittes S9 "NEIN" so wird das Adreßsignal durch diese Inkre mentierung aktualisiert. In diesem Fall steuert der Verifizierungs-/Lösch steuerschaltkreis 17a nacheinander den Zeilendekoder 4a und den Spaltendekoder 5a, um Daten aus dem Speicherfeld 1a zu lesen. Entsprechend werden Speicherdaten einer Speicherzelle entsprechend der vom aktualisierten Adreßsignal angegebenen Adresse aus dem Spei cherfeld 1a gelesen. Der Verifizierungs-/Löschsteuerschaltkreis 17a bestimmt auf der Basis dieser neu gelesenen Daten, ob die gegenwär tig ausgewählte Speicherzelle eine defekte Datenlöschung aufweist. In Abhängigkeit vom Ergebnis dieser Bestimmung stellt der Schalt kreis 17a entweder die Daten "1" im Verriegelungsschaltkreis 300 im Löschspannungs-Anlegeschaltkreis 188a ein oder hält den Verriege lungsschaltkreis 300 in einem zurückgesetzten Zustand. Dies bedeu tet, daß eine Reihe von Schaltkreisoperationen für die Löschverifi zierung bezüglich der Speicherzelle der aktualisierten Adresse, d. h. die Operationsschritte S5-S7 der Fig. 4 ausgeführt werden. Anschlie ßend wird das vom Adreßzähler 19 erzeugte Adreßsignal durch den Ve rifizierungs-/Löschsteuerschaltkreis 17a weiter inkrementiert (Operationsschritt S8). Kann der Zählwert durch diese Inkrementie rung weiter inkrementiert werden, so wird die in den Operations schritten S5-S9 dargestellte Schaltkreisoperation erneut wiederholt, so daß bezüglich der Speicherzelle mit der Adresse, die durch das inkrementierte Adreßsignal angegeben wird, eine Löschverifizierung ausgeführt wird.

Wie oben beschrieben ist, wird im Löschverifizierungszyklus die Schaltkreisoperation, in der Daten von einer Adresse gelesen und dann Daten "1" im Verriegelungsschaltkreis 300 im Löschspannungs-An legeschaltkreis 1a eingestellt werden, nur dann wiederholt, wenn die gelesenen Daten einen Defekt bei der Datenlöschung anzeigen. Der Ve rifizierungs-/Löschsteuerschaltkreis 17b führt dieselbe Operation wie der Verifizierungs-/Löschsteuerschaltkreis 17a aus. Der Zählwert des Adreßzählers 19 wird als Reaktion darauf, daß dieser Flash-EE- PROM in den Löschmodus eintritt, zurückgesetzt (Operationsschritt S2 der Fig. 4). Wird der Zählwert des Adreßzählers 19 bis zum maximalen Wert inkrementiert, der eine letzte Adresse angibt, so wird die Prü fung, ob eine Datenlöschdefekt vorhanden ist, in allen Speicherzel len MCa und MCb in den Speicherfeldern 1a und 1b vervollständigt.

Erfaßt der Verifizierungs-/Löschsteuerschaltkreis 17a im Löschveri fizierungszyklus eine Speicherzelle mit einem Datenlöschdefekt im Speicherfeld 1a, so werden zu diesem Zeitpunkt Daten "1" im Verrie gelungsschaltkreis 300 im Löschspannungs-Anlegeschaltkreis 1a einge stellt. Der Verriegelungsschaltkreis 300 hält die angelegten Daten, solange keine Rückstellsignal extern zugeführt wird. Selbst wenn eine weitere Speicherzelle mit Datenlöschdefekt im Speicherfeld 1a existiert, sind damit die verriegelten Daten des Verriegelungs schaltkreises 300 im Löschspannungs-Anlegeschaltkreis 1a zum Zeit punkt, wenn alle Speicherzellen MCa im Speicherfeld 1a bereits ge prüft worden sind, gleich "1". Gibt es umgekehrt keine Speicherzelle mit einem Datenlöschdefekt im Speicherfeld 1a, so wird vom Verifi zierungs-/Löschsteuerschaltkreis 17a im Löschverifizierungszyklus das Signal ERS niemals ausgegeben. Damit bleiben in diesem Fall die ver riegelten Daten des Verriegelungsschaltkreises 300 im Löschspan nungs-Anlegeschaltkreis 1a zum Zeitpunkt, wenn alle Speicherzellen MCa im Speicherfeld 1a geprüft worden sind, gleich "0".

In ähnlicher Weise gibt der Verifizierungs-/Löschsteuerschaltkreis 17b ein Datensignal ERS mit hohem Pegel ab, wenn mindestens eine Speicherzelle mit einem Datenlöschdefekt im Speicherfeld 1b vorhan den ist. Existiert umgekehrt im Speicherfeld 1b keine Speicherzelle mit einem Datenlöschdefekt, so erzeugt der Verifizierungs-/Lösch steuerschaltkreis 17b im Löschverifizierungszyklus kein Signal ERS. Entsprechend sind zum Zeitpunkt, wenn alle Speicherzellen MCb im Speicherfeld 1b bereits geprüft worden sind, die verriegelten Da ten des Verriegelungsschaltkreises 300 im Löschspannungs-Anlege schaltkreis 1b gleich "1", wenn im Speicherfeld 1b eine Speicher zelle mit Datenlöschdefekt existiert und gleich "0" wenn es in die sem keine Speicherzelle mit Datenlöschdefekt gibt.

Wird der Zählwert des Adreßzählers 19 auf den maximalen Wert inkre mentiert und die Schaltkreisoperation der Operationsschritte S4-S9 der Fig. 4 abgeschlossen, so sind daher die Daten "1" nur im Verrie gelungsschaltkreis 300 im Löschspannungs-Anlegeschaltkreis entspre chend dem Speicherfeld eingestellt, in dem eine Speicherzelle mit Datenlöschdefekt existiert.

Wird der Zählwert des Adreßzählers 19 auf den maximalen Wert inkre mentiert und sind alle Speicherzellen MCa und MCb in den Speicher feldern 1a und 1b überprüft worden, so fährt der Flash-EEPROM mit dem Löschzyklus fort. Im Löschzyklus steuert der Verifizierungs-/Lösch steuerschaltkreis 17a den Zeilendekoder 4a so, daß der Zeilen dekoder 4a ein Massepotential an alle Wortleitungen 50a im Speicher feld 1a ausgibt. Gleichzeitig steuert auch der Verifizierungs-/Lösch steuerschaltkreis 17b den Zeilendekoder 17b so, daß der Zei lendekoder 4b ein Massepotential an alle Wortleitungen 50b im Spei cherfeld 1b ausgibt. Entsprechend wird dem Steuer-Gate der Transi storen, die jeweils die Speicherzellen MCa und MCb in den Speicher feldern 1a und 1b bilden, ein Massepotential mit logisch niedrigem Pegel zugeführt. Bezüglich Fig. 2 wird die Ausgangsspannung des Ver riegelungsschaltkreises 300 auf einen logisch hohen Pegel gesetzt, wenn der Verriegelungsschaltkreis 300 im Löschspannungs-Anlege schaltkreis 1a zu diesem Zeitpunkt Daten "1" aufweist. Damit bewirkt diese Spannung mit logisch hohem Pegel, daß der Transistor 340 im Inverter INV1 durchgeschaltet wird und der Ausgangsanschluß des In verters INV1 auf dem Massepotential liegt. Dieses Massepotential be wirkt ein Durchschalten des Transistors 350 im Inverter INV2 und da mit eine Übertragung des Ausgangssignals von der Hochspannungsimpul squelle 700 zum Ausgangsanschluß des Inverters INV2. Als Reaktion auf das Potential am Ausgangsanschluß des Inverters INV1, das der Transistor 320 an seinem Gate empfängt, schaltet dieser durch, so daß das Potential am Eingangsanschluß des Inverters INV1 als Reak tion auf das Ausgangssignal der Hochspannungsimpulsquelle 700 auf einem logisch hohen Pegel fixiert wird. Dies stellt die Zuführung des Ausgangssignals von der Hochspannungsimpulsquelle 700 an den Ausgangsanschluß des Inverters INV2 sicher. Im Löschzyklus erzeugt die Hochspannungsimpulsquelle 700 Impulse hoher Spannung mit dem Po tential V_PP, das viel höher als die normale Versorgungsspannung von 5 V ist. Sind Daten "1" im Verriegelungsschaltkreis 300 im Löschspan nungs-Anlegeschaltkreis 18a eingestellt, so wird im Löschzyklus ein Impuls hoher Spannung vom Inverter INV2 an die Source-Leitung 80a im Speicherfeld 1a angelegt. Sind jedoch keine Daten "1" im Verriege lungsschaltkreis 300 im Löschspannungs-Anlegeschaltkreis 18a einge stellt, so bleibt die Ausgangsspannung des Verriegelungsschaltkrei ses 300 auf einem logisch niedrigen Pegel, so daß die Source-Leitung 80a über den Transistor 360 im Inverter INV2 auf Masse liegt. Damit wird im Löschzyklus der Impuls hoher Spannung an die Source-Leitung 80a im Speicherfeld 1a angelegt, solange Daten "1" im Verriegelungs schaltkreis 300 im Löschspannungs-Anlegeschaltkreis 18a eingestellt sind. Dies bedeutet, daß Löschimpulse an alle Speicherzellen MCa im Speicherfeld 1a angelegt werden, solange im Speicherfeld 1a Speicherzellen mit einem Datenlöschdefekt existieren.

Sind in ähnlicher Weise Daten "1" im Verriegelungsschaltkreis 300 im Löschspannungs-Anlegeschaltkreis 18b eingestellt, so wird ein Impuls hoher Spannung, der von der Hochspannungsimpulsquelle 700 erzeugt worden ist, über den Transistor 350 im Löschspannungs-Anlegeschalt kreis an die Source-Leitung 80b im Speicherfeld 1b angelegt. Sind umgekehrt keine Daten "1" im Verriegelungsschaltkreis 300 im Lösch spannungs-Anlegeschaltkreis 18b eingestellt, so bleibt die Source- Leitung 80b über den Transistor 360 im Löschspannungs-Anlegeschalt kreis 18b auf Masse. Damit werden vom Löschspannungs-Anlegeschalt kreis 18b Löschimpulse an alle Speicherzellen MCb im Speicherfeld 1b angelegt, solange im Speicherfeld 1b Speicherzellen mit einem Daten löschdefekt existieren.

Wenn alle Speicherzellen MCa und MCb in den Speicherfeldern 1a und 1b bereits geprüft worden sind, werden wie obenbeschrieben Löschim pulse selektiv an das Speicherfeld 1a in Abhängigkeit davon, ob Da ten "1" im Verriegelungsschaltkreis 300 im Löschspannungs-Anlege schaltkreis 18a eingestellt worden sind, und Löschimpulse selektiv an das Speicherfeld 1b in Abhängigkeit davon, ob Daten "1" im Ver riegelungsschaltkreis 300 im Löschspannungs-Anlegeschaltkreis 18b eingestellt worden sind, angelegt (Operationsschritte S10 und S3 in Fig. 4). Sind Daten "1" in keinem der Verriegelungsschaltkreise 300 in den Löschspannungs-Anlegeschaltkreisen 18a und 18b eingestellt worden, so kann ermittelt werden, daß weder im Speicherfeld 1a noch im Speicherfeld 1b Speicherzellen mit einem Datenlöschdefekt exi stieren. Damit sind in diesem Fall alle Operationen im Datenlöschmo dus des Flash-EEPROMs abgeschlossen.

Sind Daten "1" im Verriegelungsschaltkreis in wenigstens einem der Löschspannungs-Anlegeschaltkreise 18a und 18b eingestellt worden, so daß Löschimpulse an wenigstens eines der Speicherfelder 1a und 1b angelegt werden (Operationsschritt S3), so tritt der Flash-EEPROM erneut in den Löschverifizierungszyklus und den nachfolgenden Lösch zyklus ein. Dies bedeutet, daß die Schaltkreisoperation entsprechend den Schritten S3-S9 und S2 der Fig. 4 erneut gestartet wird. Im Ge gensatz zum herkömmlichen Flash-EEPROM werden die nach der Löschve rifizierung erzeugten Löschimpulse nur an das Speicherfeld angelegt, das eine Speicherzelle mit einem Datenlöschdefekt aufweist. Da keine Löschimpulse an das Speicherfeld angelegt werden, das nur Speicher zellen aufweist, in denen die Datenlöschung abgeschlossen ist, wird die Zahl der Speicherzellen, in denen durch die Neuanlegung der Löschimpulse eine Überschußlöschung verursacht wird, im Vergleich zum herkömmlichen Fall vermindert.

Die den Operationsschritten S3-S10 entsprechende Schaltkreisopera tion wird wiederholt, bis in keinem der Speicherfelder 1a und 1b eine Speicherzelle mit Datenlöschdefekt mehr existiert. Das bedeu tet, daß im letzten Löschverifizierungszyklus die Daten aus allen Speicherzellen in den Speicherfeldern 1a und 1b gelesen werden, ohne daß Daten "1" in einem der entsprechend den Speicherfeldern 1a und 1b gebildeten Verriegelungsschaltkreisen 300 verriegelt sind (siehe Fig. 11).

Die Unterschiede in der Einfachheit der Datenlöschung zwischen den Speicherzellen im jeweiligen Speicherfeld wird mit der Unterteilung des Speicherfeldes in zwei Speicherfelder 1a und 1b kleiner. Damit ist in jedem der Speicherfelder 1a und 1b die Überschußlöschung we niger wahrscheinlich. Entsprechend wird die Wahrscheinlichkeit einer Überschußlöschung in den Speicherzellen der Speicherfelder 1a und 1b nach der Vervollständigung der Schaltkreisoperation im Löschmodus des Flash-EEPROMs im Vergleich zum herkömmlichen Fall reduziert.

Dieser Flash-EEPROM kann mit beliebigen Verfahren in den Löschmodus versetzt werden. Beispielsweise kann dieser Flash-EEPROM wie im Falle des herkömmlichen Flash-EEPROMs der Fig. 24 als Reaktion auf externe Steuersignale wie ein Löschaktivierungssignal EE oder ähnli che Signale so eingestellt werden, daß er im Löschmodus arbeitet.

Selbst wenn im Löschverifizierungszyklus eine Speicherzelle mit de fekter Datenlöschung erfaßt wird, so werden bei dieser Ausführungs form keine Löschimpulse erneut an die Speicherfelder angelegt, bevor nicht alle Speicherzellen MC in den Speicherzellenfeldern geprüft worden sind. Ferner werden im Löschverifizierungszyklus die Speicherzellen eines jeden Speicherfeldes erneut in der Reihenfolge der Adresse geprüft, nachdem ein Löschimpuls erneut an die Speicher felder angelegt worden ist. Damit dauert es eine gewisse Zeit, bis Löschimpulse tatsächlich an eine Speicherzelle mit Datenlöschdefekt angelegt werden, wenn diese Speicherzelle mit Datenlöschdefekt er faßt worden ist. Ferner wird selbst eine Speicherzelle erneut über prüft, für die bereits bestätigt worden ist, daß die Datenlöschung abgeschlossen ist. Daher wird eine effizientere Datenlöschung selte ner erreicht.

Fig. 5 zeigt eine schematisches Blockdiagramm der Struktur eines verbesserten Flash-EEPROMs, der eine Datenlöschung effizienter als der Flash-EEPROM der vorherigen Ausführungsform ausführen kann. Fig. 5 zeigt eine weitere Ausführungsform der vorliegenden Erfindung dar.

In Fig. 5 ist hauptsächlich eine Schaltung gezeigt, die sich auf die Datenlöschung bezieht. Fig. 6 zeigt ein Operationsflußdiagramm der Operation des Flash-EEPROMs der Fig. 5 im Datenlöschmodus und Fig. 13 ein Diagramm eines Datenleseverfahrens im Datenlöschmodus des Flash-EEPROMs der Fig. 4. Unter Bezugnahme auf die Fig. 6 und 13 er folgt nun eine detaillierte Beschreibung der Struktur und des Be triebs des Flash-EEPROMs der Fig. 5 zum Datenlöschen.

Bezüglich Fig. 5 ist in diesem Flash-EEPROM ein Speicherfeld wie bei der vorherigen Ausführungsform in zwei Teilfelder 1a und 1b unter teilt. Ein Y-Gatter 2a, eine Source-Leitungsumschalter 3a, ein Schreibschaltkreis 7a, ein Leseverstärker 8a, ein Komparator 101a und ein lokaler Verriegelungsschaltkreis 102a sind entsprechend dem Speicherfeld 1a gebildet. In ähnlicher Weise sind ein Y-Gatter 2b, eine Source-Leitungsumschalter 3b, ein Schreibschaltkreis 7b, ein Leseverstärker 8b, ein Komparator 101b und ein lokaler Verriege lungsschaltkreis 102b entsprechend dem Speicherfeld 1b gebildet. In dieser Ausführungsform ist ein Zeilendekoder 4 für beide Speicher felder 1a und 1b gemeinsam geschaffen. In ähnlicher Weise ist ein Spaltendekoder 5 für beide Y-Gatter 2a und 2b gemeinsam geschaffen.

Der Löschsteuerschaltkreis 110 weist einen globalen Verriegelungs schaltkreis 103, einen ersten Adreßzähler 104, einen zweiten Adreß zähler 105 und einen Löschimpulserzeugungs-Steuerschaltkreis 106 auf. Der erste Adreßzähler 104 erzeugt Spaltenadreßsignale, die Spaltenadressen der Speicherfelder 1a und 1b bestimmen, der zweite Adreßzähler 105 Zeilenadressen, die Zeilenadressen der Speicherfel der 1a und 1b festlegen. Ein Adreßpuffer 6 empfängt externe Adreßsi gnale von den externen Adreßanschlüssen AO-AK, das vom ersten Adreß zähler 104 erzeugte Spaltenadreßsignal und das vom zweiten Adreßzäh ler 105 erzeugte Zeilenadreßsignal. Zwischen den externen Ein-/Aus gangsanschlüssen I/O₀-I/O_N und einem Satz von Schreibschaltkrei sen 7a und 7b und Leseverstärkern 8a und 8b ist ein Ein-/Ausgabepuffer 9 gebildet. Ein Modussteuerschaltkreis 10 empfängt von externen Anschlüssen Steuersignale wie beispielsweise ein Löschaktivierungssignal , ein Chipaktivierungssignal , ein Aus gabeaktivierungssignal , ein Programmsignal etc. Ein Umschalt Schaltkreis 107 empfängt eine extern angelegte hohe Spannung V_PP, die zum Datenlöschen und Datenschreiben erforderlich ist. Es wird angenommen, daß ein vom ersten Adreßzähler 104 erzeugtes Spal tenadreßsignal letzte Spaltenadressen der Speicherfelder 1a und 1b anzeigt, wenn der Zählwert des ersten Adreßzählers 104 den maximalen Wert angibt. In ähnlicher Weise wird angenommen, daß ein vom zweiten Adreßzähler 105 erzeugtes Zeilenadreßsignal letzte Zeilenadressen der Speicherfelder 1a und 1b anzeigt, wenn der Zählwert des zweiten Adreßzählers 105 den maximalen Wert angibt.

Auch bei dieser Ausführungsform umfaßt eine Schaltkreisoperation im Datenlöschmodus die Wiederholung eines Löschzyklus, in dem Löschim pulse an die Speicherfelder angelegt werden, und eines Löschverifi zierungszyklus, in dem Daten aus jeder der Speicherzellen in den Speicherfeldern gelesen werden, und dann erfolgt eine Verifizierung in Abhängigkeit von den gelesenen Daten, ob die Datenlöschung voll ständig ist. Bezüglich Fig. 13 werden in Übereinstimmung mit dieser Ausführungsform Speicherdaten der Speicherzellen einer einzelnen Zeile in der Reihenfolge der Adressen gleichzeitig aus den Speicher feldern 1a und 1b in einem einzelnen Löschverifizierungszyklus gele sen. Zum Zeitpunkt, zu dem durch dieses Lesen eine Speicherzelle X erfaßt wird, in der die Daten nicht gelöscht sind, werden in einem Verriegelungsschaltkreis (102a, 102b), der dem Speicherfeld mit die ser nicht gelöschten Speicherzelle entspricht, Daten "1" einge stellt, die angeben, daß eine Speicherzelle mit nicht gelöschten Da ten existiert.

Wie im Falle des herkömmlichen Flash-EEPROMs, der in den Fig. 23 und 24 dargestellt ist, reagiert der Modussteuerschaltkreis 10 auf die externen Steuersignale und , um Signale auszugeben, die Betriebsmodi dieses Flash-EEPROMs bestimmen. Gibt der Modussteu erschaltkreis 10 ein Signal aus, das den Löschmodus festlegt, so steuert der Löschsteuerschaltkreis 110 als Reaktion hierauf die Schaltung, die der Datenlöschung entspricht, so daß der Löschzyklus und der Löschverifizierungszyklus abwechselnd wiederholt werden kön nen.

Im Löschmodus wird der Adreßpuffer 6 vom Löschsteuerschaltkreis 110 deaktiviert, während die ersten und zweiten Adreßzähler 104 und 105 aktiviert werden. Dies aktiviert die ersten und zweiten Adreßzähler 104 und 105, damit diese ihre Zähloperationen beginnen, um ein Spal tenadreßsignal und ein Zeilenadreßsignal zu erzeugen. Das vom ersten Adreßzähler 104 erzeugte Spaltenadreßsignal wird an den Spaltendeko der 5 und das vom zweiten Adreßzähler 105 erzeugte Zeilenadreßsignal an den Zeilendekoder 4 angelegt.

Im Löschzyklus führt ein Umschalt-Schaltkreis 400 eine externe hohe Spannung V_PP den Source-Leitungsumschaltern 3a und 3b zu. Der Löschimpulserzeugungs-Steuerschaltkreis 106 gibt im Löschzyklus ein Impulssignal mit einer bestimmten kurzen Impulsbreite aus. Nur wenn die Daten "1" im lokalen Verriegelungsschaltkreis 102a verriegelt sind, gibt der Source-Leitungsumschalter 3a während der Zeitspanne, in der das Impulssignal vom Löschimpulserzeugungs-Steuerschaltkreis 106 zugeführt wird, die vom Umschalt-Schaltkreis 400 angelegte hohe Spannung V_PP an eine (nicht dargestellte) Source-Leitung im Spei cherfeld 1a aus. In ähnlicher Weise gibt der Source-Leitungsumschal ter 3b während der Zeitspanne, in der das Impulssignal vom Löschim pulserzeugungs-Steuerschaltkreis 106 zugeführt wird, die angelegte hohe Spannung V_PP nur dann an eine (nicht dargestellte) Source-Lei tung 80b im Speicherfeld 1b aus, wenn die Daten "1" im lokalen Ver riegelungsschaltkreis 102b verriegelt sind. Im Löschzyklus führt der Zeilendekoder 4 das Massepotential allen Wortleitungen 50a und 50b in den Speicherfeldern 1a und 1b zu. Damit legt der Source-Leitungs umschalter 3a Löschimpulse nur dann an das Speicherfeld 1a an, wenn Daten "1" im lokalen Verriegelungsschaltkreis 102a verriegelt sind. Nur wenn Daten "1" im lokalen Verriegelungsschaltkreis 102b verrie gelt sind, legt der Source-Leitungsumschalter 3b Löschimpulse an das Speicherfeld 1b an (Operationsschritt S13 der Fig. 6).

Der lokale Verriegelungsschaltkreis 102a und der Source-Leitungsum schalter 3a entsprechen dem Löschspannungs-Anlegeschaltkreis 18a und der lokale Verriegelungsschaltkreis 102b und der Source-Leitungsum schalter 3b dem Löschspannungs-Anlegeschaltkreis 18b in der vorheri gen Ausführungsform. Jeder der Source-Leitungsumschalter 3a und 3b weist beispielsweise einen Hochspannungsumschalter 500 und eine Hochspannungsimpulsquelle 700 auf, wie sie in Fig. 2 dargestellt sind. Die beiden lokalen Verriegelungsschaltkreise 102a und 102b entsprechen beispielsweise dem Verriegelungsschaltkreis 300 der Fig. 2.

Nachdem die Löschimpulse an die Speicherfelder 1a und 1b angelegt worden sind, tritt dieser Flash-EEPROM in den Löschverifizierungszy klus ein. Nun erfolgt eine Beschreibung der Schaltkreisoperation im Löschverifizierungszyklus.

Zuerst wird zu Beginn des Löschverifizierungszyklus der Zählwert des ersten Adreßzählers 104 zurückgesetzt (Operationsschritt S14 der Fig. 6). Gleichzeitig setzt der Löschsteuerschaltkreis 110 die ver riegelten Daten der lokalen Verriegelungsschaltkreise 102a und 102b auf "0" zurück (oben genannter Operationsschritt S14). Der Umschalt- Schaltkreis 400 führt im Löschverifizierungszyklus dem Zeilendekoder 4 eine Versorgungsspannung V_CC zu.

Nun steuert der Löschsteuerschaltkreis 110 den Zeilendekoder 4, den Spaltendekoder 5 sowie die Leseverstärker 8a und 8b, um ein normales Lesen von Daten aus den Speicherfeldern 1a und 1b auszuführen. Ent sprechend führt der Zeilendekoder 4 eine Versorgungsspannung mit lo gisch hohem Pegel vom Umschalter-Schaltkreis entsprechend dem Zei lenadreßsignal vom zweiten Adreßzähler 105 nur einer einzelnen der Wortleitungen in den jeweiligen Speicherfeldern 1a und 1b zu. Der Spaltendekoder 5 wählt entsprechend dem Spaltenadreßsignal vom er sten Adreßzähler 104 von den Bitleitungen im Speicherfeld 1a und den Bitleitungen im Speicherfeld 1b jeweils eine einzelne Bitleitung aus. Jeder der Leseverstärker 8a und 8b ermittelt, ob ein Strom durch die vom Spaltendekoder 5 ausgewählte Bitleitung fließt und gibt ein Signal entsprechend dem Ergebnis dieser Ermittlung aus. Da mit werden die Daten der Speicherzellen, die sich an der Position befinden, die von der Spaltenadresse entsprechend dem vom ersten Adreßzähler 104 erzeugten Spaltenadreßsignal und der Zeilenadresse entsprechend dem vom zweiten Adreßzähler 105 erzeugten Zeilenadreß signal festgelegt wird, gleichzeitig aus den Speicherfeldern 1a und 1b gelesen (Operationsschritt S15 der Fig. 6).

Der Komparator 101a vergleicht die Ausgabedaten des Leseverstärkers, d. h. die Speicherdaten der gegenwärtig im Speicherfeld 1a ausgewähl ten Speicherzelle mit den Daten "1" die angeben, daß die Daten löschung vollständig ist (Operationsschritt S16 der Fig. 6). Stimmen beide überein, so kann die Feststellung erfolgen, daß die Daten löschung bezüglich der gegenwärtig ausgewählten Speicherzelle im Speicherfeld 1a vollständig ist, so daß der Komparator 101a den lo kalen Verriegelungsschaltkreis 102a in einem zurückgestellten Zu stand hält. Stimmen umgekehrt die beiden Daten nicht überein, so kann eine Feststellung erfolgen, daß die Datenlöschung bezüglich der gegenwärtig ausgewählten Speicherzelle nicht vollständig ist, so daß der Komparator 101a Daten "1" im lokalen Verriegelungsschaltkreis 102a einstellt (Operationsschritt S17 der Fig. 6).

Die Schaltkreisoperation entsprechend den oben angeführten Operati onsschritten S16 und S17 wird auch im Komparator 101b und dem loka len Verriegelungsschaltkreis 102b ausgeführt. Genauer g 53094 00070 552 001000280000000200012000285915298300040 0002004119394 00004 52975esagt ver gleicht der Komparator 101b die Ausgabedaten des Leseverstärkers 8b, d. h. die Speicherdaten der gegenwärtig im Speicherfeld 1b ausgewähl ten Speicherzelle, mit den Daten "1", die eine vollständige Daten löschung angeben. Dann erfolgt die Feststellung, ob die Daten löschung bezüglich der gegenwärtig ausgewählten Speicherzelle voll ständig ist (Operationsschritt S16). Stimmen die beiden verglichenen Daten überein, so hält der Komparator 101b den lokalen Verriege lungsschaltkreis 102b im zurückgesetzten Zustand. Stimmen umgekehrt die beiden Daten nicht überein, so stellt der Komparator 101b Daten "1" im lokalen Verriegelungsschaltkreis 102b ein (Operationsschritt S17).

Wenn Daten "1" in wenigstens einem der lokalen Verriegelungsschalt kreise 102a und 102b eingestellt worden sind, werden im Operations schritt S17 Daten "1" im globalen Verriegelungsschaltkreis 103 in Abhängigkeit davon, ob die verriegelten Daten der lokalen Verriege lungsschaltkreise im gesetzten Zustand sind, eingestellt.

Sind die Schaltkreisoperationen der Operationsschritte S16 und S17 der Fig. 7 abgeschlossen, so wird der Zählwert des ersten Adreßzäh lers 104 im Löschsteuerschaltkreis 110 inkrementiert (Operationsschritt S18 in Fig. 6). Dann wird ermittelt, ob der in krementierte Zählwert den Wert entsprechend einem Spaltenadreßsignal übersteigt, das die letzte Spaltenadresse angibt (Operationsschritt S19 der Fig. 6). Übersteigt der inkrementierte Zählwert den Wert entsprechend der letzten Spaltenadresse nicht, so wird angenommen, daß Bitleitungen existieren, die im gegenwärtigen Löschverifizie rungszyklus der jeweiligen Speicherfelder 1a und 1b nicht ausgewählt worden sind. Damit werden in diesem Fall in Abhängigkeit vom Spal tenadreßsignal, das vom ersten Adreßzähler 104 nach dieser Inkremen tierung erzeugt wird, und vom Zeilenadreßsignal, das vom zweiten Adreßzähler 105 erzeugt wird, Daten aus den Speicherfeldern 1a und 1b gelesen (Operationsschritte S19 und S15 der Fig. 6). Dies bedeu tet, daß die Schaltkreisoperation entsprechend den Operationsschrit ten S15-S18 der Fig. 6 neu gestartet wird. Da der Zählwert des zwei ten Adreßzählers 105 zu diesem Zeitpunkt nicht inkrementiert wird, werden die Speicherdaten der jeweiligen Speicherzellen, die sich am Kreuzungspunkt zwischen derselben Wortleitung wie der zuvor ausge wählten Wortleitung und der nächsten Bitleitung nach der vorher aus gewählten Bitleitung befinden, aus den Speicherfeldern 1a und 1b ausgelesen. Dann wird in Abhängigkeit von den aus diesen Speicher zellen gelesenen Daten ermittelt, ob die in den jeweiligen Speicher feldern 1a und 1b ausgewählten Speicherzellen einen Datenlöschdefekt aufweisen. In Abhängigkeit vom Ergebnis dieser Ermittlung werden die lokalen Verriegelungsschaltkreise 102a und 102b eingestellt.

Diese Schaltkreisoperation wird wiederholt, bis der Zählwert des er sten Adreßzählers 104 den maximalen Wert erreicht. Genauer gesagt wird die Löschverifizierung für jede der Speicherzellen einer Zeile im Speicherfeld 1a entsprechend dem gegenwärtig vom zweiten Adreß zähler 105 erzeugten Zeilenadreßsignal und für jede der Speicherzel len einer Zeile im Speicherfeld 1b entsprechend dem gegenwärtig vom zweiten Adreßzähler 105 erzeugten Zeilenadreßsignal ausgeführt. Exi stiert auch nur eine Speicherzelle mit unvollständig gelöschten Da ten unter den Speicherzellen einer Zeile im Speicherfeld 1a, so wer den Daten "1" im lokalen Verriegelungsschaltkreis 102a und globalen Verriegelungsschaltkreis 103 eingestellt. Existiert in ähnlicher Weise auch nur eine Speicherzelle mit unvollständig gelöschten Daten unter den Speicherzellen einer Zeile im Speicherfeld 1b, so werden Daten "1" im lokalen Verriegelungsschaltkreis 102b und globalen Ver riegelungsschaltkreis 103 eingestellt. Damit werden Daten "1" im globalen Verriegelungsschaltkreis 103 eingestellt, wenn auch nur einen unvollständig gelöschte Speicherzelle unter den Speicherzellen einer Zeile in einem der Speicherfelder 1a und 1b existiert.

Erreicht der Zählwert des ersten Adreßzählers 104 den maximalen Wert und ist die Schaltkreisoperation entsprechend den Operationsschrit ten S15-S19 der Fig. 6 für alle Spaltenadressen abgeschlossen, so wird ermittelt, ob Daten "1" im globalen Verriegelungsschaltkreis 103 eingestellt worden sind (Operationsschritt S20 der Fig. 6). Sind Daten "1" im globalen Verriegelungsschaltkreis 103 eingestellt wor den, so wird angenommen, daß eine unvollständig gelöschte Speicher zelle unter den Speicherzellen einer Zeile im Speicherfeld 1a oder den Speicherzellen einer Zeile im Speicherfeld 1b existiert, für die in diesem Löschverifizierungszyklus eine Löschverifizierung ausge führt worden ist. Für den Fall, daß Daten "1" im globalen Verriege lungsschaltkreis eingestellt worden sind, kehrt die Schaltkreisope ration des Flash-EEPROMs zum Löschzyklus zurück. Dies bedeutet, daß eine Reihe von Schaltkreisoperationen entsprechend den Operations schritten S13-S21 der Fig. 6 erneut beginnt. Sind im globalen Ver riegelungsschaltkreis die Daten "1" jedoch nicht eingestellt worden, so wird angenommen, daß eine unvollständig gelöschte Speicherzelle weder unter den Speicherzellen der Zeile im Speicherfeld 1a noch un ter den Speicherzellen der Zeile im Speicherfeld 1b existieren, für die in diesem Verifizierungszyklus die Löschverifizierung ausgeführt worden ist. Damit wird in diesem Fall der Zählwert des zweiten Adreßzählers 105 inkrementiert, um zu prüfen, ob eine unvollständig gelöschte Speicherzelle in der Zeile entsprechend der nächsten Adresse bezüglich der Adresse, die vom gegenwärtig vom zweiten Adreßzähler 105 erzeugten Zeilenadreßsignal bestimmt wird, existiert (Operationsschritt S21 der Fig. 6).

Wird durch diese Inkrementierung das vom zweiten Adreßzähler 105 er zeugte Zeilenadreßsignal inkrementiert, so gibt es eine Zeile, die in den Speicherfeldern 1a und 1b nicht auf Löschung hin überprüft worden ist. In diesem Fall wird die Schaltkreisoperation entspre chend den Operationsschritten S14-S22 der Fig. 6 erneut ausgeführt (Operationsschritt S22 der Fig. 6).

Wie oben beschrieben worden ist, werden bei dieser Ausführungsform jedesmal, wenn die Speicherzellen einer Zeile bezüglich der Spei cherfelder 1a und 1b geprüft werden, Löschimpulse erneut an das Speicherfeld angelegt, in dem eine Speicherzelle mit Datenlöschde fekt in der überprüften Zeile existiert. Gibt es in dieser Zeile keine unvollständig gelöschte Speicherzelle mehr (lautet das Ergeb nis der Bestimmung im Operationsschritt S20 "Nein"), so wird der Zählwert des zweiten Adreßzählers 105 inkrementiert. Wird eine Zeile, in der eine unvollständig gelöschte Speicherzelle existiert, erfaßt, so werden daher Löschimpulse erneut angelegt, bis diese Speicherzelle vollständig gelöscht ist. Sind die Daten dieser Speicherzelle vollständig gelöscht worden, so wird die nächste Zeile der Löschverifizierung unterworfen (siehe Fig. 13). Der Zählwert des zweiten Adreßzählers 105 wird als Reaktion auf das Eintreten des Flash-EEPROMs in den Löschmodus zurückgesetzt (Operationsschritt S12 der Fig. 6). Erreicht der Zählwert des zweiten Adreßzählers 105 den maximalen Wert und sind die Daten aller Speicherzellen in der Zeile entsprechend der letzten Adresse in den jeweiligen Speicherfeldern 1a und 1b vollständig gelöscht, so sind zum Schluß die Daten der Speicherzellen aller Adressen in den Speicherfeldern 1a und 1b ge löscht. Dies bedeutet, daß im letzten Löschverifizierungszyklus die Speicherdaten aller Speicherzellen, die in den jeweiligen letzten Zeilen angeordnet sind, aus den jeweiligen Speicherfeldern 1a und 1b gelesen werden, ohne daß die Daten "1" in einem lokalen Verriege lungsschaltkreis verriegelt werden, der entsprechend dem Speicher feld 1a oder 1b gebildet ist (siehe Fig. 13). Daher vervollständigt der Flash-EEPROM die gesamte Operation für die Datenlöschung und Löschverifizierung und verläßt den Löschmodus.

In der Praxis ist der Löschsteuerschaltkreis 110 in der Steuerschal tung dieses Flash-EEPROMs integriert. Die Inkrementierung der Zähl werte der ersten und zweiten Adreßzähler 104 und 105, die Bestimmung der verriegelten Daten des globalen Verriegelungsschaltkreises 103, die Operationsteuerung des Löschimpulserzeugungs-Steuerschaltkreises 106 und ähnliches wird durch eine Steuerungsoperation dieser Steuer schaltung ausgeführt.

Wie im herkömmlichen Fall dient jeder der Schreibschaltkreise 7a und 7b als Schaltkreis zum Schreiben von Daten in ausgewählte Speicher zellen in den Speicherfeldern 1a und 1b, indem in einem Daten schreibmodus eine Spannung entsprechend den vom Ein-/Ausgabepuffer 9 zugeführten Daten an die Y-Gatter 2a und 2b angelegt wird.

Wie beschrieben worden ist, wird bei dieser Ausführungsform die Neu anlegung der Löschimpulse an die Speicherfelder 1a und 1b jedesmal dann ausgeführt, wenn die Speicherzellen einer Zeile geprüft worden sind. Daher wird für den Fall, daß ungenügend gelöschte Speicherzel len in ungeprüften Zeilen existieren, durch die für die vorher er faßte Speicherzelle mit Datenlöschdefekt erzeugten Löschimpulse eine Datenlöschung auch für die Speicherzellen mit Datenlöschungsdefekt ausgeführt. Daher benötigt die Löschung der Daten aller Speicherzel len in den Speicherfeldern 1a und 1b im Vergleich zur vorherigen Ausführungsform weniger Zeit.

In Übereinstimmung mit der oben beschriebenen Ausführungsform werden in einem einzelnen Löschverifizierungszyklus die Speicherdaten aller Speicherzellen einer einzelnen Zeile aus jedem Speicherfeld unabhän gig von der Erfassung einer Speicherzelle mit Datenlöschdefekt im Verlauf des Zyklus gelesen. Zum Zeitpunkt, zu dem die ungenügend ge löschte Speicherzelle im einzigen Löschverifizierungszyklus erfaßt wird, kann die Schaltkreisoperation für das Datenlesen unterbrochen werden, um einen Löschzyklus zu starten. Ein solcher Flash-EEPROM wird mit der beispielsweise in Fig. 1 dargestellten Struktur imple mentiert. Fig. 7 zeigt ein Operationsflußdiagramm einer Schaltkreis operation eines Flash-EEPROMs, an den Löschimpulse angelegt werden, unmittelbar nachdem eine unvollständig gelöschte Speicherzelle er faßt worden ist. Dies stellt eine weitere Ausführungsform der Erfin dung dar. Fig. 14 zeigt ein Diagramm eines Datenleseverfahrens in einem Löschverifizierungszyklus entsprechend der in Fig. 7 darge stellten Ausführungsform.

Bezüglich der Fig. 1, 7 und 14 sind entsprechend dieser Ausführungs form die Schaltkreisoperation zu Beginn des Löschmodus (Operationsschritte S23 und S24 in Fig. 7) und die Schaltkreisopera tion im Löschmodus (Operationsschritt S25 in Fig. 7) dieselben wie bei der Ausführungsform der Fig. 1 bis 4. Im Löschverifizierungszy klus werden, wie in Fig. 14 dargestellt ist, jedoch die Speicherda ten einer jeden Speicherzelle in der Reihenfolge der Adressen gleichzeitig aus den Speicherfeldern 1a und 1b gelesen. Zum Zeit punkt, zu dem eine nicht gelöschte Speicherzelle durch dieses Lesen erfaßt wird, werden Daten "1" im Verriegelungsschaltkreis 300 einge stellt, der entsprechend dem Speicherfeld, das diese nicht gelöschte Speicherzelle aufweist, gebildet ist. Unmittelbar nachdem die Daten "1" im Verriegelungsschaltkreis 300 eingestellt worden sind, werden Löschimpulse an dieses Speicherfeld angelegt. Sind die Daten der er faßten Speicherzelle vollständig gelöscht worden, so beginnt das gleichzeitige Datenlesen aus den Speicherfeldern 1a und 1b erneut. Dieses Datenlesen beginnt mit der nächsten Adresse bezüglich der er faßten Speicherzelle. Eine Reihe von Schaltkreisoperationen wird an schließend folgendermaßen wiederholt: Datenlesen → Erfassen einer nicht gelöschten Speicherzelle → Anlegen der Löschimpulse → Ve rifizieren, daß die Daten der erfaßten Speicherzelle vollständig ge löscht worden sind → Neustart des Datenlesens ab der nächsten Adresse bezüglich der erfaßten Speicherzelle. Damit werden im letz ten Löschverifizierungszyklus die Speicherdaten aller verbleibenden Speicherzellen in der Reihenfolge der Adressen aus den jeweiligen Speicherfeldern 1a und 1b gelesen, ohne daß Daten "1" im Verriege lungsschaltkreis 300 eingestellt werden, der entsprechend einem der Speicherfelder 1a und 1b gebildet ist. Unter Bezugnahme auf die Fig. 7 erfolgt nun eine detaillierte Beschreibung der Schaltkreisopera tion im Löschverifizierungszyklus.

Im Löschverifizierungszyklus werden zuerst die Verriegelungsschalt kreise in den jeweiligen Löschspannungs-Anlegeschaltkreisen 18a und 18b zurückgesetzt (Operationsschritt S26). Dann lesen die Lesever stärker 8a und 8b die Speicherdaten der Speicherzellen, die an den Stellen entsprechend dem Adreßsignal gebildet sind, das zu diesem Zeitpunkt vom Adreßzähler 19 zugeführt wird, gleichzeitig aus den jeweiligen Speicherfeldern 1a und 1b (Operationsschritt S27). Dann ermitteln die Verifizierungs-/Löschsteuerschaltkreise 17a und 17b, ob die von den Leseverstärkern 8a und 8b gelesenen Daten angeben, daß die "Löschung vervollständigt" ist (Operationsschritt S28). Lau tet das Ergebnis der Ermittlung im Verifizierungs-/Lösch steuerschaltkreis 17a oder dasjenige im Verifizierungs-/Lösch steuerschaltkreis 17b "Nein", so fährt die Schaltkreisopera tion mit dem Operationsschritt S29 fort. Im Operationsschritt S29 legt der Verifizierungs-/Löschsteuerschaltkreis, der "Nein" ermit telt hat, ein Signal ERS zum Einstellen der Daten "1" im Verriege lungsschaltkreis 300 im entsprechenden Löschspannungs-Anlegeschalt kreis an. Sind Daten "1" in einem der Verriegelungsschaltkreise 300 eingestellt, so tritt der Flash-EEPROM dieser Ausführungsform in den Löschzyklus ein, so daß von der Hochspannungsimpulsquelle 700 Löschimpulse ausgegeben werden. Folglich werden die Löschimpulse vom entsprechenden Löschspannungs-Anlegeschaltkreis an eines der Spei cherfelder 1a und 1b angelegt, das die nicht gelöschte Speicherzelle aufweist. Da das zu diesem Zeitpunkt ausgegebene Adreßsignal das selbe wie das vorher erwähnte Adreßsignal ist, werden anschließend die Daten derselben Speicherzellen wie vorher erneut aus den jewei ligen Speicherfeldern 1a und 1b gelesen. Damit wird für dieselben Speicherzellen eine Löschverifizierung ausgeführt (Operationsschritte S27 und S28). Geben im Operationsschritt S28 die beiden aus den Speicherfeldern 1a und 1b ausgelesenen Daten ein "Datenlöschen vervollständigt" an, so inkrementieren die Verifizie rungs-/Löschsteuerschaltkreise 7a und 7b den Zählwert des Adreßzäh lers 19 (Operationsschritt S30). Übersteigt der inkrementierte Zähl wert den Wert entsprechend der letzten Adresse der Speicherfelder 1a und 1b nicht, so werden von den Leseverstärkern 8a und 8b Daten aus den Speicherfeldern 1a bzw. 1b gelesen (Operationsschritte S27 und S31). Da zu diesem Zeitpunkt der Zählwert des Adreßzählers 19 um eins höher als der beim vorherigen Datenlesen erhaltene Zählwert ist, werden Daten aus einer Speicherzelle an der bezüglich der Speicherzelle, aus der vorher Daten gelesen wurden, nächsten Adresse gelesen. Damit wird eine Löschverifizierung für die nächste Speicherzelle bezüglich der Speicherzelle, die der vorherigen Lösch verifizierung unterworfen wurde, ausgeführt. Ist durch die derart wiederholten Schaltkreisoperationen der Operationsschritte S25-S31 die Datenlöschung bezüglich aller Speicherzellen bis zur letzten Adresse der jeweiligen Speicherfelder 1a und 1b vervollständigt wor den, so übersteigt der im Operationsschritt S30 inkrementierte Zähl wert des Adreßzählers 19 den Wert entsprechend der letzten Adresse, d. h. das Ergebnis der Ermittlung im Operationsschritt S31 lautet "Ja". Entsprechend sind alle Schaltkreisoperationen im Löschmodus abgeschlossen.

Während bei den vorangegangenen Ausführungsformen die Löschverifi zierung gleichzeitig für die Speicherfelder 1a und 1b ausgeführt wird, können die Löschverifizierung für das Speicherfeld 1a und die jenige für das Speicherfeld 1b auch zeitlich hintereinander ausge führt werden. Da in diesem Fall die Datenlöschung für eines der Speicherfelder 1a und 1b nicht beginnt, bis eine Datenlöschung für das andere Speicherfeld abgeschlossen ist, steigt die Datenlöschzeit an, aber die Leistungsaufnahme, die für die Datenlöschung erforder lich ist, wird im Vergleich zu den oben angeführten zwei Ausfüh rungsformen vermindert. Fig. 8 zeigt ein schematisches Blockdiagramm der Konfiguration eines Flash-EEPROMs, in dem eine Löschverifizie rung für das Speicherfeld 1a und diejenige für das Speicherfeld 1b in zeitlicher Folge ausgeführt werden können. Dies stellt eine wei tere Ausführungsform der Erfindung dar. Die Fig. 12 und 15 sind Dia gramme, die jeweils ein Datenleseverfahren bei der Löschverifizie rung zeigen, die durch die Konfiguration der Fig. 8 ermöglicht wird. Die Fig. 9 und 10 zeigen Flußdiagramme der Schaltkreisoperationen des Flash-EEPROMs der Fig. 8 zur Realisierung des in den Fig. 12 und 15 dargestellten Datenleseverfahrens.

Bezüglich Fig. 8 ist dieser Flash-EEPROM mit folgenden Ausnahmen derselbe wie der in Fig. 1 dargestellte: Es ist ein Blockzähler 820 gebildet und ein Blockauswahlschaltkreis 810 ohne Maskierungsschalt kreis ist als eine nachfolgende Stufe des Umschalt-Schaltkreises 20 geschaffen.

Im Löschmodus erzeugt der Blockzähler 820 durch eine Zähloperation ein Blockadreßsignal. Das bedeutet, daß der Blockzähler 820 jedes mal, wenn sein Zählwert um eins erhöht wird, ein Blockadreßsignal erzeugt, das das nächste Speicherfeld bezüglich des Speicherfeldes, das vom bisher ausgegeben Blockadreßsignal festgelegt worden ist, bestimmt. In dieser Ausführungsform wird angenommen, daß das Blockadreßsignal, das ausgegeben wird, wenn der Zählwert minimal ist, das Speicherzellenfeld 1a bestimmt, während das Blockadreßsi gnal, das bei einem um eins höheren Zählwert als diesem minimalen Zählwert ausgegeben wird, das Speicherzellenfeld 1b festlegt. Ferner wird angenommen, daß das vom Adreßzähler 19 ausgegebene Adreßsignal kein Blockadreßsignal aufweist.

Im Löschmodus legt der Umschalt-Schaltkreis 20 das Ausgangssignal des Adreßzählers 19 an die Zeilendekoder 4a und 4b sowie die Spal tendekoder 5a und 5b an, während er das Ausgangssignal des Blockzäh lers 820 dem Blockauswahlschaltkreis 810 zuführt. Der Blockauswahl schaltkreis 810 aktiviert einen Spaltendekoder und einen Zeilendeko der, die entsprechend dem einen der Speicherfelder 1a und 1b gebil det sind, das durch das Adreßsignal vom Umschalt-Schaltkreis 20 be stimmt wird, während er den anderen Spalten- und den anderen Zeilen dekoder entsprechend dem anderen Speicherfeld deaktiviert.

Bezüglich Fig. 12 werden in Übereinstimmung mit der in Fig. 9 darge stellten Schaltkreisoperation die Speicherdaten aller Speicherzellen in der Reihenfolge der Adressen nur aus einem der Speicherfelder 1a und 1b in einem einzelnen Löschverifizierungszyklus gelesen. Zum Zeitpunkt, zu dem eine nicht gelöschte Speicherzelle durch dieses Lesen erfaßt wird, werden Daten "1" im Verriegelungsschaltkreis 300, der entsprechenden dem Speicherfeld mit der nicht gelöschten Speicherzelle gebildet ist, eingestellt. Entsprechend wird im Lösch zyklus, der auf den Löschverifizierungszyklus folgt, ein Löschimpuls nur an dieses Speicherfeld angelegt. Werden das derartige Datenlesen und das derartige Anlegen eines Löschimpulses zuerst bezüglich dem einen Speicherfeld 1a wiederholt, so werden die Daten aller Speicherzellen im Speicherfeld 1a vollständig gelöscht. Damit werden im letzten Löschverifizierungszyklus für das Speicherfeld 1a die Speicherdaten aller Speicherzellen im Speicherfeld 1a gelesen, ohne daß Daten "1" im Verriegelungsschaltkreis 300 entsprechend dem Spei cherfeld 1a verriegelt werden. Anschließend werden wie oben be schrieben das Lesen der Speicherdaten aus allen Speicherzellen im anderen Speicherfeld 1b und das Anlegen eines Löschimpulses an das Speicherfeld 1b wiederholt, bis die verriegelten Daten des Verriege lungsschaltkreises 300 entsprechend dem Speicherfeld 1b am Ende des einzelnen Löschverifizierungszyklus gleich "0" sind.

Unter Bezugnahme auf die Fig. 9 erfolgt nun eine detaillierte Be schreibung der Schaltkreisoperation des Flash-EEPROMs dieser Ausfüh rungsform im Löschmodus.

Zu Beginn des Löschmodus setzen die Verifizierungs-/Lösch steuerschaltkreise 17a und 17b sowohl den Zählwert des Block zählers 820 als auch des Adreßzählers 19 auf einen minimalen Wert "0" zurück (Operationsschritte S32 und S33). Im Löschverifizierungs zyklus setzen die Verifizierungs-/Löschsteuerschaltkreise 17a und 17b zuerst die entsprechenden Verriegelungsschaltkreise 300 in den Löschspannungs-Anlegeschaltkreisen 18a und 18b zurück (Operationsschritt S35). Dann werden die Speicherdaten einer Speicherzelle, die durch das Zeilen- und das Spaltenadreßsignal, das zu diesem Zeitpunkt vom Adreßzähler 19 ausgegeben wird, bestimmt ist, durch den entsprechenden der Leseverstärker 18a und 18b aus ei nem vom Blockadreßsignal festgelegten Speicherfeld ausgelesen, das vom Blockzähler 820 ausgegeben wird (Operationsschritt S36). Der Ve rifizierungs-/Löschsteuerschaltkreis 17a oder 17b entsprechend dem Speicherfeld, das vom Blockadreßsignal festgelegt wird, ermittelt anschließend, ob die gelesenen Daten ein "Löschen vervollständigt" angeben (Operationsschritt S37). Lautet das Ergebnis der Ermittlung im Operationsschritt S37 "Ja", so inkrementiert der entsprechende Verifizierungs-/Löschsteuerschaltkreis sofort den Zählwert des Adreßzählers 19 (Operationsschritt S39). Lautet das Ergebnis der Er mittlung im Operationsschritt S39 jedoch "Nein" so stellt der ent sprechende Verifizierungs-/Löschsteuerschaltkreis Daten "1" im Ver riegelungsschaltkreis 300 im entsprechenden Löschspannungs-Anlege schaltkreis 18a oder 18b ein (Operationsschritt S38) und inkremen tiert dann den Zählwert des Adreßzählers 19.

Die Schaltkreisoperationen der Operationsschritte S36-S40 werden wiederholt, bis der im Operationsschritt S39 inkrementierte Zählwert den Wert übersteigt, der die letzte Adresse im durch das Blockadreß signal angegebenen Speicherfeld bezeichnet. Übersteigt der inkremen tierte Zählwert den Wert entsprechend der letzten Adresse, so wird die Schaltkreisoperation des Löschzyklus (Operationsschritte S34 und S41) ausgeführt. Genauer gesagt wird der von der Hochspannungsimpul squelle 700 ausgegebene Löschimpuls nur von demjenigen der Lösch spannungs-Anlegeschaltkreise 18a und 18b ausgegeben, der einen Ver riegelungsschaltkreis 300 aufweist, dessen Daten auf "1" gesetzt sind, und dem entsprechenden der Speicherfelder 1a und 1b zugeführt.

Wenn die Speicherdaten aller Speicherzellen im Speicherfeld, das vom Blockadreßsignal festgelegt wird, durch die Wiederholung der Schalt kreisoperationen der Operationsschritte S34-S41 vollständig gelöscht sind, so wird die Schaltkreisoperation der Operationsschritte S42 und S43 ausgeführt, da sich der Verriegelungsschaltkreis 300 am Ende des Löschverifizierungszyklus in einem zurückgesetzten Zustand be findet. Das bedeutet, daß die Verifizierungs-/Lösch steuerschaltkreise 17a und 17b den Zählwert des Blockzählers 820 inkrementieren. Übersteigt dieser inkrementierte Zählwert den Wert entsprechend dem Blockadreßsignal, das das Speicherfeld 1b be zeichnet, nicht, so werden die Schaltkreisoperationen der Operati onsschritte S33-S43 erneut gestartet. Ist die Datenlöschung der Speicherfelder 1a und 1b durch die Wiederholung der Schaltkreisope rationen der Operationsschritte S33-S43 vervollständigt, sind alle Schaltkreisoperationen im Löschmodus abgeschlossen, da der inkremen tierte Zählwert den Wert entsprechend dem Adreßsignal, das das Spei cherfeld 1b bestimmt, übersteigt.

Bezüglich Fig. 15 werden in Übereinstimmung mit der in Fig. 10 ge zeigten Schaltkreisoperation die Daten in einem einzelnen Löschveri fizierungszyklus in der Reihenfolge der Adressen in einem einzelnen der Speicherfelder 1a und 1b gelesen, bis eine nicht gelöschte Speicherzelle X erfaßt wird. Zum Zeitpunkt, zu dem die nicht ge löschte Speicherzelle erfaßt wird, werden Daten "1" im Verriege lungsschaltkreis 300 eingestellt, der entsprechend dem Speicherfeld mit dieser nicht gelöschten Speicherzelle gebildet ist. Entsprechend wird im Löschzyklus, der auf den Löschverifizierungszyklus folgt, ein Löschimpuls nur an dieses Speicherfeld angelegt. Im nächsten Löschverifizierungszyklus nach diesem Löschzyklus beginnt das Daten lesen mit der Adresse der Speicherzelle, die im vorherigen Löschve rifizierungszyklus erfaßt worden ist. Werden ein solches Datenlesen und ein solches Anlegen des Löschimpulses erst bezüglich des Spei cherfeldes 1a wiederholt, so werden die Daten aller Speicherzellen im Speicherfeld 1a vollständig gelöscht. Damit werden im letzten Löschverifizierungszyklus für das Speicherfeld 1a die Speicherdaten aller Speicherzellen entsprechend den der Adresse der im vorherigen Löschverifizierungszyklus erfaßten Speicherzelle nachfolgenden Adressen nacheinander aus dem Speicherfeld 1a ausgelesen, ohne daß Daten "1" im Verriegelungsschaltkreis 300 entsprechend dem Speicher feld 1a eingestellt werden. Anschließend werden das oben beschrie bene Datenlesen und das Anlegen des Löschimpulses für das andere Speicherfeld 1b wiederholt, bis die verriegelten Daten des Verriege lungsschaltkreises 300 zum Zeitpunkt, wenn die Speicherdaten der Speicherzelle mit letzter Adresse im Speicherfeld 1b gelesen wird, gleich "0" sind.

Unter Bezugnahme auf die Fig. 10 erfolgt nun eine detaillierte Be schreibung einer Schaltkreisoperation des Flash-EEPROMs dieser Aus führungsform im Löschmodus.

Zu Beginn des Löschmodus setzen die Verifizierungs-/Lösch steuerschaltkreise 17a und 17b die Zählwerte des Blockzählers 820 und des Adreßzählers 19 auf einen minimalen Wert "0" zurück (Operationsschritte S44 und S45). Im Löschverifizierungszyklus set zen die Verifizierungs-/Löschsteuerschaltkreise 17a und 17b zuerst die jeweiligen Verriegelungsschaltkreise 300 in den Löschspannungs- Anlegeschaltkreisen 18a bzw. 18b zurück (Operationsschritt S47). Dann werden die Speicherdaten der Speicherzelle, die vom Zeilen- und Spaltenadreßsignal, die zu diesem Zeitpunkt vom Adreßzähler 19 aus gegeben werden, festgelegt ist, durch den entsprechenden der Lese verstärker 18a und 18b aus dem Speicherfeld gelesen, das vom zu die sem Zeitpunkt vom Blockzähler 820 ausgegebenen Blockadreßsignal be stimmt wird (Operationsschritt S48).

Der Verifizierungs-/Löschsteuerschaltkreis 17a oder 17b entsprechend dem vom Blockadreßsignal bestimmten Speicherfeld ermittelt anschlie ßend, ob die gelesenen Daten ein "Löschen vervollständigt" angeben (Operationsschritt S49).

Lautet das Ergebnis der Ermittlung im Operationsschritt S49 "Nein", so stellt der entsprechende Verifizierungs-/Löschsteuerschaltkreis Daten "1" im Verriegelungsschaltkreis 300 im entsprechenden der Löschspannungs-Anlegeschaltkreise 18a und 18b ein (Operationsschritt S50). Sind Daten "1" im Verriegelungsschaltkreis 300 eingestellt worden, so wird die Schaltkreisoperation des Löschzyklus ausgeführt (Operationsschritt S46). Genauer gesagt wird von der Hochspannungs impulsquelle 700 ein Löschimpuls ausgegeben, so daß dieser ausgege bene Löschimpuls nur von demjenigen der Löschspannungs-Anlegeschalt kreise 18a und 18b an das entsprechende der Speicherfelder 1a und 1b abgegeben wird, der den Verriegelungsschaltkreis 300 mit Daten "1" aufweist.

Lautet das Ergebnis der Ermittlung im Operationsschritt S49 nach der Schaltkreisoperation in den Operationsschritten S46-S49 "Ja", dann inkrementieren die Verifizierungs-/Löschsteuerschaltkreise 17a und 17b den Zählwert des Adreßzählers 19 (Operationsschritt S51).

Die Schaltkreisoperationen der Operationsschritte S46-S52 werden wiederholt, bis der inkrementierte Zählwert den Wert übersteigt, der die letzte Adresse im durch das Blockadreßsignal bestimmten Spei cherfeld angibt. Übersteigt der inkrementierte Zählwert den Wert der letzten Adresse, so wird der Zählwert des Blockzählers 820 durch die Verifizierungs-/Löschsteuerschaltkreise 17a und 17b inkrementiert (Operationsschritt S53). Übersteigt dieser inkrementierte Zählwert den Wert entsprechend einem Adreßsignal, das das Speicherfeld 1b be zeichnet, so werden die Schaltkreisoperationen der Operations schritte S45-S54 erneut gestartet (Operationsschritt S54). Ist die Datenlöschung durch die Wiederholung der Schaltkreisoperationen in den Operationsschritten S45-S54 abgeschlossen, dann sind alle Schaltkreisoperationen im Löschmodus vervollständigt, da der inkre mentierte Zählwert den Wert entsprechenden dem Adreßsignal, das das Speicherfeld 1b bestimmt, übersteigt.

Wird das Datenlöschen für die Speicherfelder 1a und 1b zeitlich nacheinander ausgeführt, so ist es natürlich auch möglich, daß die Löschverifizierung für die jeweiligen Speicherfelder 1a und 1b in Einheiten zu jeweils einer Speicherzellenzeile ausgeführt wird, wie dies bei der Ausführungsform der Fall ist, die unter Bezugnahme auf die Fig. 5 beschrieben wurde. In diesem Fall kann der Konfiguration der Fig. 5 beispielsweise ein Blockzähler hinzugefügt werden.

Bei den beiden oben beschriebenen Ausführungsformen kann eine Schal tung zur Löschverifizierung (Verifizierungs-/Löschsteuerschaltkreise 17a und 17b der Fig. 1; Komparatoren 101a und 101b der Fig. 5) für die Speicherfelder 1a und 1b gemeinsam gebildet sein.

In den Ausführungsformen der Fig. 4, 6, 7, 9 und 10 werden Daten "1" in den Verriegelungsschaltkreisen 300, 102a, 102b und 103 einge stellt, um das Anlegen der Löschimpulse an die Speicherfelder zu er lauben/verhindern, bevor der Löschmodus beginnt, so daß die Löschim pulse in einem einzelnen Modus notwendigerweise an die Speicherfel der angelegt werden (Operationsschritte S1, S12, S23, S32 und S44). Ferner ist in den Fig. 4, 6, 7, 9 und 10 der Operationsschritt zum Datenschreiben vor der Datenlöschung, die ausgeführt wird, wenn der Löschmodus beginnt, nicht dargestellt.

Es ist ein Fall beschrieben worden, bei dem das Speicherfeld in zwei Teilfelder unterteilt ist. Das Speicherfeld kann jedoch in eine be liebige Zahl von Teilfeldern wie beispielsweise zwei oder mehr un terteilt werden. Wird die Ausführungsform der Fig. 4 auf einen Fall angewandt, in dem ein Speicherfeld in eine größere Zahl von Teilfel dern unterteilt ist, so wird die Ausführungsform effektiver, da die Zahl aller Löschimpulse, die angelegt werden, bis die Datenlöschung für alle Teilfelder abgeschlossen ist, reduziert wird. Ferner wird die Zeit, die notwendig ist, bis die Datenlöschung vervollständigt ist, vermindert. Die Ausführungsform der Fig. 10 wird effektiver, wenn sie auf einen Fall angewandt wird, bei dem eine Löschverifizie rung für eine Mehrzahl von Teilfeldern zeitlich nacheinander ausge führt wird, da die gesamte für die Löschverifizierung erforderliche Zeit reduziert wird.

Wird die Löschung/Löschverifizierung mit den in den Fig. 11, 13 und 14 dargestellten Verfahren, d. h. für alle Teilfelder gleichzeitig, ausgeführt, so erreicht der als Reaktion auf das Anlegen der Löschimpulse erzeugte Strom durch die Tunnelungs- und die Inter bandtunnelungserscheinung in den Speicherzellen dann einen maximalen Wert, wenn in allen Teilfeldern defekte Speicherzellen erfaßt wer den. Wird eine Datenlöschung mit solchen Verfahren ausgeführt, so ist damit der maximale Wert der Leistungsaufnahme bei jedem Anlegen der Löschimpulse entsprechend dem Strom, der durch die Tunnelungs- und die Interbandtunnelungserscheinung in allen Speicherzellen in einem Speicherfeld erzeugt wird, sehr hoch.

Fig. 16 zeigt ein schematisches Blockdiagramm der Gesamtstruktur ei nes EEPROMs, bei dem der maximale Wert der Leistungsaufnahme bei je dem Anlegen eines Löschimpulses reduziert werden kann. Die Fig. 16 stellt eine weitere Ausführungsform der vorliegenden Erfindung dar. Fig. 17 zeigt ein Schaltbild für ein detailliertes Beispiel der Löschspannungs-Anlegeschaltkreise 18a-18d der Fig. 16.

Bezüglich Fig. 16 ist das Speicherzellenfeld in diesem Flash-EEPROM in vier Teilfelder 1a-1d unterteilt. Wie in den Fällen der oben be schriebenen Ausführungsformen weisen die jeweiligen Teilfelder 1a-1d Wortleitungen 50a-50d, Bitleitungen 30a-30d, Speicherzellen MCa-MCd, die an den Kreuzungspunkten dieser Wort- und Bitleitungen gebildet sind, und Source-Leitungen 80a-80d, mit denen die entsprechenden Sources der Speicherzellen gemeinsam verbunden sind, auf.

Entsprechend den vier Teilfeldern 1a-1d sind vier Y-Gatter 2a-2d, vier Zeilendekoder 4a-4d, vier Spaltendekoder 5a-5d, vier Verifizie rungs-/Löschsteuerschaltkreise 17a-17d, vier Leseverstärker 8a-8d und vier Löschspannungs-Anlegeschaltkreise 18a-18d gebildet. Der Un terschied zwischen dem Flash-EEPROM dieser Ausführungsform und dem der Fig. 1 besteht darin, daß im Flash-EEPROM dieser Ausführungsform ein Blockauswahl-/-Maskierungsschaltkreis 800 gebildet ist und das Ausgangssignal des Umschalt-Schaltkreises 20 sowohl den Löschspan nungs-Anlegeschaltkreisen 18a-18d als auch den Spaltendekodern 5a-5d und den Zeilendekoder 4a-4d zugeführt wird. Da der Aufbau und die Operation der Peripherieschaltkreise des Speicherfeldes mit Ausnahme der oben beschriebenen Unterschiede mit denen im Falle des Flash-EE- PROMs der Fig. 1 übereinstimmen, wird deren Beschreibung hier nicht wiederholt.

Bei dieser Ausführungsform stimmt das im Löschmodus vom Adreßzähler 19 über den Umschalter-Schaltkreis 20 dem Spaltendekoder 5a und dem Zeilendekoder 4a zugeführte Adreßsignal mit dem Adreßsignal überein, das vom Adreßzähler 19 über den Umschalter-Schaltkreis 20 an den Spaltendekoder 5b und den Zeilendekoder 4d angelegt wird. Ferner stimmt im Löschmodus das vom Adreßzähler 19 über den Umschalter- Schaltkreis 20 dem Spaltendekoder 5c und dem Zeilendekoder 4c zuge führte Adreßsignal mit dem Adreßsignal überein, das vom Adreßzähler 19 über den Umschalter-Schaltkreis 20 an den Spaltendekoder 5d und den Zeilendekoder 4d angelegt wird.

Damit werden im Löschmodus Daten gleichzeitig aus den Teilfeldern 1a und 1b und Daten auch gleichzeitig aus den Teilfeldern 1c und 1d ge lesen. Mit anderen Worten sind die vier Teilfelder 1a-1d in eine er ste und eine zweite Gruppe aufgeteilt. Zwei der vier Teilfelder bil den die erste Gruppe, während die beiden anderen Teilfelder die zweite Gruppe bilden. Die Löschverifizierung wird in der Einheit ei ner Gruppe ausgeführt.

Genauer gesagt gibt der Logikwert des niederwertigsten Bits des vom Adreßzähler 19 erzeugten Adreßsignals an, welche der ersten und zweiten Gruppen ausgewählt wird. Ist der Logikwert des niederwertig sten Bits gleich "0", so wird die erste Gruppe ausgewählt. Ist der Logikwert des niederwertigsten Bits gleich "1", so wird die zweite Gruppe ausgewählt. Weist genauer gesagt die erste Gruppe die Teil felder 1a und 1b und die zweite Gruppe die Teilfelder 1c und 1d auf, wird ein Adreßsignal, in dem sich das niederwertigste Bit auf einem logisch hohen Pegel befindet, an die Spaltendekoder 5a und 5b sowie die Zeilendekoder 4a und 4b angelegt, wenn das niederwertigste Bit signal auf einem logisch niedrigen Pegel liegt. Befindet sich umge kehrt das höchstwertige Bitsignal auf einem logisch hohen Pegel, so wird ein Adreßsignal, in dem das niederwertigste Bit auf logisch ho hem Pegel liegt, an die Spaltendekoder 5c und 5d sowie die Zeilende koder 4c und 4d angelegt. Als Reaktion auf das Adreßsignal, in dem das niederwertigste Bit auf logisch hohem Pegel liegt, wählen die Spaltendekoder 5a-5d und die Zeilendekoder 4a-4d Wortleitungen 50a-50d und Bitleitungen 30a-30d entsprechend den Kombinationen der Lo gikwerte des Bits erster Ordnung bis höchstwertigen Bit aus.

Jedem der Löschspannunsg-Anlegeschaltkreise 18a und 18b wird ein niederwertigstes Bitsignal des an die Spaltendekoder 5a und 5b sowie die Zeilendekoder 4a und 4b angelegten Adreßsignals zugeführt. In ähnlicher Weise wird jedem der Löschspannungs-Anlegeschaltkreise 18c und 18d ein niederwertigstes Bitsignal des an die Spaltendekoder 5c und 5d sowie die Zeilendekoder 4c und 4d angelegten Adreßsignals zu geführt.

Jeder der Löschspannungs-Anlegeschaltkreise 18a-18d weist die in Fig. 17 dargestellte Konfiguration auf, bei der ein 2-Eingangs-UND- Gatter 370 der Konfiguration (Fig. 2) des Löschspannungs-Anlege schaltkreises 18a (18b) der Fig. 1 hinzugefügt worden ist. Das UND- Gatter 370 ist zwischen dem Verriegelungsschaltkreis 300 und dem Hochspannungsumschalter 500 gebildet. Das UND-Gatter 370 empfängt als Eingangssignale das Ausgangssignal des Verriegelungsschaltkrei ses 300 und das niederwertigste Bitsignal des Adreßsignals, das an den entsprechenden Spalten- und Zeilendekoder angelegt ist.

Entsprechend werden im Löschzyklus nur dann Löschimpulse vom Hoch spannungsschalter 500 an das entsprechende der Teilfelder 1a und 1b angelegt, wenn Daten "1" im Verriegelungsschaltkreis 300 eingestellt sind und das entsprechende niederwertigste Bitsignal auf logisch ho hem Pegel liegt. Wie oben beschrieben worden ist, erreicht das an die Löschspannungs-Anlegeschaltkreise 18a und 18b angelegte Adreßsi gnal nicht gleichzeitig mit dem Adreßsignal, das den Löschspannungs- Anlegeschaltkreisen 18c und 18d zugeführt wird, einen logisch hohen Pegel. Damit empfangen im Löschzyklus die Teilfelder 1a und 1b Löschimpulse nicht gleichzeitig mit den Teilfeldern 1c und 1d. Ent sprechend wird der Gesamtstrom, der durch die Tunnelungs- und die Interbandtunnelungserscheinung in den Speicherzellen erzeugt wird, bei jedem Anlegen der Löschimpulse reduziert.

Selbst wenn beispielsweise unvollständig gelöschte Speicherzellen in allen vier Teilfeldern 1a-1d erfaßt werden, so daß Daten "1" im Ver riegelungsschaltkreis 300 eines jeden Löschspannungs-Anlegeschalt kreises eingestellt sind, werden Löschimpulse nur von den zwei Löschspannungs-Anlegeschaltkreisen 18a und 18b oder den beiden zwei Löschspannungs-Anlegeschaltkreisen 18c und 18d ausgegeben, die je weils ein UND-Gatter 370 aufweisen, das ein Adreßsignal mit logisch hohem Pegel empfängt.

Damit ist der maximale Wert des Gesamtstroms, der bei jedem Anlegen eines Löschimpulses erzeugt wird, gleich einem Wert, der der Zahl von Speicherzellen in zwei Teilfeldern entspricht. Dieser Wert ist erheblich kleiner als die Werte, die bei der Löschung/Löschverifizierung in den Verfahren der Fig. 11, 13 und 14 erhalten werden. Folglich wird die Leistungsaufnahme beim Datenlö schen reduziert.

Unter Bezugnahme auf die Fig. 16-20 erfolgt nun eine Beschreibung der tatsächlichen Operation des Flash-EEPROMs dieser Ausführungsform im Löschmodus.

Fig. 18 zeigt ein Zeitdiagramm der Ausgangssignale der Hochspan nungsimpulsquelle 700 und der Löschspannungs-Anlegeschaltkreise 18a-18d sowie eines Adreßsignals, Fig. 19 ein Operationsflußdiagramm der Operation dieses Flash-EEPROMs im Löschmodus und Fig. 20 ein Dia gramm, das ein Lösch-/Löschverifizierungsverfahren darstellt, das durch diesen Flash-EEPROM realisiert wird.

Wie im Falle des Flash-EEPROMs der Fig. 1 werden zu Beginn des Löschmodus Daten "1" in den Verriegelungsschaltkreisen 300 in allen Löschspannungs-Anlegeschaltkreisen 18a-18d eingestellt (Operationsschritt S56) und der Zählwert des Adreßzählers 19 zurück gesetzt (Operationsschritt S57).

Da die Hochspannungsimpulsquelle 700 im Löschzyklus eine hohe Span nung V_PP als Einzelimpuls mit vorbestimmter Breite ausgibt, werden Löschimpulse nur von den zwei Löschspannungs-Anlegeschaltkreisen 18a und 18b oder 18c und 18d ausgegeben, die Verriegelungsschaltkreise 300 aufweisen, in denen Daten "1" eingestellt sind, und die zur er sten oder zweiten Gruppe gehören, die dem Logikwert des niederwer tigsten Bits des zu diesem Zeitpunkt vom Adreßzähler 19 erzeugten Adreßsignals entspricht (Operationsschritt S58). Dann weisen die Ve rifizierungs-/Löschsteuerschaltkreise 17a-17d den Adreßzähler 19 an, den Zählwert zu inkrementieren (Operationsschritt S59). Entsprechend wird der Logikwert des niederwertigsten Bits des vom Adreßzähler 19 erzeugten Adreßsignals invertiert.

Die Schaltkreisoperationen der Operationsschritte S58 und S59 werden wiederholt, bis die Werte der Bits, die zur Gruppenauswahl des Zähl werts des Adreßzählers 19 gehören, maximal werden (bis in dieser Ausführungsform der Logikwert des niederwertigsten Bits gleich "1" ist) (Operationsschritt S60). Damit werden in jedem Löschzyklus die Löschimpulse gleichzeitig an eines oder beide der zwei Teilfelder 1a und 1b der ersten Gruppe und dann gleichzeitig an eines oder beide der zwei Teilfelder 1c und 1d der zweiten Gruppe angelegt.

Als Ergebnis der oben beschriebenen Schaltkreisoperationen werden in jedem Löschzyklus Hochspannungsimpulse V_PP zweimal hintereinander von der Hochspannungsimpulsquelle 700 ausgegeben, wie in Fig. 18(a) dargestellt ist. Das niederwertigste Bitsignal des vom Adreßzähler 19 erzeugten Adreßsignals befindet sich, wie in Fig. 18(b) darge stellt ist, während der Zeitspanne, in der der erste Impuls ausgege ben wird, auf logisch niedrigem Pegel, während sich das Signal in der Periode, in der der zweite Impuls ausgegeben wird, auf logisch hohem Pegel befindet. Damit werden Löschimpulse, die an eines oder beide der Teilfelder 1a und 1b angelegt werden, in der ersten Hälfte des jeweiligen Löschzyklus erzeugt, wie in Fig. 18(c) dargestellt ist, während die an eines oder beide der Teilfelder 1c und 1d ange legten Löschimpulse in der zweiten Hälfte eines jeden Löschimpulses erzeugt werden, wie in Fig. 18(d) gezeigt ist.

Wenn der Wert der Bits, die zur Gruppenauswahl gehören, maximal ist, so wird der Zählwert des Adreßzählers 19 durch die Verifizierungs-/Lösch steuerschaltkreise zurückgestellt (Operationsschritt S61), so daß die Schaltkreisoperation für den Löschverifizierungszyklus be ginnt.

Die Schaltkreisoperationen (Operationsschritte S62-S67) dieses Flash-EEPROMs im Löschverifizierungszyklus stimmen mit denen (Operationsschritte S4-S9 in Fig. 4) des in Fig. 1 dargestellten Flash-EEPROMs überein. Damit werden im Löschverifizierungszyklus die Daten aller Speicherzellen aus den Teilfeldern 1a-1d gelesen. Ist der jeweilige Löschverifizierungszyklus abgeschlossen, sind in den jeweiligen Verriegelungsschaltkreisen 300 der vier Löschspan nungs-Anlegeschaltkreise 18a-18d Daten verriegelt, die dem Vorhan densein/Nichtvorhandensein einer unvollständig gelöschten Speicher zelle im entsprechenden der Teilfelder 1a-1d entsprechen. Folglich werden im Löschzyklus, der auf den beliebigen Löschverifizierungszy klus folgt, Löschimpulse nur an die der vier Teilfelder 1a-1d ange legt, die eine unvollständig gelöschte Speicherzelle aufweisen.

Die Schaltkreisoperationen der Operationsschritte S57-S67 werden wiederholt, bis keine Daten "1" mehr in den Verriegelungsschaltkrei sen 300 der vier Löschspannungs-Anlegeschaltkreise 18a-18d enthalten sind, wenn der Löschverifizierungszyklus abgeschlossen ist (Operationsschritt S68).

Als Ergebnis der oben angeführten Schaltkreisoperationen wird die Löschverifizierung beispielsweise in der Reihenfolge der Adressen für alle Speicherzellen in allen Teilfeldern 1a-1d ausgeführt, wie in Fig. 20 dargestellt ist. Anschließend werden zuerst die Daten der unvollständig gelöschten Speicherzellen (in der Figur mit X bezeich net), die in den Teilfeldern 1a und 1b erfaßt worden sind, vollstän dig gelöscht. Dann werden die Daten der unvollständig gelöschten Speicherzellen in den Teilfeldern 1c und 1d vollständig gelöscht. Entsprechen ist zum Zeitpunkt, zu dem die Löschverifizierung für alle Speicherzellen in allen Teilfeldern 1a-1d abgeschlossen ist, die Datenlöschung für alle Teilfelder 1a-1d vervollständigt, da keine Daten "1" in den Schaltkreisen 300 verriegelt sind. Selbstver ständlich werden die Schritte des Datenlesens aus allen Teilfeldern und Anlegen der Löschimpulse an jeweils zwei Teilfelder erneut aus geführt, wenn die Daten der erfaßten unvollständig gelöschten Speicherzellen durch ein einzelnes Neuanlegen der Löschimpulse nicht gelöscht worden sind.

Wie oben beschrieben worden ist, kann das Verfahren, bei dem Teil felder in eine Mehrzahl von Gruppen unterteilt sind und dann Löschimpulse zeitlich nacheinander an jede Gruppe angelegt werden, auch auf den Fall angewandt werden, bei dem Daten im jeweiligen Ve rifizierungszyklus nur aus ein paar Speicherzellen in jedem Teilfeld gelesen werden.

Obwohl in dieser Ausführungsform ein Fall beschrieben worden ist, bei dem eine Gruppe zwei Teilfelder umfaßt, kann die Zahl der Teil felder einer Gruppe eine beliebige Zahl nicht kleiner als zwei sein.

Bei den oben angeführten Ausführungsformen erfolgte die Beschreibung anhand eines Falles, in dem das Datenlöschen durch das Anlegen von Impulsen hoher Spannung an die Sources der Speicherzellen ausge führt wird. Die vorliegende Erfindung ist jedoch natürlich auch auf einen Flash-EEPROM anwendbar, der andere Datenlöschverfahren be nutzt, beispielsweise, wenn eine Speicherzelle in einer P-Wanne ge bildet ist und Impulse hoher Spannung an die P-Wanne angelegt wer den, um eine Datenlöschung auszuführen, oder wenn Impulse hoher Spannung an das Steuer-Gate und die Drain angelegt werden, um die Daten zu löschen.

Claims

1. Nichtflüchtige Halbleiterspeichereinrichtung, aufweisend ein Speicherzellenfeld (1a, 1b) mit einer Mehrzahl von Speicherzel len (MCa, MCb), wobei
das Speicherzellenfeld (1a, 1b) in erste und zweite Blöcke (1a, 1b) unterteilt ist, und
jede der Speicherzellen (MCa, MCb) ein Feldeffekt-Halbleiterelement umfaßt, das sowohl ein elektrisches Datenschreiben als auch ein elektrisches Datenlöschen ermöglicht,
eine erste Hochspannungs-Anlegeeinrichtung (18a, 700, 3a, 106) zum kollektiven Anlegen hoher Spannungen an die Speicherzellen (MCa) im ersten Block zum Datenlöschen,
eine zweite Hochspannungs-Anlegeeinrichtung (18b, 700, 3b, 106) zum kollektiven Anlegen hoher Spannungen an die Speicherzellen (MCb) im zweiten Block zum Datenlöschen,
eine Leseeinrichtung (19, 2a, 2b, 4a, 4b, 5a, 5b, 8a, 8b, 4, 5, 104, 105) zum Lesen von Speicherdaten der Speicherzellen (MCa, MCb) in den ersten und zweiten Blöcken (1a, 1b), um eine unvollständige Da tenlöschung zu erfassen, und
eine Steuereinrichtung (17a, 17b, 101a, 101b, 102a, 102b, 103) zum selektiven Aktivieren der ersten und zweiten Hochspannungs-Anlege einrichtungen (18a, 18b, 3a, 3b, 106, 700) in Abhängigkeit von den Daten, die von der Leseeinrichtung (19, 2a, 2b, 4a, 4b, 5a, 5b, 8a, 8b, 4, 5, 104, 105) gelesen worden sind.

2. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 1, da durch gekennzeichnet, daß
die Leseeinrichtung (19, 2a, 2b, 4a, 4b, 5a, 5b, 8a, 8b) eine erste Leseeinrichtung (19, 2a, 4a, 5a, 8a), die von der Ver vollständigung des Anlegens der hohen Spannungen von der ersten Hochspannungs-Anlegeeinrichtung (18a, 700) an alle Speicherzellen (MCa) im ersten Block (1a) abhängig ist, um Daten individuell aus allen Speicherzellen (MCa) im ersten Block (1a) zu lesen, und
eine zweite Leseeinrichtung (19, 2b, 4b, 5b, 8b), die von der Ver vollständigung des Anlegens der hohen Spannungen von der zweiten Hochspannungs-Anlegeeinrichtung (18b, 700) an alle Speicherzellen (MCb) im zweiten Block (1b) abhängig ist, um Daten individuell aus allen Speicherzellen (MCb) im zweiten Block (1b) zu lesen, aufweist.

3. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 2, da durch gekennzeichnet, daß
die Steuereinrichtung (17a, 17b),
eine erste Steuereinrichtung (17a) zum selektiven Aktivieren der er sten Hochspannungs-Anlegeeinrichtung (18a, 700) in Abhängigkeit von den Daten, die aus den Speicherzellen (MCa) des ersten Blocks (1a) durch die erste Leseeinrichtung (19, 2a, 4a, 5a, 8a) gelesen worden sind, und
eine zweite Steuereinrichtung (17b) zum selektiven Aktivieren der zweiten Hochspannungs-Anlegeeinrichtung (18b, 700) in Abhängigkeit von den Daten, die aus den Speicherzellen (MCb) des zweiten Blocks (1b) durch die zweite Leseeinrichtung (19, 2b, 4b, 5b, 8b) gelesen worden sind, aufweist.

4. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 3, da durch gekennzeichnet, daß
die erste Hochspannungs-Anlegeeinrichtung (18a, 700)
eine Hochspannungsimpuls-Erzeugereinrichtung (700) zum Erzeugen der hohen Spannungen für eine vorbestimmte kurze Zeitspanne in Abhängig keit von sowohl der Vervollständigung des Datenlesens aus den Speicherzellen (MCa) des ersten Blocks (1a) durch die erste Leseein richtung (19, 2a, 4a, 5a, 8a) als auch der Vervollständigung des Da tenlesens aus den Speicherzellen (MCb) des zweiten Blocks (1b) durch die zweite Leseeinrichtung (19, 2b, 4b, 5b, 8b) und
eine erste elektrische Pfadeinrichtung (INV2) zum Übertragen des Ausgangssignals der Hochspannungsimpuls-Erzeugereinrichtung (700) an die Speicherzellen (MCa) im ersten Block (1a) aufweist, und daß die zweite Hochspannungs-Anlegeeinrichtung (18b, 700) die Hochspannungsimpuls-Erzeugereinrichtung (700) und
eine zweite elektrische Pfadeinrichtung (INV2) zum Übertragen des Ausgangssignals der Hochspannungsimpuls-Erzeugereinrichtung (700) an die Speicherzellen (MCb) im zweiten Block (lb) aufweist.

5. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 4, da durch gekennzeichnet, daß
die erste Steuereinrichtung (17a),
eine erste Aktivierungssignal-Erzeugereinrichtung (17a), die von den Daten abhängig ist, die von der ersten Leseeinrichtung (19, 2a, 4a, 5a, 8a) aus den Speicherzellen (MCa) im ersten Block (1a) gelesen werden, um zu ermitteln, daß die Datenlöschung bezüglich der jewei ligen Speicherzelle unvollständig ist, und ein erstes Aktivierungs signal zum Aktivieren der ersten Hochspannungs-Anlegeeinrichtung (18a, 700) zu erzeugen,
eine erste Speichereinrichtung (300) zum Speichern des ersten Akti vierungssignals, das von der ersten Aktivierungssignal-Erzeugerein richtung (17a) erzeugt worden ist, bis die erste Leseeinrichtung (19, 2a, 4a, 5a, 8a) Daten aus allen Speicherzellen (MCa) des ersten Blocks (1a) gelesen hat, und
eine erste Aktivierungseinrichtung (INV1, 320) zum Aktivieren der ersten elektrischen Pfadeinrichtung (INV2) in Abhängigkeit vom er sten Aktivierungssignal, das in der ersten Speichereinrichtung (300) gespeichert ist, und den hohen Spannungen, die von der Hochspan nungsimpuls-Erzeugereinrichtung (700) erzeugt werden, aufweist, und daß
die zweite Steuereinrichtung (17b)
eine zweite Aktivierungssignal-Erzeugereinrichtung (17b), die von den Daten abhängig ist, die von der zweiten Leseeinrichtung (19, 2b, 4b, 5b, 8b) aus den Speicherzellen (MCb) im zweiten Block (1b) gele sen werden, um zu ermitteln, daß die Datenlöschung bezüglich der je weiligen Speicherzelle unvollständig ist, und ein zweites Aktivie rungssignal zum Aktivieren der zweiten Hochspannungs-Anlegeeinrich tung (18b, 700) zu erzeugen,
eine zweite Speichereinrichtung (300) zum Speichern des zweiten Ak tivierungssignals, das von der zweiten Aktivierungssignal-Erzeuger einrichtung (17b) erzeugt worden ist, bis die zweite Leseeinrichtung (19, 2b, 4b, 5b, 8b) Daten aus allen Speicherzellen (MCa) des zwei ten Blocks (1b) gelesen hat, und
eine zweite Aktivierungseinrichtung (INV1, 320) zum Aktivieren der zweiten elektrischen Pfadeinrichtung (INV2) in Abhängigkeit vom zweiten Aktivierungssignal, das in der zweiten Speichereinrichtung (300) gespeichert ist, und den hohen Spannungen, die von der Hoch spannungsimpuls-Erzeugereinrichtung (700) erzeugt werden, aufweist.

6. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 5, da durch gekennzeichnet, daß die jede der ersten und zweiten Speichereinrichtungen (300) einen Verriegelungsschaltkreis mit zwei Invertern, die antiparallel ge schaltet sind, aufweist.

7. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 6, da durch gekennzeichnet, daß
die erste Aktivierungseinrichtung (INV1, 320) eine erste Inverter einrichtung (INV1) zum Empfangen des Ausgangssignals der ersten Speichereinrichtung (300) als ein Eingangssignal aufweist, die zwi schen dem Ausgang der Hochspannungsimpuls-Erzeugereinrichtung (700) und Masse gebildet ist,
die zweite Aktivierungseinrichtung (INV1, 320) eine zweite Inverter einrichtung (INV1) zum Empfangen des Ausgangssignals der zweiten Speichereinrichtung (300) als ein Eingangssignal aufweist, die zwi schen dem Ausgang der Hochspannungsimpuls-Erzeugereinrichtung (700) und Masse gebildet ist,
die erste elektrische Pfadeinrichtung (INV2) ein erstes Schaltele ment (350) aufweist, dessen Leitzustand in Abhängigkeit vom Aus gangssignal der ersten Invertereinrichtung (INV1) gesteuert wird und das zwischen dem Ausgang der Hochspannungsimpuls-Erzeugereinrichtung (700) und allen Speicherzellen (MCa) im ersten Block (1a) gebildet ist, und
die zweite elektrische Pfadeinrichtung (INV2) ein zweites Schaltele ment (350) aufweist, dessen Leitzustand in Abhängigkeit vom Aus gangssignal der zweiten Invertereinrichtung (INV1) gesteuert wird und das zwischen dem Ausgang der Hochspannungsimpuls-Erzeugerein richtung (700) und allen Speicherzellen (MCb) im zweiten Block (1b) gebildet ist.

8. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 2, da durch gekennzeichnet, daß die Zeitabstimmung des Lesens von Daten aus den Speicherzellen (MCa) im ersten Block (1a) durch die erste Leseeinrichtung (19, 2a, 4a, 5a, 8a) mit der Zeitabstimmung des Lesens von Daten aus den Speicherzellen (MCb) im zweiten Block (1b) durch die zweite Leseein richtung (19, 2b, 4b, 5b, 8b) übereinstimmt.

9. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 2, da durch gekennzeichnet, daß die Zeitabstimmung des Lesens von Daten aus den Speicherzellen (MCa) im ersten Block (1a) durch die erste Leseeinrichtung (19, 2a, 4a, 5a, 8a) nicht mit der Zeitabstimmung des Lesens von Daten aus den Speicherzellen (MCb) im zweiten Block (1b) durch die zweite Leseein richtung (19, 2b, 4b, 5b, 8b) übereinstimmt.

10. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
die Speicherzellen (MCa) im ersten Block (1a) in einer Mehrzahl von Zeilen angeordnet sind,
die Speicherzellen (MCb) im zweiten Block (1b) in einer Mehrzahl von Zeilen angeordnet sind, und
die Leseeinrichtung (2a, 2b, 4, 5, 8a, 8b, 104, 105) eine erste Leseeinrichtung (2a, 8a, 4, 5, 104, 105), die von der Vervollständigung des Anlegens der hohen Spannungen von der ersten Hochspannungs-Anlegeeinrichtung (3a, 106) an alle Speicherzellen (MCa) im ersten Block (1a) abhängig ist, zum individuellen Lesen von Daten aus den Speicherzellen (MCa) einer Zeile im ersten Block (1a), und
eine zweite Leseeinrichtung (2b, 8b, 4, 5, 104, 105), die von der Vervollständigung des Anlegens der hohen Spannungen von der zweiten Hochspannungs-Anlegeeinrichtung (3b, 106) an alle Speicherzellen (MCb) im zweiten Block (1b) abhängig ist, zum individuellen Lesen von Daten aus den Speicherzellen (MCb) einer Zeile im zweiten Block (1b), aufweist.

11. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 10, dadurch gekennzeichnet, daß
die erste Hochspannungs-Anlegeeinrichtung (3a, 106) eine Hochspannungsimpuls-Erzeugereinrichtung (106) zum Erzeugen der Hochspannungen für eine vorbestimmte kurze Zeitspanne, und
eine erste elektrische Pfadeinrichtung (3a) zum Übertragen des Aus gangssignals der Hochspannungsimpuls-Erzeugereinrichtung (106) an alle Speicherzellen (MCa) im ersten Block (1a) aufweist, und daß
die zweite Hochspannungs-Anlegeeinrichtung (3b, 106) die Hochspannungsimpuls-Erzeugereinrichtung (106) und
eine zweite elektrische Pfadeinrichtung (3b) zum Übertragen des Aus gangssignals der Hochspannungsimpuls-Erzeugereinrichtung (106) an alle Speicherzellen (MCb) im zweiten Block (1b) aufweist.

12. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 11, dadurch gekennzeichnet, daß
die Steuereinrichtung (101a, 101b, 102a, 102b, 103)
eine erste Steuereinrichtung (101a, 102a), die von den Daten abhän gig ist, die von der ersten Leseeinrichtung (2a, 8a, 4, 5, 104, 105) aus den Speicherzellen (MCa) einer Zeile im ersten Block (1a) gele sen werden, zum Steuern der ersten Hochspannungs-Anlegeeinrichtung (106, 3a), um die erste Hochspannungs-Anlegeeinrichtung zu aktivie ren oder zu deaktivieren,
eine zweite Steuereinrichtung (101b, 102b), die von den Daten abhän gig ist, die von der zweiten Leseeinrichtung (2b, 8b, 4, 5, 104, 105) aus den Speicherzellen (MCb) einer Zeile im zweiten Block (1b) gelesen werden, zum Steuern der zweiten Hochspannungs-Anlegeeinrich tung (106, 3b), um die zweite Hochspannungs-Anlegeeinrichtung zu ak tivieren oder zu deaktivieren, und
eine dritte Steuereinrichtung (103), die von den Daten abhängig ist, die von der ersten Leseeinrichtung (2a, 8a, 4, 5, 104, 105) und der zweiten Leseeinrichtung (2b, 8b, 4, 5, 104, 105) gelesen werden, zum Steuern der Hochspannungsimpuls-Erzeugereinrichtung (106), um die Hochspannungsimpuls-Erzeugereinrichtung zu aktivieren oder zu deak tivieren, aufweist.

13. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 12, dadurch gekennzeichnet, daß
die erste Steuereinrichtung (101a, 102a) eine erste Bestimmungseinrichtung (101a), die von den Daten abhängig ist, die von der ersten Leseeinrichtung (2a, 8a, 4, 5, 104, 105) aus den Speicherzellen (MCa) einer Zeile im ersten Block (1a) gelesen werden, um zu ermitteln, daß die Datenlöschung bezüglich der jewei ligen Speicherzelle vollständig ist, und
eine erste Speichereinrichtung (102a), die vom Ermittlungsausgangs signal der ersten Bestimmungseinrichtung (101a) abhängig ist, das angibt, daß die Datenlöschung unvollständig ist, zum Speichern eines ersten Aktivierungssignals zum Aktivieren der ersten Hochspannungs- Anlegeeinrichtung (106, 3a), bis die erste Leseeinrichtung (2a, 8a, 4, 5, 104, 105) Daten aus allen Speicherzellen (MCa) der einen Zeile des ersten Blocks (1a) gelesen hat, aufweist, wobei die erste elektrische Pfadeinrichtung (3a) in Abhängigkeit von einer ho hen Spannung, die von der Hochspannungsimpuls-Erzeugereinrichtung (106) erzeugt wird, und dem in der ersten Speichereinrichtung (102a) gespeicherten ersten Aktivierungssignal aktiviert wird, und daß
die zweite Steuereinrichtung (101b, 102b)
eine zweite Bestimmungseinrichtung (101b), die von den Daten abhän gig ist, die von der zweiten Leseeinrichtung (2b, 8b, 4, 5, 104, 105) aus den Speicherzellen (MCb) einer Zeile im zweiten Block (1b) gelesen werden, um zu ermitteln, daß die Datenlöschung bezüglich der jeweiligen Speicherzelle vollständig ist, und
eine zweite Speichereinrichtung (102b), die vom Ermittlungsausgangs signal der zweiten Bestimmungseinrichtung (101b) abhängig ist, das angibt, daß die Datenlöschung unvollständig ist, zum Speichern eines zweiten Aktivierungssignals zum Aktivieren der zweiten Hochspan nungs-Anlegeeinrichtung (106, 3b), bis die zweite Leseeinrichtung (2b, 8b, 4, 5, 104, 105) Daten aus allen Speicherzellen (MCb) der einen Zeile des zweiten Blocks (1b) gelesen hat, aufweist, wobei die zweite elektrische Pfadeinrichtung (3b) in Abhängigkeit von einer hohen Spannung, die von der Hochspannungsimpuls-Erzeugereinrichtung (106) erzeugt wird, und dem in der zweiten Speichereinrichtung (102b) gespeicherten zweiten Aktivierungssignal aktiviert wird.

14. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 13, dadurch gekennzeichnet, daß
die dritte Steuereinrichtung (103)
eine dritte Speichereinrichtung (103), die sowohl vom Ermittlungs ausgangssignal der ersten Ermittlungseinrichtung (101a), das angibt, daß die Datenlöschung unvollständig ist, als auch dem Ermittlungs ausgangssignal der zweiten Ermittlungseinrichtung (101b), das an gibt, daß die Datenlöschung unvollständig ist, abhängig ist, zum Speichern eines dritten Aktivierungssignals zum Aktivieren der Hoch spannungsimpuls-Erzeugereinrichtung (106) bis das Datenlesen durch die erste Leseeinrichtung (2a, 8a, 4, 5, 104, 105) aus allen Speicherzellen (MCa) einer Zeile im ersten Block und bis das Datenlesen durch die zweite Leseeinrichtung (2b, 8b, 4, 5, 104, 105) aus allen Speicherzellen (MCb) einer Zeile im zweiten Block vervollständigt ist, aufweist, und daß
die Hochspannungsimpuls-Erzeugereinrichtung (106) in Abhängigkeit vom dritten Aktivierungssignal, das in der dritten Speichereinrich tung (103) gespeichert ist, jedesmal dann aktiviert wird, wenn das Datenlesen durch die erste Leseeinrichtung (2a, 8a, 4, 5, 104, 105) aus allen Speicherzellen (MCa) einer Zeile im ersten Block (1a) ver vollständigt ist und wenn das Datenlesen durch die zweite Leseein richtung (2b, 8b, 4, 5, 104, 105) aus allen Speicherzellen (MCb) ei ner Zeile im zweiten Block (1b) vervollständigt ist.

15. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß
die Leseeinrichtung (19, 2a, 2b, 4a, 4b, 5a, 5b, 8a, 8b)
eine Einrichtung (19) zum Erzeugen eines internen Adreßsignals zum Auswählen einer Speicherzelle im ersten und zweiten Block (1a, 1b), aus der Daten gelesen werden sollen, unabhängig von einem externen Adreßsignal, und
eine vom internen Adreßsignal, das von der internen Adreßerzeuger einrichtung (19) erzeugt wird, abhängige Einrichtung (2a, 2b, 4a, 4b, 5a, 5b) zum Auswählen einer Speicherzelle aus den ersten und zweiten Blöcken (1a, 1b) aufweist.

16. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 15, dadurch gekennzeichnet, daß
die erste Steuereinrichtung (17a) ferner
eine erste interne Adreßsteuereinrichtung (17a) aufweist, die von einem Speichersignal der ersten Speichereinrichtung (300), das bei der Vervollständigung des Datenlesens aus allen Speicherzellen (MCa) im ersten Block (1a) durch die Leseeinrichtung (19, 2a, 4a, 4b, 5a, 5b, 8a, 8b) verriegelt ist, abhängig ist, das nicht das erste Akti vierungssignal darstellt, zum Steuern der internen Adreßerzeugerein richtung (19), um das interne Adreßsignal zu aktualisieren, und daß
die zweite Steuereinrichtung (17b) ferner
eine zweite interne Adreßsteuereinrichtung (17b) aufweist, die von einem Speichersignal der zweiten Speichereinrichtung (300), das bei der Vervollständigung des Datenlesens aus allen Speicherzellen (MCb) im zweiten Block (1b) durch die Leseeinrichtung (19, 2a, 4a, 4b, 5a, 5b, 8a, 8b) verriegelt ist, abhängig ist, das nicht das zweite Akti vierungssignal darstellt, zum Steuern der internen Adreßerzeugerein richtung (19), um das interne Adreßsignal zu aktualisieren.

17. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 14, dadurch gekennzeichnet, daß
die Leseeinrichtung (2a, 2b, 8a, 8b, 4, 5, 104, 105)
eine Einrichtung (105) zum Erzeugen eines internen Zeilenadreßsi gnals zum Auswählen einer der Zeilen im jeweiligen der ersten und zweiten Blöcke (1a, 1b) unabhängig von einem externen Adreßsignal, eine Einrichtung (104) zum Erzeugen eines internen Spaltenadreßsi gnals zum sequentiellen einzelnen Auswählen der Speicherzellen, die in der Zeile entsprechend dem internen Zeilenadreßsignal angeordnet sind, unabhängig vom externen Adreßsignal, und
eine Einrichtung (2a, 4, 5), die vom internen Zeilenadreßsignal, das von der internen Zeilenadreß-Erzeugereinrichtung (105) erzeugt wird, und vom internen Spaltenadreßsignal, das von der internen Spal tenadreß-Erzeugereinrichtung (104) erzeugt wird, abhängig ist, zum Auswählen einer Speicherzelle aus jedem der ersten und zweiten Blöcke (1a, 1b) aufweist.

18. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 17, dadurch gekennzeichnet, daß
die dritte Steuereinrichtung (103) ferner
eine Einrichtung aufweist zum Steuern der internen Zeilenadreß-Er zeugereinrichtung (105) zum Aktualisieren des internen Zeilenadreß signals in Abhängigkeit vom Speichersignal von der dritten Speicher einrichtung (103), das zum Zeitpunkt, zu dem das Datenlesen aus al len Speicherzellen einer Zeile im ersten Block (1a) durch die Lese einrichtung (2a, 2b, 8a, 8b, 4, 5, 104, 105) vervollständigt ist, und zum Zeitpunkt, zu dem das Datenlesen aus allen Speicherzellen einer Zeile im zweiten Block (1b) durch die Leseeinrichtung (2a, 2b, 8a, 8b, 4, 5, 104, 105) vervollständigt ist, verriegelt ist, wobei dieses nicht das dritte Aktivierungssignal darstellt.

19. Nichtflüchtiger Halbleiterspeicher, der auf einem einzelnen Chip hergestellt wird, aufweisend
erste und zweite Felder (1a, 1b) von Speicherzellen (MCa, MCb), wo bei jede der Speicherzellen (MCa, MCb) zum Speichern von Daten dient,
eine Adressierungseinrichtung (19, 104, 105), die in einem Verifi zierungsmodus arbeiten kann, um Speicherzellen (MCa, MCb) seriell auszuwählen,
eine Löschfehler-Erfassungseinrichtung (17a, 17b, 101a, 101b) zum Erfassen einer Nichtlöschung der seriell durch die Adressierungsein richtung, die im Verifizierungsmodus arbeitet, ausgewählten Speicherzellen (MCa, MCb) und zum Einstellen eines ersten Indikators in Abhängigkeit von der Erfassung einer Nichtlöschung von einer der Speicherzellen (MCa) des ersten Feldes (1a) sowie zum Einstellen ei nes zweiten Indikators in Abhängigkeit von der Erfassung einer Nichtlöschung von einer der Speicherzellen (MCb) des zweiten Feldes (1b), und
eine Löscheinrichtung (18a, 18b, 700, 106, 3a, 3b), die von den In dikatoren abhängig ist, zum Löschen der Daten in den Speicherzellen (MCa) des ersten Feldes bzw. der Daten in den Speicherzellen (MCb) des zweiten Feldes.

20. Nichtflüchtiger Halbleiterspeicher nach Anspruch 19, gekenn zeichnet durch
eine Steuereinrichtung (17a, 17b, 102a, 102b, 103), wobei die Adressierungseinrichtung (19, 104, 105) und die Löscheinrichtung (18a, 18b, 700, 106, 3a, 3b) von den jeweiligen Steuersignalen ab hängig sind, die von der Steuereinrichtung (17a, 17b, 102a, 102b, 103) ausgegeben werden, und
die Steuereinrichtung (17a, 17b, 102a, 102b, 103) der Löscheinrich tung (18a, 18b, 700, 102a, 102b, 103) ein anfängliches Löschsignal zum Löschen aller Speicherzellen (MCa, MCb) und der Adressierungs einrichtung (19, 104, 105) ein Verifizierungsstartsignal zum Betrei ben der Adressierungseinrichtung (19, 104, 105) im Verifizierungsmo dus zuführt.

21. Nichtflüchtiger Halbleiterspeicher, der auf einem einzelnen Chip hergestellt wird, aufweisend
erste und zweite Felder (1a, 1b) von Speicherzellen (MCa, MCb), wo bei jede der Speicherzellen (MCa, MCb) zum Speichern von Daten dient,
erste und zweite Adressierungseinrichtungen (19, 800, 104, 105), die in einem Verifizierungsmodus arbeiten können, um Speicherzellen (MCa, MCb) in den jeweiligen ersten und zweiten Feldern (1a, 1b) se riell auszuwählen,
eine erste Löschfehler-Erfassungseinrichtung (17a, 101a) zum Erfas sen einer Nichtlöschung von einer der seriell durch die erste Adres sierungseinrichtung (19, 820), die im Verifizierungsmodus arbeitet, ausgewählten Speicherzellen (MCa) des ersten Feldes (1a) und zum Ausgeben eines ersten Löschsignals in Abhängigkeit hiervon,
eine zweite Löschfehler-Erfassungseinrichtung (17b, 101b) zum Erfas sen einer Nichtlöschung von einer der seriell durch die zweite Adressierungseinrichtung (19, 800, 104, 105), die im Verifizierungs modus arbeitet, ausgewählten Speicherzellen (MCb) des zweiten Feldes (1b) und zum Ausgeben eines zweiten Löschsignals in Abhängigkeit hiervon,
eine erste Löscheinrichtung (18a, 3a) zum Löschen der Daten im er sten Feld (1a) in Abhängigkeit vom ersten Löschsignal, und
eine zweite Löscheinrichtung (18b, 3b) zum Löschen der Daten im zweiten Feld (1b) in Abhängigkeit vom zweiten Löschsignal.

22. Nichtflüchtiger Halbleiterspeicher, der auf einem einzelnen Chip hergestellt wird, aufweisend
erste und zweite Felder (1a, 1b) von Speicherzellen (MCa, MCb), wo bei jede der Speicherzellen (MCa, MCb) zum Speichern von Daten dient,
eine Adressierungseinrichtung (19, 820), die in einem Verifizie rungsmodus arbeiten kann, zum Ausgeben eines Adreßsignals, um die Speicherzellen (MCa, MCb) seriell auszuwählen,
eine Löschfehler-Erfassungseinrichtung (17a, 17b) zum Erfassen einer Nichtlöschung von einer der seriell durch die Adressierungseinrich tung (19, 820), die im Verifizierungsmodus arbeitet, ausgewählten Speicherzellen (MCa, MCb) in Abhängigkeit von der Erfassung einer Nichtlöschung von einer der Speicherzellen (MCa, MCb) und zum Ausge ben eines Löschsignals, und
eine Löscheinrichtung (18a, 18b), die vom Löschsignal abhängig ist, zum selektiven Löschen der Daten, die in den Speicherzellen (MCa) des ersten Feldes und in den Speicherzellen (MCb) des zweiten Feldes gespeichert sind.

23. Nichtflüchtiger Halbleiterspeicher nach Anspruch 22, dadurch ge kennzeichnet, daß
die Adressierungseinrichtung (19, 820) ein Adreßregister und eine Einrichtung, die von einem Adreßinkrementierungssignal zum Inkremen tieren der im Adreßregister (19) gespeicherten Adreßdaten abhängig ist, aufweist, und daß
sie Löschfehler-Erfassungseinrichtung (17a, 17b) das Adreßinkremen tierungssignal der Adressierungseinrichtung in Abhängigkeit von der Erfassung einer Löschung von einer der Speicherzellen (MCa, MCb) zu führt.

24. Nichtflüchtiger Halbleiterspeicher nach Anspruch 22, dadurch ge kennzeichnet, daß
die Adressierungseinrichtung (19, 820) der Löscheinrichtung (18a, 18b) ein Adreßlimitsignal zuführt, wobei die Löscheinrichtung (18a, 18b) vom Adreßlimitsignal abhängig ist und selektiv Daten löscht, die in Speicherzellen (MCa) des ersten Feldes (1a) und Speicherzel len (MCb) des zweiten Feldes gespeichert sind, und in Abhängigkeit von den Löschdaten ein Adreßrückstellsignal an die Adressierungsein richtung (19, 820) ausgibt, um die Adressierungseinrichtung (19, 820) zurückzusetzen und eine erste Speicherzelle aus einem der Speicherzellenfelder (1a, 1b) auszuwählen.

25. Nichtflüchtiger Halbleiterspeicher nach Anspruch 22, gekenn zeichnet durch eine Einrichtung zum Speichern eines vorbestimmten Logikpegels in den Speicherzellen (MCa, MCb) der ersten und zweiten Felder (1a, 1b).

26. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherdaten der Speicherzellen (MCa, MCb) blockweise oder kollektiv gelöscht werden können.

27. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 26, dadurch gekennzeichnet, daß jedes der Feldeffekt-Halbleiterelemente das Datenschreiben durch Verwendung eines Lawinendurchbruchs und das Datenlöschen durch Verwendung einer Tunnelungserscheinung ermög licht.

28. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 27, dadurch gekennzeichnet, daß jedes der Feldeffekt-Halbleiterelemente eine Gate-Metall-Oxid-Halbleiter-Schichtstruktur aufweist.

29. Nichtflüchtige Halbleiterspeichereinrichtung nach einem der An sprüche 19, 21, 22, dadurch gekennzeichnet, daß jede der Speicher zellen (MCa, MCb) ein Feldeffekt-Halbleiterelement aufweist, das sowohl das Datenschreiben als auch das Datenlöschen elektrisch er möglicht.

30. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 29, dadurch gekennzeichnet, daß jedes der Feldeffekt-Halbleiterelemente das Datenschreiben durch Verwendung eines Lawinendurchbruchs und das Datenlöschen durch Verwendung einer Tunnelungserscheinung ermög licht.

31. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 30, dadurch gekennzeichnet, daß jedes der Feldeffekt-Halbleiterelemente eine Gate-Metall-Oxid-Halbleiter-Schichtstruktur aufweist.

32. Datenlöschverfahren für eine nichtflüchtige Halbleiterspeicher einrichtung mit einem Speicherzellenfeld (1a, 1b), das eine Mehrzahl von Speicherzellen (MCa, MCb) aufweist, wobei das Speicherzellenfeld (1a, 1b) in wenigstens einen ersten Block (1a) und einen zweiten Block (1b) unterteilt ist und jede der Speicherzellen (MCa, MCb) ein Feldeffekt-Halbleiterelement aufweist, das ein Datenschreiben durch Verwendung eines Lawinendurchbruchs und ein Datenlöschen durch Ver wendung einer Tunnelungserscheinung ermöglicht, aufweisend die Schritte:
(S3, S13, S25, S34, S46) kollektives Anlegen hoher Spannungen zum Datenlöschen an alle Speicherzellen (MCa), die im ersten Block (1a) enthalten sind, um die Tunnelungserscheinung auszulösen,
(S3, S13, S25, S34, S46) kollektives Anlegen hoher Spannungen zum Datenlöschen an alle Speicherzellen (MCb), die im zweiten Block (1b) enthalten sind, um die Tunnelungserscheinung auszulösen,
(S5, S15, S27, S36, S48) Lesen von Speicherdaten der Speicherzellen (MCa), die im ersten Block (1a) enthalten sind, in Abhängigkeit vom Anlegen der hohen Spannungen an den ersten Block (1a),
(S5, S15, S27, S36, S48) Lesen von Speicherdaten der Speicherzellen (MCb), die im zweiten Block (1b) enthalten sind, in Abhängigkeit vom Anlegen der hohen Spannungen an den zweiten Block (1b), und
(S6-S10, S16-S22, S28-S31, S37-S40, S49-S52) individuelles und se lektives Anlegen der hohen Spannungen an alle Speicherzellen (MCa) im ersten Block (1a) und an alle Speicherzellen (MCb) im zweiten Block in Abhängigkeit von den durch das Lesen gelesenen Daten, um die Tunnelungserscheinung auszulösen.

33. Verfahren nach Anspruch 32, dadurch gekennzeichnet, daß der Speicherdatenleseschritt (S5, S15, S27, S36, S48) den Schritt (S5, S48) des individuellen Lesens von Daten aus allen Speicherzellen (MCa) im ersten Block (1a) und den Schritt (S5, S48) des individuellen Lesens von Daten aus allen Speicherzellen (MCb) im zweiten Block (1b) umfaßt.

34. Verfahren nach Anspruch 32, dadurch gekennzeichnet, daß der Speicherdatenleseschritt (S5, S15, S27, S36, S48) den Schritt (S5, S27, S36) des individuellen Lesens von Daten aus einer der Speicherzellen (MCa) im ersten Block (1a) und den Schritt (S5, S27, S36) des individuellen Lesens von Daten aus einer der Speicherzellen (MCb) im zweiten Block (1b) umfaßt.

35. Datenlöschverfahren für einen nichtflüchtigen Halbleiterspei cher, der auf einem einzelnen Chip gebildet ist, mit ersten und zweiten Feldern (1a, 1b) von Speicherzellen (MCa, MCb), wobei jede der Speicherzellen (MCa, MCb) zum Speichern von Daten dient, auf weisend die Schritte:
(S8, S9, S18-S22, S30, S31) serielles Auswählen der Speicherzellen, (S5, S6, S15, S16, S27, S28) Erfassen einer Nichtlöschung von einer der seriell ausgewählten Speicherzellen, und
(S3, S13, S25) jeweiliges Löschen der Daten, die in den Speicherzel len (MCa) des ersten Feldes (1a) und den Speicherzellen (MCb) des zweiten Feldes (1b) gespeichert sind, in Abhängigkeit davon, daß der Erfassungsschritt (S5, S6, S15, S16, S27, S28) eine Nichtlöschung in den jeweiligen Feldern (1a, 1b) erfaßt.

36. Datenlöschverfahren nach Anspruch 35, gekennzeichnet durch die Schritte:
(S1, S2, S12, S14, S24) Initialisieren eines Adreßregisters (19, 104, 105),
(S5, S6, S15, S16, S27, S28) Erfassen der Löschung einer ausgewähl ten der Speicherzellen (MCa, MCb), und
(S8, S18, S21, S30) Inkrementieren des Adreßregisters (19, 104, 105) in Abhängigkeit vom Erfassungsschritt (S5, S6, S15, S16, S27, S28) der Löschung einer ausgewählten der Speicherzellen (MCa, MCb), wobei der Schritt (S8, S9, S18-S22, S30, S31) des seriellen Auswählens der Speicherzellen von den im Adreßregister (19, 104, 105) gespeicherten Adreßdaten abhängig ist.

37. Datenlöschverfahren nach Anspruch 35, gekennzeichnet durch einen anfänglichen Schritt zur Speicherung eines Signals mit vorbestimmtem Logikpegel in den Speicherzellen (MCa, MCb) beider Felder (1a, 1b).

38. Datenlöschverfahren nach Anspruch 35, gekennzeichnet durch einen anfänglichen Schritt des Löschens der Speicherzellen (MCa, MCb) bei der Felder (1a, 1b).

39. Datenlöschverfahren für einen nichtflüchtigen Halbleiterspei cher, der auf einem einzelnen Chip gebildet ist, mit ersten und zweiten Feldern (1a, 1b) von Speicherzellen (MCa, MCb), wobei jede der Speicherzellen (MCa, MCb) zum Speichern von Daten dient, auf weisend die Schritte:
(S39, S40, S51, S52) serielles Auswählen der Speicherzellen (MCa) des ersten Feldes (1a),
(S36, S37, S48, S49) Erfassen einer Nichtlöschung von einer der se riell ausgewählten Speicherzellen,
(S3, S13, S25) Löschen der Daten, die in den Speicherzellen (MCa) des ersten Feldes (1a) gespeichert sind, in Abhängigkeit von der Er fassung einer Nichtlöschung im ersten Feld (1a) im Erfassungsschritt (S36, S37, S48, S49),
(S39, S40, S42, S43, S51-S54) serielles Auswählen der Speicherzellen (MCb) des zweiten Feldes (1b) in Abhängigkeit von der Erfassung ei ner Nichtlöschung von einer der seriell ausgewählten Speicherzellen, (S36, S37, S48, S49) Erfassen einer Nichtlöschung von einer der se riell ausgewählten Speicherzellen (MCb) des zweiten Feldes (1b), und (S34, S46) Löschen der Daten, die in den Speicherzellen (MCb) des zweiten Feldes (1b) gespeichert sind, in Abhängigkeit von der Erfas sung einer Nichtlöschung im zweiten Feld (1a) im Erfassungsschritt (S36, S37, S48, S49).

40. Datenlöschverfahren nach Anspruch 39, gekennzeichnet durch einen anfänglichen Schritt zur Speicherung eines Signals mit vorbestimmtem Logikpegel in den Speicherzellen (MCa, MCb) beider Felder (1a, 1b).

41. Datenlöschverfahren nach Anspruch 39, gekennzeichnet durch einen anfänglichen Schritt des Löschens der Speicherzellen (MCa, MCb) bei der Felder (1a, 1b).

42. Nichtflüchtige Halbleiterspeichereinrichtung, aufweisend ein Speicherzellenfeld (1a, 1b, 1c, 1d) mit einer Mehrzahl von Speicherzellen (MCa, MCb, MCc, MCd), wobei
das Speicherzellenfeld (1a, 1b, 1c, 1d) in erste, zweite, dritte und vierte Blöcke (1a, 1b, 1c, 1d) unterteilt ist, und
jede der Speicherzellen (MCa, MCb, MCc, MCd) ein Feldeffekt-Halblei terelement umfaßt, das sowohl ein elektrisches Datenschreiben als auch ein elektrisches Datenlöschen ermöglicht,
eine erste Hochspannungs-Anlegeeinrichtung (18a, 700) zum kollekti ven Anlegen hoher Spannungen an die Speicherzellen (MCa) im ersten Block zum Datenlöschen,
eine zweite Hochspannungs-Anlegeeinrichtung (18b, 700) zum kollekti ven Anlegen hoher Spannungen an die Speicherzellen (MCb) im zweiten Block zum Datenlöschen,
eine dritte Hochspannungs-Anlegeeinrichtung (18c, 700) zum kollekti ven Anlegen hoher Spannungen an die Speicherzellen (MCc) im dritten Block zum Datenlöschen,
eine vierte Hochspannungs-Anlegeeinrichtung (18d, 700) zum kollekti ven Anlegen hoher Spannungen an die Speicherzellen (MCd) im vierten Block zum Datenlöschen,
eine Leseeinrichtung (19, 2a-2d, 4a-4d, 5a-5d, 8a-8d) zum Lesen von Speicherdaten der Speicherzellen (MCa, MCb, MCc, MCd) in den ersten, zweiten, dritten und vierten Blöcken (1a, 1b, 1c, 1d), um eine un vollständige Datenlöschung zu erfassen,
eine Bestimmungseinrichtung (19) zum Bestimmen eines Satzes unter dem ersten Satz der ersten und zweiten Blöcke (1a, 1b) und dem zwei ten Satz der dritten und vierten Blöcke (1c, 1d),
eine erste Steuereinrichtung (17a, 17b), die von der den ersten Satz bestimmenden Bestimmungseinrichtung (19) abhängig ist, zum selekti ven Aktivieren der ersten und zweiten Hochspannungs-Anlegeeinrich tungen (18a, 18b, 700) in Abhängigkeit von den Daten, die von der Leseeinrichtung (19, 2a, 2b, 4a, 4b, 5a, 5b, 8a, 8b) gelesen worden sind, und
eine zweite Steuereinrichtung (17c, 17d), die von der den zweiten Satz bestimmenden Bestimmungseinrichtung (19) abhängig ist, zum se lektiven Aktivieren der dritten und vierten Hochspannungs-Anlegeein richtungen (18c, 18d, 700) in Abhängigkeit von den Daten, die von der Leseeinrichtung (19, 2a, 2b, 4a, 4b, 5a, 5b, 8a, 8b) gelesen worden sind.

43. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 42, dadurch gekennzeichnet, daß die Leseeinrichtung (19, 2a-2d, 4a-4d, 5a-5d, 8a-8d),
eine erste Leseeinrichtung (19, 2a, 4a, 5a, 8a), die von der Ver vollständigung des Anlegens der hohen Spannungen von der ersten Hochspannungs-Anlegeeinrichtung (18a, 700) an alle Speicherzellen (MCa) im ersten Block (1a) abhängig ist, um Daten individuell aus den Speicherzellen (MCa) im ersten Block (1a) zu lesen,
eine zweite Leseeinrichtung (19, 2b, 4b, 5b, 8b), die von der Ver vollständigung des Anlegens der hohen Spannungen von der zweiten Hochspannungs-Anlegeeinrichtung (18b, 700) an alle Speicherzellen (MCb) im zweiten Block (1b) abhängig ist, um Daten individuell aus den Speicherzellen (MCb) im zweiten Block (1b) zu lesen,
eine dritte Leseeinrichtung (19, 2c, 4c, 5c, 8c), die von der Ver vollständigung des Anlegens der hohen Spannungen von der dritten Hochspannungs-Anlegeeinrichtung (18c, 700) an alle Speicherzellen (MCc) im dritten Block (1c) abhängig ist, um Daten individuell aus den Speicherzellen (MCc) im dritten Block (1c) zu lesen, und
eine vierte Leseeinrichtung (19, 2d, 4d, 5d, 8d), die von der Ver vollständigung des Anlegens der hohen Spannungen von der vierten Hochspannungs-Anlegeeinrichtung (18d, 700) an alle Speicherzellen (MCd) im vierten Block (1d) abhängig ist, um Daten individuell aus den Speicherzellen (MCd) im vierten Block (1d) zu lesen, aufweist.

44. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 42, dadurch gekennzeichnet, daß
die erste Steuereinrichtung (17a, 17b),
eine erste Aktivierungseinrichtung (17a), die von der den ersten Satz bestimmenden Bestimmungseinrichtung (19) abhängig ist, zum se lektiven Aktivieren der ersten Hochspannungs-Anlegeeinrichtung (18a, 700) in Abhängigkeit von den Daten, die aus den Speicherzellen (MCa) des ersten Blocks (1a) durch die erste Leseeinrichtung (19, 2a, 4a, 5a, 8a) gelesen worden sind, und
eine zweite Aktivierungseinrichtung (17b), die von der den ersten Satz bestimmenden Bestimmungseinrichtung (19) abhängig ist, zum se lektiven Aktivieren der zweiten Hochspannungs-Anlegeeinrichtung (18b, 700) in Abhängigkeit von den Daten, die aus den Speicherzellen (MCb) des zweiten Blocks (1b) durch die zweite Leseeinrichtung (19, 2b, 4b, 5b, 8b) gelesen worden sind, aufweist, und
die zweite Steuereinrichtung (17c, 17d),
eine erste Aktivierungseinrichtung (17c), die von der den zweiten Satz bestimmenden Bestimmungseinrichtung (19) abhängig ist, zum se lektiven Aktivieren der dritten Hochspannungs-Anlegeeinrichtung (18c, 700) in Abhängigkeit von den Daten, die aus den Speicherzellen (MCc) des dritten Blocks (1c) durch die dritte Leseeinrichtung (19, 2c, 4c, 5c, 8c) gelesen worden sind, und
eine vierte Aktivierungseinrichtung (17d), die von der den zweiten Satz bestimmenden Bestimmungseinrichtung (19) abhängig ist, zum se lektiven Aktivieren der vierten Hochspannungs-Anlegeeinrichtung (18d, 700) in Abhängigkeit von den Daten, die aus den Speicherzellen (MCd) des vierten Blocks (1d) durch die vierte Leseeinrichtung (19, 2d, 4d, 5d, 8d) gelesen worden sind, aufweist.

45. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 44, dadurch gekennzeichnet,
daß die Bestimmungseinrichtung (19) eine Bestimmungssignal-Erzeugereinrichtung (19) zum sequentiellen Erzeugen eines ersten Bestimmungsignals, das den ersten Satz fest legt, und eines zweiten Bestimmungssignals, das den zweiten Satz festlegt, aufweist,
daß die erste Hochspannungs-Anlegeeinrichtung (18a, 700) eine Hochspannungsimpuls-Erzeugereinrichtung (700) zum sequentiellen Erzeugen erster und zweiter Impulse der hohen Spannungen in Abhän gigkeit von der Vervollständigung des Datenlesens aus den Speicher zellen (MCa, MCb, MCc, MCd) der ersten, zweiten, dritten und vierten Blöcke (1a, 1b, 1c, 1d) durch die ersten, zweiten, dritten und vier ten Leseeinrichtungen (19, 2a-2d, 4a-4d, 5a-5d, 8a-8d) und
eine erste elektrische Pfadeinrichtung (INV2) zum Übertragen des Ausgangssignals der Hochspannungsimpuls-Erzeugereinrichtung (700) an die Speicherzellen (MCa) im ersten Block (1a) aufweist,
daß die zweite Hochspannungs-Anlegeeinrichtung (18b, 700) die Hochspannungsimpuls-Erzeugereinrichtung (700) und
eine zweite elektrische Pfadeinrichtung (INV2) zum Übertragen des Ausgangssignals der Hochspannungsimpuls-Erzeugereinrichtung (700) an die Speicherzellen (MCb) im zweiten Block (1b) aufweist,
die dritte Hochspannungs-Anlegeeinrichtung (18c, 700) die Hochspannungsimpuls-Erzeugereinrichtung (700) und
eine dritte elektrische Pfadeinrichtung (INV2) zum Übertragen des Ausgangssignals der Hochspannungsimpuls-Erzeugereinrichtung (700) an die Speicherzellen (MCc) im dritten Block (1c) aufweist,
die vierte Hochspannungs-Anlegeeinrichtung (18d, 700) die Hochspannungsimpuls-Erzeugereinrichtung (700) und
eine vierte elektrische Pfadeinrichtung (INV2) zum Übertragen des Ausgangssignals der Hochspannungsimpuls-Erzeugereinrichtung (700) an die Speicherzellen (MCd) im vierten Block (1d) aufweist,
daß die erste Aktivierungseinrichtung (17a)
eine erste Aktivierungssignal-Erzeugereinrichtung (17a), die von den Daten abhängig ist, die von der ersten Leseeinrichtung (19, 2a, 4a, 5a, 8a) aus den Speicherzellen (MCa) im ersten Block (1a) gelesen werden, um zu ermitteln, daß die Datenlöschung bezüglich der jewei ligen Speicherzelle unvollständig ist, und ein erstes Aktivierungs signal zum Aktivieren der ersten Hochspannungs-Anlegeeinrichtung (18a, 700) zu erzeugen,
eine erste Speichereinrichtung (300) zum Speichern des ersten Akti vierungssignals, das von der ersten Aktivierungssignal-Erzeugerein richtung (17a) erzeugt worden ist, bis die ersten, zweiten, dritten und vierten Leseeinrichtungen (19, 2a-2d, 4a-4d, 5a-5d, 8a-8d) Daten aus allen Speicherzellen (MCa, MCb, MCc, MCd) der ersten, zweiten, dritten bzw. vierten Blöcke (1a-1d) gelesen haben, und
eine erste Aktivierungseinrichtung (INV1, 320, 370) zum Aktivieren der ersten elektrischen Pfadeinrichtung (INV2) in Abhängigkeit vom ersten Aktivierungssignal, das in der ersten Speichereinrichtung (300) gespeichert ist, und dem ersten Bestimmungssignal, das von der Bestimmungseinrichtung erzeugt werden, aufweist,
daß die zweite Aktivierungseinrichtung (17b),
eine zweite Aktivierungssignal-Erzeugereinrichtung (17b), die von den Daten abhängig ist, die von der zweiten Leseeinrichtung (19, 2b, 4b, 5b, 8b) aus den Speicherzellen (MCb) im zweiten Block (1b) gele sen werden, um zu ermitteln, daß die Datenlöschung bezüglich der je weiligen Speicherzelle unvollständig ist, und ein zweites Aktivie rungssignal zum Aktivieren der zweiten Hochspannungs-Anlegeeinrich tung (18b, 700) zu erzeugen,
eine zweite Speichereinrichtung (300) zum Speichern des zweiten Ak tivierungssignals, das von der zweiten Aktivierungssignal-Erzeuger einrichtung (17b) erzeugt worden ist, bis die ersten, zweiten, drit ten und vierten Leseeinrichtungen (19, 2a-2d, 4a-4d, 5a-5d, 8a-8d) Daten aus allen Speicherzellen (MCa, MCb, MCc, MCd) der ersten, zweiten, dritten bzw. vierten Blöcke (1a-1d) gelesen haben, und eine zweite Aktivierungseinrichtung (INV1, 320, 370) zum Aktivieren der zweiten elektrischen Pfadeinrichtung (INV2) in Abhängigkeit vom zweiten Aktivierungssignal, das in der zweiten Speichereinrichtung (300) gespeichert ist, und dem ersten Bestimmungssignal, das von der Bestimmungseinrichtung erzeugt werden, aufweist,
daß die dritte Aktivierungseinrichtung (17c),
eine dritte Aktivierungssignal-Erzeugereinrichtung (17c), die von den Daten abhängig ist, die von der dritten Leseeinrichtung (19, 2c, 4c, 5c, 8c) aus den Speicherzellen (MCc) im dritten Block (1c) gele sen werden, um zu ermitteln, daß die Datenlöschung bezüglich der je weiligen Speicherzelle unvollständig ist, und ein drittes Aktivie rungssignal zum Aktivieren der dritten Hochspannungs-Anlegeeinrich tung (18c, 700) zu erzeugen,
eine dritte Speichereinrichtung (300) zum Speichern des dritten Ak tivierungssignals, das von der dritten Aktivierungssignal-Erzeuger einrichtung (17c) erzeugt worden ist, bis die ersten, zweiten, drit ten und vierten Leseeinrichtungen (19, 2a-2d, 4a-4d, 5a-5d, 8a-8d) Daten aus allen Speicherzellen (MCa, MCb, MCc, MCd) der ersten, zweiten, dritten bzw. vierten Blöcke (1a-1d) gelesen haben, und eine dritte Aktivierungseinrichtung (INV1, 320, 370) zum Aktivieren der dritten elektrischen Pfadeinrichtung (INV2) in Abhängigkeit vom dritten Aktivierungssignal, das in der dritten Speichereinrichtung (300) gespeichert ist, und dem zweiten Bestimmungssignal, das von der Bestimmungseinrichtung erzeugt werden, aufweist, und
daß die vierte Aktivierungseinrichtung (17d)
eine vierte Aktivierungssignal-Erzeugereinrichtung (17d), die von den Daten abhängig ist, die von der vierten Leseeinrichtung (19, 2d, 4d, 5d, 8d) aus den Speicherzellen (MCd) im vierten Block (1d) gele sen werden, um zu ermitteln, daß die Datenlöschung bezüglich der je weiligen Speicherzelle unvollständig ist, und ein viertes Aktivie rungssignal zum Aktivieren der vierten Hochspannungs-Anlegeeinrich tung (18d, 700) zu erzeugen,
eine vierte Speichereinrichtung (300) zum Speichern des vierten Ak tivierungssignals, das von der vierten Aktivierungssignal-Erzeuger einrichtung (17d) erzeugt worden ist, bis die ersten, zweiten, drit ten und vierten Leseeinrichtungen (19, 2a-2d, 4a-4d, 5a-5d, 8a-8d) Daten aus allen Speicherzellen (MCa, MCb, MCc, MCd) der ersten, zweiten, dritten bzw. vierten Blöcke (1a-1d) gelesen haben, und
eine vierte Aktivierungseinrichtung (INV1, 320, 370) zum Aktivieren der vierten elektrischen Pfadeinrichtung (INV2) in Abhängigkeit vom vierten Aktivierungssignal, das in der vierten Speichereinrichtung (300) gespeichert ist, und dem zweiten Bestimmungssignal, das von der Bestimmungseinrichtung erzeugt werden, aufweist.

46. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 45, dadurch gekennzeichnet, daß
die jede der ersten, zweiten, dritten und vierten Speichereinrich tungen (300) einen Verriegelungsschaltkreis mit zwei Invertern, die antiparallel geschaltet sind, aufweist,
daß die erste Aktivierungseinrichtung (INV1, 320, 370) einen ersten Logikschaltkreis zum Empfangen des Ausgängssignals der Verriegelungseinrichtung (300) in der ersten Speichereinrichtung (300) und des von der Bestimmungssignal-Erzeugereinrichtung (19) er zeugten ersten Bestimmungssignals als Eingangssignale, und
eine erste Invertereinrichtung (INV1), die zwischen dem Ausgang der Hochspannungsimpuls-Erzeugereinrichtung (700) und Masse gebildet ist, um ein Ausgangssignal des ersten Logikschaltkreises (370) als Eingangssignal zu empfangen, aufweist,
daß die erste elektrische Pfadeinrichtung (INV2) ein erstes Schalte lement (350) aufweist, das in Abhängigkeit vom Ausgangssignal der ersten Invertereinrichtung (INV1) gesteuert wird und das zwischen dem Ausgang der Hochspannungsimpuls-Erzeugereinrichtung (700) und allen Speicherzellen (MCa) im ersten Block (1a) gebildet ist, daß die zweite Aktivierungseinrichtung (INV1, 320, 370)
einen zweiten Logikschaltkreis zum Empfangen des Ausgangssignals der Verriegelungseinrichtung (300) in der zweiten Speichereinrichtung (300) und des von der Bestimmungssignal-Erzeugereinrichtung (19) er zeugten ersten Bestimmungssignals als Eingangssignale, und eine zweite Invertereinrichtung (INV1), die zwischen dem Ausgang der Hochspannungsimpuls-Erzeugereinrichtung (700) und Masse gebildet ist, um ein Ausgangssignal des zweiten Logikschaltkreises (370) als Eingangssignal zu empfangen, aufweist,
daß die zweite elektrische Pfadeinrichtung (INV2) ein zweites Schal telement (350) aufweist, das in Abhängigkeit vom Ausgangssignal der zweiten Invertereinrichtung (INV1) gesteuert wird und das zwischen dem Ausgang der Hochspannungsimpuls-Erzeugereinrichtung (700) und allen Speicherzellen (MCb) im zweiten Block (1b) gebildet ist,
daß die dritte Aktivierungseinrichtung (INV1, 320, 370) einen dritten Logikschaltkreis zum Empfangen des Ausgangssignals der Verriegelungseinrichtung (300) in der dritten Speichereinrichtung (300) und des von der Bestimmungssignal-Erzeugereinrichtung (19) er zeugten zweiten Bestimmungssignals als Eingangssignale, und eine dritte Invertereinrichtung (INV1), die zwischen dem Ausgang der Hochspannungsimpuls-Erzeugereinrichtung (700) und Masse gebildet ist, um ein Ausgangssignal des dritten Logikschaltkreises (370) als Eingangssignal zu empfangen, aufweist,
daß die dritte elektrische Pfadeinrichtung (INV2) ein drittes Schal telement (350) aufweist, das in Abhängigkeit vom Ausgangssignal der dritten Invertereinrichtung (INV1) gesteuert wird und das zwischen dem Ausgang der Hochspannungsimpuls-Erzeugereinrichtung (700) und allen Speicherzellen (MCc) im dritten Block (1c) gebildet ist,
daß die vierte Aktivierungseinrichtung (INV1, 320, 370) einen vierten Logikschaltkreis zum Empfangen des Ausgangssignals der Verriegelungseinrichtung (300) in der vierten Speichereinrichtung (300) und des von der Bestimmungssignal-Erzeugereinrichtung (19) er zeugten zweiten Bestimmungssignals als Eingangssignale, und
eine vierte Invertereinrichtung (INV1), die zwischen dem Ausgang der Hochspannungsimpuls-Erzeugereinrichtung (700) und Masse gebildet ist, um ein Ausgangssignal des vierten Logikschaltkreises (370) als Eingangssignal zu empfangen, aufweist, und
daß die vierte elektrische Pfadeinrichtung (INV2) ein viertes Schal telement (350) aufweist, das in Abhängigkeit vom Ausgangssignal der vierten Invertereinrichtung (INV1) gesteuert wird und das zwischen dem Ausgang der Hochspannungsimpuls-Erzeugereinrichtung (700) und allen Speicherzellen (MCd) im vierten Block (1d) gebildet ist.

47. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 46, dadurch gekennzeichnet, daß jeder der ersten, zweiten, dritten und vierten Logikschaltkreise ein 2-Eingangs-UND-Gatter aufweist.

48. Datenlöschverfahren für einen nichtflüchtigen Halbleiterspei cher, der auf einem einzelnen Chip gebildet ist, mit ersten, zwei ten, dritten und vierten Feldern (1a, 1b, 1c, 1d) von Speicherzellen (MCa, MCb, MCc, MCd), wobei jede der Speicherzellen (MCa, MCb, MCc, MCd) zum Speichern von Daten dient, aufweisend die Schritte:
(S64-S67) serielles Auswählen der Speicherzellen (MCa) des ersten Feldes (1a), um die Nichtlöschung von einer der Speicherzellen zu erfassen,
(S64-S67) serielles Auswählen der Speicherzellen (MCb) des zweiten Feldes (1b), um die Nichtlöschung von einer der Speicherzellen zu erfassen,
(S64-S67) serielles Auswählen der Speicherzellen (MCc) des dritten Feldes (1c), um die Nichtlöschung von einer der Speicherzellen zu erfassen,
(S64-S67) serielles Auswählen der Speicherzellen (MCd) des vierten Feldes (1d), um die Nichtlöschung von einer der Speicherzellen zu erfassen,
(S57) gleichzeitiges Auswählen der ersten und zweiten Felder (1a, 1b),
(S58) Löschen von Daten, die in den Speicherzellen (MCa, MCb) der gleichzeitig ausgewählten ersten und zweiten Felder (1a, 1b) gespei chert sind, in Abhängigkeit von der Erfassung einer Nichtlöschung in den ersten und zweiten Feldern (1a, 1b),
(S59) gleichzeitiges Auswählen der dritten und vierten Felder (1c, 1d), und
(S58) Löschen von Daten, die in den Speicherzellen (MCc, MCd) der gleichzeitig ausgewählten dritten und vierten Felder (1c, 1d) ge speichert sind, in Abhängigkeit von der Erfassung einer Nicht löschung in den dritten und vierten Feldern (1c, 1d).