DE2952689A1 - Programmierbarer lesespeicher-addierer - Google Patents
Programmierbarer lesespeicher-addiererInfo
- Publication number
- DE2952689A1 DE2952689A1 DE19792952689 DE2952689A DE2952689A1 DE 2952689 A1 DE2952689 A1 DE 2952689A1 DE 19792952689 DE19792952689 DE 19792952689 DE 2952689 A DE2952689 A DE 2952689A DE 2952689 A1 DE2952689 A1 DE 2952689A1
- Authority
- DE
- Germany
- Prior art keywords
- prom
- binary
- signals
- bcd
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 claims description 144
- 238000007792 addition Methods 0.000 claims description 29
- 230000006870 function Effects 0.000 claims description 3
- 230000015654 memory Effects 0.000 claims description 2
- 201000007795 Bietti crystalline corneoretinal dystrophy Diseases 0.000 description 95
- 208000008319 Bietti crystalline dystrophy Diseases 0.000 description 95
- 238000000034 method Methods 0.000 description 15
- 230000008901 benefit Effects 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/12—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word having two radices, e.g. binary-coded-decimal code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Read Only Memory (AREA)
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
Beschreibung
Die Erfindung beschäftigt sich mit einer Einrichtung und einem Verfahren zum Übersetzen zwischen verschiedenen
Zahlensystemen, die in einem Datenprozessor verwendet werden. Insbesondere beschäftigt sich die Erfindung mit
einer verbesserten Einrichtung un einem verbesserten Verfahren, welche eine schnelle Umsetzung von Zahlen
im BCD-Code in reine Binärform erlauben.
im BCD-Code in reine Binärform erlauben.
Im reinen Binärsystem stellt jede Binärziffer eine
Potenz von 2 dar. Das niedrigststellige Bit bedeutet
2°, das nächste Bit bedeutet 21, das nächste Bit 22
Potenz von 2 dar. Das niedrigststellige Bit bedeutet
2°, das nächste Bit bedeutet 21, das nächste Bit 22
und so weiter. So ist beispielsweise die Zahl 11101 in
4 3 reiner binärer Darstellung gleich 1x2 +1x2 +1x2 +0x2 +1x2 =29 in dezimaler Schreibweise.
In dem binär kodierten Dezimalsystem, kurz BCD-System, bedeuten je vier Bits ein dezimales Zeichen. Die obige
Dezimalzahl 29 ist in BCD-Darstellung zu schreiben als
0010 1001.
Bei automatischen digitalen Computern ist es häufig erforderlich, eine Umsetzung von BCD-Zahlen in Zahlen in
reiner Binärdarstellung auszuführen. Verschiedene Verfahren sind für die BCD in die reine Binärumsetzung
bekannt und in dem Artikel "A Method for High Speed
BCD-to-Binary Conversion"" von L.C. Beougher in Computer Design, März-Heft 1973, Seiten 53-59, beschrieben. Auf diesen Artikel wird hier Bezug genommen.
bekannt und in dem Artikel "A Method for High Speed
BCD-to-Binary Conversion"" von L.C. Beougher in Computer Design, März-Heft 1973, Seiten 53-59, beschrieben. Auf diesen Artikel wird hier Bezug genommen.
030029/0771
Dort wird insbesondere ein verbessertes Umsetzverfahren vom BCD-Code in den reinen Binär-Code vorgeschlagen.
Dieses Verfahren beruht auf der Addition von Spalten von BCD-Bits, die von einer Zweierpotenz-Erweiterung
jeder BCD-Ziffer erzeugt sind. Beispielsweise schreibt sich dezimal 89 im BCD-Code als 1000 1001, oder ausführlicher
(1000)2 (10)10+(1001)2(1)10=(1000)2(8+2)10+(1001)2(1)10=
(1000)2(23+21)10+(1001)2(2°)10. Wie nachstehend erläutert
wird, wird der äquivalente Binärwert 1011001 der BCD-Zahl entsprechend dem obigen Endausdruck erhalten, der die Potenz
von 2-Erweiterung der BCD-Zahl 89 darstellt, indem die Spalten der BCD-Bits addiert werden, welche nach Multiplikation
mit der geeigneten Zweierpotenz srhalten werden (man bedenke, daß die Multiplikation mit einer Potenz von
2 in binärer Arithmetik einfach durch Verschieben der Binärzahl nach links um eine Anzahl von Stellen, die
gleich dem Exponenten der Potenz ist, ausgeführt werden kann):
(1001)2(2°)10 = 1001 = 9
(1000)2(21)10 = 10000 = 16
(1000)2(23)l0 = 1000000 = 6±
1011001 89
Die Erfindung beschäftigt sich mit Verbesserungen des vorstehend beschriebenen Umsetzverfahrens von BCD in
den reinen Binärcode nach Beougher, wobei die Erweiterung um die gleichen Zweierpotenzen wie bei Beougher
verwendet wird. Anstatt jedoch eine komplizierte, sich baumartig verzweigende Struktur von 4-Bit-Binäraddierern
und Generatoren für den vorausschauenden Obertrag zu verwenden, wie das in dem Beougher-Artikel vorgeschlagen
wird, benutzt die Erfindung eine neuartige Anordnung
030029/0771
von PROMs, d.h. programmierbaren Lesespeichern, die einen besonderen und ungewöhnlichen Vorteil des Beougher-Verfahrens
derart bringt, daß weniger Schaltungsaufwand erforderlich und dennoch eine signifikant schnellere
Umsetzung von BCD in den reinen Binärcode erreicht wird.
Die Erfindung schafft also eine verbesserte Einrichtung sowie ein verbessertes Verfahren zur Ausführung der
Addition, wobei PROMs verwendet werden.
Die speziellen Merkmale der Erfindung, die ihr zugrunde liegende Aufgabenstellung, die mit ihr erreichbaren
Vorteile und die sie kennzeichnenden Merkmale gehen aus der nachfolgenden detaillierten Beschreibung einer
bevorzugten Ausfuhrungsform der Erfindung hervor, wobei
auf die beigefügten Zeichnungen Bezug genommen wird. Im einzelnen zeigen:
Fig. 1 ein schematisches Blockdiagramm eines
bevorzugten, erfindungsgemäßen Umsetzers für den BCD-Code in den reinen Binärcode;
Fig. 2 eine Tabelle zur Erläuterung der vom
Umsetzer aus Fig. 1 ausgeführten Additionen, wobei eine erfindungsgemäße
Umsetzung eines BCD-Codes in einen reinen Binärcode ausgeführt wird;
Fig. 3 ein schematisches Diagramm einer bevorzugten Ausführungsform einer ersten
Logikstufe 12 aus Fig. 1;
Fig. 4 ein schematisches Diagramm einer bevorzugten Ausführungsform einer zweiten
Logikstufe 14 aus Fig. 2; und
Fig. 5 ein schematisches Blockdiagramm einer
bevorzugten Ausführungsform der dritten Logikstufe 16 aus Fig. 1.
030029/0771
In den Figuren sind gleiche Teile mit gleichen Bezugszeichen versehen. Zum besseren Verständnis der Erfindung
wird zur Erläuterung eine spezielle bevorzugte Ausführungsform derselben betrachtet, bei der beispielsweise
eine siebenziffrige BCD-Zahl, die schematisch als GFEDCBA, oder einfach als G-A bezeichnet sei, in
eine 24 Bit-reine Binärzahl umgesetzt wird, die hier als b23# t>22, b2i' '·*' b0' oder einfacher als b23 - bQ
bezeichnet sei. Man sieht, daß A die niedrigstwertige Ziffer der BCD-Zahl und b0 das niedrigstwertige Bit der
reinen Binärzahl ist. Weiter wird aus Bezeichnungsgründen jedes der vier, eine BCD-Ziffer bildenden Bits dargestellt
durch den jeweiligen Buchstaben mit nachfolgender Zweierpotenz, die ihre Wertigkeit anzeigt. Beispielsweise
wird die BCD-Ziffer A durch die vier Binär-Bits A8, A4, A2 und A1 dargestellt, wobei A1 das niedrigstwertige Bit
ist.
Wie vorstehend ausgeführt, nutzt die Erfindung mit Vorteil die Zweierpotenzen-Erweiterung aus, die in dem oben
angegebenen Beougher-Artikel beschrieben ist. Wenn man die Potenzen von 2-Erweiterung nach Beougher benutzt,
ergibt sich die in Fig. 2 gezeigte Tabelle I, die die verschiedenen Spalten von BCD-Bits zeigt, die addiert
werden müssen, um die siebenziffrige BCD-Zahl G-A umzusetzen in die ihr äquivalente 24-Bit-reine Binärzahl
b23~b0" Einzelneifcen über die Art, mit der die Tabelle I
aus Fig. 2 zur Umsetzung vom BCD-Code in den reinen Binärcode gewonnen werden kann, sind in dem oben erwähnten
Beougher-Artikel enthalten. Zum Zwecke der Erfindung, die sich auf eine verbesserte Einrichtung und ein verbessertes
Verfahren zur Verwirklichung einer derartigen Tabelle richtet, genügt es zu verstehen, daß jede der
Binärziffern b23-bQ der gewünschten Umsetzung des BCD-Codes
in den reinen Binärcode durch Addieren der Spalte
030029/0771
von BCD-Bits erhalten wird, die direkt unter dem Binärbit in Tabelle I aus Fig. 2 erscheinen, zusammen mit
Überträgen, die aus den Additionen der vorhergehenden Spalten erzeugt worden sind. Beispielsweise wird die
Binärziffer b3 durch Addition der BCD-Bits A8,B4, B1, C2
und D1 zusammen mit Überträgen erhalten, die als ERgebnis der Additionen vorhergehender Spalten erzeugt worden
sind.
Fig. 1 zeigt ein Diagramm der gesamten Anordnung einer bevorzugten Ausführungsform der Erfindung, welche eine
Umsetzung eines BCD-Codes in einen reinen Binärcode für die beispielhafte siebenziffrige BCD-Zahl G-A in die ihr
äquivalente reine Binärzahl b-3-bn durch Ausführen der
in Tabelle I aus Fig. 2 angegebenen Additionen leistet. Wie dargestellt, umfaßt die bevorzugte Ausführungsform
gemäß Fig. 1 ein Eingangsregister 10, welches die in einen reinen Binärcode umzusetzende BCD-Zahl aufnimmt
und speichert, die hier als Beispiel als eine siebenzif f rige BCD-Zahl G-A angenommen ist. Ferner weist die
bevorzugte Ausführungsform der Erfindung eine erste Logikstufe 12 sowie eine zweite Logikstufe 14 auf, die
durch Verwendung spezieller Anordnungen von PROMs gemäß Fig. 2 aufgebaut sind; weiter weist die bevorzugte Ausführungsform
der Erfindung eine dritte Logikstufe 16 auf, die mit üblichen Addier- und Übertragerzeugungsverfahren
arbeitet; schließlich weist die bevorzugte Ausführungsform ein Ausgangsregister 18 auf, das die 24-Bit Ergebnisbinärzahl
b-o-bn aus dem Ausgang der dritten Logikstufe
aufnimmt und speichert. Man sieht, daß wie bei der in dem erwähnten Beougher-Artikel ausgeführten Volladdierer-Schaltung
die Umsetzung vom BCD-Code in den reinen Binärcode gemäß der bevorzugten Ausführungsform der Erfindung
nach Fig. 1 zweckmäßig auf parallele Weise ausgeführt
030029/0771
wird, ohne daß Takt erforderlich ist. Man sieht auch, daß die Art, in der erfindungsgemäß die Umsetzung von
Dezimalzahlen mit verschiedenen Anzahlen von BCD-Ziffern geleistet wird, aus der Beschreibung der Umsetzung der
beispielhaften siebenziffrigen BCD-Zahl aus dem BCD-Code
in den reinen Binärcode deutlich hervorgeht.
Man vergegenwärtige sich jetzt, daß nahezu eine unendliche Vielzahl von logischen Anordnungen für die Anordnung
und Verwirklichung der Logikstufen 12, 14 und 16 aus Fig. 1 möglich sind. Gemäß der Erfindung wird die
jeweilige Logik für jede Stufe wie auch die jeweilige Unterteilung der Logikstufen 12, 14 und 16 speziell so
gewählt, daß spezielle Eigenschaften des erwähnten Beougher-Verfahrens sowie der Umsetzung vom BCD-Code
in den reinen Binärcode mit Vorteil ausgenutzt werden.
Ein erstes Ziel der bevorzugten Ausführungsform der Erfindung nach Fig. 1 besteht darin, die relativ langen
Spalten von BCD-Bits, die gemäß Tabelle I aus Fig. 2 mit den drei Logikstufen 12, 14 und 16 addiert werden
müssen, zunehmend zu reduzieren. Die erste und zweite Logikstufe 12 und 14 ist in einer besonders zweckmäßigen
Weise unter Verwendung spezieller Anordnungen individuell programmierter Hochgeschwindigkeits-PROMs in jeder Stufe
12 und 14 ausgeführt, wodurch eine signifikante Reduzierung in der Anzahl der erforderlichen PROMs erreicht
wird, gegenüber der sonst erforderlichen Anzahl. Die sich aus den Stufen 12 und 14 ergebende Logik reduziert
die in jeder Spalte zu addierenden Bits auf nicht mehr als zwei Bits pro Spalte. Dies ermöglicht, daß jedes
der binären Ausgangsbits b23~b0 der äquivalenten reinen
Binärzahl durch die dritte Logikstufe 16 aus Fig. 1 dann schnell erhalten wird, wobei übliche Addier- und
030029/0771
Übertragerzeugungsverfahren benutzt werden.
Fig. 3 zeigt schematisch eine bevorzugte Ausführungsform für die erste Logikstufe 12 aus Fig. 1. Man sieht, daß
Tabelle I aus Fig. 2 zur Erläuterung der speziell gewählten PROM-Anordnung übertragen worden ist, die in
der ersten Logikstufe 12 verwendet wird. Dies ist getan worden für eine bequeme Identifikation der speziellen
BCD-Bits und ihre jeweiligen Spaltenstellungen, die von jedem der 12 PROMs P1 "P12 aus ^er ersten Logikstufe
addiert werden sollen. Man sieht, daß die einzelnen Spalten der von jedem der PROMs P. - P^2 d^r ersten,
in Fig. 3 gezeigten Logikstufe 12 zu addierenden BCD-Bits jene SpalterJsind, die die innerhalb jeder jeweils
einen PROM darstellenden und eingrenzenden Linie enthalten sind. Beispielsweise ermöglicht PROM P.. die
Addition der von den BCD-Bits A2, A4, A8, B1, B2, B4
und C1 gebildeten Spalten, wobei die BCD-Bits A2 und Bi in der b1-Spalte der Tabelle, die BCD-Bits A4, B2 und
C1 in der bj-Spalte der Tabelle und die BCD-Bits A8 und
B4 in der bj-Spalte der Tabelle stehen.
An dieser STeIIe der Beschreibung scheint es angebracht,
auf welche Weise die PROM-Anordnung in der ersten Logikstufe 12 aus Fig. 3 erfindungsgemäß gewählt worden ist.
Viele verschiedene Arten von PROM-Anordnungen sind möglich, da nicht nur die Größen und die Programmierbarkeit
der PROMs variabel sind, sondern auch die jeweiligen Kombinationen der Eingänge sind variabel, die für die
PROMs gewählt werden. Man sieht, daß eine direkte Verwirklichung der PROMs darin besteht, die PROMs so anzuordnen,
daß eine gerade Addition jeder Spalten aus Tabelle I nach Fig. 2 sich ergibt. Dies wird erfindungsgemäß
nicht getan. Stattdessen nutzt, wie oben erwähnt,
030029/0771
die Erfindung den Vorteil spezieller Eigenschaften des erwähnten Beougher-Verfahrens sowie der Umsetzung
von BCD-Zahlen in reine Binärzahlen aus, um eine Überaus
vorteilhafte Gesamtschaltung zu erhalten. Die vorteilhafte Verwendung dieser Eigenschaften beeinflußt
die Wahl der speziellen PROM-Anordnung für die erste Logikstufe 12 aus Fig. 3, worauf nachstehend
eingegangen wird.
Man sieht aus Tabelle I aus Fig. 2, die aus dem Beougher-Verf ahren abgeleitet ist, daß gewisse BCD-Bits in mehreren
Spalten der Tabelle auftreten. Man beachte beispielsweise, daß C1 in den Spalten b2/ b5 und bg auftreten,
während D1 in den Spalten b,, b,-» bg/ b7, bn
und b_ erscheinen. Es wird gleich noch im einzelnen erläutert, daß die Erfindung von dem Auftreten dieser
mehrfachen Bits in Tabelle I in solcher Weise Vorteil zieht, daß ein PROM Spalten mit einer größeren Anzahl
von Eingangs-BCD-Bits addieren kann, als sonst basierend auf der tatsächlichen Eingangskapazität des PROM möglich
wäre.
Eine andere Eigenschaft, die bei der Wahl der PROM-Anordnung bei der ersten Logikstufe 12 aus Fig. 3 vorteilhaft ausgenutzt
wird, leitet sich aus dem Umstand ab, daß der Wert einer BCD-Ziffer 9 nicht überschreiten kann. Daher
können gewisse BCD-Bit-Kombinationen in Tabelle I, die BDC-Ziffern oberhalb 9 entsprechen, nicht auftreten. Es
wird gleich weiter im einzelnen erörtert, auf welche spezielle Weise diese Eigenschaft mit Vorteil zur Wahl
der PROM-Anordnung in der ersten Logikstufe aus Fig. 2 ausgenutzt wird.
030029/077 Ί
Eine weitere Eigenschaft, die mit Vorteil bei der Wahl der PROM-Anordnung für die erste Logikstufe 12 in Fig.
ausgenutzt wird, basiert auf der Wahl der BCD-Eingänge für jeden PROM, so daß der Ergebnisausgang von jedem
PROM einen Übertrag nicht erzeugt. Dies bringt den Vorteil, daß keine Überträge mitlaufen müssen oder zwischen
den PROMs in der ersten Logikstufe 12 berücksichtigt werden müssen, noch bei der zweiten Logikstufe 14 von
Bedeutung sind.
Die oben summarisch aufgezählten Eigenschaften und ihre
Anwendung in der bevorzugten Ausführungsform der Erfindung werden jetzt im einzelnen unter Bezugnahme auf die
Anordnung der PROMs P1 - P12 in der ersten Logikstufe
in Fig. 3 erläutert. Jeder der PROMs P1 - P12 kann
typischerweise ein 256 X 4 Bit PROM sein, beispielsweise in Form eines Fairchild 93427 IC-Chips. Ein derartiger
256 X 4 Bit PROM hat maximal 8 Eingänge und 4 Ausgänge. PROM P5 in der ersten Logikstufe 12 in Fig. 3 gibt ein
gutes Beispiel, wie das Vorhandensein doppelter, in Tabelle I aus Fig. 2 auftretender BCD-Bits mit Vorteil
im Rahmen der ERfindung verwendet werden kann, um es
zu ermöglichen, daß ein PROM Spalten aus Tabelle I addieren kann, die signifikant mehr Eingangs-BCD-Bits enthalten
als die Maximalzahl verfügbarer Eingänge. Man sieht aus Fig. 3, daß die zwei Spalten, die 12 Eingangs-BCD-Bits
enthalten, vom PROM P5 addiert werden, obgleich nur 8
Eingänge bei einem 256 X 4 Bit PROM zur Verfügung stehen. Dies wird für den PROM P5 durch die vernünftige Wahl
dieser 12 BCD-Bit-Eingänge aus Tabelle I derart erreicht, daß die folgenden Bedingungen erfüllt sind: (1) Nicht
mehr als 8 dieser 12 Eingangs-BCD-Bits sind einmalig, wobei diese 8 Eingangs-BCD-Bits C2, C4, C8, D1, D2, D4,
D8 und E1 sind (die übrigen 4 Eingangs-BCD-Bits C4, D1,
D2 und D4 sind Duplikate); und (2) die Summe dieser
030029/077 1
12 gewählten Eingangs-BCD-Bits ist niemals größer als oder 1111, um auf diese Weise die Erzeugung eines Übertrags aus dem PROM zu verhindern.
Die Erfüllung der Bedingung (2) wird durch den Umstand unterstützt, daß der Wert einer BCD-Ziffer 9 nicht überschreiten
kann. Man bemerke beispielsweise bezüglich PROM Ρ,, daß dann, wenn alle der 12 Eingangs-BCD-Bits
gleichzeitig einen binären 1-Wert hätten, die Summe oder 10011 wäre, in welchem Falle die Bedingung (2)
nicht erfüllt wäre, da ein Übertrag aus dem PROM erzeugt würde. Da jedoch bekannt ist, daß die 12 Eingänge für
den PROM Pr BCD-Bits sind, deren entsprechende BCD- Ziffern niemals größer als 9 sein können, ist es niemals
für beide der höchstwertigen Bits der gleichen BCD-Ziffer möglich, gleichzeitig einen Binär-1-Wert anzunehmen.
Man beachte beispielsweise, daß die beiden höchstwertigen BCD-Bits C4, C8 und D4, D8 der BCD-Ziffern C und D in
den beiden 12 Eingängen für den PROM P5 enthalten sind.
Da beide dieser höchststelligen BCD-Bits der gleichen BCD-Zahl nicht gleichzeitig einen Binär-1-Wert haben
können, beträgt die maximal mögliche Summe der beiden Spalten, die die 12 von PROM P5 zu addierenden BCD-Bits
enthalten, 15 oder 1111, was innerhalb der Grenze für die maximale Summe gemäß Bedingung (2) liegt.
Man sieht, daß der vorstehend erläuterte Gedanke für die Wahl spezieller Spalten von Eingangs-BCD-Bits aus
Tabelle I aus Fig. 2 für die Addition von PROM P5 auch
dort wo möglich für die Wahl von Spalten von BCD-Bits, die von anderen PROMs in der ersten Logikstufe gemäß
Fig. 3 addiert werden sollen, ausgenutzt wird, so daß sich als Endresultat ergibt, daß ein signifikant
030029/0771
geringerer Schaltungsumfang erforderlich ist im Vergleich zu demjenigen, der sonst notwendig wäre. Weiter
ermöglichen diese Einsparungen an Hardware, daß die von der ersten Logikstufe 12 zu schaffende Logik in
wirtschaftlicher Weise durch Verwendung einer einzigen Stufe von PROMs geschaffen werden kann, die parallel
und unabhängig voneinander arbeiten, da es nicht erforderlich ist, daß ein übertrag zwischen den PROMs mitläuft.
Es wird jetzt die spezielle Art betrachtet, in der jeder der PROMs P- - P12 in der ersten Logikstufe 12 aus Fig.
einzeln programmiert ist, um die richtige Addition der speziellen Spalten von BCD-Bits einschließlich der Duplikate
zu schaffen. Dazu beachte man zunächst die folgende allgemeine Gleichung, die zur Bestimmung der Programmierung
verwendet wird, die für einen PROM in der zweiten Logikstufe 12 der bevorzugten Ausführungsform der Erfindung
geschaffen ist:
s
\
wobei S die von dem PROM in Abhängigkeit von den auf ihn gegebenen Binär-Eingängen gebildete Binärsumme, η die
Maximalzahl vori Eingängen, die der PROM aufnehmen kann, B^ = B1, B2- Bn die speziellen einmaligen BCD-Eingänge,
die auf den PROM gegeben werden, und Wk = W1, W2, ..., Wn
die jeweiligen bewichteten Werte der BCD-Eingänge bedeuten, die der PROM programmgemäß zur Bildung des richtigen Wertes
der Summe S berücksichtigen muß. Jeder bewichtende Wert wird repräsentativ für die beiden Spaltenstellen wie auch
für das Vorhandensein von Duplikaten gewählt. Dies geschieht durch Zuordnung von Potenzen von 2 (1,2,4, etc.)
030029/0771
zu den Spalten der von dem PROM (gemäß Fig. 3) zu addierenden BCD-Bits, beginnend mit der niedrigstwertigen
Spalte von Bits (rechteste Spalte) und fortschreitend bis zur höchstwertigen Spalte (linkste
Spalte). Somit wird der niedrigstwertigen Spalte ein Wert 1, der nächst-niedrigstwertigen Spalte (links)
ein Wert 2, der nächst-niedrigsten Spalte der Wert 4, usw., zugeordnet. Wo kein doppeltes BCD-Bit vorhanden
ist, ist der Spaltenwert gleich dem bewichtenden Wert W in Gleichung (1). Wenn Duplikate vorhanden sind, wird
der bewichtende VJert W durch Addieren der Spaltenwerte aller Duplikate gewonnen.
Damit außerdem von dem PROM kein übertrag auftritt, muß
die von jedem PROM gebildete Summe S die Relation erfüllen:
S <C 2q - 1 (2)
wobei q die Anzahl der vom PROM verfügbaren individuellen Binärausgänge bedeutet.
Wie vorstehend ausgeführt, ist bei der für die erste Logikstufe 12 aus Fig. 3 illustrativen PROM-Anordnung
jeder PROM typischerweise ein 256 χ 4 Bit PROM mit maximal 8 Eingängen und 4 Ausgängen. Somit ist in Relation
(1) η = 8 und in Relation (2) q = 4. Damit nehmen die Relationen (1) und (2) die Formen an:
8
SC E WA (1A)
SC E WA (1A)
kai
S ■ < 2 -1 β 15 oder 1111 (2A)
030029/0771
Um zu erläutern, auf welche Weise die Relationen (1A) und (2A) bei der Verwirklichung jedes PROM aus Fig. 3
verwendet werden, möge der PROM P5 erneut als Beispiel
herangezogen werden. Man sieht also aus Fig. 3, daß die 8 einmaligen Eingangs-BCD, die auf den PROM P5 gegeben
werden, die Werte C2, C4, C8, D1, D2, D4, D8 und E1 aus
den Spalten b7 und b„ sind. Obige Relation (1A) kann
daher wie folgt ausgeschrieben werden in Anwendung an den PROM P5:
S5 = C2 + 3C4 + 2C8 + 3D1 + 3D2 + 3D4 + 2D8 + 2E1 (1B)
Die bewichtenden Werte für die BCD-Bits aus obiger Relation (1B) für PROM P5 werden wie vorher erwähnt so gewählt, daß
sowohl die Spaltenstellung wie auch das Auftreten von Duplikaten berücksichtigt wird. Im einzelnen ist der bewichtende
Wert für jedes Duplikat der BCD-Bits C4, D1, D2 und D4 jeweils 3 in Relation (1B), da jedes BCD-Bit einmal
in beiden Spalten b7 und b„ aus Fig. 3 vorhanden ist, das
Auftreten des BCD-Bits in Spalte b., trägt eine 1 zu dem
bewichtenden Wert bei und das Auftreten des doppelten BCD-Bits in Spalte b„ trägt eine 2 2u dem bewichtenden
Wert bei. Bezüglich der übrigen nicht doppelt auftretenden BCD-Bits bemerke man, daß das BCD-Bit C2 nur in Spalte b_
auftritt und somit einen bewichtenden Wert von 1 in Relation (1B) hat, während die BCD-Bits C8, D8 und E1 jeweils
nur in Spalte b„ vorhanden sind, so daß jedes einen bewichtenden
Wert von 2 in Relation (1B) annimmt.
Die Art und Weise, in der die Relation (2A) für den PROM P5
vorteilhafterweise erfüllt wird, ist bereits vorstehend erörtert und erläutert worden, so daß hier auf Wiederholungen
verzichtet werden kann.
030029/0771
Es dürfte hiermit nun deutlich sein, daß eine Summengleichung ähnlich zur Relation (1B) für den PROM P5
ebenso leicht in ähnlicher Weise für jeden der anderen PROMs der ersten Logikstufe 12 aus Fig. 3 aufgestellt
werden kann, so daß die jeweilige Summengleichung für jeden PROM nachstehend ohne Schwierigkeit verstanden
werden kann.
2 2
3 3
PROM P, ι S. - 4Dl +Fl + 2F2 + F4 + 2F8 + 4Gl + G2 + 2G4
ο ο
4E2 + 2E4 + 3Fl + F4 + 2G2 + G8 D4 + 3D8 + 3Ε4 + '3Ε8 + F2 + 3F4 + 6F8 + 2G8
E4 + 2E8 + 3Fl + 2F2 + 2Gl + G2 + 2G4 + 4G8 F2 + 3F4 + 6F8 + 3Gl + 3G2 + 2G4 + 4G8
Gl + 3G2 + 7G4 + 14G8
Man sieht, daß jeder der PROMs P1 - P12 aus Fig. 3 individuell
vom Fachmann programmiert werden kann, damit sie entsprechend der jeweils oben angegebenen Sununengleichung
arbeiten können, so daß sich eine Ausgangssumme ergibt, die die Summe der jeweiligen Spalten der bezeichneten,
von dem PROM gemäß Fig. 3 zu addierenden BCD-Bits korrekt
030029/0771
PROM | P8 ! | S8 |
PROM | P9 : | S9 |
PROM | P10: | S10 |
PROM | Pn: | S11 |
PROM | P1 ι | S12 |
ergibt, obgleich die Anzahl der von einem PROM zu addierenden BCD-Bits die Eingangskapazität des PROMs überschreiten
kann. Weiter wird, wie oben angegeben, verhindert, daß die Summe einen Wert erreicht, der einen
Obertrag zur Folge haben kann, indem eine vernünftige Wahl der speziellen Spalten von BCD-Bits getroffen wird,
die von dem jeweiligen PROM addiert werden müssen, während außerdem wo immer möglich aus dem Umstand Vorteil gezogen
wird, daß eine BCD-Ziffer keinen Wert haben kann, der größer ist als 9, um also den Vorteil zu haben, daß eine
Obertraggewinnung von den PROM nicht bedacht zu werden braucht.
Weiter sieht man, daß die Verwendung von PROMs zur Verwirklichung der bevorzugten Ausführungsform der Erfindung
gemäß Fig. 3 gut geeignet ist, und zwar wegen der Leichtigkeit, mit der jeder PROM programmiert werden kann,
um entsprechend seiner jeweiligen Summengleichung wie oben angegeben die erforderliche individuelle Programmierung
zu schaffen, ohne daß die innere Schaltung des PROMs verändert oder ergänzt werden müßte.
Fig. 4 zeigt eine bevorzugte Ausführungsform der zweiten Logikstufe 14, die im ganzen in Fig. 1 angegeben ist.
Man versteht aus der vorhergehenden Beschreibung der bevorzugten Ausführungsform der ersten Logikstufe 12
gemäß Fig. 3, daß die dargestellte PROM-Ausführung die Addition speziell gewählter Spalten von BCD-Bits wie
gefordert durch Tabelle I aus Fig. 2 schafft. Die zweite Logikstufe 14 sorgt für die Addition ausgewählter Spalten
von Bits, die am Ausgang der ersten Logikstufe 14 auftreten, um die zunehmende Reduzierung an Bits in den
Spalten bQ ... b23 aus Tabelle I fortzusetzen, welche
von der ersten Logikstufe 12 begonnen wurde, wobei der
030029/0771
Ausgang der zweiten Logikstufe 14 so gestaltet ist, daß nicht mehr als zwei Bits pro Spalte am Ausgang der zweiten
Logikstufe 14 addiert werden müssen. Dazu benutzt die zweite Logikstufe 14 zweckmäßig eine PROM-Ausführung,
deren PROMs in der bevorzugten Ausführungsform der Fig. 4 als PROMs P13...P17 bezeichnet sind. Man sieht aus einem
leichten Vergleich zwischen Fig. 2 und 3, daß Fig. 4 die Bezeichnungen bfl ... b«-, wiederholt. In dieser Hinsicht
erinnere man sich, daß jede der Bezeichnungen bQ ... b23
ein Bit aus der äquivalenten reinen Binärzahl repräsentiert, in die die vorgegebene BCD-Zahl umgesetzt werden
soll. Man erinnere sich weiter, daß der Wert jedes dieser Bits bQ ... b-3 durch Addition aller BCD-Bits in der
entsprechenden Spalte in Tabelle I aus Fig. 2 erhalten wird, wobei Oberträge aus den vorhergehenden Spalten
berücksichtigt werden müssen.
Wenn man jetzt Fig. 4 mehr im Detail betrachtet, versteht man, daß sie die restlichen Additionen erläutert,
die entsprechend Tabelle I gemäß Fig. 2 als Folge der Additionen, die durch die erste Logikstufe 12 aus Fig. 3
ausgeführt worden sind, ausgeführt werden müssen. Wie in Fig. 3 benutzt Fig. 4 ein ähnliches Format, wobei die
jeweiligen Spalten von durch jeden der PROMs P13 - P17
aus Fig. 4 zu addierenden Bits jene sind, die von einer jeweils einen PROM darstellenden Linie umschlossen sind.
Man sieht aus Fig. 4, daß die Bits A1, E1, E2, E8, G1
und G4, die keinem der PROMs P1 ... P „ aus Fig. 3 zur
Addition zugeführt worden waren,zu Fig. 4 unverändert in ihren richtigen Spaltenstellungen wie dargestellt
übertragen worden sind. Die 4-Bit-Ausgänge, die die Summen der durch die PROMs P1 ... P12 aus Fig. 3 ausgeführten
Additionen repräsentieren, sind ebenfalls in Fig. 4 an den richtigen Spaltenstellungen eingetragen.
030029/0771
Aus Bezeichnungsgründen werden jeweils 4 Bits, die eine PROM-Summe darstellen, in Fig. 4 durch den Großbuchstaben
S mit einem Index bezeichnet, der den jeweiligen PROM mit nachfolgender Zweierpotenz (1, 2, 4 oder 8)
angibt, welche die Wertigkeit des Bits bezeichnet. Beispielsweise sind die vier Binär-Bits, die die Summe S-aus
dem PROM P5 in Fig. 3 darstellen, in Fig. 4 durch
die Bezeichnungen P51/ pc2/ pc4 und P58 geschrieben,
wobei P5I das niedrigstwertige Bit ist.
Man bemerke außerdem im Zusammenhang mit Fig. 4, daß die gleiche Art von 256 χ 4 Bit PROMs auch für jeden
der PROMs P13 ... P17 verwendet werden kann, wie das
auch schon für jeden der PROMs P1 ... P-- in Fig. 3
der Fall war. Man bemerke weiter, daß wegen der sehr signifikanten Reduzierungen in den Bitzahlen in jeder
Spalte, die durch die PROM-Anordnung aus Fig. 3 aufgrund der speziellen Wahl von PROM-Größe und dem Beispiel der
BCD/Binär-Umsetzung als illustratives Beispiel erhalten worden war, nur 5 PROMs P13 ... P17 für die zweite Logikstufe
14 erforderlich sind, um die erwünschte zunehmende Reduzierung der in jeder Spalte zu addierenden Bits auf
nicht mehr als 2 Bits pro Spalte zu erreichen. Daher muß die spezielle illustrative PROM-Anordnung gemäß
Fig. 4 nicht den Vorteil des erfindungsgemäßen Merkmals
aus-nutzen, der bei der PROM-Ausführung gemäß Fig. 3 benutzt worden ist, so daß eine größere Anzahl von Bits
von einem PROM addiert werden kann, als die PROM-Größe üblicherweise vorschreibt. Jedoch kann in anderen Umständen
(wo beispielsweise eine andere PROM-Größe gwählt und/oder andere Zahlen von BCD-Ziffern umgesetzt werden)
ein beträchtlicher Vorteil bei der Benutzung auch dieses Merkmals in einer oder mehreren nachfolgenden Logikstufen
ebenso wie der ersten Logikstufe erhalten werden, so daß
030029/0771
auch solche Ausführungsformen voll im Rahmen der Erfindung liegen.
Obgleich die PROM-Ausführung aus Fig. 4 die Addition größerer Anzahlen von Bits als die normale PROM-Eingangskapazität
ermöglichen muß, ist es dennoch äußerst vorteilhaft, in der hier erörterten bevorzugten Ausführungs-
form der Erfindung, daß kein übertrag aus einem PROM
wie oben erläutert vorhanden ist. Die jeweils zur Aufgabe auf jeden der PROMs P13 ... P17 aus Fig. 4 gewählten
speziellen Bits sind so gewählt, daß diese Bedingung in gleicher Weise erfüllt ist, wie in Verbindung mit der
PROM-Darstellung aus Fig. 3 beschrieben wurde.
Mit der oben angegebenen allgemeinen Relation (1) für die Summe S und den gleichen Merkmalen wie sie im Rahmen
der PROMs P1 ... P12 gemäß Fig. 3 eingesetzt worden sind,
können die folgenden Summengleichungen für jeden der PROMs P1- ... P17 in der speziellen Ausführungsform aus
Fig. 4 wie folgt niedergeschrieben werden:
PROM P,.: S,. ■ P-8 + P_2 + 2P_4 + P.I + 2P,2 + 2P_1 + 2P.1 + 4P.2
14 14 2 9 94 4566
PROM P15: S15 - P38 ♦ P44 + Pg2 + 2Pg4 + 2P^4 + 2P?1 + 4P?2 + 2Pgl
PROM P,,: S,, - 2G4 + P_8 + P.8 + 2P_4 + PQ2 + 2PO4 + 4PO8 + 2P
10 IO 3 0 (o
009
PROM P : S1 « 2El + 4E2 + 2E8 + 4Gl + P 8 + P 2 + 2P 4
Wie vorstehend im Zusammenhang mit der bevorzugten Ausführungsform
der Erfindung dargelegt worden ist, reduziert die zweite Logikstufe 14 gemäß Fig. 4 die in den Spalten
bo***b23 aus Tabelle 1τ in Fi9· 1 zu addierenden Bits auf
030029/0771
nicht mehr als zwei Bits pro Spalte, so daß eine übliche Addier- und Übertragerzeugerschaltung in wirtschaftlicher
Weise als dritte Logikstufe 16 gemäß Fig. 1 zum Einsatz
kommen kann, ohne auf den Hochgeschwindigkeitsbetrieb, wie er durch die PROM-Ausführungen nach der ersten und
zweiten Logikstufe 12 und 14 ermöglicht wurde, zu verzichten. Eine bevorzugte Ausführungsform der dritten
Logikstufe 16 wird jetzt im einzelnen im Zusammenhang mit Fig. 5 erörtert.
Man sieht, daß die dritte in Fig. 5 dargestellte Logikstufe 16 ein ähnliches Format wie die Fig. 3 und 4 verwendet,
so daß ähnlich wie in Fig. 4 die Spaltenbezeichnungen b0 ... b_3 aus Tabelle I in Fig. 2 wiederholt sind,
um leicht in den richtigen Spalten die verbleibenden von der dritten Logikstufe 16 auszuführenden Additionen an
den auf diese aus der zweiten Logikstufe gegebenen Bits anzuzeigen. In dieser Hinsicht bemerke man, daß die vier
Bitausgänge aus jedem der PROMs P-3 ... P1- der zweiten
Logikstufe 14 aus Fig. 2 in der dritten Logikstufe 16 aus Fig. 5 in gleicher Weise wie die Ausgänge der PROMs
P1 ... P.- in Fig. 4 dargestellt sind, angegeben sind.
Die bevorzugte Ausführungsform der dritten Logikstufe wird jetzt im Zusammenhang mit Fig. 5 beschrieben. Man
sieht, daß die dritte Logikstufe 16 typischerweise vier 4-Bit Binäraddierer 31 ... 34, einen einzigen Vorschauübertraggenerator 36, der in Verbindung mit jenen arbeitet,
ein UND -Gatter 38 sowie ein Exklusiv-ODER-Gatter 40 aufweist. Jeder der Addierer 31-34 kann beispielsweise ein
Texas Instrument SN 74S181 IC-Chip sein, während der
Übertraggenerator 36 beispielsweise ein Texas Instrument SN 74S182 IC-Chip und die Gatter 38 und 40 beispielsweise
Texas Instrument SN 74S08 und SN 74S86 sein können.
030029/0771
Die speziellen Spalten der auf jeden Addierer 31 ... in Fig. 5 zur Addition gegebenen Bits sind innerhalb
des jeweils einen Addierer bezeichnenden Blocks eingetragen. Die auf das UND-Gatter 38 und auf das Exklusiv-ODER-Gatter
40 gegebenen Bits sind in üblicher Weise bezeichnet. Man bemerke weiter, daß die kleinen Buchstaben
c, g und ρ in Fig. 5 in üblicher Weise den Stellenübertrag (carry), den Ziffernübertrag (generate carry) und den
fortschreitenden Übertrag (propagate carry) an Eingängen und Ausgängen bezeichnen.
Man sieht aus Fig. 5, daß die Addierer 31 ... 34 dazu dienen, Ausgangs-Bits b_, ... b7 der äquivalenten reinen
Binärzahl (das Ausgangs-Bit b~3 ist der vom Addierer
erzeugte Obertrag) liefern, während das UND-Gatter 38 und das Exklusiv-ODER-Gatter 40 dazu dienen, das Ausgangs-Bit
bg wie auch seinen Obertrag für den Addierer 31 und
den Obertraggenerator 36 zu liefern. Für die restlichen Ausgangs-Bits bQ - b5 der äquivalenten Binärzahl sieht
man aus Tabelle I in Fig. 2 in Verbindung mit Fig. 3 und 4, daß das niedrigstwertige BCD-Bit A1 gleich bfl ist
und somit ohne Veränderung durch die Logikstufen weiterläuft, daß die Bits b. und b2 direkt von PROM P..-Ausgängen
P1 1 und P..2 erzeugt werden, und daß die Bits b3, b. und
b5 direkt von PROM P13-Ausgängen P13I/ P132 und P134
erzeugt werden.
Die folgenden Gleichungen für die Bits bQ ... b23 der
äquivalenten reinen Binärzahl, die die von der dritten logischen Stufe gemäß Fig. 5 ausgeführten logischen
Funktionen repräsentieren, sind nachstehend angegeben, wobei ein Obertrag durch den kleinen Buchstaben c mit
einem Index angegeben ist, der der Spalte entspricht, zu der er gehört:
030029/0771
P132
b8 = P144 + 11IS1 + C7
b9 -P148+P152+C8
b10 B P154 + 1V + C9
bli * P158 + P162 + C10
12
13
15
16
17
18
19
20
21
22
23
+ P17I | + Cll | |
+ P!72 | + C12 | |
P174 | + P98 | + C13 |
ρ:7β | + 1V | + C14 |
p,o2 | tc15 | |
pio4 | + PnI | + C16 |
pio8 | . P O | + C17 |
p»4 | + C18 | |
pn8 | + P122 | + C19 |
P124 | + C20 | |
P128 | + C21 |
Insgesamt wurde ein PROM-Binäraddierer beschrieben, der in einem Umsetzer für einen BCD-Code in einen reinen Binärcode
sehr nützlich ist, und der die Addition von BCD-Bits basierend auf einer Expansion von Potenzen von 2 für jede
BCD-Ziffer liefert. Der PROM-Binaraddierer umfaßt eine
PROM-Anordnung, in der wenigstens ein PROM mit der Fähigkeit vorgesehen ist, eine größere Anzahl von Eingangs-Bits
zu addieren als maximal verfügbare PROM-Eingänge vorhanden sind, indem eine geeignete Wahl spezieller an ihn gelegter
Eingänge getroffen und der PROM geeignet programmiert wird. Für den Fachmann versteht sich, daß Abänderungen an dem
vorstehend beschriebenen bevorzugten Ausführungsbeispiel der Erfindung ohne weiteres im Rahmen der Erfindung liegen.
030029/0771
e e r s e
it
Claims (13)
- BURROUGHS CORPORATION, eine Gesellschaft nach den
Gesetzen des Staates Michigan, Burroughs Place,
Detroit, Michigan 48232 (V.St.A.)Programmierbarer Lesespeicher-AddiererAnsprücheBinär-Addierschaltung zum Addieren mehrerer Spalten von Eingangs-Binärsignalen. mit wenigstens einer Logikstufe (14), welche mehrere einzeln programmierte PROMs (P1...) aufweist, wobei jeder PROM binäre Ausgangssignale liefert, die der Summe einer vorbestimmten
Vielzahl der binären Eingangssignale entspricht. - 2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß für wenigstens einen PROM die binären Eingangssignale sowie seine Programmierung so gewählt sind, daß mehr
Binärsignale addiert werden können als die Maximalzahl von Eingängen für den PROM zur Verfügung stehen.HZ/il030029/0771 - 3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Addition der vorbestimmten Vielzahl der binären Eingangssignale unter Berücksichtigung ihrer Stellungen in der oder den Spalten ausgeführt wird.
- 4. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jeder PROM der ersten Logikstufe (14) eine solche Größe hat, daß er keinen übertrag erzeugt bei der Addition, die er an den empfangenen Binärsignalen ausführt; daß eine zweite Logikstufe (14) vorgesehen ist, die die binären Ausgangssignale aus der ersten Logikstufe (12) aufnimmt und mehrere einzeln programmierte PROMs (P13...) aufweist, wobei jeder PROM der zweiten Logikstufe binäre Ausgangssignale in Abhängigkeit einer vorgegebenen Vielzahl von empfangenen Binärsignalen erzeugt, die von den binären PROM-Ausgangssignalen aus der ersten Logikstufe (12) sowie von noch nicht addierten binären Eingangssignalen gewählt sind, und wobei jeder PROM der zweiten Logikstufe eine solche Größe hat, daß bei der von ihm an den empfangenen binären Eingangssignalen ausgeführten Addition kein Obertrag erzeugt wird.
- 5. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Addierer eine letzte Logikstufe (16) aufweist, der binäre Eingangssignale sowie PROM-Ausgangs-Binärsignale vorhergehender Logikstufen zugeführt werden, die in jeder Spalte noch zur Addierung anstehen, wobei die letzte Logikstufe die für die Spalten der Eingangs-Binärsignale erforderlichen Additionen ausführt.030029/077 !
- 6. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die vorhergehenden Logikstufen so ausgelegt sind, daß die Anzahl der Bits, die in jeder Spalte gemäß Tabelle I addiert werden müssen, zunehmend reduziert werden, so daß nicht mehr als zwei Bits pro Spalte in der letzten Stufe zur Addition verbleiben.
- 7. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die wenigstens einem PROM zugeführten speziellen Binärsignale und dessen Programmierung so gewählt sind, daß mehr Binärsignale addiert werden, als der Maximalzahl an verfügbaren Eingängen für den PROM zur Verfügung steht.
- 8. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die wenigstens einem PROM zugeführten speziellen Binärsignale so gewählt sind, daß die Anzahl der eigentümlichen Binärsignale nicht größer ist als die zur Verfügung stehende Maximalzahl an Eingängen für den PROM, daß die restlichen Binärsignale Duplikate sind, daß die eigentümlichen Binärsignale als PROM-Eingänge diesen zugeführt werden, und daß die Programmierung des wenigstens einen PROMs so ausgelegt ist, daß eine Addition das Auftreten von Verdopplungen der eigentümlichen Eingänge wie auch ihre Stellungen in der Spalte in der Tabelle I berücksichtigt werden.
- 9. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens ein PROM entsprechend der RelationS =£ WB
k = 1 k k030029/077 Iprogrammiert ist, wobei S die am Ausgang des PROM auftretende Binärsumme, η die Maximalzahl der verfügbaren PROM-Eingänge, B. = B-, B-, ...B , die die eigentümlichen Binärsignale bezeichnen (eventuell zusätzliche Binärsignale sind Duplikate), und W, = W-, W2, .·.W bewichtende Werte bedeuten, wobei jeder bewichtete Wert derart gewählt ist, daß er das Auftreten des jeweiligen eigentümlichen Binärsignals und seine Spaltenstellung wie auch das Auftreten jedes Duplikats und seiner Spaltenstellung berücksichtigt. - 10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß die Binärsignale B. BDC-Bits repräsentieren.
- 11. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jeder PROM zu solcher Größe gewählt wird, daß bei der von ihm ausgeführten Addition kein Obertrag erzeugt wird.
- 12. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jeder PROM zum Verhindern des Auftretens eines Übertrags aus ihm so gewählt wird, daßS <=- 2q - 1wobei S die Summe ist, die durch die PROM-Ausgangs- Binärsignale repräsentiert wird und q die Anzahl der individuellen aus dem PROM verfügbaren Binärausgänge bedeutet.
- 13. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die in dem binären Addierer zu addierenden Eingangs-Binärsignale BCD-Bits sind,030029/0771die BCD-Ziffern einer Dezimalzahl repräsentieren, und daß die Wahl der Größe jedes PROMs so getroffen wird, daß ein übertrag bei der Ausführung der Addition in ihm nicht erzeugt wird, wobei berücksichtigt wird, daß eine BCD-Ziffer den Wert 9 nicht überschreiten kann.030029/077 1
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/000,729 US4241414A (en) | 1979-01-03 | 1979-01-03 | Binary adder employing a plurality of levels of individually programmed PROMS |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2952689A1 true DE2952689A1 (de) | 1980-07-17 |
DE2952689C2 DE2952689C2 (de) | 1990-04-26 |
Family
ID=21692765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792952689 Granted DE2952689A1 (de) | 1979-01-03 | 1979-12-29 | Programmierbarer lesespeicher-addierer |
Country Status (8)
Country | Link |
---|---|
US (1) | US4241414A (de) |
JP (1) | JPS55112649A (de) |
BE (1) | BE880059A (de) |
BR (1) | BR7908340A (de) |
DE (1) | DE2952689A1 (de) |
FR (1) | FR2445984A1 (de) |
GB (2) | GB2094525B (de) |
IE (1) | IE49028B1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2080584B (en) * | 1980-07-24 | 1984-05-23 | Int Computers Ltd | Binary-coded-decimal to binary converter |
AU4490185A (en) * | 1984-07-30 | 1986-02-25 | Kumarasena, A.K. | The multi input fast adder |
JPS6451237U (de) * | 1987-09-22 | 1989-03-29 | ||
JPH01121230U (de) * | 1988-02-10 | 1989-08-17 | ||
US20060179090A1 (en) * | 2005-02-09 | 2006-08-10 | International Business Machines Corporation | System and method for converting binary to decimal |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2238687A1 (de) * | 1971-09-10 | 1973-03-22 | Ibm | Binaere addieranordnung |
DE2238184A1 (de) * | 1972-08-03 | 1974-02-14 | Juergen Dammit | Verfahren und vorrichtung zum entfernen des abfalles an gestanzten zuschnitten |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3449555A (en) * | 1965-06-02 | 1969-06-10 | Wang Laboratories | Parallel binary to binary coded decimal and binary coded decimal to binary converter utilizing cascaded logic blocks |
US3675001A (en) * | 1970-12-10 | 1972-07-04 | Ibm | Fast adder for multi-number additions |
US3723715A (en) * | 1971-08-25 | 1973-03-27 | Ibm | Fast modulo threshold operator binary adder for multi-number additions |
US3882483A (en) * | 1973-05-07 | 1975-05-06 | Electronic Associates | Code converter system and method |
-
1979
- 1979-01-03 US US06/000,729 patent/US4241414A/en not_active Expired - Lifetime
- 1979-11-16 BE BE0/198123A patent/BE880059A/fr not_active IP Right Cessation
- 1979-12-17 GB GB8207822A patent/GB2094525B/en not_active Expired
- 1979-12-17 FR FR7930879A patent/FR2445984A1/fr active Granted
- 1979-12-17 GB GB7943423A patent/GB2040088B/en not_active Expired
- 1979-12-19 IE IE2466/79A patent/IE49028B1/en unknown
- 1979-12-19 BR BR7908340A patent/BR7908340A/pt unknown
- 1979-12-20 JP JP16675279A patent/JPS55112649A/ja active Granted
- 1979-12-29 DE DE19792952689 patent/DE2952689A1/de active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2238687A1 (de) * | 1971-09-10 | 1973-03-22 | Ibm | Binaere addieranordnung |
DE2238184A1 (de) * | 1972-08-03 | 1974-02-14 | Juergen Dammit | Verfahren und vorrichtung zum entfernen des abfalles an gestanzten zuschnitten |
Non-Patent Citations (1)
Title |
---|
David J. Kuck, The Structure of Computer and Computations, John Wiley & Sons, 1978, S. 16 u. 17 * |
Also Published As
Publication number | Publication date |
---|---|
IE49028B1 (en) | 1985-07-10 |
BE880059A (fr) | 1980-03-17 |
FR2445984A1 (fr) | 1980-08-01 |
GB2094525B (en) | 1983-08-03 |
JPS6218931B2 (de) | 1987-04-25 |
FR2445984B1 (de) | 1984-01-20 |
DE2952689C2 (de) | 1990-04-26 |
US4241414A (en) | 1980-12-23 |
GB2040088B (en) | 1983-02-16 |
BR7908340A (pt) | 1980-09-16 |
JPS55112649A (en) | 1980-08-30 |
GB2040088A (en) | 1980-08-20 |
GB2094525A (en) | 1982-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2616717C2 (de) | Digitales Addierwerk | |
EP0010195B1 (de) | Vorrichtung zur Adressumwandlung in einer Datenverarbeitungsanlage | |
DE2913327C2 (de) | Matrix-Multiplizierer | |
EP0123921A2 (de) | Parallelverknüpfungsschaltung mit verkürztem Übertragsdurchlauf | |
DE1162111B (de) | Gleitkomma-Recheneinrichtung | |
DE2626432A1 (de) | Arithmetische einheit fuer automatische rechengeraete | |
DE2063199B2 (de) | Einrichtung zur Ausführung logischer Funktionen | |
DE1809219A1 (de) | Binaeres Vielfach-Addierwerk zur gleichzeitigen Addition mehrerer binaerer Zahlen | |
DE2758130C2 (de) | Binärer und dezimaler Hochgeschwindigkeitsaddierer | |
DE2900586C2 (de) | Anordnung zum Decodieren von Codewörtern variabler Länge | |
DE2848096C3 (de) | Digitale Addieranordnung | |
DE3303269A1 (de) | Verfahren und vorrichtung zur division von bcd-zahlen | |
DE2952689A1 (de) | Programmierbarer lesespeicher-addierer | |
DE3413832C2 (de) | ||
DE3326388C2 (de) | ||
DE3323607A1 (de) | Digitales rechenwerk | |
DE2900587A1 (de) | Decodierschaltung | |
DE2505388A1 (de) | Verfahren und anordnung zur logarithmischen umwandlung eines messwertes | |
DE2952072A1 (de) | Einrichtung zur verarbeitung binaer codierter dezimalzahlen | |
DE2948340C2 (de) | Informationsübertragungsanordnung für die Übertragung jeweils ausgewählter Informationseinheiten | |
DE2000275A1 (de) | Elektronischer Walzenschalter | |
DE2800598A1 (de) | Parallel-addierwerk | |
EP0144568A2 (de) | Multiplikationswerk und Verfahren zu dessen Betrieb | |
DE1808159B2 (de) | Einrichtung zur umsetzung von dualzahlen in binaer codierte dezimalzahlen in paralleler darstellung | |
DE19847245C2 (de) | Kombinierte Addierer- und Logik-Einheit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING. |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |