DE2949108C2 - - Google Patents
Info
- Publication number
- DE2949108C2 DE2949108C2 DE2949108A DE2949108A DE2949108C2 DE 2949108 C2 DE2949108 C2 DE 2949108C2 DE 2949108 A DE2949108 A DE 2949108A DE 2949108 A DE2949108 A DE 2949108A DE 2949108 C2 DE2949108 C2 DE 2949108C2
- Authority
- DE
- Germany
- Prior art keywords
- pulse
- circuit
- delay
- output
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung befaßt sich mit der Verzögerung von
Impulsen und insbesondere mit dem Problem der wähl
oder einstellbaren lmpulsverzögerung. Es sind Impuls
verzögerungsschaltungen in analoger Schaltungstech
nik bekannt, bei denen ein Eingangsimpuls über ein RC-
Integrierglied eine bistabile Schaltstufe ansteuert, wel
che eine Pegelumschaltung vornimmt, sobald die inte
grierte Spannung am Kondensator einen vorgegebenen
Schaltpegel übersteigt. Diese analogen Verzögerungs
schaltungen lassen sich durch Verändern der Kapazität
des Kondensators oder der Widerstände in dessen La
destromkreis auf beliebige Zeitintervalle einstellen.
Schwierigkeiten ergeben sich bei langen Zeitintervallen,
weil dann sehr hochohmige und präzise Widerstände
und verlustarme Kondensatoren benötigt werden. An
dererseits kennt man digitale Verzögerungsschaltun
gen, bei denen der Eingangsimpuls einen Zähler oder
ein Schieberegister anstößt und nach einer einerseits
durch die Fortschaltgeschwindigkeit des Zählers oder
Schieberegisters und andererseits durch die Anzahl der
Zähl- oder Registerstufen bestimmten Zeitspanne ein
Ausgangsimpuls entsteht. Digitale Verzögerungsleitun
gen können nur Verzögerungen als ganzzahlige Vielfa
che oder die Fortschaltung bewirkenden Taktimpulspe
riode erzeugen.
Aus DE-OS 25 10 668 ist ein Verfahren gemäß Gat
tungsbegriff des Anspruchs 1 bekannt, zu dessen Durch
führung in Fig. 2 der DE-OS eine Schaltungsanordnung
wiedergegeben ist, die einen digital programmierbaren
Zeitgeber zur Abgabe eines um ein ganzzahliges Vielfa
ches eines vorgegebenen Zeitbetrages gegenüber ei
nem Bezugssignal versetzten Signals darstellt (vgl. An
spruch 10). Das Bezugssignal tritt periodisch zu präzisen
Bezugszeitpunkten wiederkehrend auf, und der vorge
gebene Zeitbetrag ist immer gleich und in ganzen oder
geteilten Nanosekunden definiert. Die bekannte Schal
tungsanordnung umfaßt einen stabilen ersten Taktgene
rator zur Abgabe von Signalen konstanter Signalwie
derholungsfrequenz. Diesem ist ein erster Teiler nach
geschaltet, welcher periodisch auftretende Bezugssigna
le liefert. Ferner ist an den stabilen Taktgenerator ein
erster Zähler angeschlossen zur zyklischen Zählung bis
zu einem vorgegebenen ersten maximalen Zählstand,
und die Eingänge eines ersten Vergleichers sind parallel
mit den Ausgängen des ersten Zählers verbunden, wah
rend der Vergleicher darüber hinaus Eingabeanschlüsse
für digitale Eingabewerte aufweist. An seinem Ausgang
ist ein Vergleichssignal abnehmbar, wenn der Zählstand
des ersten Zählers mit dem gleichzeitig an den Eingabe
anschlüssen des ersten Vergleichers anstehenden digita
len Eingabewert übereinstimmt. Ein gesteuerter zweiter
Taktgenerator liefert Signale mit einer steuerbaren Si
gnalwiederholungsfrequenz und hat hierfür einen
Steuereingang zur Wahl dieser Frequenz. Ein nachge
schalteter zweiter Taktgeber stellt Ausgangssignale be
reit, deren Signalwiederholungsfrequenz in fest vorge
gebenem Verhältnis zur Signalwiederholungsfrequenz
des gesteuerten Taktgebers steht. Ein vergleichender
Phasendetektor speist den Steuereingang des gesteuer
ten Taktgenerators in Abhängigkeit von den Ausgangs
signalen des ersten Vergleichers und den Ausgangssi
gnalen des zweiten Teilers. Die Ausgangssignale steu
ern die Signalwiederholungsfrequenz des gesteuerten
Taktgenerators. Ein zweiter Zähler ist dem gesteuerten
Taktgenerator nachgeschaltet und zählt zyklisch bis zu
einem gegebenen zweiten maximalen Zählstand und lie
fert ein diesem Zählstand entsprechendes Ausgangssi
gnal. Ein zweiter Vergleicher ist mit seinen Eingängen
einerseits mit den Ausgängen des zweiten Zählers ver
bunden und ist andererseits mit Eingabeanschlüssen für
digitale Eingabewerte versehen. An seinem Ausgang
liefert der zweite Vergleicher die erwünschten, zeitlich
zu den Bezugssignalen versetzten Signale, sobald der
Zählstand im zweiten Zähler mit dem an den Eingabe
anschlüssen des zweiten Vergleichers anstehenden digi
talen Eingabewert übereinstimmt. Mit Hilfe der an den
Eingabeanschlüssen des ersten Vergleichers und des
zweiten Vergleichers anstehenden Digitalwerte ist die
ganze Zahl von Vielfachen des vorgegebenen Zeitbetra
ges als Zeitspanne zwischen den Bezugssignalen und
den dazu versetzten Signalen bestimmbar, wobei der
vorgegebene Zeitbetrag durch das Verhältnis der Si
gnalwiederholungsfrequenzen des ersten und zweiten
Taktgenerators definiert ist.
Es gibt Fälle, in denen eine Verzögerungsdauer benö
tigt wird, welche von zwei verschiedenen Einflußgrößen
abhängt, beispielsweise vom Eintreffen zweier in belie
bigem Zeitabstand auftretender Impulse und zusätzlich
von einer vorgegebenen oder einstellbaren Zeitspanne.
Aufgabe der Erfindung ist es eine hierfür geeignete,
vielseitig einsetzbare Verzögerungseinrichtung zu
schaffen. Diese Aufgabe wird gelöst durch das im An
spruch 1 gekennzeichnete Verfahren. Es kombiniert die
hohe Genauigkeit digitaler Verzögerungseinrichtungen
wie Zähler und Schieberegister mit der beliebigen Ein
stellbarkeit analoger Zeitgeber mit Integrierglied.
Darüber hinaus befaßt sich die Erfindung speziell mit
dem folgenden Problem: Bei herkömmlichen digitalen
Verzögerungseinrichtungen stößt, wie erwähnt, ein
Startimpuls einen Zähler, ein Schieberegister oder eine
ähnliche durch einen Taktgeber schrittweise fortschalt
bare Verzögerungsschaltung an, und der gewünschte
Ausgangsimpuls entsteht, nachdem der Startimpuls in
der Verzögerungsschaltung eine gewünschte vorzugs
weise einstellbare Anzahl von Schritten bzw. Stufen
durchlaufen hat. Sofern der Startimpuls nicht mit der
Impulsfolge des Taktgebers synchronisiert ist, entsteht
jedoch eine Zeitverschiebung zwischen dem Eingang
des Startimpulses und dem 1. Taktimpuls, welche davon
abhängt, in welcher Phasenlage der Startimpuls bezo
gen auf die Taktimpulsfolge eingeht. Die Ungenauigkeit
der einstellbaren Verzögerungszeit beträgt folglich bis
zu einer Periodendauer einer Taktimpulsfolge. Diese
zufällige Ungenauigkeit wird vielfach als Zittern (Jitter)
und im folgenden als sporadische Schwankung der Ver
zögerungsdauer bezeichnet.
Aufgabe der Erfindung ist es ferner, eine Verzöge
rungseinrichtung zu schaffen, deren Verzögerungszeit
von solchen sporadischen Schwankungen frei ist und
unter Verwendung einer digitalen Verzögerungsschal
tung eine exakte Verzögerungszeit auch dann einhält,
wenn der auslösende Startimpuls mit der die Verzöge
rungsschaltung fortschaltenden Taktimpulsfolge nicht
synchronisiert ist, sondern zu einem beliebigen Zeit
punkt innerhalb einer Taktimpulsperiode auftritt. Diese
Aufgabe wird gelöst durch das im Anspruch 2 gekenn
zeichnete Verfahren. Hier wird also die zur Erzielung
einer gewünschten Verzögerungszeit vorteilhafte Ver
wendung einer digitalen Verzögerungsschaltung, also
beispielsweise eines Zählers oder Schieberregisters,
kombiniert mit einem analogen Verzögerungsglied mit
vorgegebener bekannter Verzögerungsdauer, welches
jeweils den Zeitraum zwischen dem Eingang des Start
impulses und dem Auftreten des 1. Taktimpulses über
brückt bzw. mißt und nachbildet. Das Verfahren hat
gegenüber bekannten digitalen Verzögerungseinrich
tungen den zusätzlichen Vorteil, daß die Verzögerungs
zeit nicht nur auf ganzzahlige Vielfache der Taktimpuls
periode, sondern auch auf Werte einstellbar ist, welche
zwischen solchen ganzzahligen Vielfachen liegen. Wäh
rend die Einstellung der ganzzahligen Vielfachen an der
digitalen Verzögerungsschaltung erfolgt, lassen sich die
Zwischenwerte durch Einstellung der Verzögerungszeit
des Analog-Verzögerungsgliedes, beispielsweise eines
RC-Integrators, einstellen. Wenn der Startimpuls ein
trifft, läuft sofort dieser Analog-Verzögerer an. Beim
Auftreten des 1. oder 2. Taktimpulses wird seine Inte
gration unterbrochen und der erreichte Integrations
wert so lange gespeichert, bis nach Ablauf einer ge
wünschten Anzahl von Taktimpulsen die Analog-Inte
gration wieder eingeschaltet wird und vom gespeicher
ten Wert ausgehend bis zum Erreichen des Schaltpegels
des Analogintegrators weiterläuft. Da die Gesamtdauer
des Verzögerungsintervalls, hervorgerufen durch das
analoge Verzögerungsglied, bekannt ist, addiert sich
dieses Verzögerungsintervall zu der an der digitalen
Verzögerungsschaltung einstellbaren Verzögerungszeit
und es ergibt sich unabhängig vom Zeitpunkt des Ein
treffens des Startimpulses stets die gleiche Verzöge
rungsdauer.
Vorteilhafte Ausgestaltungen einer Schaltungsanord
nung zur Durchführung des Verfahrens sind Gegen
stand der Unteransprüche. Dabei ist aus US-PS
35 76 496 eine Schaltungsanordnung gemäß Gattungs
begriff des Anspruchs 3 bekannt. Die dortige Verzöge
rungsschaltung umfaßt einen monostabilen Multivibra
tor, der auf externe Schaltsignale anspricht und dessen
Ausgangssignal über eine Steuerschaltung an einen Ein
gang zuruckgeführt ist. Ein an den Ausgang des Multivi
brators angeschlossener Zähler zählt die Anzahl der
während des Impulsrückführbetriebs gezählten Aus
gangsimpulse und liefert beim Erreichen eines vorgege
benen maximalen Zählstandes ein Schaltsignal, welches
den Rückführschaltkreis unterbricht und damit den
Multivibrator außer Betrieb setzt. Man erzielt auf diese
Weise eine Zeitverzögerung gleich einem vorgewählten
Vielfachen der Impulsbreite eines einzelnen Ausgangs
impulses des Multivibrators.
Die Erfindung wird nachfolgend anhand eines in der
Zeichnung wiedergegebenen Ausführungsbeispiels ei
ner Schaltungsanordnung zur Erzeugung eines gegen
über einem Startimpuls beliebig verzögerbaren Aus
gangsimpulses erläutert. Dabei zeigt
Fig. 1 das Blockschaltbild einer solchen Schaltungsan
ordnung und
Fig. 2 die Signalverläufe an einzelnen Schaltungs
punkten zur Erläuterung der einzelnen Verfahrens
schritte.
In Fig. 1 ist die Eingangsklemme 12 einerseits an den
Eingang 18 des Zähleraktivierungs-Flip-Flops 13 und
andererseits an den Eingang 38 des Einzelimpulsgebers
33 angeschlossen. Der Ausgang des Aktivierungs-Flip-
Flops 13 liegt an dem einen Eingang 19 des Verzöge
rungszählers 15, dessen anderer Eingang 20 an einen 60
quarzgesteuerten Taktgeber 14 angeschlossen ist. Zwei
Ausgänge 39 und 41 des Zählers 15 sind mit 2 Eingängen
40 bzw. 42 eines Unterbrecher-Flip-Flops 32 verbunden,
dessen Ausgang über 2 in Reihe geschaltete, aber entge
gengesetzt gepolte Dioden 36 und 37 mit dem einen
Zeitgebereingang des Einzelimpulsgebers 33 in Verbin
dung steht. Ein Ladekondensator 34 ist zwischen den
genannten 1. Zeitgebereingang und einen weiteren Zeit
gebereingang des Einzelimpulsgebers 33 eingeschaltet.
Der Ladestrom für den Kondensator 34 wird über eine
Versorgungsklemme 43 von einer Gleichstromquelle
+ V geliefert, die über einen einstellbaren Widerstand
35 an den Verbindungspunkt der beiden Dioden 36 und
37 angeschlossen ist.
Der Ausgang des Einzelimpulsgebers 33 ist an einen
Impulsgenerator oder Impulsformer 16 angeschlossen,
dessen Ausgang einerseits mit der den verzögerten Aus
gangsimpuls liefernden Ausgangsklemme 17 und ande
rerseits an die Rückstelleingänge 22 und 23 des Aktivie
rungs-Flip-Flops 13 bzw. des Zählers 15 angeschlossen
ist. Der Impulsformer 16 kann an sich auch entfallen,
wobei dann der Ausgang des Einzelimpulsgebers 33 un
mittelbar an die Ausgangsklemme 17 sowie an die Rück
stelleingänge 22 und 23 anzuschließen wäre. Das Akti
vierungs-Flip-Flop 13 und der Zähler 15 müßten dann
derart eingerichtet sein, daß sie beim Auftreten einer
bestimmten Signalflanke, d. h. bei einem Signalüber
gang ansprechen und nicht auf einen bestimmten Si
gnalpegel.
Im gezeigten Ausführungsbeispiel können die Flip-
Flops 13 und 32 beispielsweise als duale integrierte
Schaltungen vom Typ SN 5474 sein, der Einzelimpulsge
ber 33 und der Impulsformer 16 eine duale integrierte
Schaltung vom Typ SN 54123 aufweisen und als Zähler
15 ein Schaltkreis vom Typ SN 54197 Anwendung fin
den.
Nachfolgend wird in Verbindung mit Fig. 2 die Be
triebsweise des in Fig. 1 dargestellten Ausführungsbei
spiels beschrieben.
In beliebiger Phasenlage bezogen auf die Taktimpuls
folge B, d. h. asynchron hierzu, kommt z. Z. t 0 an der
Eingangsklemme 12 ein Startimpuls A an, welcher zum
Eingang des Aktivierungs-Flip-Flops 13 gelangt, dessen
Ausgangssignal den Zähler 15 aktiviert. Sobald hiernach
der 1. Taktimpuls vom Taktgeber 14 am Eingang 20 des
Zählers 15 eingeht, beginnt dieser zu laufen. Der Start
impuls A gelangt ferner zum Eingang 38 des Einzelim
pulsgebers 33, welcher ein Ausgangssignal liefert, des
sen Zeitverzögerung in 1. Linie durch die Werte des
Kondensators 34 und des Einstellwiderstands bestimmt
sind. Würde der Einzelimpulsgeber nicht in seiner Ar
beitsweise unterbrochen, so wäre die Impulsverzöge
rung durch die Ladezeit des Kondensators 34 bestimmt.
Sobald die Spannung am Kondensator 34 einen vorge
gebenen Schwellwert erreicht, würde das Ausgangssi
gnal D des Einzelimpulsgebers 33 aufhören. Dieses Aus
gangssignal beginnt somit beim Eintreffen des Startim
pulses A z. Z. t 0 (siehe Kurve D in Fig. 2). Gleichzeitig
beginnt die Spannung D am Kondensator 34 anzustei
gen.
Bei einem der 1. Zählschritte des Zählers 15, vorzugs
weise bei Beginn des 2. Taktimpulses B z. Z. t 2 wird ein
Unterbrechungsbefehl mit wenigstens einer 1. Signal
flanke am Ausgang 39 des Zählers 15 abgegeben und
geht am Eingang 40 des Unterbrechungs-Flip-Flops 32
ein. Damit schaltet das Ausgangssignal F des Interbre
chungs-Flip-Flops 32 z. Z. t 2 von "1" auf "0". Dieses Aus
gangssignal, welches praktisch ein Anschließen des Aus
gangs des Flip-Flops 32 an Bezugspotential entspricht,
stellt einen Nebenschluß für den Ladestrom zum Kon
densator 34 dar, in dem nunmehr der Strom von der
Klemme 43 über den Widerstand 35 und die Diode 36
zum Ausgang des Unterbrecher-Flip-Flops 32 und nicht
mehr über die Diode 37 zum Kondensator 34 fließt. Im
Ausgangskreis des Unterbrecher-Flip- Flops 32 fließt
dieser Strom über einen Transistoranschluß nach Be
zugspotential. Durch diesen Nebenschluß für den Lade
strom ist der Einzelimpulsgeber 33 praktisch in einen
Speicherzustand umgeschaltet, weil für den Kondensa
tor 34 weder ein Lade- noch ein Entladestromkreis ge
geben ist. Die Diode 36 verhindert ein Aufladen des
Kondensators 34 durch das normale Ausgangssignal des
Unterbrecher-Flip-Flops 32 und die Diode 37 verhin
dert eine Entladung des Kondensators 34. Damit wird
der Verzögerungszyklus des Einzelimpulsgebers 33 so
lange angehalten, bis das Aktivierungs-Flip-Flop 32 in
spater noch zu beschreibender Weise zurückgesetzt
wird. Anstelle der Dioden 36 und 37 könnten auch ge
eignete Transistorschaltungen Verwendung finden.
Entsprechend der gewünschten Verzögerungszeit
wird zu einem späteren Zeitpunkt t b ein durch den Takt
geber gesteuertes Rückstellsignal am Zählerausgang 41
erzeugt und gelangt zum Eingang 42 des Ünterbrecher-
Flip-Flops 32. Beim Eingang dieses Rückstellsignals
wird das Flip-Flop 32 zurückgesetzt, so daß sein Aus
gangssignal F z. Z. t b auf "1" ansteigt. Damit verschwin
det der Nebenschluß für den Ladestromkreis des Kon
densators 34 nach Masse, so daß der Kondensator 34
weiter aufgeladen wird, und zwar ausgehend von dem
z. Z. t 2 erreichten und bis z. Z. t b gespeicherten Span
nungswert. Der Einzelimpulsgeber setzt also seinen
Zeitzyklus fort, und zwar für eine Zeitdauer, welche der
gesamten Zykluszeit abzüglich der bereits zwischen
dem Zeitpunkt t 0 beim Eintreffen des Startimpulses und
dem Beginn der Unterbrechung z. Z. t 2 abgelaufenen
Zeitspanne entspricht. Der Zeitzyklus des Einzelimpuls
gebers 33 hört z. Z. t j auf, wenn der Kondensator 34
einen vorgegebenen Spannungswert erreicht. Zu die
sem Zeitpunkt entlädt sich der Kondensator 34, seine
Spannung E sinkt auf den Ausgangswert ab und das
Ausgangssignal D des Einzelimpulsgebers 32 geht auf
"0".
Der Zeitpunkt t j an der Rückflanke des Signals D ist
frei von zufälligen Schwankungen und vielmehr gegen
über der Eintreffzeit t 0 der Vorderflanke des Startimpul
ses A und damit gegenüber der Vorderflanke des Si
gnals D um eine exakt bestimmte Zeitspanne verzögert.
Im Schaltungsbeispiel gem. Fig. 1 wird diese Rückflanke
des Ausgangssignals D dazu benutzt, einen lmpulsgene
rator oder Impulsformer 16 anzustoßen, welcher an der
Ausgangsklemme 17 den Ausgangsimpuls G liefert. Die
ser gelangt ferner an den Rückstelleingang 22 des Akti
vierungs-Flip-Flops 13 sowie an den Rückstelleingang
23 des Zählers 15 und stellt diese Baugruppen zurück.
Wir bereits erwähnt, kann der Impulsformer 16 an
sich wegfallen, wobei dann der Ausgang des Einzelim
pulsgebers 33 unmittelbar an die Ausgangsklemme 17
angeschlossen ist. Damit wird die Rückflanke des Si
gnals D unmittelbar als Ausgangssignal der Verzöge
rungseinrichtung benutzt. ln jedem Fall ist die Zeitspan
ne t 0 und t j gleich der Zykluszeit des Einzelimpulsgebers
33 zuzüglich einer Zeitspanne, welche einem ganzzahli
gen Vielfachem der Taktimpulsperiode entspricht, d. h.
der Zeit, während welcher sich der Einzelimpulsgeber
33 im Speicherzustand befindet. In Fig. 2 ist diese ge
samte Verzögerungszeit zwischen den Zeitpunkten t 0
und t j als Summe der Zeitspannen T i + T M + T f darge
stellt. Die Anfangszeitspanne T 1 entspricht dem 1. Teil
des Zeitgeberzyklus des Einzelimpulsgebers 33 und liegt
zwischen t0 und t2. Die Speicherzeit T m entspricht dem
Zeitabstand zwischen t2 und t b , d. h. der Dauer der Un
terbrechung im Zeitgeberzyklus des Einzelimpulsge
bers 33. Diese Speicherzeit T m entspricht einem genau
en ganzzahligen Vielfachem des Zeitabstands zwischen
zwei benachbarten Taktimpulsen, weil sowohl der Un
terbrechungsbefehl auf der Leitung 39 als auch das
Rückstellsignal auf der Leitung 41 jeweils durch die
Vorderflanken von Taktimpulsen synchronisiert sind.
Die Restzeitspanne T f entspricht dem restlichen Teil des
Zeitzyklus des Einzelimpulsgebers 33 und damit seiner
gesamten Zykluszeit abzüglich des Anfangsintervalls T 1.
Sie liegt zwischen den Zeitpunkten t b und t j .
Die Auswahl der Zeitpunkte t 2 und t b kann entspre
chend der gewünschten Verzögerungsdauer geändert
werden. Wichtig ist, daß die Zeitspannen zwischen t0
und t2 einerseits bzw. t b und t j andererseits lang genug
sind, damit etwaige zu den Zeitpunkten t 0 und t b einge
leitete Einschwingvorgänge sich bis zum Zeitpunkt t 2
bzw. t j stabilisiert haben und abgeklungen sind. Die Fre
quenz des Taktgebers 14 wird entsprechend der ge
wünschten Verzögerungszeit und deren Ünterteilung
eingestellt. Bei zwei erprobten Ausführungsformen der
Erfindung betrug sie 10 MHz entsprechend einer Takt
periode von 100 ns bzw. 20 MHz entsprechend einer
Taktperiode von 50 ns. Die Zykluszeit des Einzelimpuls
gebers 33 d. h. die Zeit T i + T f kann zwischen einem
minimalen Wert entsprechend der Dauer von 2 Taktpe
rioden bis zu jedem beliebigem Maximalwert geändert
bzw. eingestellt werden. Die Zykluszeiten im Bereich
von Mikrosekunden wurden ohne Schwierigkeiten er
reicht.
Bei zwei erprobten Ausführungsformen betrug die
Zykluszeit 350 ns und war um etwa eine Taktperiode
einstellbar. Hierzu dient der Einstellwiderstand 35. An
stelle eines einstellbaren Widerstandes 35 könnte auch
ein einstellbarer Kondensator 34 Anwendung finden.
Mit der Einstellbarkeit der Zykluszeit des Einzelim
pulsgebers 33 ergibt sich zugleich eine Möglichkeit der
schwankungsfreien Einstellung der gesamten Verzöge
rungsdauer. Wünscht man beispielsweise eine Verzöge
rungsdauer, welche einem ganzzahligen Vielfachen der
Taktimpulsperiode entspricht, so wird die Zykluszeit
des Einzelimpulsgebers 33 auf ein ganzzahliges Vielfa
ches der Taktimpulsperiode eingestellt, beispielsweise
auf 350 ns für einen 20-MHz-Takt mit einer Perioden
dauer von 50 ns. In diesem Fall ist die gesamte Verzöge
rungszeit gleich 350 ns + T m , wobei letzteres ein vielfa
ches der Taktperiodedauer ist und beispielsweise durch
die Anzahl der Zählschritte des Zählers 15 vorgegeben
wird.
Andererseits ist auch eine Gesamtverzögerungsdauer
einstellbar, welche von einem ganzzahligen Vielfachen
der Taktimpulsperiode abweicht. Wird in einem System
mit einem 10-MHz-Takt bei einer Taktperiode von
100 ns eine Gesamtverzögerung gewünscht entspre
chend einem ganzzähligen Vielfachem der Taktperiode
zuzüglich 40 ns, so kann man die Zykluszeit des Einzel
impulsgebers 33 beispielsweise auf 340 ns einstellen. Die
Gesamtverzögerungszeit ergibt sich dann zu 340 ns zu
züglich einer beliebigen digitalen Verzögerungszeit T m
entsprechend einem ganzzahligen Vielfachen von
100 ns. Die Speicherzeit T m während der sich der Einzel
impulsgeber 33 im Speicherzustand befindet, kann be
liebig lang sein. Bei den beiden obenerwähnten erprob
ten Ausführungsformen betrug sie beispielsweise 52 µs.
In der vorangehenden Beschreibung ist unberücksich
tigt geblieben, daß innerhalb des Systems die einzelnen
Signale gewisse Laufzeiten benötigen und auch die An
stiegsflanken nicht unendlich steil sind. Da die hierdurch
bedingten Verzögerungen jedoch bekannt bzw. meßbar
sind, können sie berücksichtigt bzw. kompensiert wer
den. Darüber hinaus kann die beschriebene Verzöge
rungsschaltung mit anderen bekannten Verzögerungs
einrichtungen kombiniert werden. Außerdem kann man
bekannte Verzögerungen in zeitliche Beziehungen zu
den obenerwähnten Zeitpunkten setzen und die sich
ergebenden Verzögerungen berücksichtigen.
Claims (14)
1. Verfahren zur Erzeugung eines gegenüber einem
Startimpuls beliebig verzögerbaren Ausgangsim
pulses, wobei mit dem Startimpuls (A) ein Zeitge
ber von vorgegebenem Gesamtverzögerungsinter
vall (T 1 + T f ) in Gang gesetzt wird, dadurch ge
kennzeichnet,
- a) daß durch einen ersten Impuls (t 2) das Ver zögerungsintervall unterbrochen und der bis dahin erreichte Verzögerungswert gespeichert wird;
- b) daß durch einen zweiten Impuls (t b ) das Ver zögerungsintervall vom Speicherwert ausge hend wieder in Gang gesetzt wird;
- c) und daß der Ausgangsimpuls (t j , G) erzeugt wird, sobald das Gesamtverzögerungsintervall des Zeitgebers abgelaufen ist.
2. Verfahren nach Anspruch 1, dadurch gekenn
zeichnet, daß nach dem Startimpuls (A) in zeitlicher
Abhängigkeit von Taktimpulsen (B) zunächst eine
als Unterbrechungsimpuls für den Zeitgeber die
nende erste Impulsflanke (t 2) und später nach Ab
lauf einer gewünschten Anzahl von Taktimpulsen
eine als Wiedereinschaltimpuls für den Zeitgeber
dienende zweite Impulsflanke (t b ) erzeugt wird.
3. Schaltungsanordnung zur Erzeugung eines ge
genüber einem Startimpuls beliebig verzögerbaren
Ausgangsimpulses, insbesondere zur Durchfüh
rung des Verfahrens nach Anspruch 1, mit einem
eingangsseitig an eine Startimpulsklemme (12) an
geschlossenen verzögernden Impulsgenerator (32,
33, 16), der nach Ablauf seines Gesamtverzöge
rungsintervalls (T 1 + T f ) einen Ausgangsimpuls (G)
liefert; gekennzeichnet durch eine ausgangsseitig
an den Zeitkreis (34-37) des Impulsgenerators (33)
angeschlossene Unterbrecherschaltung (32), wel
cher eingangsseitig ein erster und im zeitlichen Ab
stand hiervon ein zweiter Impuls zuführbar sind
und die im Zeitraum zwischen diesen beiden Impul
sen ein den Lauf des Verzögerungsintervalls an
haltendes und den bis zum Eintreffen des ersten
Impulses erreichten Verzögerungswert speichern
des Ausgangssignal (D) liefert, bei dessen Ver
schwinden das Verzögerungsintervall fortgesetzt
wird.
4. Schaltungsanordnung zur Durchführung des
Verfahrens nach Anspruch 2, gekennzeichnet durch
- a) eine einerseits an eine Eingangsklemme (12) für den Startimpuls (A) und andererseits an eine Taktimpulsquelle (14) angeschlossene di gitale Verzögerungsschaltung (13, 15) zur Er zeugung der 1. und 2. Impulsflanke (t 2, t b );
- b) einen eingangsseitig einerseits an die die Impulsflanken liefernden Ausgänge (39, 41) der Verzögerungsschaltung (13, 15) und ande rerseits an die Startimpulsklemme (12) ange schlossenen integrierenden Impulsgenerator (32, 33, 16), der nach einem vorgegebenen Ver zögerungsintervall einen Ausgangsimpuls (G) erzeugt und dessen Verzögerungsintervall durch den Startimpuls angestoßen, durch die 1. Impulsflanke unterbrochen und durch die 2. Impulsflanke wieder in Gang gesetzt wird.
5. Schaltungsanordnung nach Anspruch 4, dadurch
gekennzeichnet, daß der Impulsgenerator (32, 33,
16) eine durch den Startimpuls (A) anstoßbare Im
pulserzeugerschaltung (33) sowie eine Unterbre
cherschaltung (32) aufweist, welche eingangsseitig
an die Verzögerungsschaltung (15) und ausgangs
seitig an den Zeitkreis (34-37) der Impulserzeu
gerschaltung (33) angeschlossen ist.
6. Schaltungsanordnung nach Anspruch 5, dadurch
gekennzeichnet, daß die Impulserzeugerschaltung
einen integrierenden Einzelimpulsgeber (33) mit ei
nem Ladekondensator (34) aufweist, der zwischen
einen 1. und einen 2. Zeitgeberanschluß eingeschal
tet ist.
7. Schaltungsanordnung nach Anspruch 6, dadurch
gekennzeichnet, daß die Unterbrecherschaltung
ein Flip-Flop (32) umfaßt, dessen Ausgang an einen
das Laden des Kondensators (34) selektiv steuern
den Schaltkreis (35-37) angeschlossen ist und bis
zum Auftreten der 1. Impulsflanke sowie nach dem
Auftreten der 2. Impulsflanke einen 1. Signalpegel
und zwischen diesen beiden Impulsflanken einen 2.
Signalpegel liefert, und daß die Aufladung des Kon
densators nach dem Startimpuls so lange erfolgt
wie der 1. Signalpegel ansteht und aufhört, sobald
die Kondensatorladung einen vorgegebenen Wert
erreicht hat.
8. Schaltungsanordnung nach Anspruch 7, gekenn
zeichnet durch einen vorzugsweise einstellbaren
Widerstand (35) im Ladestromkreis des Kondensa
tors (34).
9. Schaltungsanordnung nach Anspruch 8, dadurch
gekennzeichnet, daß der Schaltkreis zwei in Reihe
zwischen den Ausgang des Flip-Flops (32) und den
Kondensator (34) eingeschaltete Dioden (36, 37)
entgegengesetzter Polung enthält, deren Verbin
dungspunkt über den Widerstand (35) an eine La
destromquelle (43) angeschlossen ist.
10. Schaltungsanordnung nach einem der Ansprü
che 4-9, dadurch gekennzeichnet, daß zwischen
die Startimpulsklemme (12) und die Verzögerungs
schaltung (15) eine Aktivierungsschaltung (13), vor
zugsweise ein Flip-Flop eingeschaltet ist.
11. Schaltungsanordnung nach Anspruch 10, da
durch gekennzeichnet, daß die Verzögerungsschal
tung (13, 15) einen mit seinem einen Eingang (19) an
die Aktivierungsschaltung (13) und mit seinem 2.
Eingang (20) an den Taktgeber (14) angeschlosse
nen Zähler (15) enthält, der an seinen zwei Ausgän
gen (39,41) die 1. bzw. die 2. Impulsflanke liefert.
12. Schaltungsanordnung nach einem der Ansprü
che 5-11, dadurch gekennzeichnet, daß die Ünter
brecherschaltung (32) zwei an die beiden Ausgänge
(39, 41) der Verzögerungsschaltung (15) ange
schlossene Eingänge (40, 42) aufweist.
13. Schaltungsanordnung nach einem der Ansprü
che 10-12, dadurch gekennzeichnet, daß die Akti
vierungsschaltung (13) und der Zähler (15) je einen
Rückstelleingang (22, 23) aufweisen, dem der Aus
gangsimpuls (G) zugeführt wird.
14. Schaltungsanordnung nach Anspruch 13, da
durch gekennzeichnet, daß dem Einzelimpulsgeber
(33) ein Impulsformer (16) nachgeschaltet ist, des
sen Ausgangssignal (G) einerseits der Ausgangs
klemme (17) und andererseits den Rückstelleingän
gen (22, 23) zugeführt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/968,534 US4262222A (en) | 1978-12-11 | 1978-12-11 | Interruptable signal generator |
US05/968,535 US4260912A (en) | 1978-12-11 | 1978-12-11 | Digital delay generator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2949108A1 DE2949108A1 (de) | 1980-06-26 |
DE2949108C2 true DE2949108C2 (de) | 1987-11-19 |
Family
ID=27130512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792949108 Granted DE2949108A1 (de) | 1978-12-11 | 1979-12-06 | Verfahren und schaltungsanordnung zum verzoegern von impulsen |
Country Status (6)
Country | Link |
---|---|
US (2) | US4260912A (de) |
JP (2) | JPS5582536A (de) |
CA (2) | CA1138051A (de) |
DE (1) | DE2949108A1 (de) |
FR (1) | FR2454227B1 (de) |
GB (1) | GB2036496B (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3130242C2 (de) * | 1981-07-31 | 1983-07-14 | Diehl GmbH & Co, 8500 Nürnberg | Elektronische Steuerschaltung zur Erzeugung eines monostabilen Schaltverhaltens bei einem bistabilen Relais |
US4438404A (en) * | 1982-01-04 | 1984-03-20 | Tektronix, Inc. | Signal sampling system |
US4575651A (en) * | 1982-03-29 | 1986-03-11 | Square D Company | Electronic repeat cycle delay timer |
DE3221364C2 (de) * | 1982-06-05 | 1984-03-22 | Chemie Und Filter Gmbh, Verfahrenstechnik Kg, 6900 Heidelberg | Schaltvorrichtung mit Verzögerungseinrichtung |
US4525674A (en) * | 1982-07-28 | 1985-06-25 | Reliance Electric Company | Circuit for synchronizing a switching power supply to a load clock |
FR2545297A1 (fr) * | 1983-04-26 | 1984-11-02 | Thomson Csf | Dispositif de retard et son utilisation dans le dispositif de decodage d'un equipement de mesure de distance |
DE3403637A1 (de) * | 1984-02-02 | 1985-08-08 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und verzoegerungseinheit zur erzeugung eines verzoegerten ausgangssignals |
US4714977A (en) * | 1985-02-19 | 1987-12-22 | Square D Company | Electronic delay timer |
EP0200611A3 (de) * | 1985-04-09 | 1989-12-13 | Oce Graphics Usa Inc | Farbbildverarbeitungseinheit |
JPH0246015A (ja) * | 1988-08-06 | 1990-02-15 | Nec Corp | 単安定マルチバイブレータ回路 |
JP3470818B2 (ja) * | 1992-04-30 | 2003-11-25 | アジレント・テクノロジーズ・インク | プログラム可能な充電電流と極性を有する単位利得正帰還積分器 |
US6754839B1 (en) * | 2000-03-17 | 2004-06-22 | Exar Corporation | UART clock wake-up sequence |
US6571137B1 (en) * | 2000-06-14 | 2003-05-27 | Siemens Aktiengesellschaft | System and method for reducing jitter in a signal |
US7068087B2 (en) * | 2004-02-24 | 2006-06-27 | Tektronix, Inc. | Method and apparatus for an improved timer circuit and pulse width detection |
DE102004026846A1 (de) * | 2004-06-02 | 2005-12-22 | Robert Bosch Gmbh | Multivibratorschaltung zur Pulsweitenmodulation |
US7280930B2 (en) * | 2005-02-07 | 2007-10-09 | Lecroy Corporation | Sequential timebase |
DE102014209204B3 (de) * | 2014-05-15 | 2015-04-09 | Ifm Electronic Gmbh | Elektronische Schaltung zur Steuerung eines Aktors |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3226568A (en) * | 1961-03-28 | 1965-12-28 | Friden Inc | Gating means for passing a predetermined number of pulses |
DE1235993B (de) * | 1963-12-28 | 1967-03-09 | Fujitsu Ltd | Schaltungsanordnung zur Korrektur von Impulsabstaenden |
US3480801A (en) * | 1965-09-27 | 1969-11-25 | Monsanto Co | Unijunction transistor timing circuit |
US3414735A (en) * | 1965-12-03 | 1968-12-03 | Conductron Corp | Variable time constant learning means |
JPS5551223B1 (de) * | 1969-09-20 | 1980-12-23 | ||
BE756598A (fr) * | 1969-11-17 | 1971-03-01 | Ampex | Circuits a retard |
US3660690A (en) * | 1970-11-09 | 1972-05-02 | Ltv Ling Altec Inc | Electrical adjustment of time-constant apparatus |
JPS5128786Y2 (de) * | 1971-06-17 | 1976-07-20 | ||
US3913021A (en) * | 1974-04-29 | 1975-10-14 | Ibm | High resolution digitally programmable electronic delay for multi-channel operation |
JPS5370650A (en) * | 1976-12-04 | 1978-06-23 | Michio Morimoto | Waveform generating circuit |
-
1978
- 1978-12-11 US US05/968,535 patent/US4260912A/en not_active Ceased
- 1978-12-11 US US05/968,534 patent/US4262222A/en not_active Ceased
-
1979
- 1979-11-06 CA CA000339310A patent/CA1138051A/en not_active Expired
- 1979-11-06 CA CA000339309A patent/CA1138050A/en not_active Expired
- 1979-11-22 GB GB7940439A patent/GB2036496B/en not_active Expired
- 1979-12-06 DE DE19792949108 patent/DE2949108A1/de active Granted
- 1979-12-10 FR FR7930204A patent/FR2454227B1/fr not_active Expired
- 1979-12-11 JP JP15986579A patent/JPS5582536A/ja active Pending
- 1979-12-11 JP JP15986679A patent/JPS55130225A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CA1138051A (en) | 1982-12-21 |
CA1138050A (en) | 1982-12-21 |
US4262222A (en) | 1981-04-14 |
GB2036496A (en) | 1980-06-25 |
FR2454227B1 (fr) | 1985-05-31 |
DE2949108A1 (de) | 1980-06-26 |
GB2036496B (en) | 1983-02-16 |
JPS5582536A (en) | 1980-06-21 |
FR2454227A1 (fr) | 1980-11-07 |
JPS55130225A (en) | 1980-10-08 |
US4260912A (en) | 1981-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2949108C2 (de) | ||
EP0092676B1 (de) | Zeitmessverfahren und Vorrichtung zu seiner Durchführung | |
EP0135121B1 (de) | Schaltungsanordnung zum Erzeugen von Rechtecksignalen | |
DE3324711C2 (de) | Impulsgenerator | |
EP0149277B1 (de) | Monolithisch integrierter RC-Oszillator | |
DE19934795A1 (de) | Integrationsverfahren und Integrationsschaltung, die ein verbessertes Signal-Rausch-Verhältnis bieten, und spannungsgesteuerter Oszillator und Frequenz-Spannungswandler, der eine Integrationsschaltung verwendet | |
DE2018434A1 (de) | ||
DE1088558B (de) | Schaltungsanordnung zum Erzeugen wiederkehrender Impulsgruppen, insbesondere zur Ablaufsteuerung in Fernmeldeanlagen | |
DE3743434C2 (de) | ||
DE3321530A1 (de) | Verfahren zur erzeugung von steuersignalen in einer vorgebbaren phasenlage, schaltungsanordnung zur durchfuehrung des verfahrens und verwendung der schaltungsanordnung | |
DE1591819B2 (de) | Dekadisch einstellbarer wobbelsender | |
EP0150325B1 (de) | Verzögerungseinheit zur Erzeugung eines verzögerten Ausgangssignals | |
DE19703633C2 (de) | Verfahren zur Bestimmung eines Zeitintervalls zwischen zwei Ereignissen | |
DE2704317A1 (de) | Gangmessgeraet fuer uhren | |
DE2641501A1 (de) | Abstimmbarer oszillator hoher frequenzgenauigkeit und konstanz | |
DE2743410A1 (de) | Verfahren und anordnung zur zeitlichen stabilisierung periodischer abtastimpulse und anordnungen zur durchfuehrung des verfahrens | |
EP0128283A1 (de) | Verfahren und Vorrichtung zur Unwandlung eines Temperaturwerts | |
DE1766812B1 (de) | Verfahren zur digitalmessung von impulsamplituden | |
DE2949941C2 (de) | ||
DE2063581B2 (de) | Alarmschaltung für Datenübertragungssysteme | |
DE1040072B (de) | Verfahren zur verzoegerten Erzeugung von Impulsen, bei dem die Verzoegerungszeit proportional dem zeitlichen Abstand zweier Fremdimpulse ist | |
DE1491923C (de) | ||
DE3314928A1 (de) | Elektronische schaltung zur blindleistungskompensation | |
DE3217376A1 (de) | Impulsgenerator | |
DE4232408C2 (de) | Regler für einen spannungsgesteuerten Oszillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |