DE2948800A1 - Verfahren zur herstellung integrierter, bipolarer transistoren mit erhoehter durchbruchspannung zwischen kollektor und emitter sowie dadurch hergestellter transistor - Google Patents
Verfahren zur herstellung integrierter, bipolarer transistoren mit erhoehter durchbruchspannung zwischen kollektor und emitter sowie dadurch hergestellter transistorInfo
- Publication number
- DE2948800A1 DE2948800A1 DE19792948800 DE2948800A DE2948800A1 DE 2948800 A1 DE2948800 A1 DE 2948800A1 DE 19792948800 DE19792948800 DE 19792948800 DE 2948800 A DE2948800 A DE 2948800A DE 2948800 A1 DE2948800 A1 DE 2948800A1
- Authority
- DE
- Germany
- Prior art keywords
- phase
- epitaxial
- collector
- substrate
- zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 230000012010 growth Effects 0.000 claims description 26
- 239000002019 doping agent Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 11
- 239000003153 chemical reaction reagent Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 claims description 2
- 241001122767 Theaceae Species 0.000 claims 1
- 238000010276 construction Methods 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 239000012071 phase Substances 0.000 description 25
- 238000009792 diffusion process Methods 0.000 description 22
- 239000013078 crystal Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000003698 anagen phase Effects 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000004018 waxing Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten
Halbleitervorrichtung, die wenigstens einen bipolaren, epitaktischen, vertikalen NPN-Planar-Transistor
enthält sowie eine Mehrzahl von ähnlichen Ubergangsisolierten Elementen auf einem Substrat mit P-Leitfähigkeit und
kristallograf ischer Ausrichtung O00>, das mit polykristallinen
und monokristallinen Halbleiterbereichen epitaktisch gewachsen ist.
Die Erfindung betrifft insbesondere Verbesserungen bei den Phasen des epitaktischen Wachsens. Der Ausdruck epitaktisches
Wachsen ist im wesentlichen gleichbedeutend mit Dampfphasen-Wachsen und soll, wie bekannt, die chemische Reduktion einer
Silizium—Verbindung mittels Wasserstoff bei einer vorbestimmten
Temperatur bezeichnen. Die Aufgabe der Erfindung besteht darin, einen Transistor der eingangs beschriebenen Bauart
so auszubilden, daß seine Durchbruchspannung V,^-..,^^ inner-
^rSK) UtiU
halb einer Grenze von 120 Volt liegt, wobei ferner der Strom Ι™-, und die Stromverstärkung h,— nach Standardwerten bemessen
sind.
Bekanntlich steht die Spannung V. . _ in direktem Verhältnis
IdKJ LtiU
zu V (BR) CBO unc^ diese wiederum zum spezifischen Widerstand (Q)
der in der Kollektorzone wirksamen epitaktischen Schichtdicke, wobei diese Schichtdicke zwischen der maximalen Eindringtiefe
der Basisdiffusion und einer vergrabenen Schicht liegt, sowie zum effektiven Wert dieser Schichtdicke. Es
ist bekannt, daß die Schichtdicke, zusammen mit der resultierenden Spannung V /r)T,. „„„, fühlbar verringert wird durch die
(BK) Ch(J
Ausdiffusion der vergrabenen Schicht (buried layer), aufgrund deren diese in die epitaktische Schicht eindringt. Dieses Ein-
030025/0698
dringen ist umso größer, je höher die Temperatur ist, auf die die Gesamtheit der Halbleiterteile während des epitaktischen
Wachstums gebracht wird, je höher die Temperatur für die darauf folgenden Diffusionen nach dem bekannten Planarverfahren
ist und je länger die Dauer dieser Diffusionen ist. Zu den Diffusionen muß in bekannter Weise auch diejenige
für die Übergangsisolierung gerechnet werden. Daraus folgt, daß der vernünftigste Weg zur Erzielung einer maximalen,
für die Kollektorzone wirksamen epitaktischen Schichtdicke mit einem Minimum einer durch Ausdiffusion verlorenen epitaktischen
Schicht darin besteht, daß die Diffusionszeiten verringert werden, wobei in den Zonen, in denen es möglich
ist, die Geschwindigkeit dieser Diffusionen erhöht wird. Es sind einige Verfahren bekannt, die auf der Verwendung
von polykristallinem Material für die Isolierungszonen und die Zonen einer in die Tiefe gehenden schachtartigen Diffusion
für den Kollektor (sinker)* beruhen, wobei das polykristalline Material bereits als ein Mittel angesehen wird
zum Erreichen von schnellen Diffusionen im Bereich dieser Zonen; ferner ist das Prinzip bekannt, polykristallines Material
durch vorheriges Einsetzen von polykristallinen Keimen mittels der Dampfphasenepitaxie epitaktisch herzustellen und
das polykristalline und das einkristalline Material zusammen epitaktisch wachsen zu lassen.
Allerdings bestehen in der Praxis Schwierigkeiten beim gleichzeitigen
Wachstum von polykristallinem und einkristallinem Material, weshalb das zweite Prinzip aufgrund von Zufallsqualität minderwertig ist und dadurch die Produktionsausbeute wegen einer hohen Ausschußrate (Stapelfehler)
niedrig wird.
Im Bereich der oben genannten Aufgabenstellung hat die Erfindung das Ziel, die Diffusionsgeschwindigkeit der Dotierstoffe in
den polykristallinen Zonen auf ein Maximum zu erhöhen darch eine Technik, die eine industriell verwertbare Wiederholbarkeit
*) (Sinker; im folgenden Schacht genannt)
030025/0698
einer kristallografischen Ausrichtung erlaubt, welche mit dieser
Maximalgeschwindigkeit in Wechselbeziehung steht, sowie ein reines Wachsen in den monokristallinen Zonen, d.h. frei
von Stapelfehlern, womit die epitaktische Schichtdicke erzielt wird, die für die Kollektorzone mit einem Minimum einer
aufgrund von Ausdiffusion verlorenen, epitaktischen Schichtdicke nutzbar ist.
Die Erfindung sieht ein unterteiltes, epitaktisches Wachstum vor, mit dem man gleichzeitig eine polykristalline, epitaktische
Schicht erhält, die vorwiegend dotierte Siliziumkristalle enthält, die an den vorbestimmten Bereichen für die Isolierung
und den Kollektor-Schacht dieselbe <11 0>-Orientierung aufweisen,
sowie eine monokristalline, epitaktische Schicht mit einem minimalen Anteil von Fehlern an den übrigen Flächen, wobei
die genannte Unterteilung beim epitaktischen Wachstum bestimmt ist durch eine erste Phase, die nur zur Ablagerung von polykristallinem
Material dient, wobei die Schichtdicke die genannte minimale Schichtdicke zur Erzielung der Vorherrschaft von
<110> ist, vorzugsweise etwa zwischen 6000 8 und 8000 8 (600
nm und 800 nm), die Reaktionstemperatur zwischen 7000C und
8000C liegt, die Reagenzien SiH und H im Volumenverhältnis
1/200 liegen, die Wachstumsgeschwindigkeit etwa 1000 A/Minute (100 nm/m) beträgt und Dotierstoffe bei der Reaktion nicht
vorhanden sind, durch eine zweite Phase, die das begrenzte Wachsen auf dem polykristallinem Material und auf dem Einkristall
umfaßt bis zu einer Schichtdicke von etwa 30 000 Ä (3000 nm) (am Monokristall gemessen) und bei einer Reaktionstemperatur von etwa 11000C, wobei die Reagenzien SiCl4 und H
mit PH3 als Dotierstoff dienen und die Wachstumsgeschwindigkeit
2000 bis 3000 S/Minute (200 bis 300 nm/m) beträgt, und durch eine dritte Phase, die unmittelbar auf die zweite
Phase folgt und bei der die Temperatur bis auf etwa 12000C
erhöht wird, wobei die Reagenzien und der Dotierstoff diejenigen der zweiten Phase sind, die Wachsgeschwindigkeit
zwischen 10 000 und 15 000 8/Minute (1000 und 1500 nm/m) beträgt und ein Anstieg der Konzentration von SiCl4 gegenüber
der zweiten Phase vorhanden ist, wobei die dritte Phase endet,
030025/0698
wenn die gesamte Schichtdicke denjenigen Wert erreicht hat, der für den zugeteilten Wert von V,_._ !_,„_. erforderlich ist.
Die Erfindung wird vorzugsweise zur Herstellung einer Vorrichtung eingesetzt, für welche nachstehend ein wesentlicher
Teil des Herstellungsverfahrens anhand der Fig. 1 bis 11 beschrieben wird, von denen sich nur die Fig. 4, 6 und 7 auf
den beanspruchten Teil des Verfahrens beziehen.
Die Abmessungen der Schichten und der gezeigten öffnungen
sind in den Figuren nicht maßstabsgetreu.
Es zeigen:
Fig. 1 eine Isolierzonenmaske,
Fig. 2 die Isoliervordotierung,
Fig. 3 die Schacht-Öffnung,
Fig. 3 die Schacht-Öffnung,
Fig. 4 die erste Phase zur epitaktischen Ablagerung gemäß
der Erfindung,
Fig. 5 die Begrenzung auf d ie vorbestimmte Geometrie in der ersten Phase,
Fig. 6 die zweite Phase der epitaktischen Ablagerung gemäß der Erfindung,
Fig. 7 die dritte Phase der epitaktischen Ablagerung gemäß der Erfindung,
Fig. 8 die obere Dotierung der Isoliersäulen, Fig. 9 die Diffusion des Isolier-Dotierstoffs,
Fig.10 die Bildung der Basiszone und
Fig. 11 die Bildung der Emitterzone und der Schacht-Vervoll ständiggigjg 025/0698
Wie Fig. 1 zeigt, ist das aus Silizium P bestehende Substrat bereits mit einer N+ dotierten, vergrabenen Schicht 2 und
einer Maske 3 aus SiO2 versehen, die mit öffnungen 4 nur in
den Zonen des Einkristalls versehen ist, die zur Bildung der Isolierung vorgesehen sind. Es handelt sich um Stand
der Technik.
Gemäß Fig. 2 wird das Substrat an den Basen 5 der Isoliersäulen P+ vordotiert, und zwar über die in Fig. 1 gezeigten
öffnungen 4. Es handelt sich ebenfalls um Stand der Technik.
Fig. 3 zeigt eine für die Schacht-Geometrie vorgesehene öffnung 6 in der SiO^-Maske 3 innerhalb der Fläche der vergrabenen
Schicht 2. Auch dies ist Stand der Technik.
In Fig. 4 ist die erste Phase der epitaktischen Ablagerung des polykristallinen Siliziums auf der gesamten Oberfläche
dargestellt, umfassend die Maske 3 mit den öffnungen 4 und 6. Der allgemeine Gedanke des Verfahrens ist bekannt; jedoch
sind die Bedingungen zum Erhalt der vorherrschenden Ausrichtung <110>
im polykristallinem Material für die Ausführung der Erfindung zusammen mit den folgenden Schritten wie folgt:
Schichtdicke zwischen 6000 8 und 8000 S (600 nm und 800 nm),
Temperatur zwischen 7000C und 8000C, Reagenzien SiH, und H
im Volumenverhältnis 1/200 und Wachstumsgeschwindigkeit 1000 8/Minute (100 nm/m).
Fig. 5 zeigt die Begrenzung der mit dir ersten Phase vorgegebenen
Geometrie. In dieser Figur ist nur das Ergebnis der Arbeitsgänge dargestellt: Abdeckung des gesamten Poly-Siliziums
(polykristallinen Siliziums), das mit der in Fig. 4 dargestellten Operation mittels SiO- erhalten worden ist,
Maskierung dieses zweiten Oxids mit Photoresist (Photolack) zum Schutz der Zonen des zweiten SiO-/ die über das PolySilizium
hinausstehen, welches in den öffnungen 4 und 6 enthalten ist, chemisches Abätzen des zweiten Oxids in den
nicht mit Photoresist geschützten Bereichen; chemisches
030025/0698
Abätzen des auf diese Weise bloßgelegten Polykristalls, Entfernung
des Photoresist und chemisches Abätzen des gesamten, verbleibenden Oxids bis zur völligen Entfernung. Am Ende verbleiben
auf dem Substrat die Isolierungsgeometrien 7 und die Schachtgeometrien 8 als Relief. Alle angegebenen Schritte sind
Stand der Technik. Nur die Beschaffenheit des <11 (^-ausgerichteten
Polykristalls mit einer Schichtdicke zwischen 6000 8 und 8000 8 (600 nm und 800 nm), die sich durch die Bearbeitung
in der ersten Phase ergeben hat, steht in Verbindung mit der Ausführung der Erfindung.
In Fig. 6 ist die zweite Phase der epitaktischen Ablagerung dargestellt. Es handelt sich um ein epitaktisches Wachstum,
das begrenzt ist auf eine endgültige Schicht 10 mit einer Dicke von etwa 30 000 8 (3000 nm) (auf dem Einkristall
gemessen) und das sowohl die Flächen betrifft, auf denen der Polykristall wachsen soll, als auch die Flächen, auf denen
der Einkristall wachsen soll. Die Bedingungen für das Wachsen sind die folgenden:
Reaktionstemperatur etwa 11000C, Reagenzien SiCl. und H mit
Dotierstoff PH3, Wachstumsgeschwindigkeit 2000 bis 3000 8/Minute
(200 bis 300 nm/m). Im Hinblick auf das sukzessive Wachsen mit unterschiedlichen Reaktionsbedingungen ist
dieses begrenzte Wachstum mit seinen Reaktionsbedingungen ein Bestandteil der Erfindung. Während dieser Phase beginnen
die Diffusionen der Isolierzonen 7 und der Schachtzonen 8 mit teilweiser Ausdiffusion der vergrabenen Schicht, wie in
Fig. 11 dargestellt ist.
In Fig. 7 ist die dritte Phase der epitaktischen Ablagerung gezeigt. Es handelt sich um ein begrenztes epitaktisches
Wachsen einer Schicht 12 zwischen der Schichtdicke von etwa 30 000 8 (3000 nm) , die bereits bei der zweiten Phase erhalten
wurde, und der insgesamt für die Vorrichtung erforderlichen Schichtdicke. Zur Erläuterung kann beispielsweise gesagt
werden, daß eine Vorrichtung mit einer Minimalspannung V(BR)CEO von ^^ Volt eine Gesamtschichtdicke zwischen
210 000 und 250 000 8 (21 000 und 25 000 nm) erfordert. Die
030025/0698
Wachstumsbedingungen dieser dritten Phase sind deutlich verschieden
von denen der zweiten Phase, denn die Temperatur steigt auf einen Wert von etwa 12000C, und die Wachstumsgeschwindigkeit auf einen Wert von 10 000 bis 15 000 8/Minute
(1000 bis 1500 nm/m), nicht nur bedingt durch den Temperaturanstieg, sondern auch durch den größeren Gehalt von SiCl*
bezüglich H gegenüber dem Gehalt bei der vorangegangenen Phase (zweites epitaktisches Wachsen). In dieser dritten
Phase findet eine weitere Diffusion der Isolierzonen 7 und Schachtzonen 8 mit einer weiteren Ausdiffusion der vergrabenen
Schicht statt. Die besonderen Bedingungen des Wachstums der dritten Phase sind ebenfalls ein wesentlicher
Bestandteil dir Erfindung. Der Übergang von der zweiten zur
dritten epitaktischen Wachstumsphase erfolgt in der unbedingt notwendigen Zeit, die durch den epitaktischen Reaktor bedingt
ist, um die neue Temperaturbedingung zu erreichen, die für die dritte Phase als notwendig festgelegt ist.
Fig. 8 gibt die obere Dotierung der Isoliersäulen wieder. Dieser Arbeitsschritt wird nach bekannter Technik durchgeführt.
In der Figur sind lediglich die Zwischenbedingungen angegeben, in denen der Dotierstoff P, der zwischen den Fenstern 71 abgelagert
ist, noch nicht diffundiert ist. Die Figur zeigt diese Fenster, die in eine Schicht 13 aus SiO2 eingearbeitet sind,
welche nach der dritten epitaktischen Wachstumsphase gebildet wurde und dann mit einem Photoresist abgedeckt und chemisch
geätzt wurde. Die Schicht SiO- wird thermisch gebildet.
Fig. 9 zeigt die Diffusion des Isolier-Dotierstoffs. Die Technik
ist bekannt, während die vorherrschende <110>-Ausrichtung im
Polykristall, der mit den drei epitaktischen Wachstumsphasen auf dem O00>-Substrat erhalten wurde, Bestandteil dsr Erfindung
ist. In Fig. 9 ist deutlich gemacht, wie die Diffusionen der verschiedenen Zonen und die Ausdiffusion der vergrabenen Schicht
vor sich gehen. Nicht nur der oberhalb von den Isoliersäulen
abgelagerte Dotierstoff schiebt sich in Richtung auf das Substrat, sondern auch der vorher in der Position 5 der Fig. 2
030025/0698
abgelagerte P-Dotierstoff verschiebt sich in Richtung auf die
Zone, die unmittelbar unter den Fenstern 71 liegt. Auch die
Diffusion des Schachtes erstreckt sich weiter in die zugehörige Polykristallsäule und damit die Ausdiffusion der vergrabenen
Schicht 14 in den Einkristall. Die Fenster 71 schließen sich
durch die Wirkung der oxydierenden Atmosphäre, die den Arbeitsgang entsprechend dem Stand der Technik begleitet.
Fig. 10 zeigt die Bildung der Basiszone. Auch dieser Schritt wird nach dem Stand der Technik durchgeführt, und zwar durch
Photoresist-Abdeckung und chemisches Ätzen des Oxids zur Bildung einer Öffnung 15 in der obersten SiO^-Schicht 13 über
der Basiszone, die durch P-Oberflächendotierung und Diffusion
dieses DotierStoffs erzeugt wird. Gleichzeitig mit der
Öffnung des Fensters 15 werden auch die während der Isolierungsdiffusion geschlossenen Fenster 71 wieder geöffnet, um eine
weitere Beschickung der Isoliersäulen mit P-Dotierstoff zu ermöglichen. Fig. 10 zeigt die diffundierte Basiszone 16,
die am Ende der Basisdiffusion erzeugt worden ist.
Fig. 11 zeigt die Bildung der Emitterzone und die Vervollständigung des Schachtes. Mit bekannter Technik wird die
oberste Schicht aus SiO- an den Basisflächen und den Isolierflächen wieder geschlossen und danach über der polykristallinen
Schachtsäule und der Emitterzone erneut mit Öffnungen 17 bzw. 18 versehen. Ein N+-Dotierstoff, der durch die Fenster 17
und 18 eingebracht wird, wird schließlich diffundiert, um die Emitterzone 19 zu bilden und den Schacht 20 fertigzustellen.
In den Figuren sind nicht alle Arbeitsschritte dargestellt, die aufeinander folgen und notwendig sind, um die Vorrichtung
gemäß bekannter Technik in einem Gehäuse zu montieren, d.h. die Ausbildung dir Kontakte, die Metallisierung der
Kontakte und der Schutz der aktiven Zonen gegen Oberflächenbeeinträchtigung.
030025/0698
Leerseite
Claims (4)
1. Verfahren zum Herstellen einer integrierten Halbleitervorrichtung,
die wenigstens einen epitaktischen, vertikalen und bipolaren NPN-Planar-Transistor aufweist, sowie Ubergangs-Isoliersäulen
auf einem Substrat mit P-Leitfähigkeit und <100>-Orientierung, das epitaktisch gewachsen ist mit Halbleiterbereichen
aus polykristallinem Silizium, die an den Isolierzonen und an Schachtzonen des Kollektors dieselbe
Leitfähigkeit wie das Substrat haben, und mit monokristallinem Silizium, dessen Leitfähigkeit der des Substrats an den
übrigen Teilen entgegengesetzt ist, ferner eine Mehrzahl von
030025/0698
gleichen, durch übergänge isolierten Elemente^/
dadurch gekennzeichnet, daß das epitaktische Wachstum in drei gesonderte Phasen unterteilt
ist, die auf drei unterschiedliche Temperaturen stabilisiert sind, wobei die erste Phase auf die Oberfläche der Isolierflächen
und der Schachtflächen des Kollektors sowie auf eine Schichtdicke von etwa 6000 bis 8000 8 (600 bis 800 nm) begrenzt
ist, in Abwesenheit von Dotierstoff durchgeführt wird und bei
einer ersten Temperatur zwischen 7000C und 8000C sowie mit den
Reagenzien SiH. und H im Volumenverhältnis 1/200 und einer Wachstumsgeschwindigkeit von etwa 1000 Ä/Minute (100 nm/m), während
sich die zweite Phase über die in der ersten Phase bereits gewachsenen teereiche auf die übrigen Bereiche des Substrats
hinaus erstreckt und in der Schichtdicke auf etwa 30 000 Ä (3000 nm) begrenzt ist, welche in Anwesenheit des Dotierstoffs
PH3 bei einer zweiten Temperatur von etwa 11000C und
mit den Reagenzien SiCl4 und H mit einer Wachstumsgeschwindigkeit
von 2000 bis 3000 S/Minute (200 bis 300 nm/m) erzielt wird, während schließlich die dritte Phase bis zu einer Schichtdicke
, die durch die Konstruktionsbedingungen vorgegeben ist,und bei einer dritten Temperatur von etwa 12000C und Reagenzien
derselben Art, wie sie bei der zweiten Phase verwendet wurden, durchgeführt wird mit einer Konzentration von SiCl4,
die größer ist als diejenige der zweiten Phase, um eine Wachstumsgeschwindigkeit zwischen 10 000 und 15 000 S/Minute
(1000 und 1500 nm/m) zu erzielen, und daß die zweite und dritte Phase nur durch ein Zeitintervall getrennt sind, das für
einen epitaktischen Reaktor notwendig ist, um von der zweiten auf die dritte Reaktionstemperatur überzugehen.
2. Integrierte Halbleitervorrichtung, bestehend aus wenigstens einem Transistor und zugehörigen Isoliersäulen, die räch
einem epitaktischen Planarverfahren hergestellt ist, dadurch gekennzeichnet, daß das epitaktische Wachstum in drei Phasen
aufgeteilt ist, die sich voneinander unterscheiden durch die Temperatur, die Dicke der erzielten Schichten und Wachstums-
030025/0698
- 3 Reagenzien entsprechend Anspruch 1 für jede der drei Phasen.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das polykristalline Silizium in den Isolierzonen und den Schachtzonen
des Kollektors eine vorherrschende kristallografische <110>-Orientierung hat und daß das Silizium des Substrates
eine <10d>-Orientierung aufweist.
030025/0698
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT30507/78A IT1101183B (it) | 1978-12-04 | 1978-12-04 | Perfezionamento al procedimento di produzione per transistori bipolari intagrati con elevata tensione di breakdown collettore-emettitore e prodotto risultante |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2948800A1 true DE2948800A1 (de) | 1980-06-19 |
Family
ID=11229874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19792948800 Withdrawn DE2948800A1 (de) | 1978-12-04 | 1979-12-04 | Verfahren zur herstellung integrierter, bipolarer transistoren mit erhoehter durchbruchspannung zwischen kollektor und emitter sowie dadurch hergestellter transistor |
Country Status (5)
| Country | Link |
|---|---|
| DE (1) | DE2948800A1 (de) |
| FR (1) | FR2443742A1 (de) |
| GB (1) | GB2037487A (de) |
| IT (1) | IT1101183B (de) |
| SE (1) | SE454631B (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT201600130185A1 (it) * | 2016-12-22 | 2018-06-22 | St Microelectronics Srl | Procedimento di fabbricazione di un dispositivo a semiconduttore integrante un transistore a conduzione verticale, e dispositivo a semiconduttore |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1300768A (en) * | 1969-07-29 | 1972-12-20 | Fairchild Camera Instr Co | Improvements in or relating to semiconductor structures |
-
1978
- 1978-12-04 IT IT30507/78A patent/IT1101183B/it active
-
1979
- 1979-12-03 SE SE7909953A patent/SE454631B/sv not_active IP Right Cessation
- 1979-12-04 GB GB7941857A patent/GB2037487A/en not_active Withdrawn
- 1979-12-04 FR FR7929737A patent/FR2443742A1/fr active Granted
- 1979-12-04 DE DE19792948800 patent/DE2948800A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| GB2037487A (en) | 1980-07-09 |
| IT1101183B (it) | 1985-09-28 |
| SE454631B (sv) | 1988-05-16 |
| FR2443742B1 (de) | 1985-03-08 |
| SE7909953L (sv) | 1980-06-05 |
| FR2443742A1 (fr) | 1980-07-04 |
| IT7830507A0 (it) | 1978-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69113987T2 (de) | Monolitische Halbleiteranordnung bestehend aus einer integrierten Kontrollschaltung und aus mindestens einem Leistungstransistor, die auf demselben Chip integriert sind und Herstellungsverfahren. | |
| DE3881799T2 (de) | Verfahren zur Herstellung von CMOS-Bauelementen. | |
| DE2845062C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2335799A1 (de) | Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas | |
| DE3002051A1 (de) | Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen | |
| DE2655341A1 (de) | Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung | |
| DE2704413A1 (de) | Verfahren zur herstellung von halbleiteranordnungen, bei dem eine dotierungsverunreinigung aus einer polykristallinen halbleiterschicht in ein unterliegendes einkristallines halbleitermaterial eindiffundiert wird | |
| DE3545040A1 (de) | Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung | |
| EP0020998A1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
| DE2238450A1 (de) | Halbleiterbaugruppe und verfahren zur herstellung derselben | |
| DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE2627855A1 (de) | Halbleiterbauelement mit wenigstens zwei, einen pn-uebergang bildenden zonen unterschiedlichen leitungstyps sowie verfahren zu dessen herstellung | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE2449012A1 (de) | Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen | |
| DE2365056A1 (de) | Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche | |
| DE2617482A1 (de) | Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen | |
| DE2738961A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation | |
| DE2611559B2 (de) | Verfahren zur Herstellung von Halbleiterstrukturen | |
| DE2316095A1 (de) | Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren | |
| DE2219696C3 (de) | Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung | |
| EP0003330A1 (de) | Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps | |
| EP1050076B1 (de) | Verfahren zur herstellung von dioden | |
| DE3852362T2 (de) | Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes mit epitaxischer Mehrschichtstruktur und geringer Konzentration an Verunreinigungen. | |
| DE1802849B2 (de) | Verfahren zum herstellen einer monolithischen schaltung | |
| DE2948800A1 (de) | Verfahren zur herstellung integrierter, bipolarer transistoren mit erhoehter durchbruchspannung zwischen kollektor und emitter sowie dadurch hergestellter transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8128 | New person/name/address of the agent |
Representative=s name: SCHMITT-NILSON, G., DIPL.-ING. DR.-ING. HIRSCH, P. |
|
| 8139 | Disposal/non-payment of the annual fee |