DE2947764C2 - Speichereinheit mit zusätzlicher Schreibeinheit zur Speicherzellen-Prüfung - Google Patents
Speichereinheit mit zusätzlicher Schreibeinheit zur Speicherzellen-PrüfungInfo
- Publication number
- DE2947764C2 DE2947764C2 DE2947764A DE2947764A DE2947764C2 DE 2947764 C2 DE2947764 C2 DE 2947764C2 DE 2947764 A DE2947764 A DE 2947764A DE 2947764 A DE2947764 A DE 2947764A DE 2947764 C2 DE2947764 C2 DE 2947764C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- write
- transistors
- memory cell
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
- G11C11/416—Read-write [R-W] circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
Die Erfindung betrifft eine Speichereinheit mit einer Vielzahl von Speicherzellen und mit einer Auswahlschaltung
zur Ansteuerung einer der Speicherzellen, mit einer ersten Schreibeinheit, die im normalen Schreibbetrieb
arbeitet, speziell eine integrierte Halbleiterspeichereinheit
Im allgemeinen wird der Arbeitsbereich einer Halbleiterspeichereinheit mit einer Vielzahl von
Speicherzellen dadurch gemessen, daß man die Grenze der Funktionsfähigkeit der Speichereinheit mißt, wenn
sie unter extremen Eingabebedingungen und überhöhter Spannungsversorgung betrieben wird. Bei der
letztlich entstandenen Tendenz zu großer Speicherkapazität einer Speichereinheit sind Schwankungen in der
Leistungsfähigkeit der hergestellten Speicherzellen unvermeidbar. Deshalb wird der Arbeitsbereich der
Speichereinheit speziell für Schwankungen der Umgebungs- oder Chiptemperatur eingeengt. Unglücklicherweise
versagt der oben beschriebene Test des Arbeitsbereiches bei Raumtemperatur, z. B. 25° C, oft
beim Entdecken defekter Speicherzellen mit dürftigem Arbeitsbereich. In der Praxis ist es sehr schwierig,
defekte Speicherzellen zu finden oder zu prüfen durch Änderung der Umgebungstemperatur. Deshalb ist es
erwünscht, die defekten Speicherzellen bei Raumtemperatur zu finden.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiterspeichereinheit zu schaffen mit einem elektrischen Schaltkreis, der es möglich macht, defekte Speicherzellen mit Temperaturabhängigkeit bei Raumtemperatur ausfindig zu machen.
Die Erfindung beruht auf der Entdeckung, daß solch eine defekte Speicherzelle bei Raumtemperatur einen ungenügenden Arbeitsbereich im Haltezustand hat, und daß in solch eine Zelle leicht Daten geschrieben werden können, wenn die Schreibspannung ein wenig von der normalen verschoben ist.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiterspeichereinheit zu schaffen mit einem elektrischen Schaltkreis, der es möglich macht, defekte Speicherzellen mit Temperaturabhängigkeit bei Raumtemperatur ausfindig zu machen.
Die Erfindung beruht auf der Entdeckung, daß solch eine defekte Speicherzelle bei Raumtemperatur einen ungenügenden Arbeitsbereich im Haltezustand hat, und daß in solch eine Zelle leicht Daten geschrieben werden können, wenn die Schreibspannung ein wenig von der normalen verschoben ist.
Zur Lösung der Aufgabe weist erfindungsgemäß die Speichereinheit der eingangs genannten Art eine zweite
Schreibeinheit auf, die in einem Pseudo-Schreibbetrieb arbeitet, um die zu testende Speicherzelle mit einem
Signal zu versorgen, das kleiner als der Schwellenwert ist, bei dem der Speicherinhalt einer normalen, d. h.
intakten Speicherzelle geändert wird.
Ferner kann die erfindungsgemäße Speichereinheit in weiterer Ausbildung eine Schaltung aufweisen zum
Testen, ob der Speicherinhalt der Speicherzelle, die mit dem Pseudo-Schreibsignal versorgt wurde, sich geändert
hat oder nicht.
Zur Auswahl der Betriebsart, nämlich normaler
Schreibbetrieb oder Pseudo-Schreibbetrieb, kann die erfindungsgemäße Speichereinheit einen Signalan-Schluß
zur Betriebsartwahl aufweisen.
Bei einer bevorzugten Ausführungsform der Erfindung wird von einer Speicherheinheit ausgegangen, bei
der jede der Speicherzellen einen ersten und einen
zweiten Multiemittertransistor aufweist, deren Basis
und Kollektor jeweils kreuzgekoppelt sind, und deren jeweils erster Emitter mit der direkten bzw. komplementären
Bitleitung verbunden ist. Zusätzlich ist eine Vielzahl von Transistoren, deren Emitter jeweils an die
direkten Bitleitungen angeschlossen sind, und eine Vielzahl von Transistoren, deren Emitter jeweils an die
komplementären Bitleitungen angeschlossen sind, vorgesehen, wobei diese Transistoren mit den Multiemittertransistoren
einen Schaltkreis mit Stromschaltfunktion bilden.
Dabei wird im normalen und im Pseudo-Schreibbetrieb jeweils ein direktes bzw. ein komplementäres
Steuersignal an die Basis der Transistoren angelegt
Zur Erzeugung dieses Steuersignals kann die zweite Schreibeinheit zwischen der Basis des Transistors und
der Steuerklemme eine erste Vorrichtung zur Spannungsverschiebung und zwischen der Basis des anderen
Transistors und der Steuerklemme eine zweite Vorrichtung zur Spannungsverschiebung aufweisen.
Zusätzlich kann eine Vielzahl von Dioden zwischen den Wortleitungen und der Steuerkltmme vorgesehen
sein und/oder die Eingänge eines Differenzverstärkers mit den Basen der Steuertransistoren verbunden sein.
Das erfindungsgemäße Verfahren zum Prüfer, einer Speichereinheit mit einer Vielzahl von Speicherzellen
weist folgende Schritte auf:
Schreiben eines logischen Wertes in eine zu testende Speicherzelle durch Anlegen eines Schreibsignals mit
normalem logischem Niveau an diese Zelle; Anlegen eines Pseudo-Schreibsignals, das ein logisches
Niveau hat, das geringer als der Schwellenwert ist, bei dem der Speicherinhalt einer normalen Speicherzelle
geändert wird, an die zu testende Speicherzelle;
Auslese des Speicherinhalts der zu testenden Speicherzelle; und
Auslese des Speicherinhalts der zu testenden Speicherzelle; und
Prüfung, ob sich der Speicherinhalt, der durch den Schreibschritt in die zu testende Zelle geschrieben
wurde, durch den Pseudo-Schreibschritt geändert hat.
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die
Zeichnungen näher erläutert. Es zeigt
Fig. 1 ein Blockdiagramm einer herkömmlichen Speichereinheit;
Fig.2 ein Blockdiagramm einer erfindungsgemäßen
Ausführungsform einer Speichereinheit;
F i g. 3 die Wellenform zur Beschreibung der Arbeitsweise
der Speichereinheit von F i g. 2, wobei
Fig.3a die Arbeitsweise der normalen Schreib- und
Leseoperation und
Fig. 3b die Wellenform der Arbeitsweise des Testbetriebes (Pseudo-Schreibbetriebes) der Erfindung
zeigt;
Fig.4 ein Schaltkreisdiagramm einer erfindungsgemäßen
Ausführungsform zur Erzeugung der Steuersignale W'c , und W, 0;
Fig.5 ein Schaltkreisdiagramm einer anderen Ausführungsform
der erfindungsgemäßen Speichereinheit; und
Fig.6 ein Schaltkreisdiagramm einer weiteren Ausführungsform der erfindungsgemäßen Speichereinheit.
In F i g. 1 wird eine herkömmliche Speichereinheit mit bipolaren Transistoren beschrieben. Zur Erklärung wird
aus Einfachheitsgründen ein Speicherfeld von 2 Zeilen χ 2 Spalten benutzt. Von diesen Speicherzellen Cn, Cn,
C21 und C22 weist als Beispiel die Speicherzelle Cn zwei
Lastwiderstände /?ound R\ und zwei Multiemitter-Transistoren
Q>i und Qm auf, Diese Transistoren Qa\ und Ou
sind kreuzgekoppelt in der Weise, daß die Basis des einen Transistors mit dem Kollektor des anderen
verbunden, während der Kollektor des ersteren mit der Basis des anderen verbunden ist In der Speicherzelle
Q\ sind die Emitter £3 bzw. £3 dieser Transistoren mit
Bitlinien Da bzw. D\ verbunden und die Emitter Eo und £Ί
gemeinsam mit einer Leitung Vv",, die sie mit der Stromquelle IH] verbindet Die übrigen Speicherzellen
C|2, C2| und C2I haben jedoch jede den gleichen Aufbau
wie die Speicherzelle Cu. Deshalb wird für die übrigen keine Erklärung gegeben.
Eine Reihenauswahlschaltung 1 enthält einen Transistor Qn, dessen Emitter mit der Reihenleitung W1, auch
Wortleitung genannt, und dessen Basis mit der Anschlußklemme Wr 1 verbunden ist, einen Transistor
Q\2, dessen Emitter mit der Reihenleitung W2 und
dessen Basis mit der Anschlußklemme Wt 2 verbunden
ist, und ein Paar von Stromquellen IH\ und IH2. Die Reihenauswahlschaltung 1 in diesem Aufbau versorgt
wahlweise die Reihenleitungen Wi oder W2 mit
Spannung.
Eine Spaltenauswahlschaltung 2 enthält die Transistoren
Q21 bzw. Q22, deren Emitter mit den Bitleitungen Do
bzw. D\ verbunden sind, und deren Basis gemeinsam an der Anschlußklemme D5 \ liegt, und Transistoren Q>i
bzw. Q^, deren Emitter mit den Bitleitungen D2 bzw. Dz
verbunden sind, und deren Basis an der Anschlußklemme D5 2 liegt
Eine Lese-Schreibsteuerschaltung 3 enthält einen Transistor Q3U dessen Emitter mit der Bitleitung Da
verbunden ist, die mit dem Transistor Qo\ der Speicherzelle Cu zusammenwirkt, dessen Emitter auch
damit verbunden ist, um einen Schaltkreis mit Stromschalteigenschaften zu bilden. In gleicher Weise
sind die Transistoren Q32, Qu und Qm mit ihrem Emitter
mit den Bitleitungen D\, D2 und D1 verbunden, die mit
den Transistoren, deren Emitter auch mit den Bitleitungen D1, D2 und Di verbunden sind, zusammenarbeiten,
um einen gleichen Schaltkreis zur Stromschaltung zu bilden. Die Schreib- bzw. Leseoperation in bzw.
aus der Speicherzelle wird mit Hilfe einer Stromschaltlog.k durchgeführt, durch Benutzung von Steuersignalen
Wco und WC|. Zu dieser Zeit ist eine Spannungsquel-Ie
mit hohem Potential an die Klemmen a und b, die mit dem Eingang eines Operationsverstärkers 4 verbunden
sind, gelegt.
Zum Beispiel wird beim Schreiben einer »0« in die Speicherzelle Cn ein Signal mit hohem Niveau an die
Reihenauswahlklemme Wn und ein Signal mit niedrigem Niveau an die Spaltenauswahlklemme D5 1
angelegt. An die verbleibenden Eingangsklemmen Wt2
und D5 2 werden gleichzeitig Signale angelegt mit einem
»Nicht-Auswahk-Niveau. Auf diese Weise werden die Sign:ie mit niedrigem bzw. hohem Pegel an die
Auswahlleitungen D5 1 und Wn angelegt, um die
Speicherzelle Cn auszuwählen. Dann wild an die Schreibklemme Wci ein Signal mit niedrigem Niveau
angelegt und an die Schreibklemme Wco ein Signal mit
hohem oder miitelhohem Niveau, um dadurch einen Strom durch den Emitter £2 fließen zu lassen.
Für die Leseoperation werden die Reihen- und
Spaltenleitungen auf die gleiche Weise ausgewählt wie bei der oben beschriebenen Schreiboperation. Es wird
aber an die Eingangsklemmen Wr 1 und Wc0 ein Signal
mit mittelhohem Niveau angelegt. Wenn eine Speicherzelle nicht ausgewählt ist, fließt ein Haltestrom IH für die
einzelne Zelle durch den Lastwiderstand Ra oder R\ des
leitenden Transistors. Wenn die Speicherzelle angesteuert ist, fließen der Haltestrom /» und ein Bitstrom
Inn (oder ln\) durch den Lastwiderstand. So wird die
Speicherzelle, wenn sie nicht angesteuert ist, nur durch die Haltespannung Vfl - R0 χ /«(oder/?! χ ///) gehalten.
Um ein irrtümliches Schreiben in die Speicherzelle Ci\ zu vermeiden, wenn die Schreiboperation in die
Speicherzelle Cn vorgenommen wird, muß das niedrige Niveau an der Schreibklemme WcQ fWrl) viel höher
sein, als das Niveau, welches um die Haltespannung Vn
kleiner ist als das niedrige Niveau der Reihenauswahlklemme Wr ι (Wti). Und es muß im wesentlichen gleich
dem normalen niedrigen Niveau an der Reihenauswahlklemme WT \ ( W1 j) sein.
Das Problem ist. daß Speicherzellen mit einer abnorm niedrigen Haltcspannung sich unter den Speicher/eilen
befinden, die das Speicherfeld bilden. Solche Speicherzellen arbeiten bei Raumtemperatur oft normal, obwohl
sie bei Betrieb in einem großen Temperaturbereich anormal arbeiten. Aus diesem Grunde gab es nie eine
Methode, solche defekten Zellen bei Raumtemperatur effektiv zu lokalisieren.
Der Frfindder hat entdeckt, daß Speicherzellen, die
bei Raumtemperatur normal arbeiten, ihren Zustand bei
OC irrtümlich invertieren. Das liegt an der Tatsache, daß mindestens einer der Transistoren, die solch eine
Speicherzelle bilden, eine Basisemitterspannung Vm
hat. die um einen absoluten Betrag von etwa 2OmV größer ist als die einer normalen Zelle. Das irrtümliche
Invertieren des Zellenzustandes tritt speziell dann auf. wenn der Transistor mit der höheren Spannung Vfl/
leitend ist. Dies soll genau untersucht werden für den
Fall, daß A-/ (eine positive ganze Zahl) .Speicherzellen
mit der Wortleitting (W) verbunden sind, und daß in
einer dieser Speicherzellen einer der Transistoren eine große Basiseniittcrspannung Vp1 hat. Wenn alle A/
Speicherzellen normal arbeiten, wird jede Zelle durch
den Haltestrom //,„;,/A/ gehalten, der !A/des gesamten
Stroms />,,,/„' der Stromquelle (IH]) ist. Zu diesem
Z.eitpunkt ist die Haltespanming Vn jeder Speicherzelle
ungefähr V/, = R χ /lS,,yM (R ist der Wen des
luftwiderstandes jeder Speicher/eile). Wenn die
Spannung VW des Transistors einer dieser Speicherzelle/l
groß ist. ist die Haltcspannung dieser Speicherzelle um die Spannung reduziert, um die die Spannung Vm
größer ist als die normale. Die Haltespannung der verbleibenden A/ — I Speicherzellen bleibt ungeändert.
Als Folge wird, wenn die Speicherzelle mit der reduzierten Haltespannung einer Leseoperation bei
Raumtemperatur unterzogen wird, der Inhalt der Speicherzelle invertiert oder es werden Daten irrtümlich
in sie geladen, obwohl sie nicht angesteuert ist.
In den F i g. 1. 3a und 3b wird eine Ausführungsform
der erfindungsgemäßen Speichereinheit beschrieben. Die erfindungsgemäße Halbleiterspeichereinheit benutzt
einen Pseudo-Schreib-Steuerschaltkreis 5. der in Übereinstimmung mit dem Niveau eines Signals an der
Steuerklemme TC ein Schreibsignal VV;-„ und VV1-;
produziert. Das Schreibsignal W'c0 und Wc, wird an die
Basis der Transistoren Qi\ und Qi2 angelegt. Wenn
speziell das Signal an der Anschlußklemme T- ein logisches »1« (hohes Niveau) ist produziert der
Steuerschaltkreis 5 die Signale W'c0. W... mit den
Niveaus für Pseudo-Schreibbetrieb. der später beschrieben wird. Wenn das Signal an der Klemme T- ein
logisches »0« (niedriges Niveau) ist produziert der Steuerschaltkreis 5 die Signale W^ound Η';., mit einem
Niveau für normalen Schreibbetrieb wie in F i g. 1.
In F i g. 3a wird der normale .Schreibbetrieb besehneben.
Im normalen .Schreibbetrieb ist das Signal an der Klemme T1 ein logisches »0«. Während der Lesez.eit Tk \
liegen die Steuersignale VV, 0 und VV1.1 auf mittlerem
Niveau. Zu diesem Zeitpunkt ist der Transistor Q12
nichtleitend und das Potential Cm an seinem Kollektor liegt auf hohem Niveau, während der Transistor Q>\
teilend ist mit einem niedrigen Potential Qi an seinem
Kollektor. Während der Schreibzeit T» liegt dann das
Steuersignal VV1. n auf hohem Niveau und das Signal VV1.,
auf niedrigem. Entsprechend ist das Basispotential (W<n) des Transistors Qn hoch, um dadurch den
transistor Qw anzuschalten und den Transistor Qn\
auszuschalten. Zur gleichen Zeit wird der Transistor Qu
ausgeschaltet, da das Signal W1- niedrig ist. während
der Transistor Q^ angeschaltet wird. Als Folge wird der
Zustand der Speicherzelle Cn umgekehrt und der umgekehrte Zustand wird während der darauffolgenden
Leseperiode In »aufrechterhalten
Der erfindungswesentliche Pseudo-Schreibbetrieb wird in Fig. 3b beschrieben. Angenommen der Transistor
Qw der angesteuerten Speicherzelle sei angeschaltet, während der Transistor Q^) ausgeschaltet ist.
Während der folgenden Pseudo-Schreibzeit T» liegt das Steuersignal VV1-O auf hohem Niveau. F.ntsprechend
ist das Basispotential des Transistors Qw höher als das
Koilektorpotential G> des Transistors Q02. In diesem
Fall·: habe der Transistor Qn: die abnormal große Basisemitterspannung Vflf. Solch ein großes VR,
reduziert die Potentialdifferenz zwischen Gm und Cm.
d. h. die Haltespannung. Als Folge ist der Transistor Qn
eingeschalte' während der Transistor Q^\ ausgeschaltet
wird. Zu diesem Zeitpunkt ist. wenn das Niveau des Steuersignals VV1 , so bestimmt ist, daß Daten in eine
Speicherzelle mit normaler Haltespannung nicht geschrieben werden, aber in eine Speicherzelle mit einer
sehr kleinen Haltespannung, d. h. wenn das Potential des Steuersignals VV1 . so ausgewählt ist daß es ungefähr
gleich der abnormalen Haltespannung der defekten Speicherzelle ist. der Transistor Qn: leitend, um ein
inverses Schreiben in die Speicherzelle zu erlauben, wenn die Speicherzelle eine Haltespannung hat. die
kleiner ist als das abnormale Haltepo:ential. wie durch
die Kollektorspannung Oy angezeigt ist.
Andererseits wird, wenn die Speicherzelle eine
normale Haltespannung hat. der Transistor Q^ nicht
leitend gehalten, und der Inhalt der Speicherzelle wird
nicht invertiert, wie durch das normale Kollektorpotential Gi angedeutet ist.
Wie oben beschrieben, sind beim Test der Speichereinheit
die Niveaus der Signale W'c 1 und W'co wählbar
zwischen dem normalen Niveau (F ig. 3a) und dem oben erwähnten Testniveau in Abhängigkeit von dem
externen Signal an der Klemme TC Bei normalem Niveau wird das logische »1« oder »0« in alle
Speicherzellen der Speichereinheit geladen. Dann werden die Niveaus W'rl und W'c2 auf das Testniveau
umgeschaltet und es wird ein Inhalt, der das inverse des durch das normale Niveau geladenen Inhaltes ist. im
Pseudo-Schreibbetrieb (Fig. 3b) in die Speicherzellen
geschrieben. Danach werden die Inhalte aller Speicherzellen durch den normalen Pegel der Signale W1-; und
W'co ausgelesen. Die Inhalte der Speicherzellen einer
Speichereinheit mit Speicherzellen, die eine normale Haltespannung haben, sind in diesem Falle nicht
geändert In einer Speichereinheit mit defekten Speicherzellen mit abnormaler Haltespannung sind die
Inhalte, die aus den defekten Speicherzellen ausgelesen
werden, invertiert. In Abhängigkeit vom Tesiergebnis
können Speichereinheiten mit defekten Speicher/eilen entdeckt und dadurch ausgesiebt werden.
Um ilen "Test der Speichereinheit effektiver durch Khren
zu können, muß das Niveau der Signale H''. ,,(\\\ .).
d.is zur Test/eit hoch ist. höher gesetzt werden als das
hohe Niveau (zur Zeit der Auswahl) des Signal- an der Klemme Vl'/ : (W1:). so daß der Strom /;>
nicht in den !eilenden Transistor der Speicherzelle abgeleitet wird
Wti',,1 der Strom //> in die Zelle abgeleitet wird, taucht
ein großer Spannungsabfall über dem Kollektorwider stand des leitenden Transistors auf. Dieser Haltespan
niingsabfall verhindert das Pseudo Sem eiben in die
(!«■fekte Zelle.
In ΙΊ g. 4 ist eine Ausfiihrungsfonn e'nes Schaltkret
ses zur Produktion der Steuersignale U ; und Vl .. im
Pseudo Schreibbctrieb ge/eigt. Wie gezeigt, ist ein
Transistor Ov und der F.niitterwidei stand W1 /wischen
Masse und einer Spannungsquclle \'m eingefügt, um
eini " Fmiticrfolgcr-Sehalikrcis zu bilden. Fin Pegclgebei
ii/isi vorgesehen, mn cm Sigiui! \<iu « iiiiivi eise /w et
Werten an die Basis des Transistors 0, zu liefern. Im
Pegclgeber 10 sind die Widerstände Kn und W, in Reihe
/wischen Masse und der Spannungsquelle — V'».··
geschaltet und der Widerstand Wu liegt parallel /um Transistor Qp. Die Basis des Transistors 0« wird durch
den Widerstand Rn vorgespannt und ist mit der
Ausgangsklemme TC verbunden. In dieser Schaltung wird der Transistor Ot durch das F'.mitterpotcntial des
Transistors Qh. welches in Abhängigkeit von Leitfähigkeit oder Nichtleitfähigkeit des Transistors Qi, sieh
ändert, gesteuert. Im normalen Schreibbetrieb liegt /. B.
die Steuerklemme TC frei oder auf — V'/.' oder »0..
Niveau, um den Transistor Qn anzuschalten. Zu diesem
Zeitpunkt liegt an der Basis des Transistors O1 die
Spannung, die durch das Widerstandsverhältnis der Transistoren W« und W( bestimmt ist. Die Leitfähigkeit
des Transistors 0< zu diesem Zeitpunkt ist klein, so daß
das Niveau des Signals VV", , ungefähr — \'m ist. Im
Pseudo-Schreibbetrieb wird der Transistor 0« durch Erden der Anschlußklemme TC geschaltet. Als Folge
steigt das Basispotential des Transistors Ot und der
Widerstand des Transistors Q.\ wird klein. Deshalb wird das Niveau des Signals Wc \ in Abhängigkeit vom
Widerstand K, kleiner als — Vw,
Auf diese Weise wird das Niveau des Steuersignals W1 ι gesteuert. Dies wird in gleicher Weise auf das
Steuersignal Wc0 angewendet. Es ist klar, daß das
Hilfsmittel zur Erzeugung der Steuersignale W, , und Wen nicht auf den Schaltkreis IO von Fig. 4 begrenzt
ist. Zur Steuerung des Testniveaus kann ein zusätzliches Testdämpfungsglied an der Klemme TC vorgesehen
werden oder es kann ein zusätzlicher dritter Niveauwert produziert werden an einer Anschlußklemme, die im
Pseudo-Schreibbetrieb nicht benutzt wird oder an einer
Chipauswahl der Anschlußklemme mit Festpegelsignal, einer Ausgangskiemme oder ähnlichem.
Deswegen können defekte Speicherzellen mit abnor maler Haltespannung wirksam entdeckt werden, auch
wenn die Speichereinheit im Herstellungsstadium einem Mikroplättchens ist oder in die Verpackung gepackt ist.
In Fig. 5 wird eine andere Ausführungsform c'er erfindungsgernäßen Halbleiterspeichereinheit beschrieben.
In dieser Ausführungsform wird die Ausleseklemme
C>L 7 gleichzeitig ais S'euerkiemme 7~rbenutzt. Eine
an die Aus-gangsklenrr.e Oi Tangelegte Sn^rirrjng. die
gröi'-er a's die Durchh-ruri-sspanr-·:-/ eir-er Zerordiode
ZD'si. v.:r;:''ei einen Tr1!-:v-.siT ·'.>- Js S:r:~-c.-X-. -.-■..
so dall ein Stromschallerschallkreis rr.it der. Transistoren
(.J-, und (J.,, ai Arbeils/iistand ver'-et/t wird. Die
Kollektoren der Transistoren (J-,-, und (.A-,, sind jeweils
im' der l.mitlern der Transistoren Q und Q\* ah
Ai. .LMiigMeil des Dateiieingaheschallkrriscs 20 gekop
I' !t. Von den T.mittern der Transistoren Q^ und Qvwerdendie
Steuersignale Il\ .,und H", ■ abgeleitet Line
Kombination von drei Transistoren (Ju mit Widerstand
Kvi, Q- mit Widerstand R1, und ςλ, mit Widerstand R,>
arbeitet als Konstantstromquelle. Die Basis der Transistoren Qm, Q^ und Q^ wird mn einer konstanten
Spannung von einer Reihenschaltung aus dem Widc-r-Mand
W-; und den Dioden D-, und l\ versorg!. Tr.nr.islor
Q*. und Widerstände R^ und W-: bilden einen Stabilisie
riingsscha'tkrcis zum Testhalten der konstanten Spannung.
Im Pseudo-.Sehieibbcliijb werden die oben
genannten drei Konstanistroinquellen durch Festhalten
der konstanten Spannung auf niedrigem Niveau inakti. ler;, da der "Transistor (Λ,; leitfähig gemacht wird
als Antwort auf das hohe Niveau an der Kathode der Dioue χ'/λ wriiiic-iiu CMtC" KoitM.tiiisiιottnjueüe aus uem
Transistor Q-,i und Widerstand K11 aktiviert wird als
Antwort auf einen Pegel an der Verbindungsslelle /wischen dem Widerstund Kyiiindder Diode D,. Hier ist
der KoMstantstromwert der Konslantstromqucllc aus dem Transistor Q1 und Widerstand W11 kleiner gesetzt
als der der Konstantstromqiielle aus dem Transistor Qu
und Widerstand W-,4. Der Betrag des konstanten Stroms der Quelle aus Transistor Qm und Widerstand Km kann
in einem gewissen Bereich gesteuert werden durch die Steuerung der konstanten Spannung an der Verbindung
/wischen Widerstand K^ und Diode D) an der Klemme
Ol T In der oben genannten Bauweise sind, wenn das
Niveau an der Ausgangskiemme Oi/7' unterhalb der Zusaninienbruchsspannung der Zenerdiode ZD liegt,
d. h. im normalen .Schreibbetrieb, die Transistoren Om.
ςλ; und CV: ausgeschaltet und folglich wird ein Signal,
das an der Fingangsklemmc I)1n liegt, an die Basis der
Transistoren On und Oi; als Signale VV1 η und VV1 , mit
normalem Niveau (siehe T i g. 3a) weitergcleitet über einen Stromschalt-Schaltkreis aus den Transistoren Q^,.
Q^ und Om und den T'.mitterfolgertransistoren O^ und
0*. Im Pseudo-Schreibbetrieb hingegen wird an die
Klemme OUT eine Spannung, die größer ist als die Durchbruchsspannung der Zenerdiode ZD. angelegt,
um den Transistor Ot,: anzuschalten, um den konstanten
Spannungswert, der durch die Dioden Ds und Dt,
bestimmt ist. auf niedrigem Niveau festzuhalten, und folglich werden die Transistoren Qm. Os- und Qs*
ausgeschaltet. Gleichzeitig wird der Transistor Qt,
leitend gemacht, um die Transistoren Q-^ und Ow1 zu
aktivieren. So werden Testniveaus, die als Signale VV1.0
und Wc 1 geliefert werden, durch Verschieben der
■Zmitterspannung der Transistoren O55 und O^ durch die
Transistoren Qy, und Q,\ und durch Verschieben der
Kollektorspannung der Transistoren Ο51 und Q52 durch
den Transistor O53 erzeugt.
In Fig.6 wird eine weitere Ausführungsform der
erfmdungsgemäßen Speichereinheit beschrieben. Ein Dateneingangsschaltkreis 61 enthält eine logische
Stromschaltung, die die Transistoren Qn und Qr2 und die
Emitterfolgertransistoren Qj3 und O;» enthält, von deren
Emittern die Schreibsteuersignale Wcf>
und W'r, abgeleitet werden. Zwischen dem Emitter der Transistoren
Or? und Qri und der Steuerklemme 7c sind
Schaltkreise 211m Niveauverschieben angeordnet die 3uc den Transistoren O-- und Widerstand R<- und Rf:
h/'^ drn Tr:ii:vMO;eri Q--. ufid Wide! Märt ■"! f?· 1 und F^:
bestehen. Die Dioden DS\ und D.S'j sind zwischen den
Wortleitungen W, und VV, und der Anschlußklemme TC
angeordnet. In dieser Ausführungsform versetzt ein hohes Niveau an der Klemme TCdie Speichercinheit in
die Pseudo-Schreibbetriebsart. in der alle Wortleitungen durch die Dioden ÜS\ und DS2 auf ein Aiiswahlni-
10
veau gesetzt werden und das Niveau W1 η und VV', 1,
besonders das niedrigere von diesen, wird durch die Schaltung 60 verschoben, wie in Fig. 3b gezeigt ist. In
dieser Ausführungsform werden alle Speicherzellen dem Testmodu·; gleichzeitig ausgesetzt.
Hierzu 6 Blatt Zeichnungen
Claims (9)
1. Speichereinheit mit einer Vielzahl von Speicherzellen und mit einer Auswahlschaltung zur
Ansteuerung einer der Speicherzellen, mit einer ersten Schreibeinheit, die im normalen Schreibbetrieb
arbeitet, dadurch gekennzeichnet, daß eine zweite Schreibeinheit (5), die in einem
Pseudo-Schreibbetrieb arbeitet, vorgesehen ist, um die zu testende Speicherzelle (Cu) mit einem Signal
(Wc ι) zu versorgen, das kleiner als der Schwellenwert
(Ca\) ist, bei dem der Speicherinhalt einer normalen Speicherzelle geändert wird.
2. Speichereinheit nach Anspruch 1, dadurch gekennzeichnet, daß sie ferner eine Schaltung zum
Testen, ob der Speicherinhalt der Speicherzelle, die mit dem Pseudo-Schreibsignal (W'c i) versorgt
wurde, sich geändert hat oder nicht, enthält.
3. Speichereinheit nach Anspruch 2, dadurch gekennzeichnet, daß sie einen Signalanschluß (TC)
zur Betriebsartwahl aufweist, der eine der Betriebsarten, nämlich normalen Schreibbetrieb oder Pseudo-Schreibbetrieb
auswählt
4. Speichereinheit nach Anspruch 3, bei der jede der Speicherzellen einen ersten und einen zweiten
Multiemittertransistor aufweist, deren Basis und
Kollektor jeweils kreuzgekoppelt sind, und deren jeweils erster Emitter mit der direkten bzw.
komplementären Bitleitung verbunden sind, dadurch gekennzeichnet, daß sie zusätzlich eine Vielzahl von
Transistoren (Qn, Qn) enthält, deren Emitter jeweils an die direkten Bitleitungen (Do, Eh) angeschlossen
sind, und eine Vielzahl von Transistoren (Q12, Qm),
deren Emitter jeweils an /je komplementären Bitleitungen (Du Dj) angeschlossen sind, wobei diese
Transistoren mit den Muitienr-.tertransistoren jeweils
einen Schaltkreis mit Stromschaltfunktion bilden.
5. Speichereinheit nach Anspruch 4, dadurch gekennzeichnet, daß im normalen und Pseudo-Schreibbetrieb
ein direktes und ein komplementäres Signal an die Basis der Transistoren (Qn, Q32, Qn,
Qn) angelegt wird.
6. Speichereinheit nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Schreibeinheit (5)
zwischen der Basis des Transistors (Qu) und der Steuerklemme (TC) eine erste Vorrichtung (10) zur
Verschiebung der Spannung und zwischen der Basis des Transistors (Qn) und der Steuerklemme (TC)
eine zweite Vorrichtung zur Verschiebung der Spannung enthält.
7. Speichereinheit nach Anspruch 6, dadurch gekennzeichnet, daß sie zusätzlich eine Vielzahl von
Dioden (DS\, DSi) zwischen den Wortleitungen (W1,
W2) und der Steuerklemme (TQenthält.
8. Speichereinheit nach Anspruch 6, dadurch gekennzeichnet, daß die Eingänge eines Differenzverstärkers
mit den Basen der Transistoren (Qu bzw.
Qn) verbunden sind.
9. Verfahren zum Prüfen einer Speichereinheit mit einer Vielzahl von Speicherzellen, dadurch gekennzeichnet,
daß es aus folgenden Schritten besteht:
Schreiben eines logischen Wertes in eine zu testende Speicherzelle durch Anlegen eines Schreibsignals mit normalem logischem Niveau an diese Zelle;
Anlegen eines Pseudo-Schreibsignals, das ein logisches Niveau hat, das geringer als der Schwellenwert ist, bei dem der Speicherinhalt einer normalen Speicherzelle geändert wird, an diese zu testende Speicherzelle;
Schreiben eines logischen Wertes in eine zu testende Speicherzelle durch Anlegen eines Schreibsignals mit normalem logischem Niveau an diese Zelle;
Anlegen eines Pseudo-Schreibsignals, das ein logisches Niveau hat, das geringer als der Schwellenwert ist, bei dem der Speicherinhalt einer normalen Speicherzelle geändert wird, an diese zu testende Speicherzelle;
Auslese des Speicherinhalts der zu testenden Speicherzelle; und
Prüfung, ob sich der Speicherinhalt, der durch den Schreibschritt in die zu testende Zelle geschrieben
wurde, durch den Pseudo-Schreibschritt geändert hat
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14617678A JPS5589980A (en) | 1978-11-27 | 1978-11-27 | Semiconductor memory unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2947764A1 DE2947764A1 (de) | 1980-06-12 |
| DE2947764C2 true DE2947764C2 (de) | 1982-05-06 |
Family
ID=15401845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2947764A Expired DE2947764C2 (de) | 1978-11-27 | 1979-11-27 | Speichereinheit mit zusätzlicher Schreibeinheit zur Speicherzellen-Prüfung |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4267583A (de) |
| JP (1) | JPS5589980A (de) |
| DE (1) | DE2947764C2 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4022157A1 (de) * | 1989-07-13 | 1991-01-24 | Mitsubishi Electric Corp | Statische halbleiterspeichereinrichtung und steuerungsverfahren fuer diese |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047666B2 (ja) * | 1981-01-29 | 1985-10-23 | 富士通株式会社 | 半導体記憶装置の書込み方式 |
| US4612630A (en) * | 1984-07-27 | 1986-09-16 | Harris Corporation | EEPROM margin testing design |
| JP2559028B2 (ja) * | 1986-03-20 | 1996-11-27 | 富士通株式会社 | 半導体記憶装置 |
| KR920003269B1 (ko) * | 1990-05-04 | 1992-04-27 | 삼성전자 주식회사 | 듀얼 포트 메모리소자의 모우드 전환방법 |
| US5367472A (en) * | 1991-10-16 | 1994-11-22 | Alps Electric Co., Ltd. | Keyboard testing methods and apparatus |
| US5459733A (en) * | 1992-03-20 | 1995-10-17 | National Semiconductor Corporation | Input/output checker for a memory array |
| US5883844A (en) * | 1997-05-23 | 1999-03-16 | Stmicroelectronics, Inc. | Method of stress testing integrated circuit having memory and integrated circuit having stress tester for memory thereof |
| WO2002091385A1 (en) * | 2001-05-07 | 2002-11-14 | Advanced Micro Devices, Inc. | Molecular memory cell |
| US6627944B2 (en) | 2001-05-07 | 2003-09-30 | Advanced Micro Devices, Inc. | Floating gate memory device using composite molecular material |
| CN100403450C (zh) * | 2001-05-07 | 2008-07-16 | 先进微装置公司 | 具有自组装聚合物薄膜的内存装置及其制造方法 |
| KR100895901B1 (ko) * | 2001-05-07 | 2009-05-04 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 메모리 효과를 갖는 스위치 요소 |
| WO2002091495A2 (en) * | 2001-05-07 | 2002-11-14 | Coatue Corporation | Molecular memory device |
| AU2002340795A1 (en) | 2001-05-07 | 2002-11-18 | Advanced Micro Devices, Inc. | Reversible field-programmable electric interconnects |
| US6806526B2 (en) | 2001-08-13 | 2004-10-19 | Advanced Micro Devices, Inc. | Memory device |
| US6992323B2 (en) | 2001-08-13 | 2006-01-31 | Advanced Micro Devices, Inc. | Memory cell |
| US6768157B2 (en) | 2001-08-13 | 2004-07-27 | Advanced Micro Devices, Inc. | Memory device |
| US6858481B2 (en) * | 2001-08-13 | 2005-02-22 | Advanced Micro Devices, Inc. | Memory device with active and passive layers |
| US6838720B2 (en) * | 2001-08-13 | 2005-01-04 | Advanced Micro Devices, Inc. | Memory device with active passive layers |
| KR100433407B1 (ko) * | 2002-02-06 | 2004-05-31 | 삼성광주전자 주식회사 | 업라이트형 진공청소기 |
| US7012276B2 (en) * | 2002-09-17 | 2006-03-14 | Advanced Micro Devices, Inc. | Organic thin film Zener diodes |
| TW577194B (en) * | 2002-11-08 | 2004-02-21 | Endpoints Technology Corp | Digital adjustable chip oscillator |
| WO2011001562A1 (ja) | 2009-06-30 | 2011-01-06 | パナソニック株式会社 | 半導体集積回路 |
| KR20190086175A (ko) * | 2018-01-12 | 2019-07-22 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS588079B2 (ja) * | 1974-03-29 | 1983-02-14 | 株式会社日立製作所 | ハンドウタイメモリ |
| JPS50134738A (de) * | 1974-04-15 | 1975-10-25 | ||
| JPS5279738A (en) * | 1975-12-26 | 1977-07-05 | Hitachi Ltd | Semiconductor memory unit |
-
1978
- 1978-11-27 JP JP14617678A patent/JPS5589980A/ja active Granted
-
1979
- 1979-11-27 DE DE2947764A patent/DE2947764C2/de not_active Expired
- 1979-11-27 US US06/097,625 patent/US4267583A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4022157A1 (de) * | 1989-07-13 | 1991-01-24 | Mitsubishi Electric Corp | Statische halbleiterspeichereinrichtung und steuerungsverfahren fuer diese |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2947764A1 (de) | 1980-06-12 |
| US4267583A (en) | 1981-05-12 |
| JPS631676B2 (de) | 1988-01-13 |
| JPS5589980A (en) | 1980-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2947764C2 (de) | Speichereinheit mit zusätzlicher Schreibeinheit zur Speicherzellen-Prüfung | |
| DE3851847T2 (de) | Integrierte Halbleiterschaltung mit einer Mehrzahl von Schaltungsblöcken äquivalenter Funktionen. | |
| DE2540451C2 (de) | Digital/Analog-Umsetzer | |
| DE3037130C2 (de) | Adressenbezeichnungsschaltung | |
| DE4022157C2 (de) | ||
| DE3041176C2 (de) | ||
| DE69016947T2 (de) | Auf einem Substrat integriertes Prüfsystem und Verfahren zur Nutzung dieses Prüfsystems. | |
| DE4226070C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes | |
| DE2313917B2 (de) | Speicher mit redundanten Speicherstellen | |
| DE102006017480B4 (de) | Schaltungsanordnung mit einer nicht-flüchtigen Speicherzelle und Verfahren | |
| DE4132831C2 (de) | Halbleiterspeichervorrichtung | |
| DE69022475T2 (de) | Halbleiterspeichereinrichtung mit hoher Datenlesegeschwindigkeit. | |
| DE4017617C2 (de) | Spannungserzeugungsschaltung mit geringer Leistungsaufnahme und stabiler Ausgangsspannung bei kleiner Schaltkreisfläche | |
| DE3441473A1 (de) | Halbleiterspeicher | |
| DE19730347B4 (de) | Statische Halbleitervorrichtung, die eine variable Stromversorgungsspannung, die an eine Speicherzelle angelegt wird, abhängig von dem Status im Gebrauch aufweist, und Verfahren zum Testen derselben | |
| DE19937829A1 (de) | Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten | |
| DE2525985A1 (de) | Verfahren zum betreiben eines speichers und schaltungsanordnung zur durchfuehrung des verfahrens | |
| EP0186051B1 (de) | Integrierter Halbleiterspeicher | |
| DE3447723A1 (de) | Integrierte halbleiterschaltung | |
| EP0186040A1 (de) | Integrierter Halbleiterspeicher | |
| DE10135559A1 (de) | Statische Halbleiterspeichervorrichtung mit einem Redundanzsystem | |
| DE4018669C2 (de) | ||
| DE2519323B2 (de) | Statisches Drei-Transistoren-Speicherelement | |
| EP0891623B1 (de) | Schaltungsanordnung mit einer testschaltung | |
| DE3874198T2 (de) | Bipmos-dekodierschaltung. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAM | Search report available | ||
| OC | Search report available | ||
| OD | Request for examination | ||
| 8125 | Change of the main classification |
Ipc: G11C 29/00 |
|
| D2 | Grant after examination |