DE2945494C2 - - Google Patents

Description

Die Erfindung betrifft eine steuerbare Teileranordnung mit einem Stufenteiler, der einen ersten und einen zweiten Eingang zum Anlegen eines Spannungssignals, einen ersten und einen zweiten Ausgang und einen Steuereingang aufweist, und der mit einer zwischen den beiden Eingängen liegenden Reihenschaltung aus Teilerelementen, die mittels Schaltern zwischen den beiden Ausgängen schaltbar sind, sowie mit einer Verbindung zwischen dem Steuereingang und den Schaltern versehen ist, wobei bei Ansteuerung des Steuereingangs mit einem ersten Steuersignal jeweils ein Teilerelement zwischen den Ausgängen durch ein anderes Teilerelement ersetzbar ist, wobei die Verbindung des gemeinsamen Knotenpunktes zwischen den beiden Teilerelementen und eines der beiden Ausgänge beibehalten wird und die Verbindung des diesem Knotenpunkt gegenüberliegenden Endes des einen Teilerelementes und des anderen der beiden Ausgänge durch eine Verbindung zwischen dem dem Knotenpunkt gegenüberliegenden Ende des anderen Teilerelementes und diesem anderen Ausgang ersetzt wird, mit einem Spannungsteiler, der zwei Spannungseingänge, die mit den Ausgängen des Stufenteilers verbunden sind, einen Ausgang und einen Steuereingang aufweist, wobei das Potential am Ausgang des Spannungsteilers, nachdem ein Teilerelement zwischen den Ausgängen der Stufenteiler geschaltet ist, bei Ansteuerung des Steuereinganges mit einem zweiten Steuersignal vom Potential des einen Einganges zum Potential des anderen Einganges und, nachdem das Teilerelement durch ein anderes Teilerelement ersetzt worden ist, vom Potential des anderen Einganges zum Potential des einen Einganges zunimmt, und mit einer einen Steuereingang aufweisenden Steuerschaltung zum Anlegen des ersten und des zweiten Steuersignals an den Steuereingängen des Stufenteilers und des Spannungsteilers.

Aus der NL-OS 3 00 875 ist eine Teileranordnung bekannt, bei der ein Stufenteiler vorgesehen ist, der eine zwischen einem Eingang und einer Bezugsklemme angelegte Eingangsspannung an den Teilerelementen in eine Anzahl von Spannungsinkrementen unterteilt. Dadurch, daß ein bestimmtes Teilerelement den beiden Spannungsklemmen parallel geschaltet wird, wird das an diesem Teilerelement vorhandene Spannungsinkrement über die Spannungsklemmen dem steuerbaren Spannungsteiler zugeführt. Darin wird ein Spannungswert, der innerhalb des Bereiches des Spannungsinkrementes liegt, zum Ausgang des steuerbaren Spannungsteilers geschaltet.

Eine Zunahme der Ausgangsspannung über die Strecke der Spannungsinkremente zweier benachbarter Teilerelemente wird bei der bekannten Teileranordnung wie folgt verwirklicht. Nach dem Erreichen der höchsten Stellung des steuerbaren Spannungsteilers, in dem der größte Spannungswert des zwischen den beiden Spannungsklemmen vorhandenen Spannungsinkrementes zum Ausgang durchgeschaltet ist, werden unter Ansteuerung der Steuerschaltung die beiden Enden des betreffenden Teilerelements von den beiden Spannungsklemmen abgeschaltet und die beiden entsprechenden Enden des folgenden Teilerelementes mit den beiden Spannungsklemmen verbunden. Der steuerbare Spannungsteiler wird nun aus der letztgenannten höchsten Stellung in die niedrigste Stellung gebracht, in der der niedrigste Spannungswert des Spannungsinkrements zwischen den beiden Spannungsklemmen zum Ausgang durchgeschaltet wird. Die Ausgangsspannung kann nun über die Strecke des höheren Spannungsinkrementes weiter zunehmen. Für eine Abnahme der Ausgangsspannung über die Strecke zweier benachbarter Teilerelemente wird umgekehrt verfahren.

Die Schaltvorgänge, die durchgeführt werden müssen, um von dem einen zum anderen Spannungsinkrement umzuschalten, verursachen Spannungsspitzen, die sich störend auswirken können. Bei Verwendung einer Teileranordnung, beispielsweise als Lautstärkesteller in Rundfunkgeräten, sind diese Spannungsspitzen als Schaltgeräusch im Ton hörbar.

Eine weitere Teileranordnung ist in Zusammenhang mit einem Funktionsgenerator aus der GB-PS 14 77 353 bekannt, wobei dort vorgesehen ist, auf Basis der Eingangsspannung eine ganz unterschiedliche Ausgangsspannung hervorzurufen. Dabei wird an eine Widerstandskette eine Art Signalvariation angelegt, und zwar wird mit Hilfe von Schaltern und einer Kapazität sowie eines Impedanzwandlers ein vom Eingangssignal abgeleitetes Signal der Widerstandskette zugeführt. An der Widerstandskette liegt deshalb die Differenz zwischen der aktuellen Eingangsspannung und der abgeleiteten Spannung.

Bei dieser bekannten Schaltung werden die Schalter im übrigen in der Reihenfolge ihrer Rangnummern betätigt. Überdies findet keine Spannungsteilung im eigentlichen Sinne statt, weil die Schalter kontinuierlich von unten nach oben umgeschaltet werden, so daß es keinen stationären Zustand der Schalter gibt, in dem eine bestimmte Abschwächung des Signals an der Widerstandskette herbeigeführt wird.

Es ist Aufgabe der Erfindung, eine Teileranordnung der eingangs angegebenen Art zu schaffen, bei der nicht nur eine Änderung der Ausgangsspannung über zwei aufeinanderfolgende Spannungsinkremente mit einer minimalen Anzahl von Schaltvorgängen verwirklicht wird, wobei Schaltspitzen vermieden werden können, sondern überdies auch eine einfache Ausbildung und Herstellung, insbesondere in Form einer integrierten Schaltung, ermöglicht wird.

Die erfindungsgemäße Teileranordnung der eingangs angegebenen Art ist dadurch gekennzeichnet, daß der Steuereingang der Steuerschaltung eine erste und eine zweite mit einem Impulsgenerator verbundene Steuerklemme enthält, die beide mit einer Zählanordnung zum Addieren von der ersten Steuerklemme zugeführten Impulsen und zum Subtrahieren von der zweiten Steuerklemme zugeführten Impulsen schaltbar verbunden sind, welche Zählanordnung mit einer Schaltsteueranordnung zum Umwandeln des Ausgangssignals der Zählanordnung in ein Schaltsteuersignal für den Stufenteiler und den steuerbaren Spannungsteiler verbunden ist, wobei eine einer der beiden Steuerklemmen zugeführte Impulsreihe eine Zunahme und eine der anderen der beiden Steuerklemmen zugeführte Impulsreihe eine Abnahme der Ausgangsspannung des steuerbaren Spannungsteilers verursacht. Bei einer derartigen Ausbildung ist die Teileranordnung als Ganzes integrierbar. Auch ist von Vorteil, daß die über den Spannungsteiler zum Ausgang durchgeschaltete Spannung auf einem festen Wert gehalten wird, wodurch Schaltspitzen vermieden werden.

Gemäß einer Fortbildung der Erfindung ist es besonders günstig, wenn die Teilerelemente des Stufenteilers eine zwischen dem ersten Eingang und dem zweiten Eingang vorhandene Spannung in Teilspannungen unterteilen, die sich zueinander logarithmisch verhalten. Dadurch erfolgt eine logarithmische Spannungsänderung, was u. a. bei einer Lautstärkeeinstellung von Tonsignalen erwünscht ist.

Ausführungsbeispiele der Erfindung werden in der Zeichnung im folgenden erläutert. Es zeigt

Fig. 1 ein Prinzipschaltbild eines Stufenteilers und eines steuerbaren Spannungsteilers einer Teileranordnung,

Fig. 1A eine Darstellung eines logarithmischen Stufenteilers,

Fig. 1B eine Prinzipdarstellung einer Teileranordnung, bei der mehrere Stufenteiler und ein steuerbarer Spannungsteiler in Kaskade geschaltet sind, und

Fig. 2 ein praktisches Ausführungsbeispiel einer erfindungsgemäßen integrierbaren Teileranordnung.

Die Fig. 1 zeigt einen Stufenteiler 1, der über einen ersten und einen zweiten Ausgang 5 und 6 mit einem steuerbaren Spannungsteiler 2 in Kaskade geschaltet ist. Der Stufenteiler 1 ist mit einem ersten Eingang 3 und mit einer mit Masse verbundenen Bezugsklemme 4 als zweitem Eingang versehen, zwischen die eine Spannungsquelle 8 geschaltet ist. Der Stufenteiler 1 enthält eine zwischen dem Eingang 3 und der Bezugsklemme 4 liegende Reihenschaltung aus als Teilerelemente wirksamen Widerständen 11 bis 15, denen Schalter 21 bis 26 zugeordnet sind. Der Widerstand 11 ist über die Schalter 21 und 22 zwischen die Ausgänge 5 und 6 parallel schaltbar, ebenso wie der Widerstand 12 über die Schalter 22 und 23, der Widerstand 13 über die Schalter 23 und 24, der Widerstand 14 über die Schalter 25 und 24 und der Widerstand 15 über die Schalter 25 und 26.

Der steuerbare Spannungsteiler 2 enthält eine zwischen den Ausgangsklemmen 5 und 6 liegende Reihenschaltung aus als Teilerelemente wirksamen Widerständen 31 bis 36. Die Anschlüsse dieser Widerstände 31 bis 36 sind über eine Parallelschaltung aus Schaltern 41 bis 47 einzeln schaltbar mit einem Ausgang 7 des steuerbaren Spannungsteilers 2 verbunden. Die Ausgangsspannung wird am Ausgang 7 gegenüber einer mit der Bezugsklemme 4 verbundenen Ausgangsbezugsklemme 9 gemessen.

Bei einer Spannung von U der Spannungsquelle 8 und bei gleichen Widerständen 11 bis 15 wird dadurch, daß die Schalter 25 und 26 geschlossen werden, die Klemme 6 mit Masse und die Klemme 5 mit U/5 verbunden. Die Ausgangsspannung am Ausgang 7 kann nun auf einen Spannungswert zwischen 0 und U/5 gebracht werden, indem einer der Schalter 41 bis 47 geschlossen wird.

Bei gleichen Widerständen 31 bis 36 kann beispielsweise dadurch, daß der Schalter 46 geschlossen wird, die Ausgangsspannung auf U/30 gebracht werden. Dadurch, daß der Schalter 46 geöffnet und der Schalter 45 geschlossen wird, wird die Ausgangsspannung auf 2U/30 gebracht. Auf diese Weise kann die Ausgangsspannung schrittweise um jeweils U/30 steigen, und zwar bis zum Maximalwert U/5 des Spannungsinkrements zwischen den Ausgangsklemmen 5 und 6. Der Schalter 41 ist dann geschlossen, und die Schalter 42 bis 47 sind geöffnet.

Eine weitere Zunahme der Ausgangsspannung ist dadurch möglich, daß das Spannungsinkrement des nachfolgenden Widerstandes 14 zu den Ausgangsklemmen 5 und 6 übertragen wird. Dies wird dadurch verwirklicht, daß der Schalter 26 geöffnet und der Schalter 24 geschlossen wird. Der Schalter 25 bleibt dabei unverändert im geschlossenen Zustand. An der Ausgangsklemme 5 bleibt dadurch eine Spannung entsprechend U/5 vorhanden, während der Ausgangsklemme 6 nun eine Spannung entsprechend 2U/5 zugeführt wird. Der steuerbare Spannungsteiler 2, der den höchsten Spannungswert (U/5) des vorhergehenden Spannungsinkrements bei geschlossenem Zustand des Schalters 41 zum Ausgang 7 durchschaltet, schaltet nun bei einer unveränderten geschlossenen Stellung des Schalters 41 den niedrigsten Spannungswert (U/5) des neuen Spannungsinkrements (U/5-2U/5) durch. Die Spannungspolarität zwischen den Ausgangsklemmen 5 und 6 ist nun nämlich der bei dem vorhergehenden Spannungsinkrement entgegengesetzt. Die Ausgangsspannung kann nun schrittweise um jeweils U/30 bis zum Wert 2U/5 dadurch weiter zunehmen, daß die Schalter 42 bis 47 nacheinander geschaltet werden.

Eine weitere Zunahme der Ausgangsspannung nach dem Erreichen des Spannungswertes von 2U/5 beim Schließen des Schalters 47 wird dadurch ermöglicht, daß das Spannungsinkrement des folgenden Widerstandes 13 zu den Ausgangsklemmen 5 und 6 übertragen wird. Dies wird dadurch verwirklicht, daß der Schalter 25 geöffnet und der Schalter 23 geschlossen wird. Die Spannungspolarität zwischen den Ausgangsklemmen 5 und 6 wechselt hierbei wieder, und zwar liegt an der Ausgangsklemme 5 eine Spannung entsprechend 3/5 U und an der Ausgangsklemme 6 eine Spannung von 2/5 U. Die Ausgangsspannung kann nun über dieses Spannungsinkrement von 2/5 U zu 3/5 U in Schritten von jeweils 1/30 U weiter zunehmen, indem die Schalter 46 bis 41 nacheinander geschaltet werden.

Auf die obenstehend beschriebene Weise ist es möglich, die Ausgangsspannung über die folgenden Spannungsinkremente (3/5 U-4/5 U) und (4/5 U-U) in Schritten von 1/30 U zunehmen zu lassen.

Eine Abnahme der Ausgangsspannung erfolgt dadurch, daß die Schaltvorgänge in umgekehrter Reihenfolge durchgeführt werden.

Der steuerbare Spannungsteiler 2, der die den Klemmen 5 und 6 angebotene Spannung in diskrete Spannungspegel unterteilt, kann durch einen analogen Spannungsteiler, beispielsweise ein Potentiometer oder eine Schaltungsanordnung, wie diese in der NL-OS 78 02 973 beschrieben ist, ersetzt werden. Eine derartige in den beiliegenden Zeichnungen nicht dargestellte Ausführungsform bietet den Vorteil, daß Schaltvorgänge im steuerbaren Spannungsteiler bei der obenstehend beschriebenen Schaltart im Stufenteiler nicht auftreten, so daß Schaltspitzen völlig vermieden werden.

Die Fig. 1A zeigt einen Stufenteiler 1 mit einer logarithmischen Spannungsaufteilfunktion. Der Stufenteiler 1 ist zusätzlich zu den Widerständen 11-15 mit Widerständen 27, 28, 29 und 30 versehen, die einerseits mit der Bezugsklemme 4 und andererseits mit den gemeinsamen Knotenpunkten der Widerstände 11 und 12, 12 und 13, 13 und 14 bzw. 14 und 15 verbunden sind.

Bei einem Wert von 2 R für die Widerstände 15 und 27 bis 30 und R für die Widerstände 11 bis 14 wird der Gesamtwert der Widerstände 15 und 30 : R, ebenso wie der Gesamtwert der Widerstände 14, 15, 19 und 30; 13, 14, 15, 28, 29 und 30; 12, 13, 14, 15, 27, 28, 29 und 30. Wird der Eingang 3 auf einen Spannungswert U gebracht und liegt die Bezugsklemme 4 an Masse, so ist am gemeinsamen Knotenpunkt der Widerstände 11, 12 und 27 eine Spannung entsprechend 1/2 U vorhanden; am gemeinsamen Knotenpunkt der Widerstände 12, 13 und 28 eine Spannung 1/4 U; am gemeinsamen Knotenpunkt der Widerstände 13, 14 und 29 eine Spannung 1/8 U; am gemeinsamen Knotenpunkt der Widerstände 14, 15 und 30 eine Spannung 1/16 U. Die Spannung an den Knotenpunkten nimmt in der genannten Reihenfolge um einen Faktor 1/2 ab. Eine derartige Spannungsverteilung ist beispielsweise bei Lautstärkeregelungen in Tonverstärkern vorteilhaft.

Die Fig. 1B zeigt eine Kaskadenschaltung von Stufenteilern 1a bis 1k und des steuerbaren Spannungsteilers 2, wobei die Stufenteiler 1a bis 1k dem Stufenteiler 1 entsprechen. Zwischen dem Eingang 3k und der Bezugsklemme 4k des Stufenteilers 1k liegt die Spannungsquelle 8. Die Bezugsklemme 4k liegt an Masse und ist mit der Ausgangsbezugsklemme 9 verbunden.

Ausgehend von N₀ Teilerelementen in dem steuerbaren Spannungsteiler 2 und von N₁ bis N_k Teilerelementen in den Stufenteilern 1a bis 1k in einer inneren Schaltkonfiguration, wie diese in Fig. 1 dargestellt ist, mit N₀ bis N_k gleich oder größer als 3, können mit einer derartigen Kaskadenschaltung

unterschiedliche Spannungspegel verwirklicht werden mit

Schaltern.

Eine maximale Anzahl von unterschiedlichen Spannungspegeln bei einer minimalen Anzahl von Schaltern wird erreicht, wenn N_j = N_j+1 = 2(j = 0 ... k-1). Die Anzahl von unterschiedlichen Spannungspegeln beträgt dann 1+2k und die Anzahl von Schaltern beträgt 2k+1.

Die Fig. 2 zeigt eine integrierbare Teileranordnung nach der Erfindung, wobei die Klemmen 3 bis 7 den Klemmen mit den gleichen Bezugszeichen wie in Fig. 1 entsprechen. Der Stufenteiler 1 und der steuerbare Spannungsteiler 2 entsprechen, was die Funktion anbelangt, denen aus Fig. 1. Die Steuerung des Stufenteilers 1 und des steuerbaren Spannungsteilers 2 wird mit Hilfe einer Steuerschaltung verwirklicht, die einen Umschalter 86, einen Taktimpulsgenerator 83, der über eine Sperrschaltung A mit einer Zählanordnung 90 verbunden ist, einen zwischen einem Ausgang der Zählanordnung 90 und einem Eingang der Sperrschaltung A liegenden Zyklusindikator 92 und eine ebenfalls mit dem Ausgang der Zählanordnung 90 verbundene Schaltsteueranordnung 91 enthält, die mit dem Stufenteiler 1 und dem steuerbaren Spannungsteiler 2 zum Zuführen von Schaltsteuersignalen zu demselben verbunden ist.

Die genannten Schaltungsanordnungen sind mit Hilfe integrierter Schaltungen verwirklicht, die alle in dem Philips-Data-Handbook: "Semiconductors and Integrated Circuits", Teil 6, Mai 1976, beschrieben sind. Die Anschlußklemmen dieser integrierten Schaltungen sind in der betreffenden Figur durch einen Buchstaben und einen Index angegeben. Dieser Index bezeichnet die Klemmennummer der betreffenden Anschlußklemme, wie diese in dem genannten "Philips-Data-Handbook" angegeben ist. Die Speiseanschlußklemmen sowie die Anschlußklemmen, die für die genannte Steuerung nicht relevant sind, sind nicht dargestellt.

Die Sperrschaltung A enthält eine integrierte Schaltung vom Typ HEF 4012 P, worin zwei NAND-Tore A′ und A′′ mit den Eingangsklemmen A₂ bis A₄ bzw. A₉ bis A₁₁ aufgenommen sind. Die Eingangsklemmen A₂ und A₁₀ liegen über Widerstände 85 bzw. 84 an Masse und sind über den Umschalter 86 mit einer positiven Speisespannung wechselweise verbunden. In der Stellung I des Umschalters 86 ist die Eingangsklemme A₁₀ mit der Speisespannung, in der Stellung II ist die Eingangsklemme A₂ mit der Speisespannung verbunden. Die Eingangsklemmen A₄ und A₉ sind als erste und zweite Steuerklemmen der Steuerschaltung wirksam und sind mit einem Ausgang des Taktimpulsgenerators 83 verbunden, der positive Impulse mit einer Frequenz von etwa 10 Hz liefert. Die Eingangsklemmen A₃ und A₁₁ sind mit einem Ausgang des Zyklusindikators 92 verbunden.

Die Zählanordnung 90 enthält zwei integrierte Schaltungen B und C vom Typ HEF 40193 P mit Eingangsklemmen B₄, B₅ bzw. C₄, C₅ und mit Ausgangsklemmen B₃, B₂, B₆, B₇ bzw. C₃, C₂, C₆. Der integrierte Schaltkreis B ist einerseits über die Eingangsklemmen B₅ und B₄ mit den Ausgangsklemmen A₁ und A₁₃ der NAND-Tore A′ und A′′ und andererseits über sog. "Borrow bit"-(Borgebit-)Ausgangsklemmen B₁₂ und B₁₃ mit den Eingangsklemmen C₅ und C₄ des integrierten Kreises C verbunden.

Die Summe von der Eingangsklemme B₅ zugeführten Impulsen wird in binär-dezimaler Zahlform den Ausgangsklemmen B₃, B₂, B₆, B₇, C₃, C₂ und C₆ angeboten, wobei die Bitsignifikanz in der genannten Reihenfolge von 2⁰ bis 2⁶ zunimmt. Eine hohe Klemmspannung, die nachstehend als "Eins"-Spannung bezeichnet wird, entspricht dabei dem Binärwert 1, und eine niedrige Klemmspannung, die nachstehend als "Null"-Spannung bezeichnet wird, entspricht dem Binärwert 0. Impulse, die der Eingangsklemme B₄ zugeführt werden, verringern die Binär-Dezimalzahl an den letztgenannten Ausgangsklemmen.

Der Zyklusindikator 92 enthält eine integrierte Schaltung D vom Typ HEF 4068 P, in der ein NAND-Tor aufgenommen ist, mit Eingangsklemmen D₂ bis D₅ und D₉ bis D₁₁ und mit einer Ausgangsklemme D₁₃, sowie eine integrierte Schaltung E vom Typ HEF 4078 P, in der ein NOR-Tor aufgenommen ist, mit Eingangsklemmen E₂ bis E₅ und E₉ bis E₁₁ und mit einer Ausgangsklemme E₁₃. Die Ausgangsklemme D₁₃ ist mit der Eingangsklemme A₃ des NAND-Tores A′, die Ausgangsklemme E₁₃ über einen Inverter 81 mit der Eingangsklemme A₁₁ des NAND-Tores A′′ verbunden. Die Eingangsklemme D₅ des NAND-Tores D ist über einen Inverter 80 mit der Ausgangsklemme B₇ der Zählanordnung 90, die übrigen Eingangsklemmen D₂ bis D₄ und D₉ bis D₁₁ sind mit den Ausgangsklemmen B₃, B₂, B₆, C₃, C₂ bzw. C₆ verbunden. Die Eingangsklemmen E₂ bis E₅ und E₉ bis E₁₁ des NOR-Tores E sind ebenfalls mit den Ausgangsklemmen B₃, B₂, B₆, B₇, C₃, C₂ bzw. C₆ der Zählanordnung 90 verbunden.

Bei einem Zahlenwert der Binär-Dezimalzahl an den Ausgangsklemmen B₃, B₂, B₆, B₇, C₃, C₂ und C₆ der Zählanordnung 90 zwischen 1 und 118 (d. h. von 1000000 bis 0110111) liegt an den Ausgangsklemmen D₁₃ und E₁₃ des Zyklusindikators 92 die "Eins"-Spannung bzw. die "Null"-Spannung. Die "Null"-Spannung an der Ausgangsklemme E₁₃ wird im Inverter 81 in die "Eins"-Spannung umgewandelt, die der Eingangsklemme A₁₁ des NAND-Tores A′′ zugeführt wird.

In der Stellung II des Umschalters 86 wird auch der Eingangsklemme A₂ dieses NAND-Tores A′ eine "Eins"-Spannung zugeführt. An der Eingangsklemme A₁₀ des NAND-Tores A′′ liegt dann eine "Null"-Spannung, wodurch dieses Tor im gesperrten Zustand gehalten wird. Das NAND-Tor A′ ist offen für die positiven Taktimpulse des Taktimpulsgenerators 83, die der Eingangsklemme A₄ zugeführt werden. Diese Taktimpulse erscheinen an der Ausgangsklemme A₁, werden der Eingangsklemme B₅ der Zählanordnung 90 zugeführt und zur Binär-Dezimalzahl an den Ausgangsklemmen derselben addiert. Erreicht diese Binär-Dezimalzahl den Wert 119 (d. h. 1110111), so erscheint an der Ausgangsklemme D₁₃ die "Null"-Spannung, wodurch das NAND-Tor A′ geschlossen wird. Die Übertragung weiterer Taktimpulse vom Taktimpulsgenerator 83 zur Addieranordnung 90 ist dann gesperrt.

Wird der Umschalter 86 danach in die Stellung I umgeschaltet, so wird der Eingangsklemme A₂ des NAND-Tores A′ eine "Null"-Spannung zugeführt, wodurch dieses Tor auch für andere Werte der genannten Binär-Dezimalzahl geschlossen ist. Der Eingangsklemme A₁₀ des NAND-Tores A′′ wird über den Umschalter 86 eine "Eins"-Spannung zugeführt. Der Eingangsklemme A₁₁ wird eine "Eins"-Spannung über den Inverter 81 zugeführt. Das NAND-Tor A′′ ist dann für die Taktimpulse des Taktimpulsgenerators 83 offen und leitet diese Taktimpulse über die Ausgangsklemme A₁₃ zu der Eingangsklemme B₄ der Addieranordnung 90. Die Taktimpulse verringern den Zahlenwert der Binär-Dezimalzahl an den Ausgangsklemmen B₃, B₂, B₆, B₇, C₃, C₂ und C₆. Wird der Wert 0 erreicht (d. h. 0000000), so erscheint an der Ausgangsklemme E₁₃ die "Eins"-Spannung, die im Inverter 81 in die "Null"-Spannung umgewandelt wird. Diese "Null"-Spannung schließt das NAND-Tor A′′, wodurch die Übertragung weiterer Taktimpulse zur Addieranordnung 90 gesperrt wird.

Der Zählzyklus umfaßt dadurch also 120 verschiedene Zahlwerte von 0000000 bis 1110111 und wird in einer durch die Stellung des Umschalters 86 bestimmten Richtung durchlaufen.

Die Schaltsteueranordnung 91 enthält eine integrierte Schaltung G vom Typ HEF 40097 P, in der eine Pufferschaltung aufgenommen ist, und eine integrierte invertierende Schaltung F vom Typ HEF 40098 P, mit einer Pufferschaltung, zum Erzeugen eines Schaltsteuersignals für den steuerbaren Spannungsteiler 2 sowie eine integrierte Schaltung H vom Typ HEF 4008 P, in der eine Addierschaltung aufgenommen ist, zum Erzeugen eines Schaltsteuersignals für den Stufenteiler 1. Der steuerbare Spannungsteiler 2 enthält eine integrierte Schaltung 1 vom Typ HEF 4051 P, in der eine Multiplexschaltung aufgenommen ist, und der Stufenteiler 1 enthält zwei integrierte Schaltungen K und L, ebenfalls vom Typ HEF 4051 P, mit Multiplexschaltungen.

Die Multiplexschaltung I ist mit Eingangsklemmen I₉ bis I₁₁ und Ausgangsklemmen I₁ bis I₅ und I₁₂ bis I₁₅ versehen, wobei abhängig vom Zahlenwert des Binärsignals an den Ausgangsklemmen I₁₁, I₁₀ und I₉ (von 000 bis 111) die Ausgangsklemme I₃ intern mit einer der genannten übrigen Ausgangsklemmen I₁, I₂, I₄, I₅ und I₁₂ bis I₁₅ verbunden wird.

Eine gleiche Wirkungsweise zeigt die Multiplexschaltung K, die mit Eingangsklemmen K₉ bis K₁₁ und Ausgangsklemmen K₁ bis K₅ und K₁₂ bis K₁₅ versehen ist, ebenso wie die Multiplexschaltung L, die mit Eingangsklemmen L₉ bis L₁₁ und Ausgangsklemmen L₁ bis L₅ und L₁₂ bis L₁₅ versehen ist.

Zwischen den Ausgangsklemmen I₄ und I₂, I₂ und I₅, I₅ und I₁, I₁ und I₁₂, I₁₂ und I₁₅, I₁₅ und I₁₄, I₁₄ und I₁₃ der Multiplexschaltung I liegen die Widerstände 50 bis 56. Die Eingangsklemme I₃ ist mit einem Ausgang 7 der Teileranordnung verbunden. In der integrierten Multiplexschaltung I sind die gleichen Schaltfunktionen verwirklicht worden wie diejenigen, die mit Hilfe der Schalter 41 bis 47 des steuerbaren Spannungsteilers nach Fig. 1 erhalten werden.

Zwischen den Ausgangsklemmen K₁₃ und L₁₃, L₁₃ und K₁₄, K₁₄ und L₁₄ und K₁₅, K₁₅ und L₁₅, L₁₅ und K₁₂, K₁₂ und L₁₂, L₁₂ und K₁, K₁ und L₁, L₁ und K₅, K₅ und L₅, L₅ und K₂, K₂ und L₂, L₂ und K₄, K₄ und L₄ liegen die Widerstände 60 bis 74. Die Ausgangsklemme K₃ ist über die Spannungsklemme 5 mit der Ausgangsklemme I₁₃ verbunden und die Ausgangsklemme L₃ über die Spannungsklemme 6 mit der Ausgangsklemme I₄. Die Ausgangsklemme K₁₃ liegt über den Eingang 3 der Teileranordnung an einer zu teilenden positiven Spannung U und die Ausgangsklemme L₄ über die Bezugsklemme 4 an Masse.

In der integrierten Multiplexschaltung K sind die gleichen Schaltfunktionen verwirklicht wie diejenigen, die mit den Schaltern 21, 23 und 25 des Stufenteilers 1 aus Fig. 1 erhalten werden, und auf gleiche Weise sind in der integrierten Multiplexschaltung L die gleichen Schaltfunktionen verwirklicht wie diejenigen, die mit den Schaltern 22, 24 und 26 des genannten Stufenteilers erhalten werden.

Die Ausgangsklemmen B₃, B₂, B₆ und B₇ der Addieranordnung 90 sind mit den Eingangsklemmen G₂, G₄, G₆ bzw. G₁ der Pufferschaltung G und mit den Eingangsklemmen F₂, F₄, F₆ bzw. F₁ der invertierenden Pufferschaltung F verbunden, wobei zwischen der Ausgangsklemme B₇ und der Eingangsklemme F₁ ein Inverter 82 liegt. Die Ausgangsklemmen G₃, G₅ und G₇ der Pufferschaltung G und die Ausgangsklemmen F₂, F₅ und F₇ der invertierenden Pufferschaltung F sind mit den Eingangsklemmen I₁₁, I₁₀ bzw. I₉ der Multiplexschaltung I verbunden.

Die Pufferschaltung G überträgt die an die Eingangsklemmen G₂, G₄ und G₆ angelegte Spannung zu den Ausgangsklemmen G₃, G₅ bzw. G₇ bei einer "Null"-Spannung an der Ausgangsklemme G₁. Wird diese "Null"-Spannung in eine "Eins"-Spannung geändert, so wird die Spannungsübertragung von den Eingangs- zu den Ausgangsklemmen gesperrt. Die invertierende Pufferschaltung F weist eine gleiche Wirkungsweise auf, überträgt jedoch die an die Eingangsklemmen F₂, F₄ und F₆ angelegte Spannung in invertierter Form zu den Ausgangsklemmen F₃, F₅ bzw. F₇.

Die Ausgangsklemmen B₇, C₃, C₂ und C₆ der Addieranordnung 90 sind mit Eingangsklemmen H₇, H₅, H₃ bzw. H₁ der Addierschaltung H verbunden. Die Ausgangsklemmen C₃, C₂ und C₆ sind ebenfalls mit den Eingangsklemmen K₉, K₁₀ bzw. K₁₁ der Multiplexschaltung K verbunden. Die Ausgangsklemmen H₁₁, H₁₂ und H₁₃ der Addierschaltung H sind mit Eingangsklemmen L₁₁, L₁₀ und L₉ der Multiplexschaltung L verbunden. Den weiteren Eingangsklemmen H₆, H₄, H₂ und H₁₅ der Addierschaltung H wird ein binäres Signal 1000 zugeführt, indem die Eingangsklemmen H₆ an die "Eins"-Spannung und die Eingangsklemmen H₄, H₂ und H₁₅ an eine "Null"-Spannung (Masse) gelegt werden. Die Addierschaltung H gibt an den Ausgangsklemmen H₁₁, H₁₂ und H₁₃ die signifikantesten Bits der Summe der Binär-Dezimalzahl an den Eingangsklemmen H₇, H₅, H₃, H₁ und der den Eingangsklemmen H₆, H₄, H₂ und H₁₅ zugeführten (konstanten) Binär-Dezimalzahl 1000 ab.

Die Binär-Dezimalzahl an den Eingangsklemmen I₁₁, I₁₀ und I₉ der Multiplexschaltung I durchläuft den Zahlenzyklus abwechselnd von 0 bis einschließlich 7 (000 bis einschließlich 111) und von 7 bis einschließlich 0 (111 bis einschließlich 000), bei einer ständigen Zu- oder Abnahme der Binärzahl an den Ausgangsklemmen B₃, B₂, B₆ und B₇. Auf diese Weise wird nacheinander eine der Ausgangsklemmen I₄, I₂, I₅, I₁, I₁₂, I₁₅, I₁₄, I₁₃ in der genannten oder in der umgekehrten Reihenfolge mit der Ausgangsklemme I₃ verbunden. Damit wird eine gleiche Schaltart erhalten wie die im steuerbaren Spannungsteiler 2 nach Fig. 1.

Nach jedem Zahlenzyklus von 0 bis 7 muß der Stufenteiler 1 derart umgeschaltet werden, daß ein Schaltvorgang abwechselnd in der Multiplexschaltung K und in der Multiplexschaltung L durchgeführt wird. Eine derartige Schaltart wird dadurch verwirklicht, daß die Binär-Dezimal-Zahl an den Ausgangsklemmen B₇, C₃, C₂ und C₆ als Schaltsteuersignal für den Stufenteiler 1 verwendet wird. Ändert sich diese Binär-Dezimalzahl von ungerade nach gerade, so wird die Verbindung der Ausgangsklemme K₃ mit einer der Ausgangsklemmen K₄, K₂, K₅, K₁₁, K₁₂ und K₁₅ zu einer nachfolgenden Ausgangsklemme umgeschaltet. Die Binär-Dezimalzahl an den drei signifikantesten Eingangsklemmen H₅, H₃ und H₁ bestimmt dann, welche der genannten Ausgangsklemmen K₃ verbunden wird. Ändert sich die genannte Binär-Dezimalzahl von gerade nach ungerade, so wird die Verbindung der Ausgangsklemme L₃ mit einer der Ausgangsklemmen L₁, L₂, L₄, L₅, L₁₂ bis L₁₅ zu einer folgenden Ausgangsklemme umgeschaltet. Hier bestimmen die drei signifikantesten Bits der Summe der Binär-Dezimalzahl an den Eingangsklemmen H₇, H₅, H₁ und der Binär-Dezimalzahl 1000 an den Eingangsklemmen H₆, H₄, H₂ und H₅, welche der genannten Ausgangsklemmen L₁, L₂, L₄, L₅, L₁₂ bis einschließlich L₁₅ mit der Ausgangsklemme L₃ verbunden wird. Die auf diese Weise erhaltene Schaltart entspricht der beim Stufenteiler 1 nach Fig. 1.

In der Stellung I des Umschalters 86 nimmt die Spannung am Ausgang 7 gegenüber der Bezugsklemme 4 von einem Wert zwischen 0 und +U in maximal 105 Spannungsstufen bis auf 0 ab. In der Stellung II des Umschalters 86 nimmt die Spannung am Ausgang gegenüber der Bezugsklemme 4 von einem Wert zwischen 0 und +U selbstverständlich ebenfalls in maximal 105 Spannungsstufen bis auf U zu. Durch einen anderen gegenseitigen Anschluß der integrierten Schaltungen ist es auch möglich, in der Stellung I des Umschalters 86 die Ausgangsspannung am Ausgang 7 zunehmen zu lassen und in der Stellung II abnehmen zu lassen.

Wird eine analoge Spannungszu- oder -abnahme bevorzugt, so muß der diskrete steuerbare Spannungsteiler 2 durch einen nicht dargestellten analogen steuerbaren Spannungsteiler, wie dieser beispielsweise in der NL-OS 78 02 973 beschrieben ist, ersetzt werden. Den Multiplexschaltungen F und G wird dann zweckmäßig ein Digital-Analog-Wandler nachgeschaltet, um ein analoges Regelsignal für einen derartigen analogen steuerbaren Spannungsteiler zu erhalten.

Claims (3)

1. Steuerbare Teileranordnung

• a) mit einem Stufenteiler, der einen ersten und einen zweiten Eingang zum Anlegen eines Spannungssignals, einen ersten und einen zweiten Ausgang und einen Steuereingang aufweist, und
• b) der mit einer zwischen den beiden Eingängen liegenden Reihenschaltung aus Teilerelementen, die mittels Schaltern zwischen den beiden Ausgängen schaltbar sind,
• c) sowie mit einer Verbindung zwischen dem Steuereingang und den Schaltern versehen ist,
• d) wobei bei Ansteuerung des Steuereingangs mit einem ersten Steuersignal jeweils ein Teilerelement zwischen den Ausgängen durch ein anderes Teilerelement ersetzbar ist,
• e) wobei die Verbindung des gemeinsamen Knotenpunktes zwischen den beiden Teilerelementen und eines der beiden Ausgänge beibehalten wird und die Verbindung des diesem Knotenpunkt gegenüberliegenden Endes des einen Teilerelementes und des anderen der beiden Ausgänge durch eine Verbindung zwischen dem dem Knotenpunkt gegenüberliegenden Ende des anderen Teilerelementes und diesem anderen Ausgang ersetzt wird,
• f) mit einem Spannungsteiler, der zwei Spannungseingänge, die mit den Ausgängen des Stufenteilers verbunden sind, einen Ausgang und einen Steuereingang aufweist,
• g) wobei das Potential am Ausgang des Spannungsteilers, nachdem ein Teilerelement zwischen den Ausgängen der Stufenteiler geschaltet ist, bei Ansteuerung des Steuereinganges mit einem zweiten Steuersignal vom Potential des einen Einganges zum Potential des anderen Einganges und
• h) nachdem das Teilerelement durch ein anderes Teilerelement ersetzt worden ist, vom Potential des anderen Einganges zum Potential des einen Einganges zunimmt,
• i) und mit einer einen Steuereingang aufweisenden Steuerschaltung zum Anlegen des ersten und des zweiten Steuersignals an den Steuereingängen des Stufenteilers und des Spannungsteilers,

dadurch gekennzeichnet,

• j) daß der Steuereingang (A₂, A₄, A₁₀, A₉) der Steuerschaltung (A, B, C, D, E, F, G, H, I, K, L) eine erste (A₄) und eine zweite (A₉) mit einem Impulsgenerator (83) verbundene Steuerklemme enthält, die beide mit einer Zählanordnung (90) zum Addieren von der ersten Steuerklemme (A₄) zugeführten Impulsen und zum Subtrahieren von der zweiten Steuerklemme (A₉) zugeführten Impulsen schaltbar verbunden sind,
• k) welche Zählanordnung (90) mit einer Schaltsteueranordnung (91) zum Umwandeln des Ausgangssignals der Zählanordnung (90) in ein Schaltsteuersignal für den Stufenteiler (1) und den steuerbaren Spannungsteiler (2) verbunden ist
• l) wobei eine einer der beiden Steuerklemmen (A₄, A₉) zugeführte Impulsreihe eine Zunahme und eine der anderen der beiden Steuerklemmen (A₄, A₉) zugeführte Impulsreihe eine Abnahme der Ausgangsspannung des steuerbaren Spannungsteilers (2) verursacht.

2. Teileranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Teilerelemente (11, 12, 13, 14, 15, 27, 28, 29, 30) des Stufenteilers (1) eine zwischen dem ersten Eingang (2) und dem zweiten Eingang (4) vorhandene Spannung in Teilspannungen unterteilen, die sich zueinander logarithmisch verhalten.