DE2930779C2 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE2930779C2
DE2930779C2 DE2930779A DE2930779A DE2930779C2 DE 2930779 C2 DE2930779 C2 DE 2930779C2 DE 2930779 A DE2930779 A DE 2930779A DE 2930779 A DE2930779 A DE 2930779A DE 2930779 C2 DE2930779 C2 DE 2930779C2
Authority
DE
Germany
Prior art keywords
gold
germanium
alloy
metal layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2930779A
Other languages
English (en)
Other versions
DE2930779A1 (de
Inventor
Masashi Hyogo Awa
Osamu Himeji Hyogo Hattori
Mitsuo Aioi Hyogo Kobayashi
Toshio Tetsuya
Osamu Usuda
Yoshio Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP53091416A external-priority patent/JPS592175B2/ja
Priority claimed from JP53091415A external-priority patent/JPS592174B2/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2930779A1 publication Critical patent/DE2930779A1/de
Application granted granted Critical
Publication of DE2930779C2 publication Critical patent/DE2930779C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Description

dadurch gekennzeichnet, daß
(d) auf einer Oberfläche des Halbleiterelements eine erste Metallschicht (12) aus einem Metall der Gruppe Vanadium, Aluminium, Titan, Chrom, Molybdän und einer Nickel-Chrom-Legierung aufgebracht ist,
(e) auf die erste Metallschicht eine zweite Metallschicht (13) aus einem Metall der Gruppe Kupfer, Legierung auf Kupferbasis, Nickel und Legierung auf Nickelbasis aufgebracht ist und
(J) auf die zweite Metallschicht die Gold und Germanium enthaltende Metallschicht als dritte Metallschicht (14) aus einer Gold-Germanium-Legierung oder einer Legierung auf der Basis von Gold-Germanium aufgebracht ist.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Germanium-Anteil der Gold-Germanium-Legierung 4 bis 20Gew.-% beträgt
3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Legierung auf der Basis von Gold-Germanium eine Gold-Germanium-Antimon-Legierung ist, bei der o<;r Germanium-Anteil und der Antimon-Anteil 4 bis 20 Gew.-% bzw. 0,005 bis l,0Gew.-% bezogen auf das Gesamtgewicht von Gold und Germanium betragen.
4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Legierung auf der Basis von Gold-Germanium eine Gold-Germanium-Gallium-Legierung ist, bei der der Germanium-Anteil und der Gallium-Anteil 4 bis 20 Gew.-% bzw. 0,005 bis l,0Gew.-% bezogen auf das Gesamtgewicht von Gold und Germanium betragen.
5. Halbleitervorrichtung nach einem der Ansprüche i bis 3, dadurch gekennzeichnet, daß das Halbleiterelement (11) eine auf die dritte Metallschicht (14) aufgelegte vierte Metallschicht (15) aufweist, die aus einem Metall aus der Gruppe Gold, Silber und Platin hergestellt ist.
6. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
die erste Metallschicht (12) eine Dicke von 5 bis 200 nm aufweist,
die zweite Metallschicht eine Dicke von 30 bis 500 nm und
die dritte Metallschicht (14) eine Dicke von 0,8 bis 3,5 μΐη.
7. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die vierte Metallschicht (15) eine Dicke von 50 bis 500 nm aufweist.
65
Die Erfindung betrifft eine Halbleitervorrichtung gemäß dem Oberbegriff des Patentanspruchs 1. Eine solche Halbleitervorrichtung ist zum Beispiel aus der DE-AS 14 64 357 bereits bekannt.
Es sind verschiedene Verfahren bekannt, um ein Halbleiterelement aus Silicium (im folgenden »Siliciumchip« genannt) auf einem Träger oder Chipbefestigungsteil zu befestigen.
Aus der DE-AS 16 39 366 ist ein Verfahren zur Herstellung eines Kontakts für Halbleiterbauelemente bekannt Bei diesem wird eine Elektrode Mit einer Goldschicht auf einen Halbleiterkörper aufgelegt, der seinerseits eine Titanschicht und darüber eine Nickelschicht besitzt Die Anordnung wird dann erhitzt, um die drei Schichten zwischen dem Halbleiterkörper und der Elektrode zu verschmelzen. Dabei bildet sich eine einzige einheitliche Schicht aus Gold, Nickel und Titan, und Gold diffundiert durch die Titan- und Nickelschichten in den Halbleiterkörper und bildet ein Eutektikum mit dem Halbleitermaterial. Diese Diffusion ven Gold in Silicium führt zu einer Änderung der Eigenschaften des Halbleiterelements. So verringert das Gold den Widerstand des Siliciums und führt etwa bei Transistoren zur Erhöhung der Kollektor-Emitter-Restspannung. Die Gold-Silicium-Legierung schwächt auch die Stärke der Verbindung und bringt Schwierigkeiten beim Teilen des Chips mit sich.
Aus der DE-AS 14 64 357 ist ein Verfahren zur Herstellung eines olanschen Kontaktes zwischen einem Silicium-Halbleiterkörper und einem metallischen Träger bekannt. Dabei wird der mit Germanium beschichtete Halbleiterkörper mit dem mit Gold beschichteten Träger in Berührung gebracht und anschließend zur Bildung einer Gold-Germanium-Legierung erhitzt. Die Stärke einer von einer Gold-Germanium-Legierung hergestellten Verbindung ist jedoch unzureichend. Zwar diffundiert in diesem Fall das Gold in geringerem Ausmaß in den Halbleiterkörper als es bei der Verwendung von elementarem Gold gemäß dem vorerwähnten Stand der Technik der Fall ist, da jedoch die Gold-Germanium-Legieiing w.imittelbar auf dem Halbleiterkörper liegt, kann immerhin soviel Gold in das Silicium diffundieren, daß auch bei diesem Stand der Technik Nachteile auftreten.
Aufgabe dieser Erfindung ist eine Halbleitervorrichtung, bei der das Halbleiterelement auf dem Chipbefestigungsteil exakt positioniert ist, das mit geringen Kosten hergestellt werden kann und das eine starke Bindung zwischen dem Halbleiterelement und dem Chipbefestigungsteil aufweist.
Die Erfindung ist durch die Merkmale des Anspruches 1 gekennzeichnet. Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Als Legierung auf Kupferbasis und als Legierung auf Nickelbasis, d. h. als Material der zweiten Metallschicht, können eine Kupfer-Nickel-Legierung und eine Nickel-Chrom-Legierung verwendet werden. Als Legierung auf Gold-Germanium-Basis, d. h. als Material der dritten Metallschicht, kann eine Gold-Germanium-Antimon-Legierung oder eine Gold-Germanium-Gallium-Legierung verwendet werden. Das Antimon in der Gold-Germanium-Antimon-Legierung dient dazu, die Kollektor-Emitter-Sättigungsspannung V«, der Halbleitervorrichtung herabzusetzen.
Wird eine Gold-Germanium-Antimon-Legierung auf einer Nickelschicht oder einer Legierungsschicht auf der Basis von Nickel abgeschieden, dann wird zuerst Antimon abgeschieden, da der Dampfdruck von Antimon höher als der von Gold oder Germanium ist.
Das niedergeschlagene Antimon reagiert mit Nickel in der Weise, daß es eine Erhöhung des thermischen Widerstandes Ra, der Halbleitervorrichtung verursacht Um diese Reaktion zwischen Nickel und Antimon zu vermeiden, kann zwischen der Nickelschicht bzw. der Legierungsschicht auf Nickelbasis und der Gold-Germanium-Antimon-Schicht Gold, Germanium oder eine Gold-Germanium-Legierung gebildet werden.
Ferner kann zwischerr der dritten und der vierten Metallschicht ebenfalls eine Gold-Germanium-Schicht '" gebildet werden.
Vorzugsweise liegt der Germanium-Anteil in der Gold-Germanium-Legierung im Bereich zwischen 4 und 20Gew.-%. Ist der Germanium-Anteil geringer als 4 Gew.-%, dann wird die Legierung so weich, daß das >5 Schneiden in Würfel schwierig wird. Obersteigt der Anteil 20 Gew.-%, dann kann die dritte Metallschicht keine ausreichende Bindung mehr zwischen dem Halbleiterelement und dem Chipbefestigungsteil herstellen. Vorzugsweise sollte der Germanium-Anteil im 2I) Bereich zwischen 6 und 12Gew.-% liegen. Am vorteilhaftesten ist es, wenn er bei Ϊ2 Gew.-°/o liegt, so daß ein Gold-Germanium-Eutektikum gel-ildet wird. Der Antimon-Anteil der Gold-Germanium-Antimon-Legierung liegt vorzugsweise im Bereich zwischen 0,005 und 1,0 Gew.-%, beruhend auf der Menge an Gold-Germanium. Am vorteilhaftesten ist es, wenn der Antimon-Anteil im Bereich zwischen 0,03 bis 0,2Gew.-% liegt Die erste Metallschicht sollte 5 bis 200 nm dick sein, die zweite Metallschicht 30 bis 500 nm, die dritte Metall- »> schicht 0,8 bis 33 μπι und die vierte Metallschicht 50 bis 500 nm.
Die Erfindung wird durch Ausführungsbeispiele anhand von 5 Figuren näher erläutert Es zeigt
F:g. 1 eine Querschnittsansicht eines Halbleiterele- *> ments gemäß dieser Erfindung:
F i g. 2 eine Querschnittsansicht einer Halbleitervorrichtung gemäß dieser Erfindung, bei der auf einem Chipbefestigungsteil ein Siliciumchip befestigt ist;
Fig.3 ein Diagramm, das die Verteilung des ·"> thermischen Widerstandes in einer erfindungsgemäßen Halbleitervorrichtung zeigt; und
F ig. 4 eine Querschnittsansicht einer weiteren Halbleitervorrichtung.
Es werden nun anhand der Zeichnung mehrere ·*' Beispiele dieser Erfindung erläutert
Beispiel 1
Wie in F i g. 1 dargestellt, wurde eine erste Metallschicht 12 von ungefähr 30 nm Dicke aus Vanadium, und '·" damit geeignet auf einer Siliciumschicht gut befestigt zu werden, auf einer Oberfläche eines Halbleiterelements 11 mit einem Siliciumsubrtrat, in dem PNP-Transistorchips 11a, 116, lic und Umgebildet wurden, aus der Gasphase abgeschieden. Auf der ersten Metallschicht 12 5' wurde eine zweite- Metallschicht 13 aufgedampft, die aus Nickel hergestellt war und eine Dicke von etwa 100 nm hatte. Auf der zweiten Metallschicht 13 wurde eine dritte Metallschicht 14 aufgedampft bzw. aus der Gasphase abgeschieden, die aus einer Gold-Germani- 6n um-Legierung (Gerrnanium-Anteil: 12Gew.-°/o) hergestellt war und eine Dicke von etwa 1 μηι hatte. Das Halbleiterelement 11 wurde dann mittels eines Diamantschneiders auf der anderen Oberfläche angerissen. Danach wurde es in Chips geteilt. Jedes Chip wurde auf ·" einem silberplattierten Leiterrahmen 2 befestigt, wie dies in F ig. 4 dargestellt ist, wobei die dritte Metallschicht 14 als LiM'iHaterial diente. Auf diese Weise wurden Halbleitervorrichtungen, von denen jede ein Halbleiterchip enthielt hergestellt
Die Ausbeute war größer als bei den nach bekannten Verfahren hergestellten Produkten. Außerdem zeigten die Vorrichtungen eine niedrigere Kollektor-Emitter-Sättigungsspannung Va* und einen niedrigeren thermischen Widerstand Ra, als die nach bekannten Verfahren hergestellten Halbleitervorrichtungen. Genauer gesagi lag Vas der Vorrichtungen zwischen 0,15 und 020 Volt, während Vc0 der nach bekannten Verfahren hergestellten Halbleitervorrichtungen zwischen 0,2 und 03 Volt lag. Fig.3 zeigt die Verteilung des thermischen Widerstandes in den Halbleitervorrichtungen A\ und /4,2, die nach bekannten Verfahren hergestellt worden sind, sowie in der Halbleitervorrichtung B gemäß Beispiel 1.
Beispiel 2
Es wurden in der gleichen Weise wie bei Beispiel 1 Halbleitervorrichtungen hergestellt mit der Ausnahme, daß in dem Siliciumsubstrat NPN-Transistorchips gebildet wurden und die erste Metallschicht, die zweite Metallschicht und die dritte MertjJschicht aus Titan, Kupfer bzw. einer Gold-Germanium-Antimon-Legierung (Antimon-Anteil: 0,1 Gew.-% beruhend auf der Menge an Gold-Germanium) hergestellt waren.
Die Ausbeute war höher als bei den nach bekannten Verfahren hergestellten Erzeugnissen. Ähnlich wie bei Beispiel 1 zeigten die Halbleitervorrichtungen eine kleinere Kollektor-Emitter-Sättigungsspannung Vm und einen kleineren thermischen V/iderstand R,h als die nach bekannten Verfahren hergestellten Halbleitervorrichtungen. Der thermische Widerstand Ra, variierte nur ein wenig von Vorrichtung zu Vorrichtung. Zufolge des Antimon-Anteils in der Gold-Germanium-Antimon-Legierung war die Spannung V«j niedriger als bei den Halbleitervorrichtungen nach Beispiel 1.
Beispiel 3
Es wurden in der gleichen Weise wie bei Beispiel 1 Halbleitervorrichtungen hergestellt mit der Ausnahme, daß, wie in Fig.5 dargestellt, auf die dritte Metallschicht 14 eine vierte Metallschicht 15 aus Gold, deren Dicke 50 nm betrug, aufgedampft wurde. Die vierte Metallschicht 15 verhinderte eine Oxidation der dritten Metallschicht 14. Die Bindung zwischen der dritten Metallschicht 14 und dem Leiterrahmen 2 wurde deshalb nicht so stark beeinträchtigt.
Die Ausbeute war höher als bei nach bekannten Verfahren hergestellten Erzeugnissen. Ähnlich wie bei Beispiel 1 zeigten die Halbleitervorrichtungen eine niedrigere Kollektor-Emitter-Sättigungsspannung Vc„ und einen niedrigeren thermischen Widerstand Ra, als die nach bekannten Verfahren hergestellten Halbleitervorrichtungen. Der thermische Widerstand Ra, variierte r:ur wenig von Vorrichtung zu Vorrichtung.
Beispiel 4
Es wurden in der gleichen Weise wie bei Beispiel 2 Halbleitervorrichtungen hergestellt, mit der Ausnahme, daß. wie in Fig 5 dargestellt, auf die dritte Metallschicht 14 eine vierte Metallschicht 15 aus Gold, die eine Dicke von 50 nm aufwies, aufgedampft wurde. Die vierte Metallschicht 15 verhinderte eine Oxidation der dritten Metallschicht 14. Die Bindung zwischen der dritten Metallschicht 14 und dem Leiterrahmen 2 wurde deshalb nicht ungürstig beeinflußt.
Die Ausbeute war höher als bei den nach bekannten Verfahren hergestellten Erzeugnissen. Wie bei Bei-
spiel 1 zeigten die Halbleitervorrichtungen eine niedrigere Kollektor-Emitter-Sättigungsspannung V„s und einen niedrigeren thermischen Widerstand /?,/, als die nach bekannten Verfahren hergestellten Halbleitervorrichtungen. Der thermische Widerstand R,h variierte nur etwas von Vorrichtung zu Vorrichtung. Zufolge des Antimon-Anteils in der Gold-Germanium-Antimon-Legierung war die Spannung V^ niedriger als bei den nach den Beispielen 1 und 3 hergestellten Halbleitervorrichtungen.
Die beanspruchte Halbleitervorrichtung weist die folgenden Vorteile auf:
Da anstelle einer Goldfolie eine extrem kleine Menge an einer Gold-Germanium-Legierung ver- r> wendet wird, um die Siliciumchips auf den Chipbefestigungsteilen zu befestigen, werden die Chips so exakt positioniert, daß beim Anbringen der Drähte keine Schwierigkeiten entstehen.
flCIIIC
UCIIUl£.l WIIU, ISt UCI TCI
rensschritt eine Goldfolie auf einem Chipbefestigungsteil zu plazieren oder eine Einrichtung zur Durchführung dieses Vorgangs nicht erforderlich.
3. Da die Menge an Gold, das in Form einer Gold-Germanium-Legierung verwendet wird, au- -'"> ßerordentlich gering ist, kann die Vorrichtung mit niedrigen Kosten hergestellt werden.
4. Da zwischen ein Siliciumsubstrat und eine Gold-Germanium-Legierungsschicht Metallschichten eingefügt werden, die gut sowohl mit Silicium als auch mit der Gold-Germanium-Legierung verbunden werden können, wird eine ausreichend starke Bindung zwischen dem Siliciumchip und dem Chipbefestigungsteil erzielt, wodurch die Zuverlässigkeit der Vorrichtung verbessert wird.
5. Da als Lötmaterial eine Gold-Germanium-Legierung anstelle einer Gold-Silicium-Legierung verwendet wird, kann das Siliciumsubstrat auf einfache Weise in Chips unterteilt werden und das Siliciumsubstrat kann auf der oberen Fläche längs Würfellinien angerissen werden, nicht auf den Legierungsschichten. Die Verwendung der GoId-Germanium-Legierung erleichtert das Brechen des Siliciumsubstrats in Chips aus dem folgenden Grund. Der Siliciumgehalt in der eutektischen Gold-Silicium-Verbindung beträgt 2,85 Gew.-°/o, während der Germaniumgehalt in der eutektischen Gold-Germanium-Verbindung 12 Gew.-°/o beträgt. Die spezifischen Dichten von Gold, Silicium und Germanium sind 19,3; 2,42 bzw. 5,46. Somit nimmt volumenmäßig Silicium 19% der eutektischen Gold-Silicium-Legierung ein, während Germanium 33% der Gold-Germanium-Legierung einnimmt. Offensichtlich ist damit volumenmäßig der Goldgehalt in der eutektischen Gold-Germanium-Legierung viel kleiner als in der eutektischen Gold-Siliciurn-Legierung.
Im allgemeinen wird das Metall aus der Gasphase unter einem Druck von 13,33 bis 1,333 Pa niedergeschlagen bzw. abgeschieden. Die Temperatur, bei der Gold einen derartigen Dampf- bzw. Gasdruck aufweist, ist nahezu gleich der Temperatur, bei der Germanium einen solchen Dampfdruck hat. Mit anderen Worten sind die Dampfdrücke von Gold und Germanium bei einer für die Dampfabsche'.üimg von Gold und Germanium geeigneten Temperatur nahezu gleich groß. Anders als bei Gold-Silicium oder Gold-Antimon kann Gold-Germanium leicht ohne fraktionelles Verdampfen aufgedampft werden. Zum Beispiel hat der Dampfdruck von Gold und Germanium bei 2000 K den Wert 73,33 Pa. Der Dampfdruck von Silicium hat bei 2000 K einen Wert von 3.999 Pa.
Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Halbleitervorrichtung, umfassend:
(a) einen Träger (2),
(b) ein auf diesem angebrachtes Halbleiterelement (11) und
(c) zwischen dem Halbleiterelement und dem Träger eine Gold und Germanium enthaltende Metallschicht (14),
DE2930779A 1978-07-28 1979-07-28 Halbleitervorrichtung Expired DE2930779C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP53091416A JPS592175B2 (ja) 1978-07-28 1978-07-28 半導体装置
JP53091415A JPS592174B2 (ja) 1978-07-28 1978-07-28 半導体装置

Publications (2)

Publication Number Publication Date
DE2930779A1 DE2930779A1 (de) 1980-02-07
DE2930779C2 true DE2930779C2 (de) 1983-08-04

Family

ID=26432849

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2930779A Expired DE2930779C2 (de) 1978-07-28 1979-07-28 Halbleitervorrichtung

Country Status (1)

Country Link
DE (1) DE2930779C2 (de)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004012819A1 (de) * 2004-03-16 2005-10-20 Infineon Technologies Ag Leistungshalbleiterbauelement mit erhöhter Robustheit
US7803281B2 (en) 2004-03-05 2010-09-28 Microstaq, Inc. Selective bonding for forming a microvalve
US8011388B2 (en) 2003-11-24 2011-09-06 Microstaq, INC Thermally actuated microvalve with multiple fluid ports
US8113482B2 (en) 2008-08-12 2012-02-14 DunAn Microstaq Microvalve device with improved fluid routing
US8156962B2 (en) 2006-12-15 2012-04-17 Dunan Microstaq, Inc. Microvalve device
US8387659B2 (en) 2007-03-31 2013-03-05 Dunan Microstaq, Inc. Pilot operated spool valve
US8393344B2 (en) 2007-03-30 2013-03-12 Dunan Microstaq, Inc. Microvalve device with pilot operated spool valve and pilot microvalve
US8540207B2 (en) 2008-12-06 2013-09-24 Dunan Microstaq, Inc. Fluid flow control assembly
US8593811B2 (en) 2009-04-05 2013-11-26 Dunan Microstaq, Inc. Method and structure for optimizing heat exchanger performance
US8662468B2 (en) 2008-08-09 2014-03-04 Dunan Microstaq, Inc. Microvalve device
US8925793B2 (en) 2012-01-05 2015-01-06 Dunan Microstaq, Inc. Method for making a solder joint
US8956884B2 (en) 2010-01-28 2015-02-17 Dunan Microstaq, Inc. Process for reconditioning semiconductor surface to facilitate bonding
US8996141B1 (en) 2010-08-26 2015-03-31 Dunan Microstaq, Inc. Adaptive predictive functional controller
US9006844B2 (en) 2010-01-28 2015-04-14 Dunan Microstaq, Inc. Process and structure for high temperature selective fusion bonding
US9140613B2 (en) 2012-03-16 2015-09-22 Zhejiang Dunan Hetian Metal Co., Ltd. Superheat sensor
US9188375B2 (en) 2013-12-04 2015-11-17 Zhejiang Dunan Hetian Metal Co., Ltd. Control element and check valve assembly

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8004139A (nl) * 1980-07-18 1982-02-16 Philips Nv Halfgeleiderinrichting.
DE3110080A1 (de) * 1981-03-16 1982-09-30 Siemens AG, 1000 Berlin und 8000 München Verfahren zum verbinden eines halbleiterkoerpers mit einem metallischen systemtraeger und danach hergestellte halbleiteranordnung
IT1217278B (it) * 1982-07-29 1990-03-22 Ates Componenti Elettron Processo di metallizzazione del retro di una fetta di silicio
EP0457344A3 (en) * 1990-05-18 1992-03-11 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
DE4107660C2 (de) * 1991-03-09 1995-05-04 Bosch Gmbh Robert Verfahren zur Montage von Silizium-Plättchen auf metallischen Montageflächen
DE4130772A1 (de) * 1991-09-16 1993-04-29 Siemens Matsushita Components Kaltleiter-kontaktmetallisierung
JP2796919B2 (ja) * 1992-05-11 1998-09-10 インターナショナル・ビジネス・マシーンズ・コーポレーション メタライゼーション複合体および半導体デバイス
US5234153A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Permanent metallic bonding method
DE4303790A1 (de) * 1993-02-10 1994-08-11 Daimler Benz Ag Verfahren zur Erzeugung einer formschlüssigen Verbindung zwischen Halbleiterbauelementen und metallischen Oberflächen von Trägerelementen
DE19527209A1 (de) * 1995-07-27 1997-01-30 Philips Patentverwaltung Halbleitervorrichtung
US6140703A (en) * 1996-08-05 2000-10-31 Motorola, Inc. Semiconductor metallization structure
US7011378B2 (en) 1998-09-03 2006-03-14 Ge Novasensor, Inc. Proportional micromechanical valve
CN1322282A (zh) 1998-09-03 2001-11-14 卢卡斯新星传感器公司 正比微机械装置
US6523560B1 (en) 1998-09-03 2003-02-25 General Electric Corporation Microvalve with pressure equalization
US6505811B1 (en) 2000-06-27 2003-01-14 Kelsey-Hayes Company High-pressure fluid control valve assembly having a microvalve device attached to fluid distributing substrate
DE10314876B4 (de) 2003-04-01 2008-02-14 Infineon Technologies Ag Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips
US20120145252A1 (en) 2009-08-17 2012-06-14 Dunan Microstaq, Inc. Micromachined Device and Control Method
CN116544127B (zh) * 2023-07-07 2023-09-22 赛晶亚太半导体科技(浙江)有限公司 一种具有大电流的功率器件的制备方法及连接结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3200490A (en) * 1962-12-07 1965-08-17 Philco Corp Method of forming ohmic bonds to a germanium-coated silicon body with eutectic alloyforming materials
DE1639366B2 (de) * 1968-01-26 1975-10-02 Konstantin Andrejewitsch Preobraschenzey Verfahren zur Herstellung eines Kontaktes für Halbleiterbauelemente

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8011388B2 (en) 2003-11-24 2011-09-06 Microstaq, INC Thermally actuated microvalve with multiple fluid ports
US7803281B2 (en) 2004-03-05 2010-09-28 Microstaq, Inc. Selective bonding for forming a microvalve
DE102004012819B4 (de) * 2004-03-16 2006-02-23 Infineon Technologies Ag Leistungshalbleiterbauelement mit erhöhter Robustheit
US7304349B2 (en) 2004-03-16 2007-12-04 Infineon Technologies Ag Power semiconductor component with increased robustness
DE102004012819A1 (de) * 2004-03-16 2005-10-20 Infineon Technologies Ag Leistungshalbleiterbauelement mit erhöhter Robustheit
US8156962B2 (en) 2006-12-15 2012-04-17 Dunan Microstaq, Inc. Microvalve device
US8393344B2 (en) 2007-03-30 2013-03-12 Dunan Microstaq, Inc. Microvalve device with pilot operated spool valve and pilot microvalve
US8387659B2 (en) 2007-03-31 2013-03-05 Dunan Microstaq, Inc. Pilot operated spool valve
US8662468B2 (en) 2008-08-09 2014-03-04 Dunan Microstaq, Inc. Microvalve device
US8113482B2 (en) 2008-08-12 2012-02-14 DunAn Microstaq Microvalve device with improved fluid routing
US8540207B2 (en) 2008-12-06 2013-09-24 Dunan Microstaq, Inc. Fluid flow control assembly
US8593811B2 (en) 2009-04-05 2013-11-26 Dunan Microstaq, Inc. Method and structure for optimizing heat exchanger performance
US8956884B2 (en) 2010-01-28 2015-02-17 Dunan Microstaq, Inc. Process for reconditioning semiconductor surface to facilitate bonding
US9006844B2 (en) 2010-01-28 2015-04-14 Dunan Microstaq, Inc. Process and structure for high temperature selective fusion bonding
US8996141B1 (en) 2010-08-26 2015-03-31 Dunan Microstaq, Inc. Adaptive predictive functional controller
US8925793B2 (en) 2012-01-05 2015-01-06 Dunan Microstaq, Inc. Method for making a solder joint
US9140613B2 (en) 2012-03-16 2015-09-22 Zhejiang Dunan Hetian Metal Co., Ltd. Superheat sensor
US9404815B2 (en) 2012-03-16 2016-08-02 Zhejiang Dunan Hetian Metal Co., Ltd. Superheat sensor having external temperature sensor
US9188375B2 (en) 2013-12-04 2015-11-17 Zhejiang Dunan Hetian Metal Co., Ltd. Control element and check valve assembly

Also Published As

Publication number Publication date
DE2930779A1 (de) 1980-02-07

Similar Documents

Publication Publication Date Title
DE2930779C2 (de) Halbleitervorrichtung
DE4401616B4 (de) Keramische Mehrfachschichten-Verdrahtungskarte
DE1300788C2 (de) Verfahren zur herstellung kugeliger loetperlen auf traegerplatten
DE1965546C3 (de) Halbleiterbauelement
DE4414729C2 (de) Werkstoff für die Herstellung eines Leiterrahmens und Leierrahmen für Halbleiterbauelemente
DE2314731C3 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
DE2154026A1 (de) Verfahren zum Herstellen von Halb leiterbauelementen
DE2509100A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE112005000051T5 (de) Hermetische Abdichtkappe, Verfahren zur Herstellung einer hermetischen Abdichtkappe sowie Aufbewahrungsverpackung für eine elektronische Komponente
DE3924225A1 (de) Keramik-metall-verbundsubstrat und verfahren zu seiner herstellung
DE3328975A1 (de) Verfahren zum hartverloeten zweier bauteile mit unterschiedlichen waermeleitfaehigkeiten und hartgeloetetes schaltungsflachgehaeuse
DE3138718A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3413885C2 (de)
DE112008000483T5 (de) Luftdichte Abdichtkappe, elektronische-komponenten-Lagerungspackung und Verfahren zum Herstellen einer elektronische-komponenten-Lagerungspackung
DE10314876B4 (de) Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips
DE1789062C3 (de) Verfahren zum Herstellen von Metallkontaktschichten für Halbleiteranordnungen
DE60126565T2 (de) Komposition und Verfahren zum Verbinden durch Diffusion einer flüssigen Grenzfläche
DE2534777C2 (de) Verfahren zum Verlöten eines polykristallinen Körpers aus hochhartem Werkstoff auf der Grundlage von Bornitrid und/oder Diamant mit einem Metallteil und Lot zur Durchführung dieses Verfahrens
DE2930789C2 (de) Halbleitervorrichtung
DE19743737B4 (de) Verfahren zur Bildung einer Drahtbondelektrode auf einer Dickschichtleiterplatte
DE19730118A1 (de) Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung
DE1816748C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE4425943B4 (de) Verfahren zur Herstellung eines mehrschichtigen Leiter- bzw. Anschlusselements und Leiter- bzw. Anschlusselement
DE19942885A1 (de) Halbleiter-Bauelement
DE102008054415A1 (de) Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Free format text: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W., DIPL.-PHYS. DR.RER.NAT. KRAMER, R., DIPL.-ING.,8000 MUENCHEN ZWIRNER, G., DIPL.-ING. DIPL.-WIRTSCH.-ING., 6200 WIESBADEN HOFFMANN, E., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN