DE291440T1 - Multiplizierer fuer mehrfachpraezisionsmultiplikation. - Google Patents

Multiplizierer fuer mehrfachpraezisionsmultiplikation.

Info

Publication number
DE291440T1
DE291440T1 DE198888630089T DE88630089T DE291440T1 DE 291440 T1 DE291440 T1 DE 291440T1 DE 198888630089 T DE198888630089 T DE 198888630089T DE 88630089 T DE88630089 T DE 88630089T DE 291440 T1 DE291440 T1 DE 291440T1
Authority
DE
Germany
Prior art keywords
multiplier
recode
partial products
subgroups
multiplicand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE198888630089T
Other languages
English (en)
Inventor
Leonard Colorado Springs Colorado 80907 Finegold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RTX Corp
Original Assignee
United Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Technologies Corp filed Critical United Technologies Corp
Publication of DE291440T1 publication Critical patent/DE291440T1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
    • G06F7/5324—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel partitioned, i.e. using repetitively a smaller parallel parallel multiplier or using an array of such smaller multipliers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
    • G06F7/5334—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product
    • G06F7/5336—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm
    • G06F7/5338—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm each bitgroup having two new bits, e.g. 2nd order MBA

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Error Detection And Correction (AREA)

Claims (4)

1 029144G Übersetzung 88630089.6-2201/0291,440 United Technologies Corp. Patentansprüche
1. Verbesserte binäre Multiplizierschaltung zum Multiplizieren eines Multiplikators und eines Multiplikanden, um ein Produkt zu bilden, mit:
einer Recode-Einrichtung zum Unterteilen des Multiplikators in eine Anzahl von Boothschen Untergruppen mit jeweils drei Bits;
einer Recode-Logikeinrichtung zum Verarbeiten des Multiplikanden gemäß den Bits der Boothschen Untergruppen des Multiplikators, um einen Zwischensatz von Teilprodukten gemäß dem modifizierten Boothschen Recode-Algorithmus zu bilden; einer Zwischenteilproduktspeichereinrichtung zum Speichern der Teilprodukte; und
einer Addiermatrixeinrichtung zum Verknüpfen der Teilprodukte, um das Produkt zu bilden, dadurch gekennzeichnet, daß: die Multiplizierschaltung weiter eine Mehrfachpräzisionseinrichtung zum Unterteilen des Multiplikators in wenigstens zwei Zwischenmultiplikatoruntergruppen von Bits enthält, die jeweils durch die Recode-Einrichtung verarbeitet werden, um zwei Sätze von Boothschen Recode-Untergruppen zu bilden; die Recode-Logikeinrichtung wenigstens zwei Recode-Untereinheiten zum Parallelverarbeiten des Multiplikanden enthält, um wenigstens zwei Sätze von Zwischenteilprodukten zu bilden, wobei jeder Satz einer Multiplikatoruntergruppe entspricht und wobei jedes Zwischenteilprodukt eines Satzes einer Boothschen Recode-Untergruppe entspricht; eine Verknüpfungseinrichtung vorgesehen ist zum Verknüpfen der Zwischenteilprodukte innerhalb eines der Sätze von
029144G
Zwischenteilprodukten, welche ein zusätzliches Glied für jede Zwischenmultiplikatoruntergruppe zu dem Satz von Zwischenteilprodukten hinzufügt, wobei der Wert des zusätzlichen Glieds auf vorbestimmte Weise von dem Multiplikanden und von dem höchstwertigen Bit der Zwischenmultiplikatoruntergruppe abhängig ist.
2. Multiplizierschaltung nach Anspruch 1, weiter dadurch gekennzeichnet, daß die Verknüpfungseinrichtung eine Einrichtung enthält, die auf einen vorbestimmten Zustand des höchstwertigen Bits der Zwischenmultiplikatoruntergruppe anspricht, um das zusätzliche Glied gleich dem Multiplikanden zu setzen, wenn das höchstwertige Bit in dem vorbestimmten Zustand ist, und um das zusätzliche Glied gleich null zusetzen, wenn das höchstwertige Bit nicht in dem vorbestimmten Zustand ist; und
zum Hinzufügen des zusätzlichen Glieds mit einer vorbestimmten Verschiebung relativ zu dem Satz von Teilprodukten.
3. Multiplizierschaltung nach Anspruch 2, weiter dadurch gekennzeichnet, daß die Recode-Einrichtung, die Recode-Logikeinrichtung, die Zwischenteilproduktspeichereinrichtung und die Verknüpfungseinrichtung in wenigstens zwei separaten, als integrierte Schaltung ausgebildeten Submultiplizierchips gebildet sind, von denen jeder mit der Mehrfachpräzisionseinrichtung verbunden ist, wobei wenigstens zwei Zwischenmultiplikatoruntergruppen in den wenigstens zwei integrierten Schaltungschips parallel verarbeitet werden können.
4. Multiplizierschaltung nach Anspruch 3, weiter dadurch gekennzeichnet, daß die wenigstens zwei Submultiplizierchips jeweils eine Freigabeeinrichtung aufweisen, die auf ein Freigabesignal anspricht, um die Verknüpfungseinrichtung zum Hinzufügen des zusätzlichen Glieds freizugeben, wodurch bei
02S1440
einem Chip höchster Ordnung der wenigstens zwei Submultiplizierchips die Verknüpfungseinrichtung gesperrt sein kann und bei dem Rest der wenigstens zwei Submultiplizierchips die Verknüpfungseinrichtungen freigegeben sein können.
DE198888630089T 1987-05-11 1988-05-10 Multiplizierer fuer mehrfachpraezisionsmultiplikation. Pending DE291440T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/048,271 US4817029A (en) 1987-05-11 1987-05-11 Multiple-precision Booth's recode multiplier

Publications (1)

Publication Number Publication Date
DE291440T1 true DE291440T1 (de) 1989-03-09

Family

ID=21953635

Family Applications (1)

Application Number Title Priority Date Filing Date
DE198888630089T Pending DE291440T1 (de) 1987-05-11 1988-05-10 Multiplizierer fuer mehrfachpraezisionsmultiplikation.

Country Status (4)

Country Link
US (1) US4817029A (de)
EP (1) EP0291440A3 (de)
JP (1) JPS63292324A (de)
DE (1) DE291440T1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146583A (en) * 1987-09-25 1992-09-08 Matsushita Electric Industrial Co., Ltd. Logic design system for creating circuit configuration by generating parse tree from hardware description language and optimizing text level redundancy thereof
EP0383965A1 (de) * 1989-02-21 1990-08-29 International Business Machines Corporation Multiplizierwerk
US5036482A (en) * 1989-04-07 1991-07-30 Intel Corporation Method and circuitry for digital system multiplication
US5040139A (en) * 1990-04-16 1991-08-13 Tran Dzung J Transmission gate multiplexer (TGM) logic circuits and multiplier architectures
US5119325A (en) * 1990-12-04 1992-06-02 Motorola, Inc. Multiplier having a reduced number of partial product calculations
US5162666A (en) * 1991-03-15 1992-11-10 Tran Dzung J Transmission gate series multiplexer
US5245564A (en) * 1991-05-10 1993-09-14 Weitek Corporation Apparatus for multiplying operands
US5251167A (en) * 1991-11-15 1993-10-05 Amdahl Corporation Method and apparatus for processing sign-extension bits generated by modified booth algorithm
KR950001055B1 (ko) * 1992-05-26 1995-02-08 삼성전자 주식회사 승산방법 및 회로
JP2970231B2 (ja) * 1992-07-02 1999-11-02 日本電気株式会社 並列乗算回路
US5734601A (en) * 1995-01-30 1998-03-31 Cirrus Logic, Inc. Booth multiplier with low power, high performance input circuitry
US5880985A (en) * 1996-10-18 1999-03-09 Intel Corporation Efficient combined array for 2n bit n bit multiplications
US6065032A (en) * 1998-02-19 2000-05-16 Lucent Technologies Inc. Low power multiplier for CPU and DSP
GB2353447B (en) * 1999-08-19 2004-05-05 Htec Ltd Multiple-precision arithmetic method
US6684236B1 (en) * 2000-02-15 2004-01-27 Conexant Systems, Inc. System of and method for efficiently performing computations through extended booth encoding of the operands thereto
US20170177364A1 (en) * 2015-12-20 2017-06-22 Intel Corporation Instruction and Logic for Reoccurring Adjacent Gathers
US10467324B2 (en) * 2017-05-24 2019-11-05 Microsoft Technology Licensing, Llc Data packing techniques for hard-wired multiplier circuits
CN110780845B (zh) * 2019-10-17 2021-11-30 浙江大学 一种用于量化卷积神经网络的可配置近似乘法器及其实现方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5379338A (en) * 1976-12-24 1978-07-13 Hitachi Ltd Multiplication system
US4153938A (en) * 1977-08-18 1979-05-08 Monolithic Memories Inc. High speed combinatorial digital multiplier
US4597053A (en) * 1983-07-01 1986-06-24 Codex Corporation Two-pass multiplier/accumulator circuit
US4575812A (en) * 1984-05-31 1986-03-11 Motorola, Inc. X×Y Bit array multiplier/accumulator circuit

Also Published As

Publication number Publication date
EP0291440A3 (de) 1990-12-27
JPS63292324A (ja) 1988-11-29
EP0291440A2 (de) 1988-11-17
US4817029A (en) 1989-03-28

Similar Documents

Publication Publication Date Title
DE291440T1 (de) Multiplizierer fuer mehrfachpraezisionsmultiplikation.
DE3853805T2 (de) Digitaler Multiplizierer und Multiplizierer-Akkumulator, welcher Zwischenergebnisse vorlädt und akkumuliert.
Horn An empirical comparison of methods for estimating factor scores
DE3686681T2 (de) Parallelmultiplizierer.
DE112008002158B4 (de) Verfahren und System zur Multiplikation großer Zahlen
DE3789132T2 (de) Digitale Multipliziererarchitektur mit Dreifachgitter zur Summation von Teilprodukten.
Mochizuki et al. Energy decay and asymptotic behavior of solutions to the wave equations with linear dissipation
DE3049437A1 (de) Matrixanordnung einer vielzahl von verarbeitungselementen fuer parallelprozessoren
DE3901995C2 (de)
DE3588212T2 (de) Verfahren und Gerät zum Suchen von Daten
DE10105945A1 (de) Linearsummierungsmultipliziererarrayimplementie-rung sowohl zur vorzeichenbehafteten als auch zur vorzeichenlosen Multipliaktion
DE102007014808A1 (de) Multiplizier- und Multiplizier- und Addiereinheit
DE3854212T2 (de) Signalgenerator für die Umlaufadressierung.
DE3836205C2 (de)
DE1099228B (de) Rechenvorrichtung, bei der das Pruefbit errechnet wird
DE1125685B (de) Rechenmaschine
DE3422287C2 (de)
DE3025167A1 (de) Datenverarbeitungseinrichtung
DE3933172A1 (de) Akkumulator fuer komplexe zahlen
DE2426253A1 (de) Vorrichtung zum ziehen der quadratwurzel aus einer binaerzahl
DE3851460T2 (de) Mikrorechner.
DE1135217B (de) UEberlaufanzeige
DE1148783B (de) Verbesserung an Ziffernrechenmaschinen
Michaels et al. Maximum yield for specified cost
DE3923759C2 (de) Prozessor