DE2426253A1 - Vorrichtung zum ziehen der quadratwurzel aus einer binaerzahl - Google Patents

Description

P at en tonwalt Dipl.-lng. G. SCHLIEBS

DARMSTADT

Claudiusweg 17A 24ζοΖΟΟ

An das

Deutsche Patentamt

München 2 Zwe ibrückenstr.

M 278 28. Mai 1974

Betr.: Patentanmeldung

Anmelder: OFFICE DE RADIODIFFUSION-TELEVISION FRANCAISE, 75790 Paris (Frankreich)

VORRICHTUNG ZUM ZIEHEN DER QUADRATWURZEL AUS EINER BINARZAHL

Gegenstand dieser Erfindung äst eine Vorrichtung zum Ziehen Hex* Quadratwurzel aus einer Binärzahl.

Beabsichtigt ist die Herstellung einer Rechenanlage, die eine rasche Berechnung der Quadratwurzel aus einer Binärzahl N ermöglicht, die z.B. 2n+2 Binärziffern oder geltende Bits umfasst:

^N = ⁸WuI · 2^{2n+1 + a}o« · 2²ⁿ + a. . 2¹ + a

<än+± 2n χ ο

wobei die gegebenen Grossen die Binärziffern a , a,

ο χ

sind .

409851/0850

Die gesuchte Quadratwurzel R hat mindestens n+1 geltende Ziffern un<* lässt sich ausdrücken durch:

R = r . 2ⁿ + r , . 2ⁿ~ +....+ r, . 2 + r . 2 η η—1 l ο

Das dabei zur Anwendung kommende Verfahren basiert auf einem Algorithmus, wie er auch beim Rechnen von Hand zur Anwendung kommt, nur dass die gesuchten Binärziffern r , if.., .... r natürlich nur gleich 0 oder gleich 1 sind.

Diese Ziffern werden in der Reihenfolge r , r _, r in n+1 Schritten bei einer Ziffer je Schritt berechnet.

Nachstehend sollen die bekannten mathematischen Ergebnisse, auf denen diese Erfindung beruht, kurz wiederholt werden. Die Binärziffer an der Stelle i^ (von links) der Quadratwurzel R, ^.h. r ., ist definiert als Her Übertrag von der

η—χ »

Addition zweier Binärziffern und hängt von den für die vorhergehende Ziffer r . , erhaltenen Resultaten ab.

Ist r . , = I₁ so ist *ie Ziffer r . der Übertrag von der n-x+1 n-x °

Addition zweier Binärzahlen A . und B .. Ist aber r . , =

n-x η—χ n-x+1

= 0, so ist rfiese Ziffer r . der Übertrag von der Addition zweier Binärzahlen A* . und B

m-x η—χ

Für i a 0 ist ^An ^{= A}n ^{= a}2n+l ^a2n

Ball Im Binärsystem lässt sich diese Addition ausdrücken durch:

^a2n+l ^a2n + 1 1

409851/0850

Ist bei i = 1 auch r = 1,

so ist A_n-1 = (^)_n (ö_o)_n

und ist r = 0, so ist

^{= a}2n+l ^a2n ^a2n-l ^a2n-2

es ist in beiden Fällen

B _ = 1 r~ 1 1 » n-1 η *

wobei r rfas Komplement von r ist.

η · η

Es gibt daher bei <*er Berechnung von r _ zwei Fälle:

1 - Erster Fall: r . , = 1

n—x+JL

Vi - '"^i-l

^a() ^a2(n-i)

oder A . = > . , a_o/ . _x , a_nf .» n-x *"n-i+l 2(n-i)+l 2(n-i)

2 -Zweiter Fall: r .,, = O

n—i+l

^An-i * ^An-i+l ^a2(n-i)+l ^a2(n-i)' ^{wenn r}n-i+2 n-i = ^AA-i₊l ^a2(n-i)+l ^a2(n-i)' ^{wenn r}n-i+2

In beiden Fällen sin* ^A _n-i und A'_. Zahlen aus 2(i+l) Ziffern. In beiden Fällen ist:

409851/0850

B . = 1 1 . . . 1 r r . r . . 11

η—χ η η-J. n—x+l

χ
Auch diese Zahl umfasst 2(i+l) Ziffern.

Die erfindungsgemässe Vorrichtung besteht demnach im wesentlichen aus einem Addierwerk, in dessen Eingänge A und B zwei in geeigneten Registern oder Speichern gebildete Binärziffern, nämlich einerseits A . oder A¹ . und andererseits

n-x η—χ

B _. eingegeben werden, '"'ie es addiert und ^en Übertrag der A^^ition in ein Schieberegister eingibt. In der nachstehenden Beschreibung werden *ie Zahlen A . un* A¹ . zu-

η—χ η—χ

sammengezogen und nur als A . angegeben, wobei es sich <»ann um eine Zahl handelt, *ie in Abhängigkeit vom Wert von

r . _Ί zwei verschiedene Formen annehmen kann, n-x+l

Bei ''em der Stelle i entsprechenden Rechenschritt ist der vom vorherigen Schritt stammende Rest T⁷ · kleiner als »*as

**- η- χ

oder höchstens gleich dem Doppelten der gefundenen Wurzel

n' n-1, .... r .,so dass *-η-χ maximal aus i + 2 geltenden Bits besteht. Beim Schritt i + 1 müssen ^ie beiden folgenden Bits des Quadrats berücksichtigt werden, so <*ass man dabei i + k geltende Bits am Eingang A ^es Addierwerks haben kann und ^amit i + 3 Bits beim Schritt i. Die Kapazität des Addierwerks wird damit bei *er Berechnung von r oder i = η voll ausgeschöpft; infolgedessen muss das Addierwerk zwei Zahlen von η + 3 Bits , ''.h. zwei Bits mehr als <*ie Höchstzahl geltender Bits *er Wurzel, a^ieren können.

Zum besseren Verständnis soll die Erfindung nachstehend eingehen'* erläutert werden, und zwar anhand der beigefügten

409851/0850

Zeichnungen, welche zeigen:

Fig. 1 das Logikschaltbild der erfindungsgemässen Vorrichtung zum Ziehen der Quadratwurzel,

Fig. 2 ein Rechenverfahren, das die einzelnen Operationsphasen bei jedem Schritt zeigt und

Fig. 3 den Kreis 3 von Fig. 1, im Detail dargestellt.

Auf allen diesen Darstellungen tragen gleiche Elemente auch gleiche Bezugszahlen oder -buchstaben.

Die Schaltung zum Ziehen von Quadratwurzeln besteht in der Hazptsache aus einem ersten Eingabe-Schieberegister I₁ einem zweiten Schieberegister 2 zur kontinuierlichen Bildung der Quadratwurzel, einer Auswahlschaltung 3, zwei Einheitenspeichern 4 und 5, einem Binärzahlen-Addierwerk 6, einem Zwischenspeicher 7, einer Zeitbasis 8 und einem Resultatspeicher 9·

Die Bits a _ bis a der Zahl N, aus ''er die Quadratwurzel £2n*r ΐ ο

gezogen werfen soll, können parallel und unter ^em Befehl eines Daten-Eingabeimpulses, der durch die Zeitbasis 8 an ''ie Klemme 11 des Registers gelegt wird, in das Eingabe-Schieberegister 1 eingegeben werden. Unter dem Befehl von durch die Zeitbasis 8 an seinen Eingang 12 gelegten Vorschubimpulsen verschiebt das Schieberegister 1 die beiden Bits bei jedem Vorschubimpuls und liefert an die beiden Einheitenspeicher 4 und 5 Bit-Paare a _, a_ , dann a_g _, a , .... und schliesslich a.. , ei .

bll~6 - X O

Das Schieberegister 2 empfängt an seinem Serieneingang 21

409851/0850

das Komplement r des Übertrages ^er im Addierwerk 6 durchgeführten Addition, der im Zwischenspeicher 7 gespeichert worden ist, oder genauer ausgedrückt, das am Ausgang 6k ^es Addierwerks 6 erscheinende Signal r wir<* an eine invertierende Schaltung 10 gelegt, deren Ausgang mit dem Zwischenspeicher 7 verbunden ist. Der Ausgang des Zwischenspeichers ist seinerseits mit dem Serien-Eingang 21 des Schieberegisters 2 verbunden. Dieses Register hat zwei Punktionen: Es überträgt am Ende ^es Rechenvorganges das Ergebnis -oder genauer gesagt eine Zahl, deren Bits ^ie Komplemente der Bits -»es Ergebnisses sind- in den Ergebnisspeicher 9j und es liefert während des Rpchenvorganges einen Teil der Zahl B .. Die Ausgänge des Schieberegisters 2 sind mit 23 bis 23 bezeichnet; diese Ausgänge sin'* mit den jeweiligen Eingängen 6l„ bis 6l ρ <*es Addierwerkes 6 verbunden, d.h. mit einer Verschiebung um zwei Binärstellen. Die Ausgänge 23 bis 23_n des Schieberegisters 2 sind jeweils mit ''en Eingängen 91_q bis 9I_n des Ergebnisspeichers 9 verbunden.

Die Logikschaltung 3 umfasst (n+2) Paare von Eingangsklettsnen

31 bis 31 , und 32 bis 32 ,. un<* (n+2) Ausgangsklemmen ο n+x ο n+x

33 bis 33 , . Die Eingangsklemmen 3I₂ *>ⁱ⁸ ^I_n+1 sind jeweils mit den η Ausgangsklemmen 33_q bis 33_n-1 verbunden. Die (n+2) Eingangsklemmen 32 bis 32_n+1 sind jeweils mit den (n+2) Ausgangsklemmen 63 bis 63 . ''es Addierwerks 6 verbunden, Uli-' schliesslich sind ^ie Klemmen 3I und 31 an ''en Ausgang der Einheitenspeicher 4 un-' 5 angeschlossen.

409851/0850

Auf Fig. 3 ist '"ie Logik schaltung im Detail dargestellt. Sie umfasst n+2 Zellen, von denen lediglich ''ie zwei Zellen für *ie Stelle j un* für *ie Stelle (n+1) dargestellt sin*». Je*e Zelle umfasst ein UND-Tor 3k, dessen Eingänge mit den Klemmen 32 verbunden sind-un* eine Sammelschiene, an die das Signal r gelegt wird, und ein UND-Tor 35, dessen Eingänge mit den Klemmen 31 verbunden sin/*, sowie eine Sammelschiene, an -⁴Xe *as Signal F gelegt wir*. Die Ausgänge der UND-Tore 34 und 35 sin* mit einem ODER-Tor 36 verbunden, dessen Ausgang wieder mit einem Einheitenspeicher 37 verbunden ist, *er unter dem Befehl *er Zeitbasis 8 steht. Die gesamte Logikschaltung 3 hat die Aufgabe, ,*ie Zahl A . zu liefern.

Wenn man an *ie Eingänge 32 *as Ergebnis *er A**ition, *£h.

*ie Zahl £ .,,, un-* an die Eingänge 31 -"ie Zahl A . _ n—x+j- n—l+i

(o*er A¹ . -ν legt, so sieht man, *ass *ie Logikschaltung -je nachdem, ob r = 1 o*er r = 0 ist, ^ie erste o*er zweite dieser Zahlen liefert. Die beiden letzten Bits, die benötigt werfen, um A . o*er A¹ .zu erhalten, werfen wie weiter unten beschrieben im A-**ierwerk hinzugefügt.

Das Addierwerk 6 ist ein A^^ierwerk, *as zwei Binärzahlen mit je (n+3) Bits a**ieren kann. Es umfasst erstens (n+3)

Eingänge 6l bis 61 ,_o, in *ie *ie Zahl B . eingegeben ο ητά η—ι

wir* un* von *enen *ie ersten beiden ständig mit *era logischen Pegel +1 un* *ie übrigen 6l bis 6l _ jeweils mit *en Ausgängen 23 bis 23 *es Schieberegisters 2 verbunden sin*, un* zweitens (n+3) Eingänge 62 bis 62 _ für *ie Ein-

409851/0850

gabe ^er Zahl A ., von ^enen ''ie beiden ersten ständig mit ^en Ausgängen ^er Einheitenspeicher 4 un'» 5 un-' ''ie übrigen -62_O b\is 62 _o- mit ''en Ausgängen 33 bis 33 -'er Logikschaltung 3 verbunden sin'⁴.

Die Wirkungsweise r*er Zeitbasis 8 ist im Rechenverfahren Fig. 2 angegeben,un^ sie umfasst je Schritt zwei Phasen (0 ) . un'' (0,) . . Sie liefert ^Jie für ^en Betrieb -*er Schaltungen von Fig. 1 benötigten verschiedenen Taktsignalp, ^ie -^urch ''en Buchstaben h in Fig. 2 angedeutet werben. Die Phase 0 steuert rfie Schaltungen 2, 3, 4 un<* 5 un·* ''ie Phase 0₁ '»ie Schaltungen 1 un^ 7· Währen^ ^er Phase (0 ) . wer^Jen ''ie folgenden Operationen durchgeführt: Bildung, abgesehen von ''en letzten beiden Bits, von A . in 3 un^ von B . in 2, Verschiebung ^es Registers 2 um eine Stelle, Einspeicherung von a_o, .\ _Ί un'* von a_o/· . % in -'ie Einheiten-

&\n—1JtX &\n—x/

speicher 4 un^J 5, sowie Berechnung vonl . un'' von r .. Währen-³ ''er Phase (0, ) . werfen -"ie folgenden Operationen durchgeführt: Eingabe von r . in ''en Speicher 3» Verschieben ''es Eingaberegisters 1 um zwei Stellen mv* Wählen von ^a2(n-i)-l ^{un<e a}2(n-i)-2 ⁱⁿ ^^iesem Register. Die Vor^erflanke ''es Impulses (0 ) . muss in ^er Schaltung bewirken, -"ass man an ihrem Ausgang entweder (wenn r . _ = ist) ''as Ergebnis ^er vorangegangenen A^^ition Σ · -, erhält, o^er (wenn r . , = 0 ist) ^ie Zahl A . ,. Ist eine

n-x+1 n-x+1

gültige Eingabegrösse in ^er Schaltung 3 berechnet worden, so werfen ''ie Speicher 4 un^ 5 so beschickt, ''ass an ihre

409851/0850

Eingänge ^ie Binärziffern a_n, ■ \,_Ί un-' a_nf . % gelangen, so

^^n—x/+x &^n—x/

^ass am Eingang ^es Addierwerks 6 A . gebildet wir-⁴. Gleichzeitig rückt ^as Register 2 um eine Stelle vor, was am Ausgang 0 ''es Registers 2 zu r . , wir'', so ^ass ''ie Zahl B . cjie zweite Zahl ist, <*ie an -'en Eingang ^es A^ierwerks 6 gelangt.

Die Schaltung 8 umfaßt auch noch einen mit "Einleitung" bezeichneten Ausgang, dessen Zweck es ist, bei Eingang ^es eiern Rechenbefehl entsprechenden Signals in «*ie verschiedenen Schaltungen *er Vorrichtung während 4er Dauer r"es Einleitungssignals geeignete Eingabe- o<*er Ausgabewerte einzugeben. Dieses Signal bewirkt die folgenden Operationen:

1) Register 2 auf 1 stellen,

2) Ausgänge der Logikschaltung 3 auf 0 bringen,

3) Zwischenspeicher 7 in *en Zustand 1 un^ *ie Einheitenspeicher 4 un'' 5 in -»en Zustand 0 bringen,

k) Eingabe der Daten a bis a _Ί in Has Eingaberegister 1.

ο <£n~r χ

Nach '"er Einleitung hat man während ^es Schritts i = 0 tatsächlich a _ un^ a₂ an ^en Eingängen 62 un-¹ 62- ''es Addierwerkes, währen^ sich sämtliche anderen Eingänge 62„

bis 62 . „ im Zustand 0 un'» sämtliche Eingänge 6l bis 61 , _o n+ £ ο n+ c.

im Zustand 1 befinden.

Das Ende ''es Einleitungsimpulses löst n+1 Rechen schritte aus.

Ist man beim Schritt i = n+1 angelangt, so liefert '»ie Zeitbasis keine Impulse 0 und 0, mehr, sondern sie. teilt '»urch einen Abschlussimpuls mit, dass sie ihre Rechenarbeit beendet hat.

409851/0850

Nun liegt <*as Teilergebnis ^er Quadratwurzel in Form Komplements an ''en Ausgangsklemmen 23 bis 23 vor.

Dpr Rest rfer Quadratwurzel steht am Ausgang -'er Schaltung 3 zur Verfügung, wenn ^iese Schaltung so aufgebaut ist, wie es Fig. 3 zeigt. Die Binärziffer ('es Rests mit ^em Stellengewicht 2 befindet sich am En^e '"er Operation am Ausgang ''er ODER-Schaltung 36 (Fig. 3), währen* sich ^ie n+1 ersten Ziffern -*es Rests jeweils am Ausgang ^er logischen Verknüpfungsschaltung befinden, ^ie ''as Speicherungs element 37 je-'er Zelle ''er Schaltung 3 steuert. Offensichtlich wir^ noch eine weitere, identische logische Verknüpfungsschaltung benötigt, um <*ie Binärziffer ''es Rests zu bilden, -'ie ein höheres Stellengewicht hat.

Als Beispiel soll jetzt ''as Ziehender Quadratwurzel aus

N=IOOlOO = 36

beschrieben wer-'en.

Man hat ''ann:

n = 2 a_ = l a^=0 a = 0 a₂ = l a^^rrO Schritt i=0

Ausgänge 23„ bis 23 von 2 (sämtlich im Zustan⁴ 1)

111
Eingänge 6lr bis 6l von 6 (sämtlich im Zustand l)

^ = C.¹¹¹I^{1 x}

Eingänge 62. bis 62 von 6 (sämtlich im Zustand 0 mit Ausnahme ^er beiden letzten für a,_ un^J a^)

=Γθ

0 oja₅ a^ = 0 0 0 1 0

409851/0850

Summe in 6 A_ =jO O OjI

-C

B„ = 1 1 11

W₂ ^(öo⁾2 = ¹L⁰ ° ⁰J⁰ *

un·"¹ -"aher r, = 1 - (G_n )_. = 0 (CX )_ =

1 12 ο

Schritt i = 1

Ausgänge 23_O his 23 von 2 (sämtlich im Zustan-⁴ 1 mit Ausnähme ^es letzten für r_o )

Gä

HrJ=IlO Eingänge 6l, bis 6l von 6

B₁ = 1 1 O 1

Eingänge 31- bis 31 von 3

O O a₅ a^ = O O 1 O (1)

Eingänge 32_ bis 32 von 3

ο ο (σ_χ)₂ (^σ _ο)_ο ⁼ ° ° ° ^λ ^²*

Da r = 1 ist, wählte man als Ausgangssignal von 3 <*as Signal

Eingänge 62· bis 62" von 6

A₁ =00 Γ a. a. = 00101

Summe in 6 _Αχ - [o] O 1 O

B₁ . [X] ,

ι ι

^rl

409851/0850

Schritt i = 2

Ausgänge 23_O bis 23 von 2

FT" =10

Eingänge 6l. bis 6l von 6

B =10 0 ο

Eingänge 31„ bis 31 von 3

^(<T1^}2 ^(σο>2 «3 «₂ = O 1 O 1 (3)

Eihgänge 32, bis 32 von 3

^(σ3^}1 ^(σ2^}1 ^(σΐ^}1 ^O⁵I = ° ° ° ° (4)

Da r^ = 1 ist, -wählte man als Aus gangs signal von 3 <*^as Signal (4).

Eingänge 64. bis 64 von 6

A =000 a_ a =00000 ο

Summe in 6 A₀ =00000

B₀ =10 0

^aher r =0 ο

Die Quadratwurzel lautet daher:

^r2 ^rl ^ro - ^{1 λ} ° =

Weil r =0 ist, ist der Rest durch das Signal an den Eingängen 31. bis 31 von 3, *.h. 00000, gegeben.

409851/0850

Es sin'' im Rahmen ^er Erfindung zahlreiche Varianten möglich. Inbeson^ere kann man f»as Eingabe-Schieberegister ''urch zwei Schieberegister ersetzen, wobei in <*as eine *ie ungeraden un* in ^as andere ^ie geraden Ziffern *er Zahl eingegeben werfen, aus *er man ''ie Quadratwurzel ziehen will, un<* wobei bei je^em Schritt je^es dieser Register um eine Stufe vorgeschoben wir''.

Dieses Eingaberegister könnte auch durch zwei Register mit A^ressenzugriff ersetzt werfen, ''ie ''ie ungeraden bzw. geraden Binärziffern aufnehmen. Die bei jedem Schritt verarbeiteten Ziffern werfen mit Hilfe von ^er Zeitbasis gelieferter Adressen abgerufen.

409851 /0850

Claims (9)

1. PATENTANSPRÜCHE

   I/ Vorrichtung zum Ziehen ''er Quadratwurzel aus einer Binärzahl, bestehen^ aus einem Eingabe-Schieberegister zum Speichern dieser Binärzahl, aus Einrichtungen zum aufeinanderfolgenden Ausspeichern von aus je zwei Bits dieser Binärzahl bestehenden Gruppen» aus einem Schieberegister zum Aufeinanderfolgenden Speichern -"er Bits ('er. Quadratwurzel, aus Einrichtungen zum Verarbeiten einer ersten Binärzahl, ^eren Bits, beginnend mit ^em Binärstellengewicht Null, zunächst zwei Einsen sin*, <*ann -⁴Ie Komplmente -'er bereits gefundenen Bits ''er Quadratwurzel, un** schliesslich vde^pr Einsen, sowie aus einem A^^ierwerk zum A^^ieren -'er ersten Binärzahl mit einer zweiten Binärzahl, ''a^urch gekennzeichnet, <*ass ''ie Vorrichtung zusätzlich eine Auswahlschaltung umfasst, in <*ie einerseits eine erste, aus ''er vom A-^ierwerk gelieferten Summe gebildete Hilfszahl eingegeben wir'' unr¹ andererseits eine zweite Hilfszahl, ''ie aus ^er von ■'er Auswahlschaltung abgegebenen Zahl ^urch Verschieben von ^eren Bits um zwei Binärstellen nach rechts erhalten worden ist, un-* ''eren Bits zur Rechten eine Gruppe von zwei Ziffern ''er Binärzahl sin-', aus ^er ''ie Wurzel gezogen werfen soll, Einrichtungen, mit ^eren Hilfe ''ie erste Hilfszahl gewählt wir-*, wenn ''as zuvor gefundene Bit ^er Quadratwurzel eine Eins istr un-* <*ie zweite Hilfszahl, wenn ''as zuvor gefundene Bit «*er Quadratwurzel eine Null ist, sowie Einrichtungen zum Verarbeiten ''er zweiten Binärzahl, intern man rechts von ihr zwei Bits hinzufügt, ''ie aus ''er folgenden Gruppe -^er Binärzahl bestehen, aus ''er ^ie Quadratwurzel gezogen werfen soll,

   409851 /0850

   so ^ass ''le Bits der Quadratwurzel die aufeinanderfolgenden Zurückbehaltungen oder Überträge der A-^itionen <*er ersten un4 der zweiten Binärzahl sin*.
2. 2. Vorrichtung zum Ziehen der Quadratwurzel aus einer Binärzahl nach Anspruch 1, dadurch gekennzeichnet, ''ass *ie Einrichtungen zur Verarbeitung ''er zweiten Binärzahl aus ι* en beiden ersten, mit ^ein Eingabe-Schieberegister verbundenen Zellen ^ es Addierwerks bestehen, in *ie nacheinander ^ie Gruppen von zwei Bits <*er Binärzahl eingegeben werfen, aus ''er ''ie Quadratwurzel gezogen werfen soll*
3. 3. Vorrichtung zum Ziehen der Quadratwurzel aus einer Binärzahl nach -'en Ansprüchen 1 und 2, ^a^urch gekennzeichnet, ''ass ''ie Ausgänge, des Addierwerkes an einen ersten Satz von Eingängen d,er Auswahlschaltung angeschlossen sin-*.
4. k. Vorrichtung zum Ziehen der Quadratwurzel aus einer Binärzahl nach Anspruch 1, bei <*er die Zahl aus ^er <*ie Quadratwurzel gezogen werden soll, 2n+2 Bits hat (wobei n_ eine beliebige ganze Zahl ist), un<* ^ie ^a^urch gekennzeichnet ist, -'ass ^ie Berechnung in (n+1) Schritten erfolgt, un* -'a-'urch, ''ass. *ie A^^ierwerk zwei Zahlen mit je (n+3) Binärziffern a^^ieren kann.
5. 5· Vorrichtung zum Ziehen ''er Quadratwurzel aus einer Binärzahl nach Anspruch 1, <*a<*urch gekennzeichnet, *ass ^as Eingabe-Schieberegister bei je^em Schritt um zwei Stellen verschoben wir<*_t um Gruppen aus zwei aufeinanderfolgenden Bits ^er Zahl, aus <*er ''ie Quadratwurzel gezogen werfen soll, an ^as A^^ierwerk weiterzugeben.

   409851/0850
6. 6. Vorrichtung zum Ziehen ^Jer Quadratwurzel aus einer Binärzahl nach Anspruch 1 un-³ 5, -'a^urch gekennzeichnet, ^Jass sie einen Speicher umfasst, in ^en nacheinander diejenigen Gruppen von zwei aufeinanderfolgenden Bits ''es Eingaberegisters eingegeben werfen, ^ie an -'as A-^{1 J}ierwer⁷c weitergegeben werfen sollen, un-¹ einen zum A''^ierwerk gehören-^Jen Speicher, in ^em ^as Komplement ^eS Übertrages -'er im A-^ierwerk durchgeführten A^^ition gespeichert wir'³.
7. 7. Vorrichtung zum Ziehen ^Jer Quadratwurzel aus einer Binärzahl nach Anspruch 1 un^ 6, ^a^urch gekennzeichnet, ^ass sie eine Taktgeberschaltung umfasst, ^ie ihrerseits zwei Phasen je Schritt umfasst, wobei ^ie erste Phase ^ie Einrichtungen zum Verarbeiten ^er ersten Binärzahl, ^ie Auswahlschaltung un«* ^en zum Eingaberegister gehörenden Speicher steuert un<* ''ie zweite Phase -"en zum A^^ierwerk gehörenden Speicher un-⁵ -"as Eingaberegister.
8. 8. Vorrichtung zum Ziehen ^Jer Quadratwurzel aus einer Binärzahl nach Anspruch 1 un'³ 6, ''a-'urch gekennzeichnet, ^ass ^as Eingabe-Schieberegister ^urch zwei Schieberegister ersetzt wir'', in ''enen ^Jie geraden bzw. ^Jie ungeraden Bits -*er Zahl gespeichert werfen, aus -*er ^Jit! Qua^rativurzel gezogen werfen soll.
9. 9. Vorrichtung zum Ziehen ^er Quadratwurzel aus einer Binärzahl nach Anspruch 1 un-¹ 7j ^a^urch gekennzeichnet, ''ass ^ie Taktgeberschaltung eine Einleitungsphase erzeugt, wahren^ ''er -^ie folgenden Operationen durchgeführt werfen: Versetzen <^er Einrichtungen zum Verarbeiten ^er ersten Binärzahl

   40985 1 /0850

   -IV-

   in den Zustand! 1, Versetzen der Ausgänge der Auswahlschaltung in Zustand O, Versetzen des zum Eingaberegister gehörenden Speichers in Zustand 0, Versetzen d.es zum Addierwerk gehörenden Speichers in Zustand 1 und-Laden der Elemente des Eingaberegisters .

   40985 1/0850