DE1524178C3 - Vorrichtung zum Umsetzen einer Ausgangszahl, die in einer ersten Basis ausgedrückt ist in eine Ergebniszahl, die in einer zweiten größeren Basis ausgedrückt ist - Google Patents

Description

m= C"(PC+ 1)

mit ganzzahligem Pund n, wobei die Ausgangszahl bzw. der jeweils durch Division errechnete Quotient durch die Basis der Ergebniszahl.aufeinanderfolgend dividiert werden und die dabei erhaltenen Divisionsreste, beginnend mit der niedrigsten Stelle, die Ergebniszahl darstellen.

Bei der Darstellung der Zahlen im Restklassensystem ist es bekannt, die Reste von beliebigen Zahlen modulo einer gegebenen Basis zu bestimmen.

Aufgabe der Erfindung ist es, bei Vorrichtungen der eingangs genannten Art die erforderliche Division zu vereinfachen.

Die Erfindung ist gekennzeichnet durch einen Speicher, in welchem die Ausgangszahl bzw. der in der voraufgehenden Zyklenfolge errechnete Quotient gespeichert ist, und der seriell über eine im Bittakt gesteuerte Torschaltungskombination an gewichtete Eingangsanschlüsse eines Sammlers angeschlossen ist, in welchem durch serielle Summierung unter Fallenlassen der sich dabei, bezogen auf die zweite Basis, ergebenden Überträge der Rest ergibt; durch einen an andere gewichtete Eingänge des Sammlers angeschlossenen Zwischenspeicher, in welchem der gewonnene Rest, ausgedrückt in der ersten Basis, zwischengespeichert ist, um diesen Rest von der in dem Sammler eingespeicherten Ausgangszahl bzw. dem in der voraufgehenden Zyklenfolge errechneten Quotienten zu subtrahieren; durch einen Verzögerer, der die um den Rest verminderte Ausgangszahl bzw. den um den Rest verminderten, in der voraufgehenden Zyklenfolge errechneten Quotienten seriell durch Verzögerung nach rechts stellenverschiebt, um so viele Stellen, wie die erste Basis als Faktor in der zweiten Basis enthalten ist, und durch einen mit dem jeweils niedrigstwertigen gewichteten Eingang der an dem Zwischenspeicher anschließbaren Eingangsgruppe des Sammlers und der niedrigstwertigen Stelle der gewichteten Ausgänge des Sammlers verbundenen weiteren Verzögerer, um die durch C" dividierte Zahl seriell und bitweise im Sammler mit den in dem Verzögerer stellenversetzten, errechneten, endgültigen Quotienten — ausgehend von bekannten Nullbits in den Stellen niedrigster Ordnung dieses endgültigen Quotienten — zu den nachfolgenden Stellen des endgültigen Quotienten zu summieren, wobei die durch C" dividierte Zahl dem Speicher jeweils bitweise entnommen und dem Sammler über die erste Eingangsgruppe zugeführt und das Ergebnis wieder in den Speicher eingeschrieben wird.

Nach der Erfindung werden erst die Reste bestimmt, die bei der Division auftreten, so daß nach Abzug des Restes von der Ausgangszahl die Division dann immer ohne Rest aufgeht und durch einfache Stellenverschiebung und Subtraktion ausführbar ist.

Eine Weiterbildung, durch die ein Sammler auf verschiedene Werte der zweiten Basis bei minimaler Anzahl der gewichteten Eingangsanschlüsse und damit geringerem Aufwand umschaltbar ist, ist Gegenstand des Anspruchs 2.

Die Erfindung wird nun an Hand der Zeichnung näher erläutert. In der Zeichnung zeigt

F i g. 1 Schaltmittel zur Durchführung des ersten Zyklus bei einer Transformation von der Basis 2 auf die Basis 10 oder 12,

F i g. 2 ein Taktimpulsdiagramm zu F i g. 1 und 3,

F i g. 3 die Schaltmittel für den zweiten Zyklus der Umwandlung von der Basis 2 auf die Basis 10 oder 12,

Fig.4 die Schaltmittel für den dritten Zyklus zur Umwandlung von der Basis 2 auf die Basis 10 oder 12,

F i g. 5 ein Taktimpulsdiagramm zu Fig. 4,

Fig.6 die Schaltmittel für den vierten Zyklus der Umwandlung von der Basis 2 auf die Basis 10 oder 12,

F i g. 7 Schaltmittel für den ersten Zyklus der Umwandlung von der Basis 3 auf die Basis 10 oder 12,

F i g. 8 ein Taktimpulsdiagramm zu F i g. 7 und 9,

F i g. 9 Schaltmittel zur Durchführung des zweiten Zyklus bei der Umwandlung von der Basis 3 auf die Basis 10 oder 12,

Fig. 10 Schaltmittel zur Durchführung des dritten Zyklus bei der Umwandlung von der Basis 3 auf die Basis 10 oder 12,

Fig. 11 ein Zeitimpulsdiagramm zu Fig. 10 und

Fig. 12 Schaltmittel zur Durchführung des vierten Zyklus bei der Umwandlung von der Basis 3 auf die Basis 10 oder 12.

Die Fig. 1 bis 6 einerseits und 7 bis 12 andererseits sind bei der nun folgenden Figurenbeschreibung zusammen zu betrachten.

Im folgenden und in der Zeichnung sind einige Abkürzungen verwendet, und zwar wie folgt:

A zeitweise speichernde Verriegelungsschaltung A 1, A 2, A 4, A 8 usw.,

Basis	summerische Basis, Basis 10, Basis 2 usw.,
C	ursprüngliche Grundzahl,
m	Divisor oder Grundzahl der neuen Basis in die
	umgewandelt werden soll,
η	eine ganze positive Zahl,
N	umzuwandelnde Ziffer abzüglich Rest R,
N +	/NV
	V Basis/
O	logischer ODER-Kreis,
P	positive ganze Zahl,
S	Gedächtnisspeicherschaltung,
Si	speichert den ersten Bit nach der Basis 3,
S2	speichert den zweiten Bit nach der Basis 3,
TO	logisches Nicht- TO,
TO	Zeitperiode 0,
Tl	Zeitperiode 1,
T2	Zeitperiode 2,
Γ3	Zeitperiode 3,
T4	Zeitperiode 4,
T5	Zeitperiode 5,
T6	Zeitperiode 6,
Tl	Zeitperiode 7,
W	Datenschreibzyklus; in Figur auch »Schrei
	ben«,
&	logischer UND-Kreis,
R	in Figuren »Lesen«,
BA	in Figuren für »Basis«.

In dieser Gleichung ist m der Divisor, also die Basis oder Grundzahl, auf die die vorliegenden Daten umgewandelt werden sollen, und C die Basis oder Grundzahl der vorliegenden Daten. Die Faktoren fund η sind positive ganze Zahlen. Wenn Werte für P und π die Gleichung für m einer bestimmten Basis C erfüllen, dann kann eine Division durch m durchgeführt werden. Zunächst wird geprüft, ob die Gleichung für die vorliegenden Daten erfüllt ist, um die Schaltungen für die Umwandlung auf eine andere Grundzahl aufzubauen. Wenn z. B. die Daten mit einer Basis 4 vorliegen, dann können sie dann, und nur dann, umgewandelt werden auf eine andere Grundzahl, wenn diese Gleichung erfüllt ist. Grundzahlen, auf die Ziffern, die mit der Basis 4 vorliegen, umgewandelt werden können, ergeben sich aus der folgenden Tabelle A:

Tabelle A

Ursprüngliche Basis (C = 4)

π	P	m	1
0	0	5
0	1	9
0	2	13
0	3	17
0	4	21
0	5	25
0	6	29
0	7	33
0	8

Grundzüge der Umwandlung

Die Umwandlungskreise nach der Erfindung beruhen auf der Tatsache, daß Ziffern, die in einer ersten Grundzahl vorliegen, dann auf eine zweite Grundzahl umgewandelt werden können, wenn die folgende Gleichung erfüllt ist:

m = C(PC + 1),
m = CX.

0 4

1 20

2 36

3 52

4 68

5 84

6 100 1 7 116 1 8 132

2 0 16

2 1 80

2 2 144

2 3 208

usw.

Aus der Tabelle A ist ersichtlich, daß Ziffern mit der Basis 4 auf eine Grundzahl 1 (gleiche Basis) 5,9,13 usw. umgewandelt werden können.

Bei einem anderen Beispiel liegen die Daten mit der Basis 10 vor, und diese können auf andere Grundzahlen nach Tabelle B umgewandelt werden:

Tabelle B

Ursprüngliche Basis (C = 10)

0	0	1
0	1	11
0	2	21
0	3	31

Fortsetzung

41

1	0	10
1	1	110
1	2	210
1	3	310
1	4	410
2	0	100
2	1	1100
2	2	2100
2	3	3100
2	4	4100

IO Umwandlung von der Basis 2 auf die Basis 10 oder auf die Basis 12

Es wird auf die F i g. 1 bis 6 Bezug genommen, wo die Schaltungen angegeben sind, die zur Umwandlung mit binärer Basis 2 (Grundzahl C) vorliegenden Ziffern auf die Dezimalbasis 10 (Grundzahl m 1) oder die Duodezimale-Basis 12 (Grundzahl m2) erforderlich sind.

Zur Erläuterung sei angenommen, daß die Ziffer »255« in binärer Form in dem Gedächtnis 1 aus F i g. 1 gespeichert ist. Die Ziffer 255, die binär gespeichert ist, wird nach den folgenden Schritten in Dezimalform umgewandelt.

1. Umwandlungsschritt (Basis 2 in Basis 10) Ursprüngliche Ziffer (N + R) Rest R

usw.

Wenn entschieden worden ist, welche Divisoren m aus der Gleichung abgeleitet werden können, dann erfolgt die Umwandlung der mit der ursprünglichen Basis vorliegenden Ziffer auf die neue Basis nach folgenden Schritten:

1. Es wird der Rest ermittelt, mit dem die neue Basis in dem Dividenden mit der alten Basis enthalten ist.

2. Der Rest wird von dem ursprünglichen Dividenden abgezogen.

3. Es folgt eine schnelle Division, wobei ein Subtrahend verschoben und entwickelt wird, um aus den Daten gewichtete Repräsentanten für den folgenden Umwandlungszyklus zu erzielen.

4. Der während des ersten Schrittes entwickelte Digit und Rest wird gespeichert und ausgedruckt, und zwar nach Maßgabe der in Frage kommenden Grundzahl.

Die eben angegebenen vier Umwandlungsschritte werden so oft wiederholt, wie es erforderlich ist, um die ursprünglichen Daten auf die neue Grundzahl umzuwandeln, also bis die ursprünglichen Daten auf Null reduziert sind.

Nach Verschiebung und Division (neu N + R)

2. Umwandlungsschritt
Ziffer (neu N +R)
Rest R

Nach Verschiebung und Division

(neuer R) 2

3. Schritt

Letzter Digit (R) 2

(N + R wurde auf Null reduziert)

Die Umwandlung von der Basis 2 auf die Basis 10 beispielsweise führt zur Entwicklung eines Restes (R) in aufeinanderfolgenden Zyklen. Im ersten Zyklus ist der dezimale Rest eine 5, desgleichen im zweiten Umwandlungsschritt. Im Anschluß an den zweiten Umwandlungsschritt verbleibt nur noch eine »2« von der ursprünglichen Ziffer 255, und es ist keine weitere Umwandlung erforderlich.

Wenn eine Ziffer von einer Grundzahl auf die andere umgewandelt werden soll, dann können die Reste leicht durch Ansammeln entsprechender Werte für die Ordnungszahlpositionen der ursprünglichen Daten nach einem Muster — wie in der folgenden Tabelle C angegeben — entwickelt werden:

Tabelle C	Status	(100)	1	Basis-10-Wert	Einheiten	Jt	Basis-12-Wert	Einheiten	■	41
Binärer Bit	1		2	(Grundzahl ml)	1	)	(Grundzahl ml)	1		8/
(Grundzahl C)	1			(10)	2	J	(144) (12)	2
	O				4			4I J	4I 81
1st	1				8	2 Λ		'4D
2nd						4 IJ
3rd	1			6	8 Γ
4th		Musterwiederholung			6J	Musterwiederholung
		1	1			1
5th		0
	0	3		2
6th	0	6	5
7th		2	(10)
8th		5
9th			1 9

(Relative Werte von binären Bits ausgedrückt in Basis-10- und Basis-12-Werten. Das Beispiel zeigt die Ziffer 59 binär gespeichert).

Die Tabelle C zeigt die gewichteten Gleichungen für jede Grundzahlposition einer binären Ziffer für die Basis 10 und die Basis 12. Mit dem Wiederholungsmuster 2, 4, 8, 6, 2, 4, 8, 6 usw. werden die Reste schnell entwickelt und angesammelt. Zu diesem Zweck werden die entsprechenden gewichteten Gleichungen mit ignorierten Trägern versehen. Eine abschließende, totale Akkumulation, bei der die Träger ignoriert werden, ergibt einen Ausdruck für die Digits in der neuen Grundzahl.

Diese Grundzüge werden bei der Umwandlung von der binären Basis 2 auf die Basis 12 mit einem Wiederholungsmuster 4,8,4,8,4,8 angewendet.

Die Schaltung nach F i g. 1 kann zur Entwicklung der Reste (R), bezogen auf die Basis 10 oder die Basis 12, bei Ausgangsdaten (N + R) in der Basis 2 angewendet werden.

In der nachfolgenden Tabelle D sowie in den weiter unten folgenden Tabellen I, P, Q, R und S sind neben den in den angegebenen Schaltungsanordnungen zu verarbeitenden Werten »0« und »1« noch andere Ziffern angegeben, wie z. B. »2«, »3«, »4«, »6«, »8«. Da diese Ziffern ganz bestimmten bewerteten Sammlereingängen zugeordnet sind, genügt es für diese Ziffern in den Tabellen Ziffer 1 zu schreiben.

Tabelle D

Basis 2 (Grundzahl C) auf Basis 10, (Grundzahl m 1), erster Zyklus — Bestimmung des Restes (R)

Zeitperiode	lesen	2	Von der	Zur Gedächt- Sammler-	8-4-2-1	1	2	1	4	1	8	1	4-2	1	2	1	4	1	8	1	Basis 10	-2-1	1	Sammler	-4-2-1	0	1	Sammler-
	schreiben	tin	Gedächtnis	nisspeicher- eingang	1			0		Register		0	1	Register-
	lesen	+ R):	speicher	Schaltung		Sammler		1		0	1	1	Zählung
	schreiben		Schaltung		ausgang	1		8-	0	1	1
TO Bit 20	lesen		1		C-8-4		1		0	1	1
0)	schreiben			0 0 0	1		0	0	1	1	1
Ti Bit 2'	lesen	1				1	0	1	0	1
(2)	schreiben		0 0 0	0		0	1	0	1	3
T2 Bit 22	lesen	1			1	0	1	0	1
(4)	schreiben		0 0 1	0		0	1	0	1	7
T3 Bit 23	lesen	1			1	0	0	1	1
(8)	schreiben		10 1	1		0	0	1	1	5
TA Bit 2"	lesen	1			1	0	0	1	1
(16)	schreiben		1 0 0	1		0	0	1	1	1
T5 Bit 25	lesen ·	1			1	0	1	0	1
(32)	schreiben		0 0 0	0		0	1			3
Γ6 Bit 26	Ursprüngliche	1				0	1
(64)	Ziffer-Basis		0 0 1			0				7
Tl Bit 2?	3 ausgedrücki	1				0
(128)	Basis 10 (N	ΐ	1 0 1			0				5
	Rest (R)
	Basis 10:
	I
	255
			5

Tabelle D zeigt die Entwicklung des Restes »5« aus der ursprünglichen Ziffer »255«. Die ursprüngliche Ziffer 255 wird aus dem Gedächtnis 1 gemäß F i g. 1 während der Zeitperioden TO bis Tl gemäß Fig.2 gelesen. Tabelle D zeigt, daß die Bits von dem Gedächtnis an die Gedächtnisspeicherschaltung 2 gelangen. Die Bits, die in der Gedächtnisspeicherschaltung 2 gespeichert sind, passieren allgemein mit 3 bezeichnete UND-Kreise sowie ODER-Kreise, gesteuert über Steuerleitungen Γ0 bis TT. Die erwähnten Kreise 3 weisen UND-Kreise 4-13 sowie ODER-Kreise 14-16 auf. Die UND-Kreise werden nur bei Umwandlung von der Basis 2 auf die Basis 10 konditioniert Der UND-Kreis 10 wird nur konditioniert bei Umwandlung von der Basis 2 auf die Basis 12. Die anderen UND-Kreise werden gemeinsam konditioniert bei Umwandlung von der Basis 2 auf die Basis 10 oder von der Basis 2 auf die Basis 12.

Mit der Torschaltung nach F i g. 1 werden die Eingänge 8, 4, 2 und 1 des Sammlers 17 getastet nach Maßgabe der gewichteten Gleichungen für die neue Basis zur Entwicklung der Reste. Die Ausgänge des Sammlers 17 werden über Torschaltungen 18 bis 21 in vier zeitweise speichernde Verriegelungsschaltungen A8, A4, A2 und A1 eingespeist. Die in diesen Verriegelungsschaltungen gespeicherten Werte gelangen an zugeordnete Eingänge des Sammlers 17 während der folgenden Taktperioden, um die Reste zu sammeln.

Der zweite Zyklus des Umwandlungsvorganges ist in Tabelle E angegeben.

609 524/168

Tabelle E

Basis 2 auf Basis 10, zweiter Zyklus — subtrahiere den Rest (R) von N + R

Zeitperiode Von der Zum Ge- Samm- Basis 10 Sammler- Sammler-Gedächtnis- dächtnis- ler- Sammler- Register Registerspeicher- sammler 1 eingang ausgang Zählung schaltung Ausgang 8-4-2-1 C-8-4-2-1 8-4-2-1

TO 2° lesen

schreiben
Ti 2i lesen

schreiben
T2 22 lesen

schreiben
T3 23 lesen

schreiben
T4 2⁴ lesen

schreiben
T5 25 lesen

schreiben
Γ6 26 lesen

schreiben
Tl Ι· lesen

schreiben

Ursprüngliche Ziffer N + R
abzüglich Rest R

1
0
1
1
1
1
1

255
5_

250

0	0	0	1	0	0	0	0	0	0	1	0	1	5
												T
0	0	0	1	0	0	0	0	1	0	1	0	1	5
											T
0	0	0	1	0	0	0	0	0	0	1	0	1	5
										T
0	0	0	1	0	0	0	0	1	0	1	0	1	5
									T
0	0	0	1	0	0	0	0	1
0	0	0	1	0	0	0	0	1
0	0	0	1	0	0	0	0	1
0	0	0	1	0	0	0	0	1

Während des zweiten Zyklus werden die vorher entwickelten Reste von den ursprünglichen Daten der Basis 2 abgezogen. Die dafür vorgesehene Schaltung ist in F i g. 3 dargestellt und weist die Gedächtnisspeicherschaltung 1 und den Akkumulator 17 mit einem Verzögerungskreis 54 zur verzögerten Übertragung des Übertragausganges des Sammlers um einen Zyklus auf. Die Reste, die in den Verriegelungsschaltungen A gespeichert sind, gelangen in den Zeitperioden TO, Ti, T2 und T3 in den Sammler, während entsprechende Bits der ursprünglichen Basis 2 (N + R) aus der Gedächtnisspeicherschaltung 1 zur Entwicklung der Ziffer Af ausgelesen werden.

Die Subtraktion des Restes von der ursprünglichen Ziffer (N + R) führt zu einem Dividenden, der ein ganzzahliges Vielfaches des Divisors ist und im vorliegenden Fall zur Zahl 10, in die die Ziffer umgewandelt werden soll.

Die Reste gelangen an eine weiterverarbeitende Vorrichtung, wie z. B. ein Gedächtnis oder einen Drucker, und zwar über Leitungen 83 bis 86 gemäß Fig. 3.

An Hand der F i g. 4 bis 6 wird nun die Division erläutert. Die Division besteht in einer Kombination von Verschiebevorgängen und/oder Subtraktionen nach Maßgabe eines entwickelten Subtrahenden.

Das Schema hängt wesentlich davon ab, daß der Dividend ein ganzzahliges Vielfaches des Divisors ist. Die nun folgende Gleichung ergibt den Subtrahenden, der entwickelt wird, um die Division durch serienweise Subtraktion durchzuführen.

Für die Division von N durch m ist die folgende Gleichung maßgebend:

JV-(W-I)- =» N/m. m

Diese Gleichung bestimmt, daß die gewünschte Antwort erhalten wird, wenn (m — l)-mal die Antwort erhalten wird. (Einfacher also sollte m als positive ganze Zahl behandelt werden, während die Vorzeichensteuerung separat erfolgt.) Die Antwort wird also benötigt, ehe der tatsächliche Subtrahend entwickelt werden kann. Dies ist jedoch nur teilweise richtig. In einer Serienmaschine wird die Subtraktion zunächst nach Maßgabe der Bits niedrigerer Ordnung durchgeführt, um den Übertrag entsprechend zu verarbeiten. Wenn demzufolge (m — l)-mal die Antwort entwickelt wurde, nach einem Verfahren, das nur verzögerte Ausdrücke verwendet, dann ist der eine Bit des Subtrahenden immer als Null bekannt, so daß der eine Bit der Antwort entwickelt werden kann. Sobald dieser Bit erzeugt wurde, liegt er für eine entsprechende Verzögerung zur Erzeugung des Subtrahenden vor. Die so begonnene Folge kann bis zum Ende des Wortes fortgesetzt werden.

Die Tatsache, daß die Multiplikation mit (m — 1) nur durch verzögerte Ausdrücke durchgeführt werden kann, führt zu Schwierigkeiten, wenn m sehr groß ist. Die Division wird unterstützt, wenn man das höchste Vielfache von zwei eines Faktors von m durch einfache binäre Verschiebung nach rechts der Nummernposition entfernt. Das bedeutet, daß, wenn m = (2") ATist, N um η Positionen verschoben wird, und XaIs neues m für den Rest der Division verwendet wird. Wenn X gleich »1« ist, dann genügt die Verschiebung nach rechts endgültig.

Die nun folgende Tabelle F zeigt die Subtraktions-Gleichungen und die erforderlichen Verschiebungen für die Umwandlung von der Basis 2 in irgendeine andere Basis von 1 bis 32.

Tabelle F

Verschiebung
nach rechts
/2-Positionen

Subtraktions-Gleichung

1	0
2	1
3	0
4	2
5	0
6	1
7	0
8	3
9	0
10	1
11	0
12	2
13	0
14	1
15	0
16	4
17	0
18	1
19	0
20	2
21	0
22	1
23	0
24	3
25	0
26	1
27	0
28	2
29	0
30	1
31	0
32	5

	O	μ κι
1	O
	K 1
1	O
	Kl	h /ei
3	KX
	Kl H	μ /C2
1	O	h KX
	K3	μ /C2 η
5	Kl
	Κ3 H
3	KX
	Κ3 H	μ KX
7	Kl H
	Κ3 H	μ /C2
1	O	μ KX
	KA	μ Κ2 -
9	Κ3
	Κ4Η	μ Κ3
5	Kl	μ Κ2
	KA H	μ ΑΓ3 ~
11	Κ3 H	μ /Π
	KA H	μ ΑΓ3 -
3	/Π	μ Ki -,
	K 4 -	μ Κ3 η
13	Κ3 H
	K 4 H
7	Kl H
	K 4 -
15	Κ3 Ί
	/C4 H
1	O
μ α:ι
μ^ι
μ /Ci
μ ΑΓ2
μ κχ
l· Kl + KX

Antwort verzögert um 1 Bit

Antwort verzögert um 2 Bits Antwort verzögert um 1 Bit Summe der Antwort verzögert um 2 Bits + Antwort verzögert um 1 Bit

Antwort verzögert um 3 Bits usw.

Die Verschiebeoperation kann entweder vor oder nach der Division durch ^vorgenommen werden.

Nach den oben angegebenen Grundzügen erfolgt im dritten Zyklus bei der Umwandlung der Ziffer »255« im Anschluß an die Subtraktion des Restes »5« eine Verschiebung nach Maßgabe der folgenden Tabelle G.

Tabelle G

Basis 2 in Basis 10, dritter Zyklus, Rechtsverschiebung um η Positionen.

Für Basis 2 in Basis 10 Verschiebung nach rechts um eine Position

m = TX 2i ■ 5

Zeitperiode

Von Gedächt- Zum Genisspeicher dächtnisschaltung 5 sammler 1 Ausgang

TJ V	lesen	1	0
	schreiben
T6 26	lesen	1	1
	schreiben
T5 25	lesen	1	1
	schreiben
TA 24	lesen	1	1
	schreiben

45

55

6o

Zeitperiode	lesen	Von Gedächt	Zum Ge
	schreiben	nisspeicher	dächtnis
	lesen	schaltung S	sammler 1
	schreiben		Ausgang
Γ3 23	lesen	X
	schreiben		1
Τ2 22	lesen	0
	schreiben		1
Tl 21	1
		0
ΓΟ 20	0
		1

Verschiebung N rechts η Positionen Ergebnis N⁺ 125

Für die erforderliche Verschiebung dient ein Verzögerungskreis 55 gemäß F i g. 4 mit einem UND-Kreis 56, der für die Umwandlung von der Basis 2 auf die Basis 10 konditioniert wird. Während der Verschiebung der Daten aus dem Gedächtnis laufen die Zeitperioden umgekehrt, also von Tl bis TO, wie in Fig.5 angegeben.

Im Anschluß an den Verschiebevorgang werden die Daten durch den entwickelten Subtrahenden X gemäß der nun folgenden Tabelle H dividiert.

14

Tabelle H

Basis 2 auf Basis 10, vierter Zyklus — dividiere durch X Für die Basis 2, X = 5
_m = 2" X =2ΐ·5

Zeitperiode

Von der Gedächtnisspeicher schaltung 5

Zur Gedächtnis- speicherschaltung Vom Gedächtnis
zum Sammler
8-4-2-1

Verzögert zum Sammler 8-4-2-1

Basis Sammlerausgang ß-8-4-2-1

TO	20	lesen	1	1
		schreiben
Ti	2»	lesen	0	0
		schreiben
T2	22	lesen	1	0
		schreiben
T3	23	lesen	1	1
		schreiben
T\	24	lesen.	1	1
		schreiben
T5	25	lesen	1	0
		schreiben
Ts	26	lesen	1	0
		schreiben
ti	T	lesen	0	0
		schreiben

1	0
0	0
1	1
1	0
1	0
1	1
	1
0	0

Im Gedächtnis gespeichert bei
Beginn des vierten Zyklus N⁺ = 125 im Gedächtnis gespeichert am
Ende des vierten Zyklus: 25

Ergebnis: Speicherung im
Gedächtnis bei der
Basis 10: 25

F i g. 6 zeigt die Schaltungen einschließlich des Gedächtnisses und des Sammlers 17. Diese Phase der Übertragung ist im wesentlichen eine Division der Ziffer N⁺. Bei der Übertragung von der Basis 2 auf die Basis 10 wird ein UND-Kreis 25 gemäß F i g. 6 konditioniert, der dann mit Verzögerungskreisen 26 und 27 den Subtrahenden gemäß Tabelle H entwickelt.

Nachdem die vier Zyklen aus den Tabellen D, E, G und H abgeschlossen sind, speichert das Gedächtnis die Ziffer »25« in benärer Form und ist nun bereit, für eine neue vier Zyklen umfassende Betriebsfolge, wie sie gerade beschrieben wurde.

Umwandlung von der Basis 2 auf die Basis

Die Schaltungen gemäß F i g. 1 bis 6 sind durch entsprechende Konditionierung für die Umwandlung von der Basis 2 auf die Basis 12 geeignet. Die nun folgenden Tabellen I, J, K und L zeigen diese vier Zyklen für die Umwandlung von der Basis 2 im Gedächtnis gespeicherten Daten in die Basis

Tabelle I

Basis 2 (Grundzahl C) auf Basis 12 (Grundzahl /77 2), erster Zyklus Bestimmung des Restes (R)

Leitperiode Von der Zum Ge- Samm- Basis 12 Sammler- Sammler-Gedächtnis- dächtnis- ler- Sammler- Register Registerspeicher- ■ sammler 1 eingang ausgang Zählung schaltung Ausgang 8-4-2-1 C-8-4-2-1 8-4-2-1

ro	Bit 20	lesen	1	1
	(1)	schreiben
Ti	Bit 21	lesen	1	1
	(2)	schreiben
T2	Bit 22	lesen	1	1
	(4)	schreiben
T3	Bit 23	lesen	1	1
	(8)	schreiben
ΤΛ	Bit24	lesen	1	1
	(16)	schreiben
T5	Bit 25	lesen	1.	1
	(32)	schreiben

0 0 0 0 1

0 0 0 11

0 0 111

10 0 11

0 0 111

10 0 11

0 0 0 1

0 0

0.111

0 0

0 1117

0 0

15

16

Fortsetzung	Von der Gedächtnis speicher schaltung	Zum Ge dächtnis sammler 1 Ausgang	Samm ler eingang 8-4-2-1	Basis 12 Sammler ausgang C-8-4-2-1	Sammler- Register 8-4-2-1	Sammler- Register- Zählung
Leitperiode	1 1	1 1	4 8	0 0 111 10 0 11	Olli 0 0 11	7 3
Te Bit 26 lesen (64) schreiben Tl Bit 27 lesen (128) schreiben Original Ursprüngliche Ziffer: 255 (N + R)

Rest (R), Basis 12:

Tabelle J

Basis 2 auf Basis 12, zweiter Zyklus — subtrahiere den Rest (R)

Zeitperiode	lesen	Von der	Zum Ge	Samm	-2-	-1	Basis 12	0	-1	Sammler-	-1	Sammler-
	schreiben	Gedächtnis	dächtnis	ler	0	1			0	Register	1	Register-
	lesen	speicher	sammler 1				Sammler	0			T	Zählung
	schreiben	schaltung	Ausgang	eingang	0	1	ausgang		0	8-4-2-	1
TO 2"	lesen	1		8-4-				0		0 0 1
	schreiben		0	0 0	0	1	C-8-4-2		1			3
Ti 2'	lesen	1					0 0 0	0		0 0 1
	schreiben		0	0 0	0	1			1	t		3
T2 22	lesen	1					0 0 0	0
	schreiben		1	0 0	0	1			1
Γ3 23	lesen	1					0 0 0	0
	schreiben		1	0 0	0	1			1
TA 24	lesen	1					0 0 0	0
	schreiben		1	0 0	0	1			1
T5 23	lesen	1					0 0 0	0
	schreiben		1	0 0	0	1			1
T6 26	Ursprüngliche Ziffer (N +	1					0 0 0
	abzüglich Rest (R)		1	0 0
Tl T	1					0 0 0
		1	0 0
	R): 255				0 0 0
	3

N 252

Tabelle K

Basis 2 in Basis 12, dritter Zyklus, Rechtsverschiebung um η Positionen

Für Basis 2 in Basis 12, Verschiebung nach rechts um zwei Positionen m32ⁿX= 22 · 3

Zeitperiode

Von Gedächtnisspeicherschaltung

Zum Gedächtnissammler 1 Ausgang

Tl	Ί*	lesen	1
		schreiben
Te	26	lesen	1
		schreiben
T5	25	lesen	1
		schreiben
T4	24	lesen	1
		schreiben
T3	23	lesen	1
		schreiben

0 0 1 1 1

Fortsetzung

Zeitperiode

Von Gedächtnisspeicherschaltung
5

Zum Gedächtnissammler 1
Ausgang

T2 Ti

το

lesen	1
schreiben
lesen	O
schreiben
lesen	O
schreiben

N =252

252

Verschiebungsergebnis -— = N⁺ = 63
4

Tabelle L

Basis 2 auf Basis 12, vierter Zyklus — dividiere durch X Für die Basis 2 in Basis 12, X = 3

_m = 2" X = 22 · 3

Zeitperiode

Von eier
Gedächtnisspeicher
schaltung S

Zur

Gedächtnisspeicher schaltung S Vom

Gedächtnis
zum Sammler
8-4-2-1

Verzögert
zum

Sammler
8-4-2-1

Sammler
Ausgang

ß-8-4-2-1

TO 20 lesen	1	ί	1
schreiben		= 63
Ti 2' lesen	1		0
schreiben
T2 22 lesen	1		1
schreiben
T3 23 lesen	1		0
schreiben
T\ 24 lesen	1		1
schreiben
TS 25 lesen	1	0
schreiben
T6 26 lesen	0	0
schreiben
Tl 2? lesen	0	0
schreiben
Im Gedächtnis gespei
chert bei Beginn des
vierten Zyklus N+
Im Gedächtnis gespei	ί
chert am Ende des	21
vierten Zyklus
Ergebnis: Speicherung
im Gedächtnis bei	21
der Basis 12

1	0
1	1
1	0
1	1
1	0
1	1
0	0
0	0

Während des ersten Zyklus nach Tabelle I wird der Rest — im vorliegenden Fall »3« — im Sammler 17 gemäß F i g. 1 entwickelt.

Während des zweiten Zyklus wird der Rest »3« von der ursprünglichen Ziffer »255« in den Schaltkreisen gemäß F i g. 3 abgezogen. Nach den Tabellen K und L wird eine neue Zahl im Gedächtnis 1 gespeichert, indem die Ziffern Num zwei Positionen — gesteuert durch den UND-Kreis 57 gemäß F i g. 4 — verschoben wird, und eine Division durch 3 — gesteuert durch den UND-Kreis 28 nach F i g. 6 — vorgenommen wird. Das Ergebnis im Gedächtnis ist eine »21«, die dort mit einem Rest 2, der nach der Tabelle I entwickelt wurde, in der

6o Basis 2 gespeichert ist. Die Zyklen verlaufen nach den Zeitperioden Γ0 bis T7 gemäß F i g. 2 mit Ausnahme des dritten Zyklus, der mit umgekehrter Zeitperiodenfolge Tl bis TO gemäß F i g. 5 abläuft.

Umwandlung von der Basis 3
auf die Basis 10 oder 12

Um die Vorzüge, die mit der vorliegenden Erfindung erzielbar sind, vor Augen zuführen, ist in den F i g. 7 bis 12 ein zweites Ausführungsbeispiel für die Umwandlung von der Basis 3 auf die Basis 10 oder 12 dargestellt. Gemäß Fig.7 ist mit 30 ein Gedächtnis, zur Speicherung von Daten der Basis 3 bezeichnet. Dem

20

Gedächtnis 30 sind Gedächtnisspeicherschaltungen S1 und 52 zugeordnet, die auf der Basis 3 Ordnungszahlen während der Zeitperioden TO bis Tl gemäß Fig.8 erzeugen. Eine Basis-3-Repräsentation kann die Formen 0,1 oder 2 während einer Periode annehmen. Wenn die Basis-3-Repräsentation »0« ist, dann ist keine der Gedächtnisspeicherschaltungen St und 52 beaufschlagt. Bei einer Repräsentation »1« ist nur die Gedächtnisspeicherschaltung S1 beaufschlagt, und bei einer Repräsentation »2« ist nur die Gedächtnis- ι ο speicherschaltung 52 beaufschlagt. Mit 31 ist ein Sammler bezeichnet, dem zeitweise speichernde Verriegelungsschaltungen /4 1, A 2, A3 und A6 zugeordnet sind. Ein eingangsseitiges Torschaltungsnetzwerk weist eine Vielzahl von UND-Kreisen 32 bis 52 sowie eine Vielzahl von ODER-Kreisen 60 bis 65 auf. Die Ausgänge des Torschaltungsnetzwerks entwickeln die Reste zur Basis 10 bzw. 12. Restkreise, die beiden Basen 10 und 12 zugeordnet sind, sind mit Ausgängen Xi und X 2 anderer UND-Kreise, wie z. B. der UND-Kreise 40,41, 45 und 46 beaufschlagt.

Tabelle M

m = 3"(3P+ 1) = 3ⁿX

Zunächst wird die gegebene Gleichung geprüft, um zu untersuchen, ob die Basis 3 (Grundzahl C) korrekt in die Basis 10 (Grundzahl m 2) oder die Basis 12 (Grundzahl m 1) übertragen werden kann. Die folgenden Gleichungen sind für eine solche Übertragung maßgebend:

/77 = O(PC+ 1),

m = σχ,

m = 3"(3P + 1).

Der Divisor m kann dann benutzt werden, wenn ganze Zahlen η und /Miese Gleichung erfüllen.

Die Division durch 12 oder 10 ist z. B. zulässig, wenn gilt:

(ml) 12 = 3i(3 · 1 + 1) = 3 (4)12,
(/n2)10 = 3°(3 · 1 + 1) = 1 (10) = 10.

Die nun folgende Tabelle M zeigt die Grundzahlen, auf die die Basis 3 nach Maßgabe der eben angegebenen Gleichungen übertragen werden kann.

Zulässige
Divisoren

N_ m

Ψχ

JV

Verschiebung nach rechts um η Positionen erzeuge
Subtrahenden-Gleichung

0 1

2 3 4

0 1

2 3 4

0
1

2
3
4

4
7

10 «-
13

12 <■
21
30
39

117

0 0 0 0 0

1 1 1 1

2 2 2 2 2

Verzögerung 1

Verzögerung 1 + Verzögerung 1

Verzögerung 2

Verzögerung 1 + Verzögerung 2

usw.

Verzögerung 1

Verzögerung 1 + Verzögerung 1

Verzögerung 2

Verzögerung 1 + Verzögerung 2

usw.

Verzögerung 1

Verzögerung 1 + Verzögerung 1

Verzögerung 2

Verzögerung 1 + Verzögerung 2

usw.

Aus der Tabelle M ist ersichtlich, daß der Divisor m 65 Basis 3, der Basis 10 oder der Basis 12 stehen können, je

gleich 10 oder m gleich 12 neben anderen zulässig ist. nachdem, welche Übertragung vorgesehen ist. Die

Für den Sammler 31 gemäß F i g. 7 sind gewichtete Sammlerrepräsentationen und dezimalen Äquivalente

Positionen 6,3,2 und 1 ausgewählt, die für die Daten der sind aus der folgenden Tabelle N ersichtlich.

Tabelle N	Bits
Sammler-Code	6-3-2-1
Ziffer	0 0 0 0
	0 0 0 1
0	0 0 10
1	0 10 0
2	0 10 1
3	0 110
4	10 0 0
5
6

Ziffer	Bits
	6-3-2-1
7	10 0 1
8	10 10
9	110 0
10	110 1
11	1110

Die einzelnen Verfahrensschritte zum Umwandeln der Daten der Basis 3 auf solche der Basis 12 mit Hilfe von Resten, Verschiebevorgängen, Divisionen und Subtraktionen nach Maßgabe der F i g. 7 bis 12 ergeben sich aus den nun folgenden Tabellen P, Q, R und S.

Tabelle P

Basis 3 (Grundzahl C) auf Basis 12 (Grundzahl m 1) Erster Zyklus: Erzeuge Reste für m — 12 durch Addition

Zeit	Digit	lesen/	1	S\	Sammler	Sammlerausgang	Verriegelungs
		schreiben			eingang	Übertrag	schaltungen A
		(R/W)	0			1	»Rest«
	3°	R			6-3-2-1	I 6-3-2-1	6-3-2-1
Zeit		W	1
periode	3'	R
		W	0
TO	32	R		0	0 0 2 0	0 0 0 2 0\	0 0 0 0
		W	0				--* 0 0 2 0
Ti	33	R		0	0 0 0 0	0 0 0 2 0--^	0 0 2 0
		W	0				N0020
Tl	34	R		0	6 0 0 0	0 6 0 2 0\	0 0 2 0
			0				■^6020
TZ	35	R		0	0 0 0 0	Ü602ÜV	6 0 2 0
		W	0				Ν6020
T4	36	R		1	6 3 0 0	C 0 3 2 0^^	6 0 2 0
		W				^ 0 3 2 0
Γ5	37	R	0	0 0 0 0	0 0 3 2 0\^_	0 3 2 0
		W				^* 0 3 2 0
Γ6			0	0 0 0 0	0 0 3 2 O^	0 3 2 0
						"-* 0 3 2 0
Tl			0	0 0 0 0	0 0 3 2 0-^	0 3 2 0
						Nö3 20

Schreibe zurück auf Speichere von dieser Date Dividiere die Zahl 101 durch 12 = 8, Rest = 101, Basis 10 = 00010202, Basis N+R= N+ R

Tabelle Q

Basis 3 auf Basis 12 Zweiter Zyklus: Subtrahiere Rest von den Basis-3-Daten

Zeit	Digit	lesen/	Si	S2	Sammler	Sammler	Sammlereingang aus den
		schreiben (R/W)			eingang	ausgang	Verriegelungsschaltungen
	30	R					A (beaufschlagt im ersten
Zeit		W			Übertrag	Übertrag	z,yKius;
periode	31	R			J6-3-2-1	J6-3-2-1	6-3-2-1
TO		W	2	0	0 2 0	0 0 0	2 0
	32	R
Ti		W	0	0	0 0 0	^. B 2 0	0 3
	33	R
T2		W	2	0	B *"2 0	0 0 1
	34	R
T3		W	0	0	0 0 0	0 0 0
T4		0	1 '	0 0 1	0 0 1

23

24

Fortsetzung

Zeitperiode

Digit

	Si	S2 Sammler	Sammler	Sammlereingang aus den
		eingang	ausgang	Verriegelungsschaltungen
				A (beaufschlagt im ersten Zyklus)
lesen/		Übertrag	Übertrag	6-3-2-1
schreiben (R/W)		J6-3-2-1	J6-3-2-1
R	0	0 0 0 0	0 0 0
W
R	0	0 0 0 0	0 0 0
W
R	0	0 0 0 0	0 0 0
W			^^
		Schreibe zurück in "
		den Speicher von
		dieser Date

T5 T6 Tl

35 36 37

101 - 5 = 96, Basis

0, Basis

Tabelle R

Basis 3 in Basis

Dritter Zyklus: Verschiebe nach rechts um eine Digit-Position für

m = 12 = 31 (4)

Zeit	Digit	lesen/schreiben	S3	Schreibe zurück in
		(R/W)		den Speicher
				Verzögerung eins R/W
Zeit
periode				2-1

Tl T6 T5 T4 T3 T2 Ti TO

37 36 35 34 33 32 31 30

0 0 0 0 0 0 2 0

Ergebnis = N⁺

Tabelle S

Basis 3 in Basis

Vierter Zyklus: Dividiere N⁺ durch X, X = 4 m = 31 X = 31 (4) Zeit

Zeitperiode

Digit

	52	&	Sammler	Sammler
			eingang	ausgang
			Übertrag	Übertrag
			1 2-1	I 2-1
lesen/
schreiben
(R/W)
R	2	0	0 2 0	0 2 0
W
R	0	1	0 1	^B 2 0
W
R	0	0	BOO	^- B 0 0
W			J^
R	0	1	B 0 1	0 0 0
W

Verzögernder Sammlereingang Subtrahend i 2-1

TO
Ti T2 T3

30 31 32 33

Fortsetzung	Digit	lesen/	S2	Sx	Sammler	Sammler	Verzögernder
Zeit		schreiben			eingang	ausgang	Sammlereingang
		(R/W)			Übertrag	Übertrag I' 9 1	Subtrahend I 9 1
	34	R				* —	J Z-X
Zeit		W
periode	35	R
		W	0	0	0 0 0	0 0 0	0 0
7*4	36	R
		W	0	0	0 0 0	0 0 0	0 0
T5	37	R
		W	0	0	0 0 0	0 0 0	0 0
T6		Schreibe in den Speicher von dieser Date
		Ergebnis = 0000002 2, Basis 3	0	0	0 0 0	0 0 0	0 0
Tl '					—
				_-—■ ■
	= 8, Basis 10)

Während des ersten Zyklus wird der Rest, bezogen auf die Basis 12, entwickelt, und zwar in den Schaltungen gemäß F i g. 7 nach den Zeitperioden gemäß Fi g. 8.

Tabelle T

Die Restentwicklung basiert auf dem Wiederholungsmuster gemäß der folgenden Tabelle T.

Basis 3
(Rundzahl Q

Wert in der Basis 10

(Grundzahl ml)

103 102 (101)

Rest Wert in der Basis 12

(Grundzahl ml)

123 122 121

Rest

(30) 1. Digit O	1	1	1	0 1	\	ι	ι	1	1	1	0	\	Oi
1				1	\	/	2				Wieder-	3
2	2	2	2	2	\			1	2	1	holungs	6
(31) 2. Digit O	4	4	5	0	Wieder			3	4	2	muster	0
1				3	holungs-					Ol		9
2		7	8	6	muster			5	6	3	/	6
(32) 3. Digit 0		4	6	0	I		(10)	1	6
1				9				0
2		1	4	8		3	8	9
(33) 4. Digit 0		3	8	0		6	4	6>
1				7				Ol
2			2	4			0	3	0I
(34) 5. Digit 0			5	Oi			1	6	3
1				1				0	6
2			8	2			2	9
(35) 6. Digit 0			7	0			4	6J
1			3
2			6
(36) 7. Digit 0	0
1	CTl
2	8
(37) 8. Digit 0	0
1	7
2	4J

Wenn eine Umwandlung von der Basis 3 in die Basis 10 vorgenommen wird, dann ist das Wiederholungsmuster 0, 1, 2, 0, 3, 6, 0, 9, 8, 0, 7 und 4, wie aus Tabelle T ersichtlich. Im vorliegenden Beispiel, wo die Umwandlung von der Basis 3 zur Basis 12 vorgenommen wird, ist das Wiederholungsmuster 0, 3, 6, 0, 9 und 6 gemäß Tabelle T. Während der Zeitperioden TO bis Tl, während derer die Reste entwickelt werden, gelangen demzufolge die gewichteten Repräsentationen für die Basis 12 an die Eingänge 6, 3, 2 und 1 des Sammlers 31, um auf diese Weise den endgültigen Rest zu entwickeln, der gemäß Tabelle P eine »5« ist. Diese Repräsentation ist in den Verriegelulngsschaltungen A 3 und A 2, die dann eingeschaltet sind, und die gemeinsam eine »5« repräsentieren, niedergelegt.

Während des zweiten Zyklus werden die vorher entwickelten Reste von den Daten der Basis 3 durch die Verriegelungsschaltungen A gemäß F i g. 9 abgezogen. Konditionierung ist dabei nur während der Zeitperioden TO und Ti erforderlich, und alle Repräsentationen in

den Verriegelungsschaltungen A gelangen an die Eingänge 1 oder 2 des Sammlers 31, und zwar gesteuert durch die UND-Kreise 70 bis 73 sowie die ODER-Kreise 74 und 75. Während der Zeitperiode Γ0 sind demzufolge die Verriegelungsschaltungen A 1 und A 2 konditioniert und die Eingänge 1 und 2 des Sammlers 31 beaufschlagt, während in der Zeitperiode Ti die Verriegelungsschaltungen A 3 und A 6 konditioniert sind und die Eingänge 1 und 2 des Sammlers 31 beaufschlagt sind. Die daraus resultierenden Daten werden in das Gedächtnis 30 über die UND-Kreise 80 und 81 eingeschrieben und entwickeln dort Repräsentationen »0«, »1« und »2«. Wie aus Tabelle Q ersichtlich, repräsentieren die in das Gedächtnis 30 zurückgespeisten Daten »96« in der Basis 3, also »101« abzüglich »5«. Die Reste gelangen an eine Weiterverarbeitungsvorrichtung über die Leitungen 91 bis 94 gemäß F i g. 9.

Die aus Tabelle R ersichtliche Verschiebung der Daten im dritten Zyklus erfolgt nach der Schaltung gemäß Fig. 10. Die Schaltung nach Fig. 10 weist eine um eine Einheit verzögernden Verzögerungskreis 90 auf, die die Werte der Basis 3 aus dem Gedächtnis 30 um einen Zyklus, wie erforderlich, verzögert. Hierbei ■ werden die Zeitperioden umgekehrt in die Zeitperiodenfolge Tl bis TO, wie aus F i g. 11 ersichtlich.

Die Tabelle S zeigt den vierten und letzten Schritt der Umwandlung des ersten Digit nach der Schaltung gemäß F i g. 12. In diesem Fall wird das aus dem dritten Zyklus resultierende N⁺ durch Subtraktion dividiert, wobei der Subtrahend, gesteuert durch die UND-Kreise 95 und 96, gemäß Fig. 12, entwickelt wird. Diese UND-Kreise sind bei der Umwandlung der Basis 3 in die Basis 12 konditioniert. Bei dem dargestellten Fall der Umwandlung der gespeicherten Dezimalzahl »101« der Basis 3 in die Basis 12 entsteht eine der Basis 12 Rest von »5« und eine Speicherung im Gedächtnis von »8«, bezogen auf die Basis 3. Da die Ziffer im Gedächtnis 30 verbleibt und kleiner als die Basis ist, auf die die Umwandlung zielt — die Ziffer »8« ist kleiner als die Basis 12 — kann die gespeicherte Ziffer nun einfach in die Basis 12 übertragen werden, und es ist kein weiterer Verschiebe- oder Divisionsvorgang erforderlich, Damit ist die Umwandlung der Daten der Basis 3 in die Basis 12 vollzogen.

Umwandlung von Daten der Basis 3
auf die Basis 10

Die Daten der Basis 3 (Grundzahl C) sind in dem Gedächtnis 30 gemäß F i g. 7 gespeichert und können über geeignete Torkreise gemäß Fig.7 bis 12 auf die Basis 10 (Grundzahl /n2) umgewandelt werden. Die Zeitperioden sind vergleichbar mit denen aus F i g. 6 und 11. Nachdem die Reste der Basis 10 entwickelt wurden und von den Daten der Basis 3 subtrahiert sind, ist keine Verschiebung erforderlich, und deshalb kann der dritte Zyklus ausgelassen werden. Im vierten Zyklus wird die Ziffer TV, die mit der Ziffer N + synonym ist, durch 10 dividiert mittels der UND-Kreise 97 und 98 gemäß Fig. 12.

Zusammenfassung

Aus der vorgehenden Beschreibung ergibt sich, daß das erfinderische System vielfältig anwendbar ist Wenn man der Erfindung zugrunde liegende Prinzipien anwendet, kann eine Ziffer, die in irgendeiner Basis vorliegt, in eine andere Basis umgewandelt werden, wenn die vorgegebene Gleichung erfüllt ist Diese Gleichung wird im folgenden wiederholt und lautet:

m=>O(PC + 1).

Wenn positive ganze Zahlen Pund η ausgewählt sind, so daß die Gleichung erfüllt ist, dann kann eine Ziffer, die ursprünglich unter der Basis Cgespeichert wurde, in eine neue Basis m (Basis m 1, m2 usw.) umgewandelt werden.

Die hier dargestellten Schaltungen sind nur bei eingeschränkter Betrachtung den verschiedenen Umwandlungen zugeordnet. Durch entsprechende Auswahl der gewichteten Positionen in dem Sammler, wie zum Beispiel 6, 3, 2 und 1 gemäß Fig.7 bis 12 und entsprechende Ausgestaltung der Torschaltungsnetzwerke und entsprechende Verschiebe- und Divisionskreise sind sie geeignet, eine mit einer ersten Grundzahl gespeicherte Ziffer auf verschiedene andere Grundzahlen m 1, m 2 usw. umzuwandeln, solange die Umwandlungskreise der vorgegebenen Gleichung und den gewichteten Bit-Repräsentationen der in Frage stehenden Grundzahlen entsprechen.

Hierzu 6 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Vorrichtung zum Umsetzen einer Ausgangszahl, die in einer ersten Basis (C) ausgedrückt ist, in eine Ergebniszahl, die in einer zweiten, größeren Basis (^ausgedruckt ist, für den Fall

m =

+ 1)

mit ganzzahligem P und n, wobei die Ausgangszahl bzw. der jeweils durch Division errechnete Quotient durch die Basis der Ergebniszahl aufeinanderfolgend dividiert werden und die dabei erhaltenen Divisionsreste, beginnend mit der niedrigsten Stelle, die Ergebniszahl darstellen, gekennzeichnet durch einen Speicher (1), in welchem die Ausgangszahl (N + R) bzw. der in der voraufgehenden Zyklenfolge errechnete Quotient gespeichert ist, und der seriell über eine im Bittakt (Ti bis T7) gesteuerte Torschaltungskombination (4 bis 16) an gewichtete Eingangsanschlüsse eines Sammlers (17) angeschlossen ist, in welchem durch serielle Summierung unter Fallenlassen der sich dabei, bezogen auf die zweite Basis, ergebenden Überträge der Rest (R) ergibt (F i g. 1); durch einen an andere gewichtete Eingänge des Sammlers (17) angeschlossenen Zwischenspeicher (83 bis 86), in welchem der gewonnene Rest (R), ausgedrückt in der ersten Basis, zwischengespeichert ist, um diesen Rest von der in dem Sammler (17 eingespeicherten Ausgangszahl bzw. dem in der voraufgehenden Zyklenfolge errechneten Quotienten zu subtrahieren (Fig.3); durch einen Verzögerer (55), der die um den Rest verminderte Ausgangszahl bzw. den um den Rest verminderten, in der voraufgehenden Zyklenfolge errechneten Quotienten seriell durch Verzögerung nach rechts stellenverschiebt, um so viele Stellen, wie die erste Basis als Faktor in der zweiten Basis enthalten ist, und durch einen mit dem jeweils niedrigswertigen gewichteten Eingang der an dem Zwischenspeicher (83 bis 86) anschließbaren Eingangsgruppe des Sammlers und der niedrigstwertigen Stelle der gewichteten Ausgänge des Sammlers verbundenen weiteren Verzögerer (26, 27), um die durch C" dividierte Zahl seriell und bitweise im Sammler (17) mit den in dem Verzögerer stellenversetzten, errechneten, endgültigen Quotienten — ausgehend von bekannten Nullbits in den Stellen niedrigster Ordnung dieses endgültigen Quotienten — zu den nachfolgenden Stellen des endgültigen Quotienten zu summieren, wobei die durch C" dividierte Zahl dem Speicher (1) jeweils bitweise entnommen und dem Sammler über die erste Eingangsgruppe zugeführt und das Ergebnis wieder in den Speicher eingeschrieben wird.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein zweiter Sammler (31) die für verschiedene zweite Basen erforderlichen gewichteten Eingänge ohne Wiederholungen aufweist, von denen diejenigen, die für die der gerade betriebenen Quotientenbildung zugrunde liegenden zweiten Basis zugeordneten, durch eine vorgeschaltete Torschaltungskombination (35 bis 46) ausgewählt, ansprechbar sind. Die Erfindung betrifft eine Vorrichtung zum Umsetzen einer Ausgangszahl, die in einer ersten Basis (C) ausgedrückt ist in eine Ergebniszahl, die in einer zweiten größeren Basis (m) ausgedrückt ist für den Fall