DE2912453A1 - Bildabtastsystem - Google Patents

Description

Die Erfindung bezieht sich auf ein Bildabtastsystem und insbesondere auf ein Bildabtastsystem, bei dem ein mittels eines optischen Systems ausgebildetes Objektbild unter Verwendung einer Photosensorenreihen-Einrichtung abgetastet wird und das dabei erzielte Bildabtastungs-Ausgangssignal quantisiert wird, um quantisierte Daten über das Objektbild zu erzielen.

Aufgrund der kürzlichen beachtlichen Entwicklung der Halbleitertechnik wurden sog. Selbstabtastungs-Sensorreihenanordnungen wie Selbstabtastungs-Photodioden-Reihenanordnungen, ladungsgekoppelte Photosensoren oder ladungsgekoppelte Photodioden-Reihenan-Ordnungen aus einer ladungsgekoppelten Einrichtung (CCD) und Photodioden zu geringen Kosten im Handel erhältlich; bei dieser Entwicklungsrichtung der Technologie wurden Anstrengungen unternommen, Photosensor-Reihenanordnungen dieser Art als elektrische Bildabtastungseinrichtungen zum automatischen Erfassen des Abstands eines Objekts oder der Scharfein-

909841/0

INSPECTED

Stellung eines optischen Systems in bezug auf das Objekt mit Hilfe des Abtastungs-Ausgangssignals der Reihenanordnung zu verwenden.

In der US-PS 4 004 852 wird beispielsweise eine elektronische automatische Entfernungsmeßeinrichtung vorgeschlagen, bei der für ein Zielobjekt mittels eines optischen Basis-Entfernungsmesser-Systems ein Bezugsbildfeld bzw. Bezugsbild und ein Vergleichsbildfeld bzw. Vergleichsbild ausgebildet werden, wobei das Vergleichsbild das Bezugsbild enthält und einen weiteren Bereich als das Bezugsbild hat; dieses Bezugsbild und dieses Vergleichsbild werden unter Verwendung einer Photosensoren-Reihenanordnung elektrisch abgetastet, wobei zugleich die dabei erzielten Abtastungs-Ausgangssignale für das Bezugsbild und das Vergleichsbild mittels einer Binärcodierschaltung oder Quantisierschaltung in binäre Form umgesetzt (quantisiert) werden, wonach die binären Daten so in Schieberegister eingespeichert werden, daß die in ein Schieberegister eingespeicherten binären Daten für das Bezugsbild mit den in ein nächstes Schieberegister eingespeicherten binären Daten für das Vergleichsbild verglichen werden, d.h. eine Bildübereinstimmung bzw.

Bildkorrelation zwischen den Daten erfaßt wird; dadurch wird ein Bildbereich des Vergleichsbilds ermittelt, der als mit dem Bezugsbild übereinstimmend oder dem Bezugsbild am ähnlichsten angesehen werden kann, sowie aus der Information über die Ausrichtung, nämlich

^ou die Lage des ähnlichsten Bildbereichs innerhalb des Vergleichsbilds der Abstand des Zielobjekts erfaßt.

Wenn nun ein Objektbild auf diese Weise unter Verwendung einer Photosensoren-Reihenanordnung abge-

tastet wird, während zugleich das dabei erzielte BiId-

§09841/0 7

- 9 - B 9576

4

abtastungs-Ausgangssignal zur Erzielung quantisierter Daten über das Objektbild quantisiert wird, und der Abstand des Objekts oder der Scharfeinstellungspunkt des optischen Systems in bezug auf das Objekt aufgrund dieser quantisierten Daten ermittelt wird, ist es zum vollkommenen Sicherstellen der Ermittlungsgenauigkeit von grundlegender Bedeutung, wie genau dem Bildmuster des Objekts entsprechende quantisierte Daten erzielt werden. D. h., bei einer derartigen Einrichtung kann selbst bei einem Datenverarbeitungssystem hoher Leistungsfähigkeit die Ermittlungsgenauigkeit der Einrichtung nicht gewährleistet werden, falls nicht die quantisierten Bild-Daten als Eingangssignal eine genaue Information über das Bildmuster des Objekts darstellen; dementsprechend ist bei einer derartigen Einrichtung eine gute oder eine schlechte Ermittlungsgenauigkeit gänzlich durch den Quantisierungsvorgang an den erzielten Bildabtastungs-Ausgangssignalen bestimmt. Beispielsweise wird bei der in der vorstehend genannten US-PS 4 004 852 vorgeschlagenen Einrichtung als Verfahren zur Quantisierung des Bildabtastungs-Ausgangssignals ein Verfahren angewandt, bei dem ein Sättigungspegel des Sensoreinrichtungs-Ausgangssignals (d.h. im Falle einer Photosensoren-Reihenanordnung, die eine ladungsgekoppelte Photosensorenanordnung oder eine ladungsgekoppelte Photodiodenanordnung ist, ein Ausgangspegel, bei welchem die in dem Photosensorenabschnitt gespeicherte Ladung

eine Sättigung erreicht) und ein Pegel des Sensoren
^ou einrichtungs-Ausgangssignals, bei dem kein Licht auf die Sensoreinrichtung fällt, nämlich ein Dunkelpegel herangezogen werden und die Hälfte der Differenz zwischen dem Sättigungspegel und dem Dunkelpegel als Bezugs- oder Normalpegel für die Quantisierung (Binärcodierung) des Bildabtastungs-Ausgangssignals

9841/0741

ORIGINAL INSPECTS

- 1O - B 9576 .„ ., „ „, _Γ.-.

L· '-.· - .'_ — O -> nämlich als Grenz- oder Schnittpegel verwendet wird, wobei ein Pegel oberhalb dieses Schnittpegels den logischen Wert "1" erhält und ein Pegel unterhalb dieses Schnittpegels einen logischen Wert "0" erhält. Dementsprechend ist der Grenz- oder Schnittpegel ständig festgelegt, während andererseits der Pegel des Bildabtastungs-Ausgangssignals unterschiedlich entsprechend Änderungen der Helligkeit des Bildobjekts veränderbar ist; daher ist es völlig unmöglich, genaue quantisierte Daten über das Objektbild zu erzielen; in manchen Fällen werden nur Daten erzielt, die alle "1" oder "0" sind, so daß in diesen Fällen die Ermittlung des Abstands völlig unmöglich ist.

Wenn im Gegensatz dazu jeweils der Spitzenwert des während eines jeweiligen Bildabtastungszyklus erzielten Abtastungs-Ausgangssignals erfaßt wird und als Schnittpegel ein durch Multiplizieren dieses Spitzenwerts mit einem bestimmten Verhältnis (einer Konstante unterhalb von 1) erzielter Spannungspegel verwendet und bis zum Abschluß des nächsten Bildabtastungszyklus festgehalten bzw. gespeichert wird, bei welchem das erzielte Bildabtastungs-Ausgangssignal mit dem während des vorhergehenden Bildabtastungszyklus erzielten Schnittpegel als Nformal quantisiert wird, ergibt eine durch eine Änderung der Objekthelligkeit hervorgerufene Änderung des Pegels des Bildabtastungs-Ausgangssignals eine Änderung sowohl des Spitzenwerts des Ausgangssignals als auch des Schnittpegels, was

^OKJ eine genaue Quantisierung des Bildabtastungs-Ausgangssignals ermöglicht.

Andererseits sollte der Pegel des Sensoreinrich-

tungs-Ausgangssignals möglichst immer in einem vorbe-

stimmten Pegelbereich liegen, um das nacihfolgende

909841/0741

ÖRiG;i-iAL INSPECTED

- 11 - B 957 6 "- - \ 7 ■■ ^

' Verarbeiten zu erleichtern; daher wird in der Praxis bei einer Änderung der Objekthelligkeit die Integrations zeit des Bildsignals der Sensoreinrichtung zweckentsprechend eingestellt (im Falle eines ladungsgekoppelten Photosensors oder einer ladungsgekoppelten Photodioden-Reihenanordnung die Ladungsspeicherzeit in dem Photosensorenabschnitt), d.h., diese Integrationszeit bei einem hellen Objekt verkürzt und bei. einem dunklen Objekt verlängert, um dadurch den Pegel des

'0 erzielten Sensoreinrichtungs-Ausgangssignals so einzustellen, daß er unabhängig von einer Änderung der Objekthelligkeit immer in einem vorbestimmten Pegelbereich liegt. Das rationellste und einfachste Verfahren als Verfahren zur Einstellung der Integrations-

'^ zeit besteht darin, den Pegel des Sensoreinrichtungs-Ausgangssignals zu erfassen und die Zeitsteuerung für das Auslesen des Sensoreinrichtungs-Ausgangssignals aufgrund des Erfassungsergebnisses zu verändern; dabei tritt jedoch die folgende Unzulänglichkeit in-

sofern auf, als einerseits die Integrationszeit der Sensoreinrichtung aufgrund der Information über die Objekthelligkeit passend eingestellt wird, während andererseits als Verfahren zur Quantisierung des BiIdabtastungs-Ausgangssignals ein Schnittpegel aus dem Spitzenwert des Bildabtastungs-Ausgangssignals bestimmt wird und mit diesem Schnittpegel als Normal die Quantisierung des während des nächsten Bildabtastungszyklus gewonnenen Bildabtastungs-Ausgangssignals vorgenommen wird I

Wenn man beispielsweise annimmt, daß die Integratibnszeit der Sensoreinrichtung geändert worden ist, wird zumindest im nächsten Zyklus oder in manchen Fällen im übernächsten Zyklus (nämlich dem zweiten Zyklus in Zählung von dem Zeitpunkt der Ände-

909841/07

- 12 - B 9576 '"■ r ' " ·' ζ q

Ί rung der Integrationszeit her) ein Abtastungs-Ausgangssignal gewonnen, dessen Pegel durch die Änderung der Integrationszeit richtig auf eine Lage innerhalb des vorbestimmten Pegelbereichs eingestellt wurde, während andererseits der Schnittpegel für das mit der geänderten Integrationszeit erzielte Abtastungs-Ausgangssignals aus dem Spitzenwert des während des vorhergehenden Bildabtastungszyklus erzielten Abtastungs-Ausgangssignals oder anders ausgedrückt aus dem Abtastungs-Ausgangssignals vor dessen richtiger Pegeleinstellung in eine Lage innerhalb des vorbestimmten Pegelbereichs bestimmt wird, so daß daher in diesem Fall das mit der geänderten Integrationszeit erzielte richtige Abtastungs-Ausgangssignal mit dem Schnittpegel quantisiert wird, der aufgrund des Spitzenwerts des vor der Änderung der Integrationszeit falschen Abtastungs-Ausgangssignals eingestellt ist; daher wird es völlig unmöglich, genau quantisier-

^ζυ te Bilddaten zu erzielen; insgesamt wird auch die Bildabtastung bei diesem Zyklus, nämlich dem der Änderung der Integrationszeit unmittelbar folgendem Zyklus völlig nutzlos, was auch zu einem hohen Zeitverlust führt. Dies wird besonders dann zu einem

großen Problem, wenn häufige Änderungen der Integrationszeit auftreten. Bei dem vorstehend beschriebenen Verfahren für den Quantisierungsvorgang wird ferner während des ersten Bildabtastungszyklus der vorstehend genannte Spitzenwert noch nicht erzielt, so daß dem-

gemäß die vorstehend angeführten Unzulänglichkeiten auch bei dem ersten Bildabtastungszyklus auftreten.

Im Hinblick auf die vorstehend beschriebenen

Umstände liegt der Erfindung die Aufgabe zugrunde,

ein Bildabtastsystem mit elektrischer Abtastung

909841/0741 op^ifAi

Oh/^AL INSPECTED

- 13 - B 9576 --,-. -./,CO

eines Objektbilds unter Verwendung einer Photosensor-Einrichtung und Quantisierung des dabei erzielten Bildabtastungs-Ausgangssignals zur Erzielung von quantisierten Daten über das Objektbild so auszubilden, daß das Erzielen richtiger und nutzbarer quantisierter Daten sichergestellt ist.

Ferner sollen mit der Erfindung bei einem Bildabtastsystem, bei dem die Quantisierung eines bei einem nachfolgenden Bildabtastzyklus erzielten Bildabtastungs-Ausgangssignals mittels eines gemäß der vorstehenden Beschreibung aufgrund des Bildabtastungs-Ausgangssignals festgelegten Spannungspegel erfolgt, die vorstehend angeführten Unzulänglichkeiten ausgeschaltet werden und ein Quantisierungsvorgang ohne Vergeudung eines Bildabtastungs-Ausgangssignals selbst während des Bildabtastzyklus unmittelbar nach einer Veränderung der Integrationszeit des Bildsignals der Sensoreinrichtung ausgeführt werden, um dadurch den Erhalt richtiger und brauchbarer quantisierter Bild-Daten sicherzustellen.

Ferner wird mit der Erfindung ein Bildabtastsystem vorgeschlagen, das insofern vorteilhafter ist, ^iJ als zwei unterschiedlich quantisierte Bild-Daten, nämlich erste quantisierte Bild-Daten, die mittels eines aufgrund des Bildabtastungs-Ausgangssignals aus der Sensorreihenanordnungs-Einrichtung bestimmten Spannungspegels quantisiert sind, und zweite quanti-

sierte Bild-Daten erzielbar sind,- die mittels eines vorbestimmten festen Spannungspegels quantisiert s ind.

Bei dieser Ausbildungsform des erfindungsgemäßen

Bildabtastsystems werden die Bild-Daten in Abhängig-

909841/0741

- 14 - B 9576 ·-·. - - -_; ,'

keit davon gewählt, ob die Integrationszeit für das Bildsignal der Photosensoren-Reihenanordnungs-Einrichtung geändert worden ist oder nicht, nämlich die ersten quantisierten Bild-Daten gewählt, wenn keine Änderung der Integrationszeit aufgetreten ist, und die zweiten quantisierten Bild-Daten gewählt, wenn die Integrationszeit geändert worden ist; dadurch werden unabhängig vom Vorliegen oder Fehlen einer Änderung der Integrationszeit der Photosensoren-Reihenanordnungs-Einrichtung immer geeignete und nutzbare quantisierte Bild-Daten erzielt, so daß demgemäß die vorstehend angeführten Unzulänglichkeiten alle ausgeschaltet sind.

Hierzu wird ein bestimmter Aufbau des Systems betrachtet. Gemäß einem vorzugsweise gewählten Ausführungsbeispiel des Systems ist ein Aufbau vorgesehen, der eine erste Quantisiereinrichtung zur Abgabe der ersten quantisierten Daten, eine zweite Quantisierein-

^ richtung zur Abgabe der zweiten quantisierten Daten, eine Wähleinrichtung zur Wahl der Ausgangsdaten aus der ersten oder der zweiten Quantisiereinrichtung, eine Diskriminatoreinrichtung zur Bestimmung, ob die Integrationszeit für das Bildsignal der Sensorreihenanordnungs-Einrichtung geeignet ist oder nicht, und eine Integrationszeit-Steuereinrichtung zur Steuerung der Integrationszeit der Photosensor-Reihenanordnungs-Einrichtung aufgrund des Ausgangssignals der Diskriminatoreinrichtung hat. Die Wähleinrichtung

spricht auf das Ermittlungs-Ausgangssignal der Diskriminatoreinrichtung an und wählt die Ausaangsdaten der ersten Quantisiereinrichtung, wenn die Integrationszeit geeignet ist, sowie die Ausgangsdaten der zweiten Quantisiereinrichtung, wenn die Integrationszeit

ungeeignet wird (wobei in diesem Fall mittels der

909841/0741

ORiGfNA INSPECTED'

ΐ Integrationszeit-Steuereirtrichtung die Integrationszeit verändert wird).

Ferner soll die Erfindung bei dem vorstehend beschriebenen Aufbau des Systems eine rationellere Art der Quantisierung des Bildabtastungs-Ausgangssignals mittels der ersten bzw. der zweiten Quantisiereinrichtung und der Unterscheidung der Eignung bzw. fehlenden Eignung der Integrationszeit mittels der Diskriminatoreinrichtung ergeben.

Zu diesem Zweck ist bei einer Ausgestaltung des Systems ein Aufbau vorgesehen, bei dem eine Detektoreinrichtung zur Ermittlung des Spitzenwerts des BiId-'5 abtastungs-Ausgangssignals aus der Photosensor-Reihenanordnungs-Einrichtung, eine Quantisierungspegel-Bestimmungseinrichtung zur Festlegung eines Spannungspegels, der ein Normal für die Quantisierung des Bildabtastungs-Signals aufgrund des mittels der

^/ςυ Detektoreinrichtung erfaßten Spitzenwerts ergibt, und eine Normal- bzw. Bezugsspannungs-Einstellvorrichtung zum Einstellen eines vorbestimmten Spannungsbereichs mit einer oberen Grenze und einer unteren Grenze aufweist. Das Ausgangssignal der Quantisierungspegel-Bestimmungseinrichtung wird als Bezugspegel für das Quantisieren an die erste Quantisiereinrichtung angelegt, während an die zweite Quantisiereinrichtung als Bezugspegel für das Quantisieren eine bestimmte Spannung innerhalb des mittels der Bezugs-

spannungs-Einstelleinrichtung eingestellten Spannungsbereichs angelegt wird, wobei die Diskriminatoreinrichtung. unterscheidet, ob der mittels der Detektoreinrichtung erfaßte Spitzenwert innerhalb oder außerhalb des mittels der Bezugsspannungs-Einstelleinrichtung eingestellten vorbestimmten Spannungsbereichs

909 841/0 7

- 16 - B 95 76 2 '- '. 2 ί-.. Ο

liegt, um dadurch zu ermitteln, ob die Integrationszeit der Photosensoren-Reihenanordnungs-Einrichtung richtig ist oder nicht. Dieser Aufbau ergibt eine sehr einfache und brauchbare Form der Quantisierung des Bildabtastungs-Ausgangssignals mittels der ersten und der zweiten Quantisiereinrichtung und der Ermittlung der Eignung oder fehlenden Eignung der Integrationszeit mittels der Diskriminatoreinrichtung.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert.

Die Fig. 1 zeigt schematisch den Aufbau einer Photosensoren-Reihenanordnung,

die bei einem Ausführungsbeispiel des Bildabtastsystems verwendet wird.

Fig. 2 ist ein Schaltbild, das in Form

einer Aquivalenzschaltung den Aufbau eines Spannungsänderungs-Detektorabschnitts in der Photosensoren-Reihenanordnung gemäß

Fig. 1 zeigt.

Fig. 3 ist ein Schaltbild , das den Aufbau der wesentlichen Teile des Schaltungssystems bei dem Ausführungsbeispiel des Bildabtastsystems zeigt, bei dem die Photosensoren-Reihenanordnung nach Fig. 1 angewendet ist.

§09841/074 1

ORIGINAL /NSPECTED

- 17 - B 9576 ./ ";. ^; J-; 'D

Fig. 4 ist ein Blockschaltbild des Auf

baus des dem Schaltungssystem nach Fig. 3 folgenden Schaltungssystems, in dem andere wichtige Schaltungsabschnitte für ein Ausführungsbei

spiel des Bildabtastsystems enthalten sind.

Fig. 5 ist ein Schaltbild, das Einzelheiten ^O des Aufbaues einer Integrationszeit-

Steuerschaltung in dem Schaltungssystem nach Fig. 4 zeigt.

Fig. 6 ist ein Zeitdiagramm, das Kurvenformen ■5 der Photosensoren-Reihenanordnung,

die sich aus dem Betrieb der Schaltungssysteme gemäß den Fig. 3 und 4 ergeben, und Kurvenformen von Signalen darstellt,

die in wichtigen Schaltungsteilen der

Schaltungssysteme erzeugt werden.

Fig. 7 zeigt Schaltzustände von Eingangs- und

Ausgangssignalen eines Aufwärts-Abwärts-Zählers und eines Decodierers in der

Integrationszeit-Steuerschaltung gemäß Fig. 5.

Fig. 8A, B und C sind Teilschaltbilder, die

drei Verbesserungsbeispiele des Schal-

tungssystems nach Fig. 3A oder einer

Verbindung desselben mit der in Fig. gezeigten Integrationszeit-Steuerschaltung zeigen.

909841/0741

ORIGINAL INSPECTED

- 18 - B 9576 2 -^? " 2^b

Die Fig. 1 zeigt schematisch als ein Beispiel einer Photosensorenanordnung, die für das Bildabtastsystem verwendbar ist, einen etwas abgewandelten Aufbau eines ladungsgekoppelten Photosensors bzw. einer ladungsgekoppelten Photodioden-Anordnung mit Selbstabtastung unter Vier-Phasen-Übertragung. Die Photosensorenanordnung ist allgemein mit 1 bezeichnet.

Mit 2 ist ein Lichtempfangsteil für die Umsetzung eines Lichtsignals in ein elektrisches Signal bezeichnet. Der Lichtempfangsteil 2 hat die Funktion, daß er eine dem einfallenden Licht entsprechende elektrische Ladung erzeugt und sie speichert. Im Falle einer ladungsgekoppelten Photodiodenanordnung ist der Lichtempfangsteil 2 aus einer Kombination von Photodioden und ladungsgekoppelten Einrichtungen gebildet und hat gleichartige Funktion.

4₁ bezeichnet einen Ladungsübertragungsteil,

der die gespeicherten Ladungen in den Lichtempfangselementen beispielsweise einer ungeradzahligen Gruppe in dem Lichtempfangsteil 2 über ein Übertragungs schaltglied 3. aufnimmt und diese Ladungen aufeinanderfolgend im Ansprechen auf einen Übertragungstakt an einen Ausgabeteil 5 überträgt; 4_? bezeichnet einen Ladungsübertragungsteil für die Aufnahme der in den Lichtempfangselementen beispielsweise von geradzahligen Gruppen in dem Lichtempfangsteil 2 gespeicherten Ladungen über ein übertragungsschaltglied 3₉ und das aufeinanderfolgende Übertragen dieser Ladungen an den Ausgabeteil 5 im Ansprechen auf den Übertragungstakt. Der Ausgabeteil 5 setzt die in den Lichtempfangselementen gespeicherten, aufeinanderfolgend mittels der Ladungsübertragungsteile 4₁

und 4₂ übertragenen Ladungen in Spannungen oder

809841/0741

ORIGINAL IW«P»ECTED

- 19 - B 9576 c- - ■ ί-τ

Strörae um und gibt diese ab.

Mit 1a ist ein Spannungseingangsanschluß bezeichnet. Eine über den Eingangsanschluß 1a angelegte Spannung V wird bekanntermaßen an den Lichtempfangsteil 2 als eine Photoschaltspannung (bzw. eine Spannung, die eine Substrat-Vorspannung bildet) angelegt. Mit 1b ist ein Startimpuls-Eingangsanschluß bezeichnet. Ein über den Eingangsanschluß 1b angeiegter Startimpuls φ wird als Schaltimpuls an die Übertragungsschaltglieder 3. und 3„ angelegt. Mit 1c, 1d, 1e und 1f sind Übertragungstakt-Eingangsanschlüs— se bezeichnet, über die Vier-Phasen-Übertragungstakte bzw. -Taktimpulse <£>.., φ_, ψ- und φ. mit einer gegenseitigen Abweichung von einer Viertelperiode angelegt werden. Die über diese Eingangsanschlüsse 1c bis 1f angelegten Übertragungs-Taktimpulse φ* bis p, werden zur Übernahme und zur Übertragung der Ladungen an die Ladungsübertragungsteile 4., und 4„ angelegt. 1g bezeichnet einen Rücksetzimpuls-Eingangsanschluß.

Ein über den Eingangsanschluß 1g angelegter Rücksetzimpuls ^>_R wird an einen Ladungsrücksetzungs-Metalloxidhalbleiter-Feldeffekttransistor in dem Ausgabeteil 5 angelegt. 1h bezeichnet einen Masseanschluß, während 1i den Ausgangsanschluß der Sensoranordnung 1 bezeichnet. Der Ausgangsanschluß Ii ist an den Ausgabeteil 5 angeschlossen.

Vorstehend ist der Aufbau im Falle eines ladungs

gekoppelten Photosensors oder einer ladungsgekoppelten Photodiodenanordnung beschrieben; im Falle einer gewöhnlichen Selbstabtastungs-Photodiodenanordnung sind bekanntermaßen die Lichtempfangselemente des Lichtempfangsteils 2 durch Photodioden ersetzt,

die Übertragungsschaltglieder 3.. und 3„ durch Schal-

909841/0741

- 20 - B 9576 2 '"- " 2 4 J ·:

terfolgen von Metalloxidhalbleiter-Feldeffekttransistoren bzw. MOS-FETs zur Adressierung einer jeweiligen Photodiode ersetzt und die Ladungsübertragungsteile 4.J und 4~ durch Schalteradressier-Schieberegister ersetzt, während von dem Startimpuls (f und den Vierphasen-Taktimpulsen φ* bis φ. nur beispielsweise die Taktimpulse <p.. und φ-, gegeneinander invertiert an die Schieberegister 4. und 4~ angelegt werden; durch den Verschiebevorgang der Schieberegister 4..

und 4~ wird eine jeweilige Photodiode so adressiert, daß das photoelektrisch umgesetzte Signal über den entsprechenden Schalt-FET in der Schalterfolge 3*_r 32 der MOS-FETs an dem Ausgangsanschluß Ii abgegeben wird (d.h., in diesem Fall der Ausgabeteil 5 unnötig wird). Im Falle dieser Selbstabtastungs-Photodiodenanordnung wird die über den Eingangsanschluß 1a angelegte Spannung V₁-, als Ladespannung für die R-n- bzw. p-n-Kapazität der jeweiligen Photodiode verwendet.

Mit 6 ist eine Lichtabfangschicht bezeichnet, die durch Aufdampfen von Al so geformt ist, daß sie einen Teil des Lichtempfangsteils 2 gegenüber Licht abschirmt und damit das Erzielen einer Information über den Dunkelstrom in dem Lichtempfangsteil 2

^ ermöglicht. Das Signal aus den von der Lichtabfangsschicht 6 abgedeckten Lichtempfangselementen 2' wird als Dunkelstrom-Informationssignal zur Ausschaltung der Dunkelstrom-Komponente in dem Bildabtastungs-Ausgangssignal verwendet. Die Lichtabfangschicht 6

kann zusammen mit einer bekannten Lichtabfangschicht ausgebildet werden, die zur Abschirmung der von dem Lichtempfangsteil 2 verschiedenen Teile gegenüber Licht dient. Als von der Lichtabfangschicht 6 abgedeckte Lichtempfangselemente 2' sind vorzugsweise

beispielsweise im Fall eines ladungsgekoppelten

©09841/0741

ORiGiMAL INSPECTED

- 21 - β 9576 ;";'"/ 2

Photosensors oder einer ladungsgekoppelten Photodiodenanordnung die Lichtempfangs elemente zu wählen,, die an oder nahe an dem Ausgangsteil 5 liegen, d.h. die Lichtempfangselemente, die so angeordnet sind, daß die darin gespeicherte Ladung den Ausgabeteil 5 bei einer Anfangsstufe der Ladungsübertragung iiiittels der Ladungsübertragungsteile 4.. und 4„ erreicht; im Falle einer Selbstabtastungs-Photodiodenanordnung sind als abgedeckte Lichtempfangselemente die Photodiode oder die Photodioden zu wählen, die bei einer Anfangsstufe des Verschiebevorgangs der Schieberegister 4. und 4„ adressiert werden; vorzugsweise sind mehrere Elemente zu wählen.

Mit 7 ist ein Spannungsänderungs-Detektorteil bezeichnet, der irgendeine Spannungsänderung an der Sensoreinrichtung bei einer Änderung der über den Eingangsanschluß 1a angelegten Spannung V erfaßt und die Änderungsinformation als elektrisches Signal aus-

gibt. Einzelheiten dieses Detektorteils sind in dem Äquivalenzschaltbild in Fig. 2 gezeigt. In der Fig. 2 bezeichnen 7a und 7b Spannungsteilerwiderstände für das Teilen der Spannung V„, die über einen Halbleiterkanal mit dem Eingangsanschluß 1a bzw. dem Masse-

■" Anschluß 1h elektrisch verbunden sind. 7d bezeichnet einen MOS-FET, dessen Gate über einen Halbleiterkanal elektrisch mit dem Spannungsteilungspunkt zwischen den Spannungsteilerwiderständen 7a und 7b verbunden ist, dessen Drain elektrisch über einen Haltleiterkanal

mit dem Eingangsanschluß 1a verbunden ist und dessen Source elektrisch über einen Widerstand 7c mit dem Masse-Anschluß 1h verbunden ist. Bei diesem Aufbau wird eine der Spannung V entsprechende Spannung in

XL

der Sensoreinrichtung an dem Verbindungspunkt zwischen

der Source des MOS-FET 7d und dem Widerstand 7c erzeugt;

909841/0741

- 22 - B 9576 2 Z " 2 ^ 5

' bei Auftreten einer Änderung an der Spannung V„ wird demnach hier ein elektrisches Signal erzielt, das die sich ergebende Spannungsänderung innerhalb der Sensoreinrichtung angibt. Mit 1j ist ein Ausgangsanschluß für das Spannungsänderungs-Informationssignal bezeichnet, der an den Verbindungspunkt zwischen der Source des FET 7d und dem Widerstand 7c angeschlossen ist.

Zur Beschreibung eines Beispiels der Schaltung des Bildabtastsystems, bei dem die gemäß der Darstellung in Fig. 1 aufgebaute Photosensoren-Reihenanordnung verwendet wird, wird nun auf die Fig. 3A und 3B Bezug genommen.

'5 Zunächst wird der Aufbau der Schaltung beschrieben. Mit 8 ist eine Differenzverstärkerschaltung als Spannungsanderungskomponenten-Ausscheidungsschaltung bezeichnet, an die sowohl das Ausgangssignal vom Ausgangsanschluß 1i der Sensoreinrichtung 1 (das

in Fig. 6(a) gezeigt ist und nachstehend als Sensorausgangssignal bezeichnet wird) als auch das Ausgangssignal aus dem Ausgangsanschluß 1j, nämlich das Spannungsänderungs-Informationssignal aus dem Spannungsänderungs-Detektorteil 7 angelegt ist, um damit eine

Spannungsänderungs-Komponente in dem Sensorausgangssignal auszuscheiden. Die Differenzverstärkerschaltung 8 hat einen Rechenverstärker OP- und Widerstände R₁ - R.. Das Sensorausgangssignal aus dem Ausgangsanschluß 1i ist über den Widerstand R₁ an den in-

vertierenden Eingangsanschluß des Rechenverstärkers OP₁ angelegt, während das Spannungsänderungs-Informationssignal aus dem Ausgangsanschluß 1j über den Widerstand R-. an den nichtinvertierenden Eingangsanschluß des Rechenverstärkers OP₁ angelegt ist. ^Ί

909841/0741

ORIGINAL !NSPECTED

- 23 - B 9576

12^53

' Mit 9 ist eine Dunkelstromsignal-Erfassungsund -Halteschaltung bezeichnet, an die das Ausgangssignal der Differenzverstärkerschaltung 8, nämlich das Sensorausgangssignal, aus dem die Spannungsänderungs-Komponente ausgeschieden worden ist, zu dem Zweck angelegt ist, als Dunkelstromsignal das Signal zu erfassen und zu halten, das dem Ausgangssignal aus dem gegenüber Licht abschirmten Lichtempfangselement 2¹ in dem Lichtempfangsteil 2 der Sensoreinrichtung 1 ent-

'" spricht. Die Dunkelstromsignal-Erfassungs- und -Halteschaltung 9 hat einen Vergleicher CP₁, Widerstände R - R_, Transistoren Tr₁ - Tr₁-, einen Kondensator C₁ und einen Pufferverstärker BP₁. Das Ausgangssignal der Differenzverstärkerschaltung 8 wird über den Wider-

'^⁵ stand R₁- nur dann an den nichtinvertierenden Eingangsanschluß des Vergleichers CP₁ angelegt, wenn der Eingangssteuerungs-Transistor Tr₁ nicht leitend ist. Während dieser Zeit wird die Halte- bzw. Speicherspannung des Kondensators C₁ an den invertierenden Ein-

gangsanschluß des Vergleichers CP₁ angelegt, während das Ausgangssignal des Vergleichers CP₁ an die Basis des Transistors Tr,, angelegt wird, um entsprechend dem Pegel des Eingangssignals an dem nichtinvertierenden Eingangsanschluß eine Ladungsmenge für den

Kondensator C₁ zu bestimmen, so daß daher der Kondensator C₁ mit einem konstanten Strom für eine Zeitdauer, die durch das Ausgangssignal des Vergleichers CP₁ bestimmt ist, d.h. eine dem Pegel des Eingangssignals an dem nichtinvertierenden Eingangsanschluß des Vergleichers CP₁ entsprechende Zeitdauer geladen wird, wobei schließlich dieser Schaltkreis insgesamt mit konstantem Strom betrieben wird. Das Eingangssignal an dem nichtinvertierenden Eingangsanschluß des Vergleichers CP₁ wird so gesteuert, daß es nur einen Teil des dem Ausgangssignal aus dem gegenüber Licht abge-

θ 0 9 8 4 1 / 0 7 Λ 1

ORIGINAL INSPECTED

- 24 - B 9576 .; .L

schirmten Lichtempfangselement aus dem Ausgangssignal der Differenzverstärkerschaltung 8 entsprechendes Signal darstellt, und zwar durch das Anlegen eines Steuersignals φ^. (siehe Fig. 6(c)) an die Basis des Eingangssteuerungs-Transistors Tr.. Ferner wird der Speicherwert des Kondensators C₁ mittels eines Steuersignals <br gemäß Fig. 6 (d) gelöscht, das an die Basis des Speicherwert-Lösch-Transistors Tr_n. angelegt wird, bevor das Anlegen des Ausgangssignals der Differenzverstärkerschaltung 8 an den nichtinvertierenden Eingangsanschluß des Vergleichers CP. beginnt.

10 bezeichnet eine Differenzverstärkerschaltung als Dunkelstromkomponenten-Ausscheidungsschaltung,

'5 an die sowohl das Ausgangssignal der Differenzverstärkerschaltung 8, nämlich das Sensorausgangssignal, aus dem die Spannungsänderungskomponente ausgeschieden ist, als auch das Ausgangssignal der Dunkelstromsignal-Erfassungs- und -Halteschaltung 9, nämlich das

^^u mittels des Kondensators C₁ gespeicherte Dunkelstrominformationssignal angelegt wird, um aus dem Sensorausgangssignal, aus dem die Spannungsänderungskomponente ausgeschieden worden ist, weiter auch die Dunkelstromkomponente auszuscheiden. Die Differenzverstärkerschaltung 10 hat einen Rechenverstärker OP₂ und Widerstände R_g - ^Riι^; ^as Ausgangssignal der Differenzverstärkerschaltung 8 ist über den Widerstand R₀ an den nichtinvertierenden Eingangsanschluß ο

des Rechenverstärkers OP₀ angelegt, während das Aus-

gangssignal der Dunkelstromsignal-Erfassungs- und -Halteschaltung 9 über den Widerstand R.^ an den invertierenden Eingangsanschluß des Rechenverstärkers OP₂ angelegt ist.

11 bezeichnet eine Filterschaltung, die im

90984 1 / 07ά1

ORIGINAL INSPECTED

- 25 - B 9576 ;.".,'

weiteren eine Hochfrequenz-Störungskomponente bzw. Rauschkomponente aus dem Ausgangssignal der Differenzverstärkerschaltung 10, nämlich dem Sensorausgangssignal aussiebt, aus welchem die Spannungsänderungskomponente und die Dunkelstromkomponente schon ausgeschieden worden sind. Die Filterschaltung 11 hat einen Widerstand R. ~ ^un<^ einen Kondensator C₂ ·

Mit 12 ist eine Spitzenwert-Detektorschaltung zur Erfassung des Spitzenwerts des Ausgangssignals der Filterschaltung 11, nämlich des Sensorausgangssignals bezeichnet, aus welchem die Spannungsänderungskomponente, die DunkelStromkomponente und die Hochfrequenz-Rauschkomponente ausgeschieden worden sind.

Die Spitzenwert-Detektorschaltung 12 weist einen Vergleicher CP^, Widerstände R₁-. - R₁,-, Transistoren Tr,- - Tr₁^, einen Kondensator C, und einen Pufferverstärker BP_ auf; die Detektorschaltung 12 hat die gleiche Schaltung und den gleichen Aufbau wie die Dunkelstromsignal-Erfassungs- und -Halteschaltung 9, so daß sie eine mit Konstantstrom betriebene Schaltung darstellt. Das Ausgangssignal der Filterschaltung 11 wird über den Widerstand R₁₃ an den nichtinvertierenden Eingangsanschluß des Vergleichers CP~ angelegt. Das Eingangssignal an dem nichtinvertierenden Eingangsanschluß des Vergleichers CP₂ wird so gesteuert, daß es nur ein Signal ist, das in dem Ausgangssignal der Filterschaltung 11 dem Bezugsbild gemäß der Beschreibung der Entfernungsmeßeinrichtung gemäß der vor-

^ou stehend genannten US-PS 4 004 852 entspricht, und zwar mittels eines Steuersignals ^₇ (siehe Fig'. 6 (e) ) , das an die Basis des Eingangssteuerungs-Transistors Tr_fi angelegt wird. Der Speicherwert des Kondensators C, wird mittels eines an die Basis des Speicherwert-Lösch-Kondensators Tr₁₀ angelegten Steuersignals ^₈ (siehe Fig. 6 (f)) gelöscht, bevor das Anlegen des

909841/0741

ORIGINAL INSPECTED

- 26 - B 9576 ... ., -- -i O-J

Filterschaltungs-Ausgangssignals an den Vergleicher CP₂ beginnt.

Mit 13 ist eine Spitzenwert-Halteschaltung bezeichnet, die den mittels der Spitzenwert-Detektorschaltung 12 erfaßten Spitzanwert des Sensorausgangssignals für eine Abtastungsperiode festhält bzw. speichert. Die Spitzenwert-Halteschaltung 13 weist einen Vergleicher CP₃, Widerstände R₁₆ - R₁Q/ Transi-

stören Tr₁₁ - Tr₁₅, einen Spitzenwert-Speicherungs-Kondensator C. und einen Pufferverstärker BP₃ auf und ist wie die Dunkelstromsignal-Erfassungs- und -Halteschaltung 9 und die Spitzenwert-Detektorschaltung 12 geschaltet und aufgebaut, so daß sie daher eine mit Konstantstrom arbeitende Schaltung ist. Das Ausgangssignal der Spitzenwert-Detektorschaltung 12, d.h. das mittels des Kondensators C, gespeicherte Spitzenwert-Informationssignal wird über den Widerstand R₁,- an den nichtinvertierenden Eingangsanschluß des Vergleichers CP₃ angelegt. Das Anlegen des mittels des Kondensators C-. gespeicherten Spitzenwert-Informationssignals an den nichtinvertierenden Eingangsanschluß des Vergleichers CP₃ wird durch Anlegen eines Steuersignals j>~ {siehe Fig. 6(g)) an die Basis des Eingangssteuerungs-Transi-

^^J stors Tr₁₁ so gesteuert, daß es nach Abschluß des Auslesens des Sensoreinrichtungs-Ausgangssignals erfolgt. Der Speicherwert des Spitzenwert-Speicherungs-Kondensators C. wird durch Anlegen eines Steuersignals φ_Λη (siehe Fig. 6(h)) an die Basis des Speicherwert-

Lösch-Transistors Tr₁₁- gelöscht, bevor das durch den Kondensator C₃ gespeicherte Spitzenwert-Informationssignal an den nichtinvertierenden Eingangsanschluß des Vergleichers CP-, angelegt wird.

909841/0741

ORIGINAL INSPECTED

- 27 - B 9576

2453

Mit 14 ist eine Spannungsteilerschaltung bezeichnet, die eine Grenz- bzw. Schnittpegel-Einstellschaltung darstellt und dazu dient, den Grenz- bzw. Schnittpegel, der das Normal für das binäre Codieren des Sensorausgangssignals ergibt, entsprechend dem Ausgangssignal der Spitzenwert-Halteschaltung 13, nämlich der mittels des Kondensators C. gespeicherten (mit V bezeichneten) Spitzenwertspannung einzustellen. Die Spannungsteilerschaltung 14 weist Spannungsteilerwiderstände R_1q, R_2n sowie einen veränderbaren Einstellwiderstand VR₁ auf; die an dem Spannungsteilungspunkt zwischen den Widerständen R. _q und R„_Q erzielte Spannung {die mit V„ bezeichnet wird) wird als Schnittpegel für das binäre Codieren bzw. Quantisieren des Signals verwendet.

Mit 15 ist eine Normalspannungs-Einstellschaltung bezeichnet, die eine Konstantspannungsschaltung RQ, einen Rechenverstärker OP.,, Widerstände R^₁ und ^R' ^sP^annun9^steil^er~^widerstände R₂₃ ~ ^R ₂6 ^unc* ^e;i-^nen veränderbaren Regel- bzw. Einstellwiderstand VR~ aufweist. Die an dem Spannungsteilungspunkt zwischen dem Widerstand R₂-, und den Widerständen R₂, - R₂^ erzielte (und mit V,,_ax bezeichnete) Spannung sowie die an dem Spannungsteilungspunkt zwischen den Widerständen R«T - R-r- und dem Widerstand R-,_r erzielte (und mit V ,_T„ {« V _y) bezeichnete) Spannung werden als Bezugsspannungen für die Ermittlung verwendet, ob die mittels der Spitzenwert-Halteschaltung 13 ge-

speicherte Spitzenwertspannung V_p innerhalb eines geeigneten Pegelbereichs liegt oder nicht, während die an dem Spannungsteilungspunkt zwischen den Widerständen ^R23' ^R24 ^unc^ ^^{en wic}^^erständen R_?(-/ ^₂₆ erzielte (und mit V bezeichnete) Spannung als Schnittpegel herangezogen wird, wenn die Spitzenwertspannung V_p außerhalb des vorstehend genannten geeigneten Pegelbereichs,

909841/Π7Μ-

ORIGINAL INSPECTED

- 28 - B 957 6

nämlich des durch ^ν^χ ^un^ ^vmtn k^esti-^mmten Spannungsbereichs liegt.

Mit 16 ist eine Binärcodierungs- oder Quantisierungsschaltung zum binären Codieren des Ausgangssignals der Filterschaltung 11 in zweierlei Weise bezeichnet, nämlich unter Verwendung der an dem Spannungsteilungspunkt zwischen den Widerständen R.„ und R„„ der Spannungsteilerschaltung 14 erzielten Spannung V_c, d.h. der Teilspannung der mittels der Spitzenwert-Halteschaltung 13 gespeicherten Spitzenwertspannung Vp als Schnittpegel sowie der an dem Spannungsteilungspunkt zwischen den Widerständen E.,, R„. und den Widerständen R-pc-f FUf- der Normalspannungs-Einstellschaltung 15 erzielten Spannung V_p als Schnittpegel. Die Binärcodierschaltung 16 weist einen ersten Binär-Vergleicher CP., bei dem die Spannung V als Schnittpegel verwendet ist,und einen zweiten Binär-Vergleicher CP₅ auf, bei dem die Spannung V_p als Schnittpegel verwendet

ist. An die nichtinvertierenden Eingangsanschlüsse der Vergleicher CP. und CP₁- ist das Ausgangssignal der Filterschaltung 11 angelegt.

17 bezeichnet eine Diskriminatorschaltung, die erfaßt, ob die mittels der Spitzenwert-Halteschaltung 13 gespeicherte Spitzenwertspannung V innerhalb des durch die an der Normalspannungs-Einstellschaltung 15 eingestellten Spannungen V _Αχ und V_n bestimmten Spannungsbereichs liegt oder darüber bzw. darunter liegt. Die Diskriminatorschaltung 17 weist einen Überspannungserfassungs-Vergleicher CPg und einen Unterspannungserfassungs-Vergleicher CP₇ auf. Die mittels der Spitzenwert-Halteschaltung 13 gespeicherte Spitzenwertspannung Vp liegt an dem nichtinvertierenden Eingangsanschluß des Vergleichers CPg und an dem invertierenden Eingangsanschluß des Vergleichers CP₇ an, während

109841 / 0 7 A 1

cr:q!nal inspected"

- 29 - B 9576 / : ; '"-{ 4 ·3 i

die Spannung V an dem invertierenden Eingangsan-Schluß des Vergleichers CP,- und die Spannung V„ an dem nichtinvertierenden Eingangsanschluß des Vergleichers CP₇ angelegt sind. Die Erfassungsausgangssignale der Diskriminatorschaltung 17, nämlich die (mit T bzw. T. bezeichneten) Ausgangssignale der Vergleicher CP_fi und CP₇ v/erden dazu verwendet, zu bestimmen, welches der beiden binären Signale aus der Binärcodierschaltung 16, nämlich ob das (mit T. bezeichnete) binäre Signal aus dem ersten Vergleicher CP. oder das (mit T„ bezeichnete) binäre Signal aus dem zweiten Vergleicher CPr- als binäres Signal für die Vornahme des Bildvergleichs bzw. der Bildkorrelation verwendet werden soll; ferner werden die Ausgangssignale T-. und T.

als Befehlssignal dafür verwendet, ob die Integrationszeit {Ladungsspeicherzeit) des Signals in dem Lichtempfangsteil 2 der Sensoreinrichtung 1 geändert werden soll oder nicht, was später in Einzelheiten beschrieben wird.

Zur Beschreibung der Betriebsweise in dem Fall, daß das Bild eines Objekts elektrisch durch die Kombination aus dem in den Fig. 3A und 3B gezeigten Schaltungssystem und der in Fig. 1 gezeigten Sensoreinrichtung 1 abgetastet wird, wird nun auf die Fig. 6 Bezug genommen. Die Beschreibung erfolgt hierbei unter der Annahme, daß als Sensoreinrichtung 1 ein ladungsgekoppelter Photosensor oder eine ladungsgekoppelte Photodiodenanordnung verwendet wird und daß

in Anviendung des Bildabtastsystems bei einer automatischen Entfernungsmeßeinrichtung der beispielsweise in der US-PS 4 004 852 beschriebenen Art das Bezugsbild und das Vergleichsbild mittels eines optischen Basis-Entfernungsmesser-Systems innerhalb unterschied-

lieber Bereiche an nicht gegenüber Licht abgeschirmten

909841/0741

ORIGINAL INSPECTED

- 30- B 95 76 7 ' '' 2 4

Lichtempfangselementen 2" in dem Lichtempfangsteil 2 der Sensoreinrichtung 1 abgebildet werden.

Wenn zu einem Zeitpunkt t ein nicht gezeigter Hauptschalter geschlossen wird, wird die Spannung V„ an den Eingangsanschluß 1a der Sensoreinrichtung 1 sowie an die Differenzverstärkerschaltung 8 in dem in Fig. 3 gezeigten Schaltungssystem angelegt, während an die anderen Schaltungsteile die Spannung V¹ angelegt wird; dabei wird in der Sensoreinrichtung 1 am unteren Teil der Lichtempfangselemente 2' und 2" in dem Lichtempfangsteil 2 oder nahe denselben eine Potentialschwelle ausgebildet, so daß die Speicherung der dadurch erzeugten Ladung beginnt. Wenn als nächstes zu einem Zeitpunkt t. der Startimpuls φ gemäß der Darstellung in Fig. 6(b) an den Eingangsanschluß 1b der Sensoreinrichtung 1 angelegt wird, wird dadurch in den beiden Übertragungsschaltgliedern 3.. und 3₂ eine Potentialschwelle ausgebildet, so daß die in den Lichtempfangselementen von beispielsweise ungeradzahligen Gruppen der Lichtempfangselemente 2" und 2' gespeicherte Ladung über das Übertragungsschaltglied 3., in den Ladungsübertragungsteil 4.. und die in den Lichtempfangselementen der geradzahligen Gruppen gespeicherte Ladung über das Übertragungsschaltglied 3₂ in den Ladungsübertragungsteil 4₂ übernommen wird; zu dieser Zeit werden Taktimpulse mit verhältnismäßig hoher Frequenz als übertragungstakte <jL bis <t>. und Rücksetzimpulse <p an die Eingangsanschlüsse 1c - 1g angelegt, wodurch alle in

den Lichtempfangselementen 2" und 2¹ gespeicherten Ladungen während der Zeitdauer von einem Zeitpunkt t- bis zu einem Zeitpunkt t., zum Ausgabeteil 5 übertragen werden; gemäß der Darstellung in Fig. 6(a) können diese Ladungen in zeitlicher Aufeinanderfolge während

der Zeitdauer vom Zeitdauer t₂ bis zum Zeitpunkt t_.

B09841/0741

ORIGINAL INSPECTED

- 31 - B 9576

als eine Spannung oder ein Strom aus dem AusgangSafischluß 1i ausgegeben werden. In der Fig. 6(a) ist das an diesem Ausgangsanschluß 1i erzielte Sensorausgangssignal als Kurvenformsignal gezeigt, jedoch wird es tatsächlich bekanntermaßen als Impulssignal in zeitlicher Aufeinanderfolge gewonnen. Es ist nicht sichergestellt, daß das während der Zeit von dem Zeitpunkt t₂ bis zum Zeitpunkt t_ erzielte Sensorsausgangssignal genau dem vorstehend genannten Bezugsfeld und dem Vergleichsfeld entspricht; daher wird es hier als unnötiges Signal behandelt. Daher entspricht das Auslesen des Sensoreinrichtungs-Ausgangssignals bei diesem Zyklus der Ablauffolge zur Ausscheidung der in den Lxchtempfangselementen 2" und 2' gespeicherten Ladungen als unnötige Ladungen, so daß aus diesem Grund als Übertragungstakte O₁ - φ. und Rücksetzimpuls φ die Taktimpulse mit der verhältnismäßig hohen Frequenz angelegt werden. Natürlich erfolgt in diesem Fall keine Verarbeitung des dabei gewonnenen Sensoreinrichtungs-Ausgangssignals mittels des Schaltungssystems gemäß Fig. 3. In den nicht gegenüber Licht abschirmten Lxchtempfangselementen 2" beginnt erneut zu einem Zeitpunkt, an dem der Startimpuls ο von hohem auf niedrigen Pegel abfällt, die Speicherung der entsprechend den einzelnen kleinen Bildelementen des Bezugsbilds und des Vergleichsbilds erzeugten Ladung.

Wenn als nächstes zu einem Zeitpunkt t* erneut der Startimpuls tp„ an den Eingangsanschluß 1b angelegt ■3" wird, werden die in den Lxchtempfangselementen 2' gespeicherten Ladungen und die entsprechend der Helligkeit der einzelnen Bildelemente in den Lxchtempfangselementen 2" gespeicherten Ladungen getrennt als ungeradzahlige Gruppe und geradzahlige Gruppe in die

Ladungsübertragungsteile 4., bzw. 4~ übernommen (wobei

908841/0741

ORIGlMAL INSPECTED

- 32 - B 9576 ;. ' 'J '.

dementsprechend die durch Ti in Fig. 6(b) dargestellte Zeitdauer vom Abschluß des Anlegens des Startimpulses φ zum Zeitpunkt t.. bis zum erneuten Abschluß des Anlegens zum Zeitpunkt t. die Integrationszeit in dem Lichtempfangsteil 2, nämlich die Ladungsspeicherzeit ist) ; zu dieser Zeit werden als übertragungstakte Jo₁ - φ. und Rücksetz impuls $_R an die Eingangsanschlüsse 1c - 1g Taktimpulse verhältnismäßig niedriger Frequenz angelegt, wodurch beispielsweise während der Periode von einem Zeitpunkt tr bis zu einem Zeitpunkt t..., die in den Lichtempfangselementen 2' und 2" gespeicherten Ladungen zu dem Ausgabeteil 5 übertragen werden und während der Zeitdauer vom Zeitpunkt t[- bis zum Zeitpunkt t.. -. in zeitlicher Aufeinanderfolge als Spannung oder Strom aus dem Ausgangsanschluß 1i ausgegeben werden können. Das bei diesem Auslesezyklus erzielte Sensorausgangssignal wird durch die nachfolgende Analog-Verarbeitungsschaltung als wirksames bzw. brauchbares Signal verarbeitet; zu diesem Zweck dient es einer Verminderung der Auslesegeschwindigkeit des Sensorausgangssignals und einer Erleichterung hinsichtlich der Ansprecheigenschaften der Analog-Verarbeitungsschaltung, da3 bei diesem Auslesezyklus als an die Eingangsanschlüsse 1c - 1g anzulegende übertragungstakte φ^ -

*·5 φ. und als Rücksetzimpuls ο die Taktimpulse mit der verhältnismäßig niedrigen Frequenz verwendet werden.

Das an dem Ausgangsanschluß 1i während dieses

Auslesezyklus erzielte Sensorausgangssignal wird an on

den invertierenden Eingangsanschluß des Rechenverstärkers OP., in der Differenzverstärkerschaltung 8 anqelegt, während andererseits in der Sensoreinrichtung 1 die aufgrund einer Änderung der an den Eingangsanschluß 1a angelegten Spannung V„ hervorgerufene Spannungs

änderung innerhalb der Sensoreinrichtung mittels des

909841/0741

ORIGINAL INSPECTED

- 33 - B 9576 .· . ; ^. 4 O

Spannungsänderungs-Detektorteils 7 erfaßt wird und dadurch ein Spannungsänderungs-Informationssignal an dem Ausgangsanschluß 1j ausgegeben wird, das dann an den nichtinvertierenden Eingangsanschluß des Rechen-Verstärkers OP- in der Differenzverstärkerschaltung 8 angelegt wird. Nimmt man nun an, daß das Ausgangssignal an dem Ausgangsanschluß 1i gleich V. ist und das Ausgangssignal an dem Ausgangsanschluß 1j gleich V„ ist, so ergibt sich das Ausgangssignal V ·. des Rechenverstärkers OP₁ zu:

r₂

TT" "^Vl

^VOP1 r₃ + r, η ^vz η

(wobei r. - r. die Widerstandswerte der Widerstände R- - R₄ sind); wenn r., = r₂ = r., = r. gilt, dann ist

^V

OPi

so daß an dem Ausgangsanschluß der Differenzverstärkerschaltung 8 ein Signal auftritt, aus dem die Spannungsänderungskomponente ausgeschieden worden isti dadurch ist es schließlich möglich, die Spannungsänderungskomponente in dem Sensorausgangssignal auszuschalten bzw. aus dem Sensorausgangssignal auszuscheiden.

Andererseits .wird bei diesem Auslesezyklus für das Sensoreinrichtungs-Ausgangssignal beispielsweise während der Zeitdauer vom Zeitpunkt t,- bis zum Zeitpunkt t„ ein Signal erzielt, das der Ladung entspricht, die in dem gegenüber Licht abgeschirmten

^ Lichtempfangselement 2¹ in dem Lichtempfangsteil 2 ge-

909841/0741

ORIGINAL INSPECTED

- 34 - B 9576 """!'2453

speichert ist; wenn gemäß der Darstellung in Fig. 6 (d) das an die Basis des Transistors Tr_n. in der Dunkelstromsignal-Erfassungs- und -Halteschaltung 9 angelegte Steuersignal φ^ während der Zeitdauer vom Zeitpunkt t- bis zum Zeitpunkt t, hohen Pegel annimmt, wird dadurch während dieser Zeitdauer der Transistor Tr,- leitend, so daß die Ladung in dem Kondensator C₁ gelöscht bzw. entladen wird, wonach dann das an die Basis des Eingangssteuerungs-Transistors Tr. angelegte Steuersignal φ^ während der Zeitdauer vom Zeitpunkt t_g bis zum Zeitpunkt t₇ gemäß der Darstellung in Fig. 6 (c) niedrigen Pegel annimmt, wodurch der Transistor Tr₁ gesperrt wird, so daß ein Teil des Ausgangssignals der Differenzverstärkerschaltung 8, nämlich ein der in dem gegenüber Licht abgeschirmten Lichtempfangselement 2¹ gespeicherten Ladung entsprechendes Signal an den nichtinvertierenden Eingangsanschluß des Vergleichers CP₁ in der Form, bei der die Spannungsänderungskomponente ausgeschieden worden ist, nur während der Zeitdauer des Nichtleitens des Transistors Tr₁, nämlich während der Zeitdauer vom Zeitpunkt t_g bis zum Zeitpunkt t₇ angelegt wird. Da andererseits der invertierende Eingangsanschluß des Vergleichers CP₁ mit dem Kondensator C₁ verbunden ist, wird zu dem Zeitpunkt, an dem zum Anlegen des Ausgangssignals der Differenzverstärkerschaltung 8 der Transistor Tr₁ nichtleitend wird, das Potential am nichtinvertierenden Eingang höher als das Potential am invertierenden Eingang, so daß

das Ausgangssignal des Vergleichers CP₁ von niedrigem on
^ου auf hohen Pegel umgeschaltet wird; dadurch wird der Transistor Tr₂ leitend, wodurch dessen Basis-Kollektor-Strecke durchgeschaltet wird und ein durch den Widerstand R, bestimmter Konstantstrom IR, über

6 6

den Transistor Tr. fließt, der als Diode wirkt, während zugleich der Transistor Tr-. leitend wird, so daß die

80984 1/0741

ORIGINAL INSPECTED

- 35 - B 9576 ^ ' '.. :.,3

Ladung des Kondensators C₁ durch einen über den Transistor Tr-. fließenden Strom I₁ beginnt. Nimmt man hier an, daß der Widerstandswert des Widerstands R₇ ausreichend höher als derjenige des Widerstands R, ist und der Basisstrom des Transistors Tr-. vernachlässigbar ist, dann nehmen die Basis-Emitter-Spannungen V₄ und ν,.,-, der Transistoren Tr₄ bzw. Tr., folgende Werte an:

V_m. = -Π-- _{fn (} ψ. _f

RL₁₄ q i_o

V_n = -^- In ( ii ^BE' ^q

dabei ist K die Boltzmann-Konstante, T die absolute Temperatur, q die Primär- bzw. Elektron-Ladungsmenge, i der Sättigungsstrora in Sperrichtung, IRg der über den Widerstand R_c fließende Strom und I₁ der Ladestrom des Kondensators C₁.

Bei der beschriebenen Schaltung ist V . - ^VfseV ^so ^^a^ ^^aher IR_fi = I₁ ist und damit der Kondensator C₁ mit einem Konstantstrom geladen wird, der gleich dem über den Widerstand Rg fließenden Strom ist.

Wenn das Potential an dem Kondensator C₁ ansteigt und das Potential am invertierenden Eingang des Vergleichers CP₁ dasjenige am nichtinvertierenden Eingang desselben übersteigt, wechselt das Ausgangssignal des Vergleichers CP₁ von hohem auf niedrigen

Pegel, wodurch der Transistor Tr^ gesperrt wird und

609841/0 74

BAD

- 36 - B 9576 ~ -^ " η /,

Zj : ^- -ί damit der Transistor Tr-, gesperrt wird, so daß das Laden des Kondensators C₁ unterbrochen wird; damit erfolgt in der Dunkelstromsignal-Erfassungs- und -Halteschaltung 9 die Ermittlung und die Speicherung des Dunkelstromsignals aufgrund eines Teils des der in dem gegenüber Licht abgeschirmten Lichtempfangselement 2' gespeicherten Ladung entsprechenden Signals aus dem Ausgangssignal der Differenzverstärkerschaltung 8 in der vorstehend beschriebenen Weise; das mittels des Kondensators C₁ festgehaltene bzw. gespeicherte Dunkelstrom-Informationssignal wird über den Pufferverstärker BP₁ ausgegeben.

Der Widerstand R₇ dient dazu, die Schaltverzögerung des Transistors Tr-. zu unterdrücken, die auf die Sperrschichtkapazität des als Diode geschalteten Transistors Tr. zurückzuführen ist, wenn der Transistor Tr₂ nichtleitend wird. Dabei ist die Verzögerung des Umschaltvorgangs des Vergleichers CP₁ und der Transistoren Tr„ und Tr., konstant, so daß daher unter der Annahme, daß unabhängig von einer Änderung der Ausgangsspannung der Differenzverstärkerschaltung 8 das Laden des Kondensators C₁ nach einer vorbestimmten Zeitdauer t~ von dem Zeitpunkt an unterbrochen wird,

an dem das Potential am invertierenden Eingang des Vergleichers CP₁ das Potential am nichtinvertierenden Eingang desselben übersteigt, die auf der sich aus der Verzögerungszeit des Schaltungssystems ergebenden Überladung des Kondensators C₁ beruhende Ermittlungs-

fehlerspannung /\V folgenden Wert annimmt:

809841/0741

ORIGINAL INSPECTED

- 37 - B 9576 2 ? "'■■ 2 4 5

(wobei C die Kapazität des Kondensators CL ist) ; demgemäß kann eine der DunkelStromsignal-Spannung mit gesteigerter Genauigkeit entsprechende Spannung dadurch erzielt werden, daß die Offset- bzw. Gleichgewichts-Spannung des Vergleichers CP₁ oder des Pufferverstärkers BP. um eine dieser Fehlerspannung ^V entsprechende Spannung verschoben wird oder an den Ausgangsanschluß des Pufferverstärkers BP₁ eine Differenzverstärkerschaltung angeschlossen wird und die Fehlerspannung AV subtrahiert wird.

Während der Zeitdauer vom Zeitpunkt t_R bis zu dem Zeitpunkt t.., wird ein Signal erzielt, das der Ladung in den gegenüber Licht nicht abgeschirmten Lichtempfangseieinenten2" entspricht, nämlich ein Signal, das die Abtastungssignale für das Bezugsbild und das Vergleichsbild enthält, die auf den Lichtempfangselementen 2" abgebildet sind; dieses Signal wird an den nichtinvertierenden Eingangsanschluß des Rechenverstärkers OP2 in der nächstfolgenden Differenzverstärkerschaltung 1O angelegt, nachdem aus diesem Signal mittels der Differenzverstärkerschaltung 8 die Spannungsänderungskomponente ausgeschieden wurde; andererseits wird zu diesem Zeitpunkt an den invertierenden Eingangsanschluß des Rechenverstärkers OP₉ das während der Zeitdauer von dem Zeitpunkt t_fi bis zu dem Zeitpunkt t₇ mittels der Dunkelstromsignal-Erfassungs- und -Halteschaltung 9 erfaßte und gespeicherte Dunkelstrom-Informationssignal angelegt; nimmt man an, daß die Spannung der Dunkelstrom-Erfassungs- und -Halteschaltung 9 gleich V _p. ist, so ist folglich dann das Ausgangssignal Vq^ des Rechenverstärkers OP₂ ähnlich wie das Ausgangssignal V-. des Rechenverstärkers OP.. in der Differenzverstärkerschaltung 8 durch folgenden Ausdruck gegeben:

909841/0741

ORIGINAL INSPECTED

β. 9576 2312453

ΟΡ2

r₈ + r₉

OPl

£J_L r_la

\τ

BPl

(wobei r„ -

^ die Widerstandswerte der Widerstände ., sind); wenn r_g = r„ = r.. „ = r.. .. gilt, so ist

^VOP2 ~ ^VOP1 ^VBPl

daher erscheint am Ausgangsanschluß der Differenzverstärkerschaltung 10 ein Signal, aus dem die Dunkelstromkomponente ausgeschieden worden ist; somit ist es möglich, auch die DunkelStromkomponente aus dem Sensorausgangssignal zu eliminieren bzw. auszuscheiden.

Das Ausgangssignal der Differenzverstärkerschaltung 10 wird nachfolgend an die Filterschaltung 11 angelegt, wo die Hochfrequenz-Rauschkomponente aus dem Ausgangssignal ausgesiebt wird, wonach das Ausgangssignal an die Binärcodierschaltung 16 und die Spitzenwert-Detektor schaltung 12 angelegt wird. In der Spitzenwert-Detektorschaltung 12 nimmt gemäß der Darstellung in Fig. 6(f) das an die Basis des Transistors Tr₁~ angelegte Steuersignal (f>r> während der Zeitdauer von dem Zeitpunkt t^ bis zu dem Zeitpunkt t~ hohen Pegel an, wodurch der Transistor Tr_1Q während dieser Zeitdauer leitet, so daß die Ladung des Kondensators C₃ abgeführt wird; nach dieser Entladung des Kondensators C_ nimmt gemäß der Darstellung in Fig. 6(e) das an die Basis des Eingangssteuerungs-Transistors Trg angelegte Steuersignal φ_Ί während der Zeitdauer von dem Zeitpunkt t„ bis zu dem Zeitpunkt t.. _ niedrigen Pegel an, durch den der Transistor Tr₆ während dieser Zeit-

S0984 1/0741

ORIGINAL !NSPECTED

OQI? Λ £ - 39 - B 9576 - ~^; *- "■ ~"

dauer sperrt, so daß von dem Ausgangssignal der Filterschaltung 11 nur das Ausgangssignal während der Zeitdauer vom Zeitpunkt t bis zum Zeitpunkt t,., während der der Transistor Tr_ß sperrt, nämlich nur das Ausgangssignal, das - wie aus den Fig. 6(a) und (e) ersichtlich ist - dem auf den gegenüber Licht unabgeschirmten Lichtempfangselementen 2" ausgebildeten Bezugsbild entspricht, an den nichtinvertierenden Eingangsanschluß- des Vergleichers CPp angelegt wird.-Das während der Zeitdauer

von dem Zeitpunkt t~ bis zu dem Zeitpunkt t„ erzielte Signal entspricht dem Signal aus dem Lichtempfangselement der Lichtempfangselemente 2", das dem Bezugsbild benachbart ist; es stellt daher kein Abtastungssignal für das Bezugsbild dar, so daß daher an den Vergleicher CP^ nur ein dem Bezugsbild entsprechendes Signal dadurch genau angelegt werden kann, daß das Steuersignal φ-, zu dem Zeitpunkt t_g von hohem auf niedrigen Pegel wechselt.

Wenn zum Zeitpunkt t_g das Ausgangssignal der Filterschaltung 11, d.h. das das Bezugsbild betreffende Abtastungssignal, aus dem die Spannungsänderungskomponente, die Dunkelstromkomponente und die Hochfrequenz-Rauschkomponente ausgeschieden worden ^D sind, an den nichtinvertierenden Eingangsanschluß des Vergleichers CP₂ angelegt wird, wechselt zum Zeitpunkt des Anlegens des Ausgangssignals der Filterschaltung 11 an den nichtinvertierenden Eingangsanschluß der Ausgangsanschluß des Vergleichers CP~ von

niedrigem auf hohen Pegel, weil der Vergleicher CP ~ ähnlich wie der Vergleicher CP₁ in der Dunkelstromsignal-Ejrfassungs- und -Halteschaltung 9 mit seinem invertierenden Eingangsanschluß an dem Kondensator C-, angeschlossen ist; dabei leiten die Transistoren

Tr₇ und Tr₈, so daß auf die gleiche Weise wie bei der

909841/0741

- 40 - B 9576

i. "■ < L H -J

Halteschaltung 9 der Kondensator C₃ mit einem dem durch den Widerstand R₁- fließenden Strom äquivalenten Konstantstrom geladen wird; wenn die Ladespannung des Kondensators C^ das Ausgangspotential der Filterschaltung 11 übersteigt, wird das Ausgangssignal des Vergleichers CP₂ von hohem auf niedrigen Pegel umgeschaltet, so daß das Laden des Kondensators C_ beendet wird. Dieser Betriebsvorgang wird danach in der Spitzenwert-Detektorschaltung 12 bis zum Ablauf des Zeitpunkts t.„ '0 in der Weise wiederholt, daß dann, wenn das Potential am nichtinvertierenden Eingang des Vergleichers CP₂ das Potential an dessen invertierendem Eingang entsprechend einer Änderung des Ausgangssignals der Filterschaltung 11 übersteigt, das Laden des Kondensators ^ C, wieder begonnen wird, und dann, wenn das Potential am invertierenden Eingang des Vergleichers CP_ das Potential am nichtinvertierenden Eingang desselben übersteigt, das Laden des Kondensators C, unterbrochen wird; nach Ablauf des Zeitpunkts t_1n und Leiten des

Transistors Tr _fi, durch das das Anlegen des Ausgangssignals der Filterschaltung 11 an den nichtinvertierenden Eingangsanschluß des Vergleichers CP₂ unterbrochen wird, wird durch den Kondensator C, eine Spannung gespeichert, die dem Maximalwert des Ausgangssignals

der Filterschaltung 11 während der Zeitdauer von dem Zeitpunkt t_ bis zu dem Zeitpunkt t._Q entspricht, d.h. dem Spitzenwert des Abtastungs-Ausgangssignals für das Bezugsbild entspricht; auf diese Weise ist es möglich, den Spitzenwert des Abtastungs-Ausgangssignals

für das Bezugsbild zu ermitteln. Während des Fortschreitens der Zeit zu den Zeitpunkten 1.₁ , t^₂ und t..^ wird aus den erzielten Abtastungs-Signalen in der Differenzverstärkerschaltung 8 auf die vorstehend beschriebene Weise die Spannungsänderungskomponente ausgeschieden und in der Filterschaltung 11 ferner die Hochfrequenz-

909841/07M

B 9576 2 r 1 2453

] Rauschkomponente ausgesiebt, wonach das Abtastungssignal an die Binärcodierschaltung 16 angelegt wird. Von den zwischen dem Zeitpunkt t.~ und dem Zeitpunkt t..., erzielten Signalen haben die zwischen dem Zeitpunkt t₁ „ und dem Zeitpunkt t.... sowie zwischen dem Zeitpunkt t..~ und dem Zeitpunkt t₁-. ähnlich wie die zwischen dem Zeitpunkt t_g und dem Zeitpunkt t„ erzielten Signale keinen Bezug auf das Bildfeld, so daß nur das zwischen dem Zeitpunkt t. . und dem Zeitpunkt t.. „ erzielte Signal dem optischen Abtastungssystem für das Vergleichsbildfeld bzw. das Vergleichsbild entspricht.

Nach Ablauf des Zeitpunkts t..-, und Beendigung des Auslesens des Sensoreinrichtungs-Ausgangssignals wird dann, wenn gemäß der Darstellung in Fig. 6(h) das an die Basis des Transistors Tr.r angelegte Steuersignal ^₁„ während der Zeit vom Zeitpunkt t₁ , bis zum Zeitpunkt t_1t- hohen Pegel annimmt, der Transistor Tr., j- während dieser Zeitdauer leitend, so daß die Ladung des Kondensators C. gelöscht bzw. abgeleitet wird; nach der Entladung des Kondensators C. nimmt gemäß der Darstellung in Fig. 6(g) das an die Basis des Eingangssteuerungs-Transistors Tr.... angelegte Steuersignal ω« während der Zeit vom Zeitpunkt t₁₅ bis zu dem Zeitpunkt t.g niedrigen Pegel an, wodurch während dieser Zeitdauer der Transistor Tr₁₁ gesperrt wird, so daß das Ausgangssignal der Spitzenwert-Detektorschaltung 12 an den nichtinvertierenden Eingangsanschluß des Vergleichers CP., angelegt wird und auf ähnliche Weise wie bei der Halteschaltung 9 und der Spitzenwert-Detektorschaltung 12 der Kondensator C. auf einen Pegel geladen wird, der dem Potential an dem nichtinvertierenden Eingang des Vergleichers CP₃ entspricht; damit wird mittels des Kondensators C. eine Spannung gespeichert, die dem mittels der Spitzenwert-Detektor-

909841/0741

- 42 - B 9576 2 c" 2 4 5

] Schaltung 12 erfaßten Spitzenwert des Abtastungs-Ausgangssignals für das Bezugsbild entspricht. Die Speicherspannung des Kondensators C, wird über den Pufferverstärker BP₁. als Spitzenwertspannung V an die Diskriminatorschaltung 17 und an die Spannungsteilerschaltung 14 angelegt. In der Diskriminatorschaltung 17 erfaßt der Überspannungs-Vergleicher CP,, ob die Spitzenwertspannung V die mittels der Normalspannungs-Einstellschaltung 15 eingestellte Obergrenzen-Normalspannung V,. ^. übersteigt, während der Unterspannungs-Vergleicher CP₇ erfaßt, ob die Spitzenwertspannung Vp unterhalb der Untergrenzen-Normalspannung V liegt; nimmt man an, daß die Ausgangssignale der Vergleicher CP,- und CP-, jeweils T₃ bzw. T₄ sind,' so können durch die Kombination dieser Ausgangssignale T, und T. Unterscheidungsergebnisse hinsichtlich des Pegels der Spitzenwertspannung V_p in der Weise aufgestellt werden, daß bei

^VMAX - ^VP ■= ^VMIN

die Ausgangssignale T-. und T. niedrigen Pegel haben, bei V χ V, das Ausgangssignal T-. hohen Pegel und das Ausgangssignal T. niedrigen Pegel hat und bei Vp <f V_MTM das Ausgangssignal T-. niedrigen Pegel und das Ausgangssignal T₄ hohen Pegel hat.

Andererseits erscheint am Ausgangsanschluß

der Spannungsteilerschaltung 14 eine Spannung 30

Vp

ri 9 r₂ α Vr₁ 35

S09841/0741

ORf ⁴^ "

- 43 - B 9576

?-'2453

(wobei r_iq, r _ und Vr₁ die Widerstandswerte der Widerstände R_iq und R^_n sowie des veränderbaren Widerstands VR₁ sind); diese Spannung V_g wird als Grenz- bzw. Schnittpegel für das binäre Codieren der Signale an den invertierenden Eingangsanschluß des ersten Binär-Vergleichers CP, in der Binärcodierschaltung 16 angelegt. Ferner wird zu diesem Zeitpunkt eine mittels der Norraalspannungs-Einstellschaltung 15 eingestellte bestimmte Spannung V„ zwischen der Spannung V_M7._V und der Spannung V,,__N als Schnittpegel zur binären Signalcodierung an den invertierenden Eingangsanschluß des zweiten Binär-Vergleichers CP,- in der Binärcodierschaltung 16 angelegt.

Wenn die Spannung V_ als in der Spannungsteilerschaltung 14 erzielter Schnittpegel so gewählt wird, daß in bezug auf die Spitzenwertspannung V_p die Beziehung V_G = 0,6 - 0,8 V₁₃ gilt, kann der Einfluß von Störsignalen in der Schaltung so unterdrückt werden, daß sich verhältnismäßig gute binäre Daten ergeben. Die Spannung V_F als fester Schnittpegel aus der Normalspannungs-Einstellschaltung 15 kann auf unterschiedliche Weise festgelegt werden; beispielsweise ist jedoch ein Pegel zwischen V₇. und V₁, nämlich

JXLAX JV[IN

^zo ein Spannungspegel

^VMAX ^{+ V}MIN

oder aber ein geometrisch mittlerer Pegel nämlich ein Spannungspegel

^VF ⁼ \ ^VMAX

909841/0741

ORIGINAL INSPECTED

- 44 - B 9576 2212453

verhältnismäßig zufriedenstellend.

Wenn bei diesem Zustand die Zeit bis zu einem Zeitpunkt t.. -. fortgeschritten ist, erfolgt wiederum die Entladung der unnötigen Ladung der Sensoreinrichtung 1, nämlich das schnelle Auslesen des Sensoreinrichtungs-Ausgangssignals; dies endet während der Zeitdauer von dem Zeitpunkt t.„ bis zu dem Zeitpunkt t_1q; bei weiter bis zu dem Zeitpunkt t~_n fortschreitender Zeit wird wieder das langsame Auslesen des Sensoreinrichtungs-Ausgangssignals zur Erzielung eines brauchbaren bzw. wirksamen Signals eingeleitet; das zu dieser Zeit erzielte Abtastungs-Ausgangssignal wird an die nichtinvertierenden Eingangsanschlüsse der Vergleicher CP. und CPc- in der Binärcodierschaltung 16 angelegt, nachdem mittels der Differenzverstärkerschaltungen 8 und 10 sowie der Filterschaltung 11 die Spannungsänderungskomponente, die Dunkelstromkomponente und die Hochfrequenz-Rauschkomponente ausgeschieden worden sind. Demgemäß erfolgt mit der aufgrund der bei dem vorhergehenden Zyklus erfaßten Spitzenwertspannung V eingestellten Spannung V_c als Schnittpegel mittels des ersten Vergleichers CP. das binäre Codieren des vorstehend genannten Abtastungssignals, was das Aus-

^ gangssignal T₁ ergibt, während zugleich mittels des zweiten Vergleichers CP₁- das binäre Codieren des vorstehend genannten Abtastungssignals mit der mittels der Normalspannungs-Einstellschaltung 15 eingestellten Spannung V_ als Schnittpegel vorgenommen wird, was das Ausgangssignal T₂ ergibt.

909841/0741

ORlQiNAL INSPECTED

- 45 - B 9576 OC'?/,

Während des Auslesens des Sensoreinrichtungs-Ausgangssignals bei diesem Zyklus erfolgt mittels der Dunkelstromsignal-Erfassungs- und -Halteschaltung 9 während der Zeitdauer vom Zeitpunkt t₂₂ bis zu dem Zeitpunkt t-., die Ermittlung und die Speicherung des Dunkelstromsignals; aufgrund des Ergebnisses wird mittels der Differenzverstärkerschaltung 10 die Dunkelstromkomponente ausgeschieden bzw. beseitigt. Ferner erfolgt während der Zeitdauer von dem Zeitpunkt t^ibis zu dem Zeitpunkt t~₆ wiederum die Spitzenwerterfassung mittels der Spitzenwert-Detektorschaltung 12; nachdem der Zeitpunkt t~q erreicht ist und das Auslesen des Sensoreinrichtungs-Ausgangssignals abgeschlossen worden ist sowie der Zeitpunkt t™ erreicht ist, wird die mittels der Spitzenwert-Halteschaltung 13 gespeicher te Spitzenwertspannung V_p gelöscht; zum Zeitpunkt t-.,. wird nun erneut der während der Zeitdauer von dem Zeitpunkt t₂g bis zu dem Zeitpunkt t», mittels der Spitzenwert-Detektorschaltung 12 erfaßte Spitzenwert eingeschrieben; die zu dieser Zeit erzielte Ausgangsspannung V_c der Spannungsteilerschaltung 14 wird als Schnittpegel für das binäre Codieren des bei dem nächsten Auslesezyklus des Sensoreinrichtungs-Ausgangssignals als wirksames Signal erzielten Abtastungs-Ausgangssignals verwendet.

Danach wird der vorstehend beschriebene Betriebs vorgang wiederholt, wobei bei jedem Auslesen eines wirksamen Signals aus der Sensoreinrichtung 1 zwei unterschiedliche binäre Daten über das Bezugsbild und das Vergleichsbild, die an der Sensoreinrichtung 1 ausgebildet sind, nämlich binäre Daten T₁ mit der Spannung V_ als Schnittpegel und binäre Daten T- mit der Spannung V„ als Schnittpegel aus der Binärcodierschaltung 16 gewonnen werden, während aus der Diskriminator-

909841/07^1

- 46 - B 9576 ^ -~> " ο / C

schaltung 17 Erfassungsausgangssignale T₃ und T. zur Unterscheidung darüber erzielt werden, ob die mittels der Spitzenwert-Halteschaltung 13 gehaltene Spitzenwertspannung V_p innerhalb des durch die Spannungen und V bestimmten Spannungsbereichs liegt oder darüber bzw. darunter liegt.

Demnach wird bei der Kombination der in Fig. 1 gezeigten Sensor-Reihenanordnungs-Einrichtung und dem

TO in den Fig. 3A und 3B gezeigten Schaltungssystem ein Objektbild auf die beschriebene Weise abgetastet, wobei schließlich Daten T.. als Ergebnis der binären Codierung des Bildabtastungs-Ausgangssignals mittels des aufgrund der Spitzenwertspannung V_p bestimmten Schnittpegels V„, Daten' T- als Ergebnis der binären Codierung des Bildabtastungs-Ausgangssignals mittels des festliegenden Schnittpegels V„ und Unterscheidungs-Ausgangssignale T, und T. erzielt werden, die angeben, ob die Spitzenwertspannung V_p innerhalb des vorbestimmten Spannungsbereichs V_MÄ - V_M liegt oder nicht. Nunmehr wird anhand der Fig. 4 ein Beispiel einer Schaltung beschrieben, die aufgrund der Unterscheidungs-Ausgangssignale T, und T. bestimmt, welche der beiden unterschiedlichen binären Daten T.. und T₃ als wirksame Daten verwendet werden sollen, und die die Integrationszeit der Sensoreinrichtung 1 steuert. Das in Fig. 4 gezeigte Schaltungssystem ist ein Beispiel für ein Schaltungssystem, das beispielsweise bei der elektronischen Entfernungsmeßeinrichtung gemäß der vorstehend genannten US-PS 4 004 852 verwendbar ist; als ein Teil der Fig. 4 ist ein Beispiel für eine Schaltung gezeigt, die die beiden verschiedenen binären Daten T₁ und T„ des Bildabtastsystems anwählt und die Integrationszeit der Sensoreinrichtung 1 steuert.

Ö09841/07Ä1

- 47 - B 9576 £- -^; ' ^ζ- ^

Zunächst wird der Aufbau eines derartigen Schaltungssystems beschrieben. Mit 18 ist eine Datenwählschaltung bezeichnet, die aufgrund der Unterscheidungs-Ausgangssignale T₃ und T₄ aus der Diskriminatorschaltung 17 bestimmt, welche der beiden verschiedenen binären Bild-Daten T₁ und T- aus der Binärcodierschaltung 16 zu verwenden sind. Die Datenwählschaltung 18 weist ein ODER-Glied OR. für die Bildung der logischen Summe der Unterscheidungs-Ausgangssignale T., und T., ein UND-Glied AN₁ für die Bildung des logischen Produkts aus den von dem Vergleicher CP. ausgegebenen binären Daten T₁ von den beiden verschiedenen binären Daten aus der Binärcodierschaltung 16 sowie dem invertierten Ausgangssignal des ODER-Glieds OR₁ nach Invertierung mittels eines Inverters IN.., ein UND-Glied AN₂ für die Bildung des logischen Produkts aus den von dem Vergleicher CP₅ ausgegebenen binären Daten T~ von den beiden unterschiedlichen binären Daten aus der Binärcodierschaltung 16 und dem Ausgangssignal des ODER-Glieds OR₁ sowie ein ODER-Glied OR₇ zur Bildung der logischen Summe der Ausgangssignale der UND-Glieder AN₁ und AN₃ auf.

19 bezeichnet eine Grund- bzw. Haupttakt-Generatorschaltung zur Erzeugung von Haupttaktimpulsen CLK, die bei dem Schaltungssystem nach Fig. 4 die Grundlage für den Ablauffolgebetrieb bilden. 20 bezeichnet eine Ablauffolge-Steuersignal-Generatorschaltung, die zusätzlich zu den vorstehend genannten Steuer-

Signalen φ^ - φ-„, die an die Dunkelstromsignal-Erfassungs- und -Halteschaltung 9, die Spitzenwert-Detektorschaltung 12 und die Spitzenwert-Halteschaltung 13 anzulegen sind, aufgrund der von der Haupttakt-Generatorschaltung 19 erzeugten Haupttaktimpulse CLK unterschiedliche Steuersignale für die Ablaufsteuerung

909841/0741

' der noch zu beschreibenden unterschiedlichen Schaltungsteile erzeugt. Die Ablauffolge-Steuersignal-Generatorschaltung 20 weist einen Frequenzteilungs-Zähler, eine Gruppe logischer Schaltglieder usw. auf. 21 bezeichnet eine Treiberschaltung, die aufgrund der von der Haupttakt-Generatorschaltung 1 9 abgegebenen Haupttaktimpulse CLK die Übertragungstakte d>, - φ. und die Rücksetzimpulse ^ abgibt, die an die Sensoreinrichtung 1 angelegt werden. Die Treiberschaltung 21 weist einen Frequenz-

'^ teiler-Zähler, eine Gruppe logischer Schaltglieder usw.

auf und dient zum selektiven Ausgeben zweier verschiedener Übertragungstakte und Rücksetzimpulse, nämlich von Übertragungstakten und Rücksetz impulsen mit relativ hoher Frequenz für die Ausscheidung bzw. Entladung unnötiger

'^³ Ladungen in der Sensoreinrichtung 1 (d.h. , das schnelle Auslesen des Sensoreinrichtungs-Ausgangssignals) sowie von Übertragungstakten und Rücksetzimpulsen relativ niedriger Frequenz für das Auslesen des wirksamen Abtastungs-Ausgangssignals (d.h., das langsame Auslesen

des Sensoreinrichtungs-Ausgangssignals). Die Ablauffolge-Steuersignal-Generatorschaltung 20 legt an die Treiberschaltung 21 ein Befehlssignal <j£, an, aufgrund dessen das schnelle bzw. das langsame Auslesen selektiv befohlen wird sowie selektiv der Hochfrequenz-Über-

tragungstakt bzw. der Niederfrequenz-Übertragungstakt an die Treiberschaltung 21 ausgegeben wird.

SR₁ ist ein Schieberegister zur Speicherung

der binären Bildelement-Daten für das Bezugsbild, während

SR₂ und SR~ Schieberegister für die Speicherung der binären Bildelement-Daten für das Vergleichsbild sind (d.h., da gemäß der vorstehenden Beschreibung das Vergleichsbild größer als das Bezugsbild gewählt ist, ist die Menge der Bildelement-Daten für das Vergleichsbild größer als die Menge der Bildelement-Daten für

909841/0741

- 49 - B 9576

ι L '·■> O ο

' das Bezugsbild, so daß demgemäß für M aufeinanderfolgende Bildelement-Datenwerte für das Bezugsbild das Schieberegister SR₁ einen M-Bit-Aufbau hat, während für N (>M) aufeinanderfolgende Bildelement-Datenwerte für das Vergleichsbild die Verbindung des Schieberegisters SR₂ mit M-Bit-Aufbau mit dem Schieberegister SR-. mit (N-M)-Bit-Aufbau verwendet wird). Die Schieberegister SR- und SR₂ sind beide Ser ^.eneingabe-Serienausgabe-Umlauf-Schieberegister mit der gleichen Bitzahl, während das Schieberegister SR., ein Serieneingabe-Serienausgabe-Schieberegister ist; die Verschiebevorgänge der Schieberegister werden durch Ansteuerungstakte Φλλι <ft* 2 ^un<^ Φ-t-y gesteuert, die an die Schieberegister von der Ablauffolge-Steuersignal-Generatorschaltung 20 '5 angelegt werden.

23 bezeichnet eine Datenverteilerschaltung zur Verteilung der M Daten für das Bezugsbild aus den mittels der Datenwählschaltung 18 gewählten binären

^AXJ Bild-Daten an das Schieberegister SR₁ und der TJ Daten für das Vergleichsbild an die Schieberegister SR₂ und SR_. Die Funktion der Datenverteilerschaltung wird mittels eines Steuersignals ^_n aus der Ablauffolge-Steuersignal-Generator schaltung 20 gesteuert.

EN ist ein negierendes Antivalenzglied bzw. Exklusiv-NOR-Glied, das während des Umlaufs der Daten in den Schieberegistern SR₁ und SR₂ ein Signal "1" ausgibt, wenn die Daten der jeweiligen Bits miteinander

übereinstimmen, nämlich beide "1" oder beide "O" sind, und ein Signal "O" abgibt, wenn die Daten der jeweiligen Bits nicht miteinander übereinstimmen. 24 bezeichnet eine Koinzidenzmaximum-Detektorschaltung, die während eines jeden Umlaufs der Daten in den Schieberegistern

SR₁ und SR~ die Anzahl der Ausgangssignale "1" aus dem

©09841/0741

ORlGfNAL INSPECTFH

9 Q " ? /. 5 - 50 - B 9576 *" ^ ' ~

Exklusiv-NOR-Glied EN₇ nämlich die Anzahl der Übereinstimmungen zwischen der Daten in diesen Schieberegistern zählt und während eines jeden Umlaufs den maximalen Wert der Übereinstimmungen erfaßt. Im einzelnen weist die Koinzidenzmaximum-Detektorschaltung 2 4 einen Zähler für die Anzahl der Ausgangssignale "1" aus dem Exklusiv-NOR-Glied EN, einen Speicher für die Speicherung des Zählstands des Zählers und einen Vergleicher zum Vergleich der Inhalte des Zählers und des Speichers auf.

In diesem Fall legt der Vergleicher ein Eingabesignal an den Speicher nur dann an, wenn er den Zustand "Inhalt des Zählers > Inhalt des Speichers" erfaßt, während der Speicher so ausgelegt ist, daß er den Inhalt des Zählers im Ansprechen auf das Eingabesignal aus dem Vergleicher aufnimmt. Der Zählvorgang des Zählers und der Vergleichsvorgang mittels des Vergleichers werden durch jeweilige Signale in einem Steuersignal ά aus der Ablauffolge-Steuersignal-Generatorschaltung 20 gesteuert.
20

25 ist eine Datenverschiebungsgrößen-Detektorschaltung, die das Ausmaß der Verschiebung der Daten in den Schieberegistern SR^ und SR-. erfaßt, das für das Maximum der Anzahl von Übereinstimmungen zwischen den Daten in den Schieberegistern SR. und SR₂ erforderlich ist (d.h., das Ausmaß der Relativverschiebung der N- Daten für das Vergleichsbild gegenüber den M-Daten für das Bezugsbild, wobei das Ausmaß durch die Häufigkeit erfaßbar ist, mit der Daten aus dem Schiebe-

^ register SR-. in das Schieberegister SR₂ aufgenommen werden). Die Detektorschaltung 25 hat einen Zähler für die Zählung der Anzahl der Signale, die in einem Steuersignal <&_c aus der Ablauffolge-Steuersignal-Generatorschaltung 20 die Eingabe der in dem Schieberegister SR., gespeicherten Daten in das Schieberegister SR- anzeigen, sowie einen Speicher, der im Ansprechen

609841/0741

- 51 - B 9576 22 12453

auf ein Eingabesignal φ-* aus dem Vergleicher in der Koinzidenzmaximum-Detektorschaltung 24 den Inhalt des Zählers aufnimmt. Der Zählvorgang des Zählers wird mittels eines bestimmten Signals gesteuert, das in dem Steuersignal $>~ enthalten ist.

Hierbei stellt der Inhalt, der in dem Speicher der Datenverschiebungsgrößen-Detektorschaltung 25 zu einem Zeitpunkt zurückbleibt, an dem die Verarbeitung der vorstehend genannten binären Bild-Daten insgesamt abgeschlossen worden ist, das Ausmaß der Verschiebung der binären Bildelement-Daten für das Vergleichsbild bis zur Erreichung der maximalen Anzahl von Übereinstimmungen zwischen den Daten in den Schieberegistern SR. und SR„ dar, d.h. bis zu dem Zeitpunkt, an dem M aufeinanderfolgende binäre Bildelement-Daten für den Bildbereich des Vergleichsbilds, der als mit dem Bezugsbild übereinstimmend oder dem Bezugsbild am ähnlichsten anzusehen ist, in dem Schieberegister SR₂ gespeichert sind; aufgrund des Umstands, daß das Bezugsbild und das Vergleichsbild auf den Lichtempfangselementen 2" in dem Lichtempfangsteil 2 der Sensoreinrichtung 1 mittels eines optischen Basis-Entfernungsmesser-Systems ausgebildet sind, bzw. aufgrund des

*■·* Entfernungsmeßprinzips bei der vorstehend genannten US-PS 4 004 852 stellt dies offensichtlich die Information über die Entfernung zu dem Zielobjekt dar.

26 bezeichnet einen Digital-Analog- bzw.

D/A-Umsetzer, der im Ansprechen auf ein Dateneinlesesignal in dem Steuersignal f>_c aus der Ablauffolge-Steuersignal-Generatorschaltung 20, das zu einem Zeitpunkt angelegt wird, an dem die Verarbeitung der vorstehend beschriebenen binären Bild-Daten vollständig

abgeschlossen worden ist, das in dem Speicher in der

909841/0741

- 52 - B 9576

Datenverschiebungsgrößen-Detektorschaltung 25 gespeicherte digitale Signal aufnimmt und es in ein Analog-Signal als Entfernungsignal umsetzt. BP. ist ein Pufferverstärker für die Impedanzumsetzung, Me ist ein Meßwerk für die Anzeige des Objektabstands bzw. der Objektentfernung, CI ist eine Konstantstromquelle, PM ist ein Potentiometer, das eine Einstellungslagen-Information für ein nicht gezeigtes einstellbares optisches System, das auf ein Zielobjekt scharfeingestellt werden kann (wie beispielsweise ein optisches Aufnahmesystem einer Kamera) mit Hilfe von Schleifern BF₁ und BF₂ ausgibt, die betrieblich mit dem optischen System gekoppelt sind, und CP„ und CPq sind Vergleicher, die als Eingangssignale das von dem Pufferverstärker BP. angelegte Objekt-Entfernungssignal und das über die Schleifer BF₁ und BF« des Potentiometers angelegte Einstellagen-Informationssignal für das optische System aufnehmen und die erfassen, ob das optische System in einem brauchbaren Scharfeinstellungsbereich in bezug auf das Zielobjekt steht oder nicht. Der Vergleicher CPg nimmt an seinem invertierenden Eingangsanschluß das Ausgangssignal des Pufferverstärkers BP» und an seinem nichtinvertierenden Eingangsanschluß den Spannungspegel an dem Schleifer BF₁ auf, während der Vergleicher CP _g

an seinem nichtinvertierenden Eingangsanschluß das Ausgangssignal des Pufferverstärkers BP. und an seinem invertierenden Eingangsanschluß den Spannungspegel des Schleifers BF₂ aufnimmt. AN, ist ein UND-Glied, das das logische Produkt der Ausgangssignale dieser beiden

^ου Vergleicher CPg und CP_Q bildet. Das Ausgangssignal des UND-Glieds AN, liegt an der Basis eines Schalt-Transistors Tr₁, zur Steuerung einer Anzeige-Leuchtdiode LD an, so daß folglich während der Einstellung des optischen Systems dann, wenn die beiden Ausgangssignale der Vergleicher CPg und CP_Q hohen Pegel annehmen (d.h. dann, wenn der Ausgangspegel des Puffer-

009841/0741

53 - B 957 6

Verstärkers BP. innerhalb des durch die beiden mittels der Schleifer BF₁ und BF,, des Potentiometers PM erhaltenen Spannungspegel bestimmten Spannungsbereichs liegt, was bedeutet, daß das optische System innerhalb eines brauchbaren Scharfeinstellungsbereichs in bezug auf das Zielobjekt eingestellt worden ist), der Transistor Tr.g leitet, wodurch die Leuchtdiode LD Licht entsprechend einem durch einen Widerstand R_₇ bestimmten Stromwert abstrahlt, wodurch angezeigt wird, daß das optische System in den brauchbaren Scharfeinstellungsbereich in bezug auf das Zielobjekt eingestellt worden ist.

Hierbei kann durch eine Kombination aus dem Schleifer BF₁ oder BF_? des Potentiometers PM und dem Vergleicher CP„ oder CP_q anstelle der Kombination aus allen diesen Elementen (wobei in diesem Fall natürlich das UND-Glied AN,- weggelassen werden kann) die Schaltung so aufgebaut werden, daß die Information über die Lage des optischen Systems durch einen einzigen Spannungspegel dargestellt wird (d.h., daß die Lage des optischen Systems als "Einstell-Punkt" dargestellt wird), jedoch macht dies erforderlich, daß während der Einstellung des optischen Systems dieses genau auf einen Einzel-"Punkt" gemäß der Angabe durch das Ausgangssignal des Pufferverstärkers BP. einstellbar ist, was in der Praxis große Schwierigkeiten ergibt; daher ist es in der Praxis vorteilhafter,den Schaltungsaufbau so auszulegen, daß durch die Kombination der Schleifer

BF₁ und BF₉ des Potentiometers PM und der Vergleicher on ' ^z
ου CPq und CPq gemäß der vorstehenden Beschreibung die Lage des optischen Systems durch einen bestimmten Spannungsbereich dargestellt wird (d.h., die Lage des optischen Systems nicht als "Punkt", sondern als

"Bereich" mit einer bestimmten Breite dargestellt wird). 35

909841/0741

- 54 - B 9576

Lj · Ι. ~> 3 ο

Natürlich ist in diesem Fall die Genauigkeit der Scharfeinstellung um so größer, je enger der durch die beiden mittels der Schleifer BF₁ und BF„ des Potentiometers PM erzielten Spannungspegel bestimmte Spannungsbereich ist; tatsächlich erfolgt der Schaltungsaufbau jedoch in der Weise, daß eine zulässige Bereichs-Breite entsprechend den numerischen Daten beispielsweise für die Schärfentiefe des optischen Systems gewählt wird.

27 ist eine Schnittfehler- bzw. Codierfehler-Detektorschaltung, die aufgrund der Daten für das Bezugsbild von den mittels der Datenwählschaltung 18 gewählten Bild-Daten erfaßt, ob bei der Binär-ümwandlung des Bildabtastungs-Ausgangssignals ein Fehler bzw. Ausfall aufgetreten ist oder nicht. Die Codierfehler-Detektorschaltung 27 wiest ein UND-Glied .AN₃ für die Bildung des logischen Produkts aus einem von der Ablauffolge-Steuersignal-Generatorschaltung 20 angelegten Steuersignal φ* _fi (siehe Fig. 6 (r)) und den von der Datenwählschaltung 18 angelegten Bild-Daten, ein UND-Glied AN- für die Bildung des logischen Produkts aus dem Steuersignal φ. ₆ und dem mittels eines Inverters IN₂ invertierten Bild-Daten, ein D-Flip-Flop FP₁ , das das Ausgangssignal des UND-Glieds AN-, an seinem D-Eingangsanschluß aufnimmt, ein D-Flip-Flop FP₂, das an seinem D-Eingangsanschluß das Ausgangssignal des UND-Glieds AN. aufnimmt, und ein NAND-Glied AN₃ auf, das das invertierte logische Produkt der Ausgangssignale Q der beiden Flip-Flops FP₁ und FP₀ bildet.

^v Das Ausgangssignal des NAND-Glieds ANc liegt an der Ablauffolge-Steuersignal-Generatorschaltung 2O an.

Die Flip-Flops FP₁ und FP₃ werden mittels des

Lösch-Signals φ _Ί (siehe Fig. 6(g)) aus der Ablauf-

folge-Steuersignal-Generatorschaltung 20 gelöscht,

909841/0741

2 3 i 2 4 b

- 55 - B 9576

bevor die Bild-Daten aus der Datenwählschaltung 18 an

die UND-Glieder AN., und AN. angelegt werden, und mittels des Ansteuerungstakts φ** des Schieberegisters SR₁ angesteuert.
5

2 8 bezeichnet eine Integrationszeit-Steuerschaltung, die aufgrund der Unterscheidungs-Ausgangssignale T., und T. aus der Diskriminatorschaltung 17 die Integrationszeit der Sensoreinrichtung 1 steuert. Einzelheiten dieser Steuerschaltung sind in Fig. 5 gezeigt.

In der Figur 5 ist UDC ein Vorwärts-Rückwärts-Zähler mit ODER-Glieder OR₄ - OR_g, J-K-Flip-Flops FP₃ - FP^ und Antivalenzglieder ER. und ER .

Der Zähler UDC zählt die Integrationszeit-Anfangsstell-Impulse φ~~ (siehe Fig. 6(j)) aus der Ablauffolge-Steuersignal-Generatorschaltung 20 und spricht danach durch Vorwärtszählen oder Zurückzählen auf einen Integrationszeit-Änderungsimpuls φ-y-j (siehe Fig. 6 (k) ) nur dann an, wenn über ein UND-Glied AN₀ ein derartiger

Impuls von der Ablauffolge-Steuersignal-Generatorschaltung 20 her angelegt wird. Die Flip-Flops FP., b, FP₅ werden mittels eines Lösch-Impulses ^„„ (siehe Fig. 6(i)) gelöscht, der im Ansprechen auf das Schließen eines nicht gezeigten Hauptschalters aus der Ablauffolge-Steuersignal-Generatorschaltung 20 ausgegeben wird. Der Wechsel zwischen dem Vorwärtszählbetrieb und dem Rückwärtszählbetrieb des Zählers UDC wird mittels des Ausgangssignals T^ der Diskriminatorschaltung 17 gesteuert. Das heißt, wenn das Ausgangssignal T-der Diskriminatorschaltung 17 auf niedrigem Pegel steht (was"bedeutet, daß die mittels der Spitzenwert-Halteschaltung 13 gespeicherte Spitzenwertspannung Vp die Beziehung V_p = V ,_χ in bezug auf die mittels der Normalspannung-Einstellschaltung 15 eingestellte

909841 /0741

- 56 - B 9576

/■-Π/453

obere Grenzspannung V einhält), ist der Zähler UDC in die Vorwärtszählart geschaltet, während bei einem Unterscheidungs-Ausgangs signal T-. hohen Pegels (der bedeutet, daß die vorstehend genannte Spitzenwertspannung V_p in bezug auf die Spannung V"_MA die Beziehung V > V einhält) der Zähler UDC in die Rückwärtszählart bzw. Abwärtszählart geschaltet ist.

ER₃ ist ein Antivalenzglied, an das das Ausgangssignal einer jeden Binärstelle des Zählers UDC (die Ausgangssignale Q der Flip-Flops FP-. K FP₁-) und das Unterscheidungs-Ausgangssignal T₃ angelegt sind. Das Antivalenzglied "ER₃ dient als Zählungsbegrenzer, der dann, wenn der Zähler UDC bis zu seinem letzten Bit hochgezählt oder abwärtsgezählt hat, nämlich der bei A_ oder A₇ in Fig. 7 gezeigte Zustand erreicht ist, ein weiteres Zählen verhindert, so daß dadurch der Zähler UDC die Impulse 5O₁₉ und <p₂₂ bis zu insgesamt 7 Impulsen zählt und nicht weiterzählt.

0R₃ ist ein ODER-Glied zur Bildung der logischen Summe aus den Ausgangssignalen T₃ und T. der Diskriminatorschaltung 17; das Ausgangssignal des ODER-Glieds OR₃ liegt zusammen mit dem Ausgangssignal des Antivalenzglieds ER₃ an dem UND-Glied AN_R an. Demgemäß wird hier mittels des ODER-Glieds OR₃ und des UND-Glieds AN« bestimmt, ob aufgrund des Zustands der Ausgangssignale T₃ und T. aus der Diskriminatorschaltung 17 die Integrationszeit geändert werden soll oder nicht, sowie bei einer Änderung der Integrationszeit entsprechend dem Zustand des Unterscheidungs-Ausgangssignals T₃, ob diese verkürzt oder verlängert werden soll (d.h., die Integrationszeit wird im Falle des Aufwärts- bzw. Vorwärtszählens verlängert und im

Falle des Abwärts- bzw. Rückwärtsζählens verkürzt). 35

909841 /0741

ORIGINAL INSPECTED

- 57 - B 9576

2312453

ι DCD ist ein Decodierer, der das Zählausgangssignal des Zählers UDC in eine Information über die Integrationszeit decodiert. Der Decodierer DCD ist dafür ausgelegt, das binäre 3-Bit-Ausgangssignal des Zählers UDC in Dezimaldaten zu decodieren. BP₁- - BP₁O sind Pufferverstärker für die Impedanzwandlung, die jeweils Ausgangssignale B₁ - B_R des Decodierers DCD aufnehmen; TC ist eine Zeitgebeschaltung zur Einstellung der Integrationszeit. Die Zeitgebeschaltung TC hat acht Zeitkonstanten-Schaltungsteile aus Kombinationen aus Widerständen R₀₁ - R₀₀ und Kondensatoren C₁₁ - C₁₀; die Zeitkonstanten-Schaltüngsteile sind jeweils an die Ausgangsanschlüsse der Pufferverstärker BP₁₁ - BP₁Q angeschlossen. Tr₂-. - Tr₂o sind Transistoren zur Steue-

^5 rung der Zeitkonstanten-Funktion der acht Zeitkonstanten-Schaltungsteile. Die Transistoren Tr₂₁ - Tr₂₈ werden mittels eines aus der Ablauffolge-Steuersignal-Generatorschaltung 20 ausgegebenen Steuersignals ^₂₁ (siehe Fig. 6(1)) ein- und ausgeschaltet. In den acht Zeit-

^ζυ konstanten-Schaltungsteilen hat ein erster Zeitkonstanten-Schaltungsteil aus dem Widerstand R₃₁ und dem Kondensator C₁₁ die kürzeste Zeitkonstante, während ein zweiter, ein dritter, ein vierter usw. Schaltungsteil jeweils längere Zeitkonstanten haben und ein

achter Zeitkonstanten-Schaltungsteil aus dem Widerstand R₀₀ und dem Kondensator C₁₀ die längste Zeitkonstante hat; demgemäß werden entsprechend den Ausgangssignalen

B₁ - B₀ des Decodierers DCD acht verschiedene Inte-I ο

grationszeiten erzielt.
30

Aus der Ablauffolge-Steuersignal-Generatorschaltung 20 wird ein Impulssignal p^ ₅ (siehe Fig. 6(m)) ausgegeben, das nur während der Ausschaltung bzw. Entladung unnötiger Ladungen in der Senspreinrichtung 1,

909841/0741

9 q 1 'J Λ

- 58 - B 9576 ^L '^J ' '- "'

^ nämlich während des schnellen Auslesens des Sensoreinrichtungs-Ausgangssignals als Startimpuls fi„ verwendet wird. Wie aus den Fig. 6{1) und (m) ersichtlich ist, wird das Steuersignal φ^~ so ausgegeben, daß es synchron mit dem Abfallen des Impulssignals ^₁₅ von hohem auf niedrigen Pegel wechselt und nach einer vorbestimmten Zeit danach von niedrigem auf hohen Pegel wechselt.

SPC ist eine Startimpulsgeneratorschaltung zur Erzeugung eines Startimpulses (siehe Fig. 6(p)) für das Einleiten des Auslesens des wirksamen Abtastungs-Ausgangs signals, nämlich des langsamen Auslesens des Sensoreinrichtungs-Ausgangssignals unter Zeitsteuerung durch die Zeitgebeschaltung TC. Die Startimpulsgenerator schaltung SPC hat ein ODER-Glied OR₇ (dessen Ausgangssignal in Fig. 6(n) gezeigt ist) zur Bildung der logischen Summe aus den Ausgangssignalen der Zeitkonstanten-Schaltungsteile in der Zeitgebeschaltung TC, einen Pufferverstärker BR₁₇ zur Impedanzumwandlung, ^υ eine Verzögerungsschaltung aus einem Widerstand R₃₉ und einem Kondensator C₁„, einem Schalt-Transistor Tr₂₉ und einem Widerstand 40, die an die Verzögerungsschaltung angeschlossen sind, sowie ein UND-Glied AN„, das das logische Produkt aus dem Ausgangssignal des Transistors Tr_?q (dessen Kollektorpotential in Fig. 6 (o) gezeigt ist) und dem Ausgangssignal des ODER-Glieds OR₇ bildet. Das vorstehend genannte Impulssignal wird über das UND-Glied AN₉ gemäß der Darstellung in Fig. 6(p) ausgegeben.
30

In der Fig. 4 ist AN₇ ein UND-Glied zur Bildung des logischen Produkts aus dem Ausgangssignal des UND-Glieds AN, und dem Ausgangssignal eines ODER-Glieds ORn, das die logische Summe der Ausgangssignale B. und B- des Decodierers DCD in der Integrationszeit-Steuer-

909841/0741

- 59 - B 9576

291245

■ schaltung 28 bildet. Das Ausgangssignal des UND-Glieds AN₇ liegt an der Basis eines Transistors Tr₁₇ an, der über einen Widerstand R-_ft mit der Anzeige-Leuchtdiode LD verbunden ist, so daß bei hohem Pegel des Ausgangssignals B. oder B- des Decodierers DCD, nämlich bei Einstellung der Integrationszeit auf eine einstellbare kürzeste Zeit oder eine nachfolgend kürzeste Zeit ein Eingang des UND-Glieds AN₇ hohen Pegel annimmt und bei diesem Zustand dann, wenn das Ausgangssignal des UND-Glieds AN,- hohen Pegel annimmt, wobei das optische System innerhalb eines geeigneten Scharfeinstellungsbereichs in bezug auf das Objekt eingestellt ist, das Ausgangssignal des UND-Glieds AN₇ gleichfalls hohen Pegel hat, wodurch in diesem Fall die Widerstände R-,₇

'5 und R„n in bezug auf die Leuchtdiode LD parallel geschaltet sind, so daß der Stromfluß im Vergleich zu dem Fall, daß nur der Widerstand R-₇ angeschlossen ist, gesteigert ist und daher die von der Leuchtdiode LD abgegebene Lichtmenge gesteigert ist. Das heißt, die Umgebungshelligkeit ist so hoch, daß die Integrationszeit auf die kürzeste Zeit oder die nächst kürzeste Zeit eingestellt worden ist; wenn unter diesen Umständen eine Kamera oder dergleichen so ausgelegt ist, daß das Einschalten der Leuchtdiode LD im Sucher

^^J derselben sichtbar ist, ist die Scharfeinstellungs-Anzeige mittels der Leuchtdiode LD unter Beeinträchtigung durch die Umgebungshelligkeit sehr schwer zu sehen; demnach wird bei Zusatz des vorstehend beschriebenen Aufbaus die von der Leuchtdiode LD abgegebene

Lichtmenge bei der Scharfeinstellungs-Anzeige im Falle sehr hoher Umgebungshelligkeit gesteigert, wodurch wirkungsvoll die vorstehend beschriebenen Unzulänglichkeiten ausgeschaltet werden.

909841/07^1

-60- B9576 ,._ . ,._ ,

' In Fig. 4 bezeichnet ferner 0R„ ein ODER-Glied

zur Bildung der logischen Summe aus dem von der Ablauffolge-Steuersignal-Generatorschaltung 2O ausgegebenen Impulssignal φ.^ und dem Ausgangsimpuls aus der Startimpulsgeneratorschaltung SPC in der Integrationszeit-Steuerschaltung 28; das Ausgangssignal des ODER-Glieds 0R„ wird als Startimpuls <fi_s an die Sensoreinrichtung 1 angelegt.

'0 Zur Beschreibung der Funktionsweise des Schaltungssystems nach Fig. 4 wird nun auf die Fig. 6 und Bezug genommen. Wenn zu dem Zeitpunkt t der nicht gezeigte Hauptschalter geschlossen wird, wird - wie schon angemerkt wurde - an die Sensoreinrichtung 1

*3 und die Differenzverstärkerschaltung 8 in dem Schaltungssystem gemäß Fig. 3 die Spannung V angelegt, während an die übrigen Schaltungsteile die Spannung V angelegt wird. Die Spannung V wird ferner auch an die in Fig. 5 gezeigte Startimpulsgeneratorschaltung

SPC in der Integrationszeit-Steuerschaltung 2 8 angelegt, während die Spannung V' an die anderen Schaltungsteile angelegt wird; dabei gibt im Ansprechen auf das Schließen des Hauptschalters die Ablauffolge-Steuersignal-Generatorschaltung 20 einen Löschimpuls

^„₀ gemäß der Darstellung in Fig. 6(i) an die Integrationszeit-Steuerschaltung 2 8 ab, wodurch in dieser die Flip-Flops FP₃^FP₅ in dem Zähler UDC gelöscht werden, so daß deren Ausgangssignale Q alle niedrigen Pegel annehmen (siehe Zustand gemäß der Darstellung bei A_n in Fig. 7). Andererseits ist zu diesem Zeitpunkt der Kondensator C. in der Spitzenwert-Halteschaltung 13 gemäß Fig. 3 nicht geladen, so daß offensichtlich V- <T V _T gilt und daher das Ausgängssignal T_. der Diskriminatorschaltung 17 auf niedrigem Pegel liegt, während das Ausgangssignal T. hohen Pegel hat, wodurch in der Integrationszeit-Steuerschaltung 28

909841/07Λ1

ORIGINAL INSPECTED

der Zähler UDC zunächst in die Vorwärtszählart geschaltet wird. Ferner bringt zu diesem Zeitpunkt die Ablauffolge-Steuersignal-Generatorschaltung 20 das Steuersignal ^-1 gemäß der Darstellung in Fig. 6(1) für die Integrationszeit-Steuerschaltung 28 auf hohen Pegel, wodurch in dieser die Transistoren Tr-. bis Tr-n in der Zeitgebeschaltung TC leitend werden, so daß die Ladungen an den Kondensatoren C₁₁ bis C_1R gelöscht bzw. entladen werden.

Als nächstes gibt unmittelbar nach der Ausgabe des Löschimpulses o~„ die Ablauffolge-Steuersignal-Generatorschaltung 20 beispielsweise vier Impulse /-„ gemäß der Darstellung in Fig. 6{j) für die Integrations zeit-Anfangseinstellung an die Integrationszeit-Steuerschaltung 28 ab, wodurch der Zähler UDC bis vier hochzählt, so daß sein Ausgangssignal gemäß der Darstellung bei A. in Fig. 7 zu "001" wird (d.h., nur das Ausgangssignal Q des Flip-Flops FP₁. hohen Pegel hat, während die anderen Ausgangssignale niedrigen Pegel haben); der Decodierer DCD decodiert dieses binäre Ausgangssignal "001" in einen Dezimaldatenwert in der Weise, daß sein Ausgangssignal B₅ hohen Pegel annimmt.

Wenn der Zeitpunkt t.. erreicht ist, gibt die Steuersignal-Generatorschaltung 20 ein Impulssignal ^₁₅ gemäß der Darstellung in Fig. 6(m) ab, das über das ODER-Glied 0R„ als Startimpuls <f>„ an die Sensoreinrichtung 1 angelegt wird. Ferner gibt zu diesem Zeit-

^ou punkt die Ablauffolge-Steuersignal-Generatorschaltung 20 an die Treiberschaltung 21 ein Schnellauslesungs-Befehlssignal als Befehlssignal φ_Ά ab, wodurch die Treiberschaltung 21 Taktimpulse verhältnismäßig hoher Frequenz als Übertragungstakte ^₁ - φ, und Rücksetz-

impuls (f>_R abgibt; wie schon angemerkt wurde, wird dadurch vom Zeitpunkt t„ bis zu dem Zeitpunkt t., das unnötige Signal von der Sensoreinrichtung 1

909841/07^1

- 62 - B 9576

^afrgegeben. Obgleich dies im Zusammenhang mit der Beschreibung der Pig. 3A und 3B nicht erläutert wurde, wird dieses unnötige Signal einer Ausscheidung der Störungskomponenten mittels der Differenzverstärker-Schaltungen 8 und 10 sowie der Filterschaltung 11 in dem Schaltungssystem gemäß Fig. 3A unterzogen, wonach schließlich in der Binärcodierschaltung 16 nach Fig. 3B das Signal einer Binär-ümsetzung mit den Spannungen V"_s und V_p als Schnittpegel unterzogen wird '" und in Form der binären Daten T₁ und T~ ausgegeben wird; dabei haben die Ausgangssignale der Diskriminatorschaltung 17 hohen Pegel, so daß daher mittels der Datenwählschaltung 18 das Ausgangssignal T~, nämlich die mittels der Spannung V binär umgesetzten c - ^£

Daten gewählt werden und diese an die Datenverteilerschaltung 23 und die Codierfehler-Detektorschaltung 2 angelegt werden; zu diesem Zeitpunkt wird jedoch durch die Ablauffolge-Steuersignal-Generatorschaltung 20 mittels des Steuersignals ^_n die Datenverteilerschaltung

2 3 außer Betrieb (nämlich gesperrt) gehalten, während die Ansteuerungstakte ^₁₁ bis φ-,η, für die Schieberegister SR. , SR„ und SR-. gesperrt sind; dementsprechend erfolgt keine Einlesung dieser Ausgabe-Daten T„; wie aus Fig. 6(r) ersichtlich ist, wird das Eingabe-Steuer-

signal ^₁₆ für die Codierfehler-Detektorschaltung 27

auf niedrigen Pegel gebracht, so daß durch diese auch keine Erfassung über das Vorliegen eines Fehlers bzw. Ausfalls bei der Datenverarbeitung für das Bezugsbild erfolgt. Wie ferner aus den Fig. 6(c) bis (h) ersieht-

lieh ist, werden durch die Ablauffolge-Steuersignal-Generatorschaltung 20 die Dunkelstromsignal-Erfassungsund -Halteschaltung 9, die Spitzenwert-Detektorschaltung 12 und die Spitzenwert-Halteschaltung 13 mittels der Steuersignale φ^ bis ^₁₀ außer Betrieb gehalten,

909841/0741

- 63 - B 9576 ^ -~■. *, ~ , r-

13 . Z 4

' so daß daher zu dieser Zeit keine Erfassung und Speicherung des Dunkelstromsignals bzw. des Spitzenwerts mittels dieser Schaltungen 9, 12 und 13 erfolgt.

Andererseits kehrt die Ablauffolge-Steuersignal-Generatorschaltung 20 bei Ausgabe des Impulssignals Φλγ das Steuersignal ^₉₁ für die Integrationszeit-Steuerschaltung 28 gemäß der Darstellung in Fig. 6(1) synchron mit dem Abfallen des Impulssignals φ. ₅

TO von hohen auf niedrigen Pegel um, wodurch in der Integrationszeit-Steuerschaltung 28 die Transistoren Tr^-i bis Tr₂₈ in der Zeitgebeschaltung TC derselben alle gesperrt werden. Wie vorstehend angeführt wurde, hat zu diesem Zeitpunkt nur das Ausgangssignal B₅ des

Decodierers DCD hohen Pegels, so daß daher der fünfte Zeitkonstanten-Schaltungsteil aus dem Widerstand R-.,-. und dem Kondensator C.j- durch das Ausgangssignal des Pufferverstärkers BP₁₁- seine Zeitgebe-Funktion aufnimmt; wenn der Kondensator C₁₅ beispielsweise zum Zeitpunkt

t- völlig geladen ist, wechselt zu diesem Zeitpunkt das Ausgangssignal des ODER-Glieds OR₇ von niedrigem auf hohen Pegel gemäß der Darstellung in Fig. 6(η), wonach dann nach Ablauf einer vorbestimmten Verzögerungszeit gemäß der Einstellung durch die Verzögerungsschaltung

^XJ aus dem Widerstand R _q und dem Kondensator C. „ der Transistor Tr_?g gesperrt wird, so daß sein Kollektorpotential gemäß der Darstellung in Fig. 6(0) von hohem auf niedrigen Pegel wechselt; damit wird schließlich das Ausgangssignal des UND-Glieds AN₀, das das logische

Produkt aus dem Ausgangssignal des ODER-Glieds OR₇ und dem Ausgangssignal des Transistors Tr_?c. bildet, zu einem .unter einer durch den vierten Zeitkonstanten-Schaltungsteil in der Zeitgebeschaltung TC bestimmten Zeitsteuerung (in diesem Fall zum Zeitpunkt t.) erzeugten Impulssignal gemäß der Darstellung in Fig.

909841/0741

/212453

- 64 - B 9576

6(ρ), das über das ODER-Glied OR_g als Startimpuls ψ an die Sensoreinrichtung 1 angelegt wird. (D.h., die im Zusammenhang mit den Fig. 3A und 3B beschriebene Integrationszeit Ti (siehe Fig. 6 (b)) wird auf diese Weise als die Zeitdauer von dem Zeitpunkt, an dem das Impulssignal <f>„ _ aus der Steuersignal-Generatorschaltung 20 abfällt, bis zu dem Zeitpunkt erzielt, an dem das durch die Zeitgebeschaltung TC bestimmte Ausgangssignal des ODER-Glieds OR₇ abfällt).

Wenn von dem UND-Glied AN_q ein Impulssignal abgegeben wird, gibt die Ablauffolge-Steuersignal-Generatorschaltung 20 im Ansprechen darauf an die Codierfehler-Detektorschaltung 27 ein Löschsignal Φ*η gemäß der Darstellung in Fig. 6(q) ab, um damit die Flip-Flops FP.. und FP„ zu löschen; ferner wird von ar Steuersignal-Generatorschaltung 20 ein Langsamauslesungs-Befehlssignal als Befehlssignal φ an die Treiberschaltung 21 angelegt, wodurch nun als

*v Übertragungstakte ^₁ - φ, und Rücksetzimpuls f„ Taktimpulse verhältnismäßig niedriger Frequenz von der Treiberschaltung 21 abgegeben werden, um damit die vorstehend beschriebene langsame Auslesung des Sensor-

einrichtungs-Ausgangssignals zu bewerkstelligen. nc

Wie vorstehend ausgeführt ist, endet diese Auslesung beispielsweise während der Zeit vom Zeitpunkt tr bis zum Zeitpunkt t..,; durch die Ablauffolge-Steuersignal-Generatorschaltung 20 wird während der Zeit vom Zeitpunkt tr bis zum Zeitpunkt t_a zuerst das Steuersignal <pr für die Dunkelstromsignal-Erfassungs- und -Halteschaltung 9 gemäß der Darstellung in Fig. 6(d) auf hohen Pegel gebracht, wonach durch sie dann gemäß der Darstellung in Fig. 6(c) das Steuersignal ^₅ während der Zeit vom Zeitpunkt t_c bis zu dem Zeitpunkt t-, ^b /

auf niedrigen Pegel gebracht wird, wodurch das Erfassen

909841/0741

- 65 - B 9576

ο/, ς

und Speichern des Dunkelstromsignals bewerkstelligt wird; ferner wird gemäß der Darstellung in Fig. 6(f) während der Zeit vom Zeitpunkt t,- bis zum Zeitpunkt t„ durch die Generatorschaltung 20 des Steuersignals d>_R für die Spitzenwert-Detektorschaltung 12 auf hohen Pegel gebracht, wonach gemäß der Darstellung in Fig. 6(e) das Steuersignal φ-, in der Zeit vom Zeitpunkt t„ bis zum Zeitpunkt t-„ auf niedrigen Pegel gebracht wird, wodurch gemäß der vorstehenden Beschreibung die Erfassung des Spitzenwerts des Abtastungs-Ausgangssignals für das Bezugsbild erfolgt, während andererseits zum Zeitpunkt t„ gemäß der Darstellung in Fig. 6(1) das Steuersignal ^₂₁ für die Integrationszeit-Steuerschaltung 28 von niedrigem auf hohen Pegel wechselt, wodurch die Transistören Tr_?1 - Tr_?„ in der Zeitgebeschaltung TC leitend werden, so daß diese rückgesetzt wird (wodurch die Ladung des Kondensators C₅ entladen wird, so daß gemäß der Darstellung in Fig. 6(n) das Ausgangssignal des ODER-Glieds OR₇ auf niedrigen Pegel wechselt); ferner befiehlt während der Zeit vom Zeitpunkt t„ bis zum Zeitpunkt t₁₀ das Steuersignal ^₀. der Datenverteilerschaltung 2 3 das Anlegen der Ausgangsdaten aus der Datenwählschaltung 18 an das Schieberegister SR₁ {da zu dieser Zeit das Ausgangssignal T₄ der Diskriminatorschaltung 17 noch

^ΛΟ auf hohem Pegel ist, entsprechen die aus der Datenwählschaltung 18 ausgegebenen Daten dem Ausgangssignal des zweiten Vergleichers CP _g in der Binärcodierschaltung 16, nämlich den mittels der Spannung V_ in binäre Form umgesetzten Daten T₉), während zu dieser Zeit an das Schieberegister SR₁ ein Ansteuertakt φ*. angelegt wird und auch während dieser Zeit vom Zeitpunkt t_g bis zum Zeitpunkt t_1Q gemäß der Darstellung in Fig. 6(r) das Steuersignal O_1fi für die Codierfehler-Detektorschaltung 27 auf hohen Pegel gebracht ist. Dadurch werden

die während der Zeit vom Zeitpunkt t_g bis zum Zeitpunkt

109841/0741

ORIGINAL INSPECTED

- 66 - B 9576 ^ ^ ' '" '

' t₁₀ erzielten binären Daten für das Bezugsbild aufeinanderfolgend in dem Schieberegister SR₁ gespeichert, während dabei die Codierfehler-Detektorschaltung 2 7 ermittelt, ob in diesen binären Daten die beiden Signale "1" und "0" enthalten sind oder nicht. Das heißt, wenn die binären Daten alle "1" oder "0" sind, (was einen "Codierungsfehler" darstellt, wobei in diesem Fall eine genaue Entfernungsbestimmung unmöglich ist), nimmt nur eines der Ausgangssignale der UND-Glieder AN₃ und AN. hohen

jO Pegel an, während das andere bis zum Erreichen des Zeitpunkts t.Q auf niedrigen Pegel bleibt, so daß nur eines der Ausgangssignale Q der Flip-Flops FP₁ und FP₂ hohen Pegel annimmt und daher eines der Eingangssignale des NAND-Glieds AN₅ auf niedrigem Pegel bleibt; dadurch

^5 bleibt das Ausgangssignal φ^„ des NAND-Glieds AN₅ auf hohem Pegel selbst bis zum Erreichen des Zeitpunkts t.jQ, während andererseits dann, wenn in den vorstehend genannten binären Daten die beiden Signale "1" und "0" enthalten sind, die Ausgangssignale der UND-Glie- ^ der AN₃ und AN₄ sicherlich einmal hohen Pegel zu irgendeinem Zeitpunkt bis zum Erreichen des Zeitpunkts t.. „ hohen Pegel annehmen, so daß daher zu diesem Zeitpunkt die Flip-Flops. FP₁ und FP_? getriggert werden und ihre Ausgänge Q hohen Pegel annehmen; demgemäß nehmen beide

Eingangssignale des NAND-Glieds AN₁- hohen Pegel an, so daß dessen Ausgangssignal ^L „ beim Erreichen des Zeitpunkts t₁„ niedrigen Pegel annimmt; auf diese Weise wird schließlich im Falle eines "Codierfehlers¹¹ ein Signal hohen Pegels ausgegeben, während bei richtiger

Ausführung des Codierens (Binärumsetzungsvorgang) ein Signal niedrigen Pegels ausgegeben wird- Wenn der Zeitpunkt t.. _Q erreicht ist, arbeitet aufgrund des Zustands des Ausgangssignals φ* _R der Codierfehler-Detektor schaltung 27 zu diesem Zeitpunkt, nämlich auf-

grund eines hohen oder eines niedrigen Pegels des Aus-

909841/0741

- 67 - ' B 9576

2312453

gangssignals φ^^ die Ablauffolge-Steuersignal-Generatorschaltung 2O folgendermaßen: Wenn gemäß der Darstellung bei (a) in Fig. 6 das Ausgangssignal φ«* auf hohen Pegel steht, bewirkt die Ablauffölge-Steuersignal-Generatorschaltung 20 nicht die nachstehend beschriebene Funktion, sondern gibt sofort das Steuersignal ^₁₅ aus, das bewirkt, daß die Ablauffolge zu einer ersten Ablauffolge verschoben wird, die mit dem Zeitpunkt t₁₇ beqinnt, nämlich zu einer neuen Ablauffolge verschoben wird, die mit der vorstehend genannten Ausscheidung der unnötigen Ladung in der Sensoreinrichtung 1 beginnt (wodurch der sich aus dem Fehler bzw. dem Ausfall bei dem Binärumsetzungsvorgang des Bildabtastungs-Ausgangssignals ergebende Zeitverlust auf ein Mindestmaß herabgesetzt werden kann); wenn andererseits das Ausgangssignal ^.g auf niedrigem Pegel ist, bewirkt die Ablauffolge-Steuersignal-Generatorschaltung 20 anschließend die folgenden Betriebsvorgänge:

Wenn der Zeitpunkt t.„ erreicht ist und die Einspeicherung der binären Daten für das Bezugsbild in das Schieberegister SR₁ abgeschlossen ist, sperrt die Steuersignal-Generatorschaltung 2O den Ansteuerungstakt φ~. für das Schieberegister SR₁; wenn danach der Zeitpunkt t₁₁ erreicht ist, befiehlt ,^as Steuersignal φ der Datenverteilerschaltung 23, nunmehr von diesem Zeitpunkt bis zum Zeitpunkt t₁₂ die Ausgangsdaten (T₃) der Datenwählschaltung 18 an die Schieberegister SR„ und SR-, anzulegen, wobei die Ansteuerungstakte φ_Λ^ und φ«-> an die Schieberegister SR_? bzw. SR-, angelegt werden, wodurch die während der Zeit vom Zeitpunkt t.... bis zum Zeitpunkt t-₂ gewonnenen binären Daten für das Vergleichsbild aufeinanderfolgend in den Schieberegistern SR₀ und SR-, eingespeichert werden. Wenn der

Zeitpunkt t-₂ erreicht ist, versetzt die Ablauffolge-Steuersignal-Generatorschaltung 20 die Datenverteilerschaltung 23 mittels des Steuersignals φ in den Aus-

90S841/0741

- 68 - B 9576 '"- - "'

T schaltzustand und unterbricht die Ansteuerungstakte P₁ j und $λ-> für die Schieberegister SR« bzw. SR... Nach Abschluß des Auslesens und bei Erreichen des Zeitpunkts t^. wird durch die Steuersignal-Generatorschaltung 20 während der Zeit vom Zeitpunkt t., . bis zu dem Zeitpunkt t..,- das Steuersignal ^₁₀ für die Spitzenwert-Halteschaltung 13 gemäß der Darstellung in Fig. 6 (h) auf hohen Pegel gebracht, wonach durch die Steuerschaltung gemäß der Darstellung in Fig. 6(g) das Steuersignal ^g während der Zeit vom Zeitpunkt t₁₅ bis zu dem Zeitpunkt t_1fi auf niedrigen Pegel gebracht wird, wodurch die Einspeicherung des mittels der Spitzenwert-Detektorschaltung 12 erfaßten Spitzenwerts bewerkstelligt wird. Wenn die Einspeicherung des Spitzenwerts bzw. der Spitzenwertspannung V_p mittels der Spitzen wert-Halteschaltung 13 vorgenommen ist, wird der Schnittpegel V₀ für die Binärumsetzung des während des nächsten Auslesezyklus des wirksamen Abtastungs-Ausgangssignals erzielten Bildabtastungs-Ausgangssignals mittels der

^O Spannungsteilerschaltung 14 aufgrund der Spitzenwertspannung V bestimmt, während zugleich mittels der Diskriminatorschaltung 17 bestimmt wird, ob die Spitzenwertspannung Vp innerhalb des durch die Spannungen V]MAX ^un<^ ^VMIN f^est(?^el^e9^ten Spannungsbereichs liegt oder nicht. Wenn zu diesem Zeitpunkt

^VMAX ^VP ^VMIN

gilt, liegen die beiden Ausgangssignale T., und T J4

der Diskriminatorschaltung 17 auf niedrigem Pegel, wodurch die Datenwählschaltung 18 so geschaltet wird, daß die vom ersten Vergleicher CP, ausgegebenen Daten, nämlich die mittels des Schnittpegels V_g binär-codierten Daten T. aus den beiden verschiedenen Daten T₁ und T₀ \ ζ

der Binärcodierschaltung 16 gewählt werden. Wenn anderer-

§09841/0741

INSPEQTED

- 69 - B 9576 LZ U^

seits

^VP^>VMAX^{Oder V}P< ^VMIN

gilt, nimmt eines der Ausgangssignale Τ-, und T. der Diskriminatorschaltung 17 hohen Pegel an, so daß die Datenwählschaltung 18 so geschaltet wird, daß die mittels des Schnittpegels V_1n binär transformierten Daten T^ auf die vorstehend beschriebene Weise gewählt

werden. Bei der Integrationszeit-Steuerschaltung 28 ist bei Vp = V„ „ das Ausgangssignal T^ der Diskriminatorschaltung 17 auf niedrigem Pegel, so daß der Zähler UDC in die Vorwärtszählart gemäß der vorstehenden Beschreibung geschaltet bleibt, während bei

•5 Vp > V.^_x das Unterscheidungs-Ausgangssignal T₃ hohen Pegel annimmt, so daß folglich der Zähler UDC auf die Rückwärts- bzw. Abwärtszähl-Betriebsart geschaltet wird

Wenn nun der Zeitpunkt t_1fi erreicht ist, sind

^iyj die Binärdaten für das Bezugsbild und die Binärdaten für das Vergleichsbild jeweils in den Schieberegistern SR₁ , SR₂ und SR., eingespeichert. Beim Erreichen des Zeitpunkts t_1fi setzt hierbei die Ablauffolge-Steuersignal-Generatorschaltung 2O den Zähler für die Zählung der Anzahl der Übereinstimmungen in der Koinzidenzmaximum-Detektorschaltung 24 mittels des Steuersignals ^_R sowie den Zähler für die Zählung des Datenverschxebungsausmaßes in der Datenverschiebungsgrößen-Detektorschaltung 25 mittels des Steuersignals

($_c in Betrieb, während sie unter Sperrung des Ansteuerungstakts ^₁ -. für das Schieberegister SR₃ an die Schieberegister SR- und SR₂ die Ansteuerungstakte $&.< ., bzw. ^₁-j in einer der Bitanzahl dieser Schieberegister entsprechenden Menge anlegt (wobei in diesem Fall die Ansteuerungstakte ^₁₁ und 9L₂ miteinander identisch sind). Dadurch werden in den Schieberegistern SR^ und

909841/0741

- 70 - B 9576 ■'· ^ ^ä "

SR₉ die in den jeweiligen Binärstellen eingespeicherten Daten aufeinanderfolgend umlaufend synchron verschoben, wobei die Übereinstimmung oder Nichtübereinstimmung zwischen den Daten der jeweiligen Binärstellen mittels des Exklusiv-NOR-Glieds EN erfaßt wird; während dieser Zeit wird die Anzahl der übereinstimmenden Daten mittels des Zählers in der Koinzidenzmaximum-Detektorschaltung 24 gezählt. Wenn eine Umlaufverschiebung der Daten abgeschlossen ist, unterbricht die Ablauffolge-Steuersignal-Generatorschaltung 20 die Ansteuerungstakte φ*, und ^₁₂ ^an die Schieberegister SR₁ und SR₂ und schaltet mittels des Steuersignals ^L den vorstehend genannten Vergleicher in der Koinzidenzmaximum-Detektorschaltung 24, wodurch der Vergleicher den Inhalt des vorstehend genannten Zählers mit dem Inhalt des vorstehend genannten Speichers in der Schaltung 2 4 vergleicht (dessen Inhalt zu diesem Zeitpunkt "0" ist); wenn der Inhalt des Zählers größer als der Inhalt des Speichers ist, legt der Vergleicher ein Eingabesignal φ an den Speicher an, damit der In— halt des Zählers in den Speicher eingelesen wird (wenn natürlich zu diesem Zeitpunkt die Beziehung "Inhalt des Zählers" - "Inhalt des Speichers" gilt, gibt der Vergleicher kein Eingabesignal p ab, so daß folglich der Inhalt des Speichers nicht neu eingeschrieben wird). Das Eingabesignal ώ aus dem Vergleicher wird ferner an den Speicher der Datenverschiebungsgrößen-Detektorschaltung 25 angelegt, jedoch ist zwar der Zähler der

Detektorschaltung 25 in Betrieb gesetzt, hat aber noch on
^ου keine Zählimpulse erhalten, so daß daher sein Inhalt gleich Null ist und somit auch der vom Speicher übernommene Inhalt gleich "0" ist.

909841/0741

- 71 - B 9576 ^^ΰ * ^Zii5

Wenn der vorstehend beschriebene Vorgang abgeschlossen ist, legt die Ablauffolge-Steuersignal-Generatorschaltung 2O an die Schieberegister SR₂ und SR₃ synchron die Ansteuerungstakte ^₁₂ ^unt^ ^₁₃ ^anr während der Ansteuerungstakt <£.. .. für das Schieberegister SR₁ unterbrochen wird, wobei in den Schieberegistern SR₂ und SR₁J der Inhalt um einen Bit nach rechts zu verschoben wird, so daß der in dem am weitesten rechts liegenden Bit des Schieberegisters SR-. gespeicherte Datenwert in den am weitesten links liegenden Bit des Schieberegisters SR₂ übernommen wird (wobei natürlich dann der in dem am weitesten rechts liegenden Bit des Schieberegisters SR„ gespeicherte Datenwert fallengelassen wird). Während dieses Vorgangs erfolgt durch die Ablauffolge-Steuersignal-Generatorschaltung 2O das Löschen des Zählers in der Koinzidenzmaximum-Detektorschaltung 24 mittels des Steuersignals φ und zugleich das Anlegen eines Aufwärtszählimpulses als Steuersignal φ an dem Zähler in der Datenverschiebungsgröße-Detektorschaltung 25, wodurch der Zähler in der Detektorschaltung 2 5 um "1" hochzählt.

Wenn dies abgeschlossen ist, legt die Steuersignal-Generatorschaltung 20 wieder synchron die Ansteuerungstakte φ... und ^₁₂ ^an die Schieberegister SR₁ und SR₂ entsprechend einer der Bitzahl derselben entsprechenden Menge an, wodurch der Inhalt der Schieberegister SR₁ und SR₂ wieder einem Umlauf unterzogen wird und dabei die Anzahl der Übereinstimmungen zwischen den Daten derselben erneut mittels des Zählers in der Koinzidenzmaximum-Detektorschaltung 24 auf die vorstehend beschriebene Weise gezählt wird. Wenn ein Umlauf dieser Daten abgeschlossen ist, schaltet die Steuersignal-Generatorschaltung 2O den Vergleicher in

der Koinzidenzmaximum-Detektorschaltung 24 mittels des Steuersignals φ so, daß dieser die Größe des

* B

bestehenden Inhalts des Zählers mit derjenigen des bestehenden Inhalts des Speichers vergleicht und

9098-41 /0741

- 72 - B 9576 ^o < ^. s·

bei geltender Bedingung "Inhalt des Zählers" > "Inhalt des Speichers" ein Eingabesignal <p abgibt, so daß der Inhalt des Speichers auf den Inhalt des Zählers umgeschrieben wird, während zugleich in der Datenverschiebungsgrößen-Detektorschaltung 25 der Inhalt des Speichers dieser Detektorschaltung 25 auf den Inhalt des Zählers in dieser Detektorschaltung 25 umgeschrieben wird (der zu diesem Zeitpunkt "1" beträgt).

Danach wird der in dem am weitesten rechts liegenden Bit des Schieberegisters SR₁. gespeicherte Datenwert in das am weitestens links liegende Bit des Schieberegisters SR^ übernommen, wonach die Daten der Schieberegister SR₁ und SR.-, wiederum zu einem Umlauf gebracht werdent der vorstehend beschriebene Umlauf und der vorstehend beschriebene Vergleich werden wiederholt, bis der Vergleich und die Erfassung desselben abgeschlossen sind. Es ist ersichtlich, daß zu dem Zeitpunkt, an dem der Umlauf und der Vergleich abgeschlossen sind, die in dem Speicher in der Koinzidenzmaximum-Detektorschaltung 2 4 und dem Speicher in der Datenverschiebungsgrößen-Detektorschaltung 2 5 gespeicherten Daten den Maximalwert der Anzahl der Übereinstimmungen zwischen den Daten in den Schieberegistern SR₁ und SR->, der während der vorstehend beschriebenen Umläufe und Vergleiche erzielt wurde, und die Datenverschiebungsgröße in den Schieberegistern SR~ und SR₁. darstellen, die für die Erreichung der maximalen Anzahl von Übereinstimmungen zwischen diesen Daten erforderlich war (d.h., die Information über die Lage darstellt, die in dem

Vergleichsbild von demjenigen Bildteil des Vergleichsbilds eingenommen ist, der als übereinstimmend oder am ähnlichsten mit dem Bezugsbild anzusehen ist, wobei diese Information gemäß den vorstehenden Ausführungen ¹^ der Entfernung zu dem Zielobjekt entspricht).

909841/0741

/ D ! L -S-U - 73 - B 9576

Wenn die beschriebenen Umläufe und Vergleiche alle beendet sind, löscht die Ablauffolge-Steuersignal-Generatorschaltung 2O schließlich den Inhalt des Zählers und des Speichers in der Koinzidenzmaximum-Detektorschaltung 24 mittels des Steuersignals φ und den Inhalt des Zählers in der Datenverschiebungsgröße-Detektorschaltung 25 mittels des Steuersignals φ~, während sie zugleich den D/A-Umsetzer 26 in Betrieb setzt, wodurch dieser die in dem Register der Datenverschiebungsgrößen-Detektorschaltung 25 gespeicherten digitalen Daten in ein Analogsignal umsetzt, das eine Information über die Entfernung zum Zielobjekt darstellt, und zugleich dieses Analogsignal abgibt, das wiederum über den Pufferverstärker BP, an das Meßwerk Me und die Vergleicher CPg und CPq angelegt wird.

Wenn dann der Zeitpunkt t^-, erreicht ist, wird von der Steuersignal-Generatorschaltung 20 wieder das Impulssignal φ«τ- gemäß der Darstellung in Fig. 6 (m) abgegeben, um eine neue Ablauffolge einzuleiten, die mit der Ausscheidung der unnötigen Ladung in der Sensoreinrichtung 1 beginnt, die Verarbeitungsvorgänge gemäß der vorstehenden Beschreibung auszuführen und diese solange zu wiederholen,, bis der nicht gezeigte Hauptschalter ausgeschaltet wird, wobei inzwischen die Entfernung zu dem Zielobjekt mittels des Meßwerks Me angezeigt wird. Zu dem Zeitpunkt, an dem die Objektentfernung an dem Meßwerk Me angezeigt wird, nehmen dann, wenn das auf den durch das Meßwerk Me als Normalwert

^ου bzw. Bezugswert angezeigten Objektabstand eingestellt wird, die Ausgangssignale der Vergleicher CPn und CP „ beide hohen Pegel zu einem Zeitpunkt an, an dem das optische System richtig innerhalb eines geeigneten Scharfeinstellungsbereichs in bezug auf das Zielobjekt eingestellt ist, wie es vorstehend ausführlich beschrie-

Θ09841/0741

- 74 - B 9576 '" ~' ' ~ ' ~

ben ist; dadurch nimmt das Ausgangssignal des UND-Glieds ANg hohen Pegel an, so daß der Transistor Tr^₆ leitet, wodurch die Leuchtdiode LD eingeschaltet wird und anzeigt, daß das optische System in einen geeigneten Scharfeinstellungsbereich gestellt worden ist.

Obgleich es in der Beschreibung nicht ausgeführt ist, gibt die Ablauffolge-Steuersignal-Generatorschaltung 20 nach allgemeinem Abschluß des Umlaufs und des Vergleichs der binären Bild-Daten, jedoch kurz vor der nächsten Ablauffolge, die mit der Ausscheidung der unnötigen Ladung in der Sensoreinrichtung 1 beginnt (nämlich der Ablauffolge, die mit dem Zeitpunkt t₁₇ und dem Zeitpunkt t,., beginnt) an die Integrationszeit-Steuerschaltung 28 ein Integrationszeit-Änderungs-Impulssignal ^₂₂ gemäß der Darstellung in Fig. 6(k) ab, das an das UND-Glied AN„ der Integrationszeit-Steuerschaltung 28 angelegt wird; das UND-Glied AN„ legt an den Zähler UDC das Impulssignal φ~₂ nur dann an, wenn die

beiden Ausgangssignale des Antivalenzglieds ER₃ und des ODER-Glieds OR-. auf hohem Pegel sind, nämlich nur dann, wenn der Zähler UDC in einem der bei A. bis A_ß in Fig. 7 gezeigten Zustände steht und eines der Ausgangssignale T- oder T. der Di-skriminatorschaltung 17 auf hohem Pegel ist {d.h., V_p > V^ oder V_p < V_MIN ist). Nimmt

man an, daß das UND-Glied AN„ das Impulssignal φ~2 ^a^~ gibt, so zählt der Zähler bei Einstellung in die Vorwärtszählart aufgrund des Unterscheidungs-Ausgangssignals T, im Ansprechen auf das Impulssignal d₉₉ um "1" hoch,

wodurch sich sein Stand um "1" zu dem bei A₇ in Fig. 7 gezeigten Stand hin verschiebt, woraufhin sich die Lage des Ausgangssignals hohen Pegels an dem Decodierer DCD um "1" zu dem Ausgang B- hin verschiebt; dadurch wird in der Zeitgebeschaltung TC der gewählte Zeitkon-

stanten-Schaltungsteil um "1" zum achten Zeitkonstanten-Schaltungsteil aus dem Widerstand R-,η und dem Konden-

909841/0741 ORiG^AL INSPECT]

COPY

- 75 - B 9576 ^ ^b '^

sator C₁₀ hin verschoben, wodurch ein Zeitkonstanten-

I 5

Schaltungsteil mit einer längeren Zeitkonstante als zuvor angewählt wird und schließlich eine Integrationszeit gewählt wird, die langer als diejenige zuvor ist. Wenn im Gegensatz dazu der Zähler UDC auf die Rückwärts- oder Abwärtszählbetriebsart geschaltet ist, zählt er im Ansprechen auf das Impulssignal $6₂₂ um "1" herunter, wodurch sein Stand um "1" zu dem bei A in Fig. 7 dargestellten Stand hin verschoben wird, wobei die Lage des Ausgangssignals hohen Pegels des Decodierers DCD sich um "1" zu dem Ausgang B. hin verschiebt, so daß sich der angewählte Zeitkonstanten-Schaltungsteil um "1" zu dem ersten Zeitkonstanten-Schaltungsteil aus dem Widerstand R-... und dem Kondensator C₁₁ hin verschiebt und auf diese Weise ein Zeitkonstanten-Schaltungs teil mit einer kürzeren Zeitkonstante als zuvor angewählt wird und damit die Integrationszeit auf eine Zeit eingestellt wird, die kürzer als zuvor ist.

Gemäß den vorstehenden Ausführungen bedeutet ein derartiger Wechsel der Integrationszeit, daß die Spitzenwertspannung V_p größer als die Maximalspannung ^VMAX ^oc^^er kleiner als die Minimalspannung V..™ ist (nämlich eines der Ausgangssignale T-. oder T. der Diskriminatorschaltung 17 hohen Pegel annimmt); daher werden bei der Wahl der mit der geänderten Integrationszeit erzielten binären Bild-Daten T₁ und T₂ der Binärcodierschaltung 16 die Daten T₂ gewählt, die mit der mittels der Normalspannungs-Einstellschaltung 15 eingestellten Spannung V als Schnittpegel binär umgesetzt sind; die beschriebene Entfernungsermittlung wird aufgrund dieser Daten T₂ ausgeführt, so daß schließlich selbst bei geänderter Integrationszeit brauchbare binäre Bilddaten erzielt werden und aufgrund dieser Daten die Entfernungsermittlung richtig durchgeführt wird, so daß

θ 0 9 8 4 1 / 0 7 4

- 76 - B 9576 *- ~ ⁴" "' ^

damit ein Verlust durch ungeeignete Abtastungs-Äusgangssignale vermieden wird, der sich sonst durch eine Änderung der Integrationszeit ergeben würde. Das heißt, wenn die Integrationszeit geändert wird, ist das als nächstes erzielte Bildabtastungs-Ausgangssignal ein Signal, dessen Pegel so eingestellt ist, daß es innerhalb eines geeigneten Pegelbereichs liegt, während andererseits die zu diesem Zeitpunkt mittels der Spannungsteilerschaltung 14 als Schnittpegel eingestellte Spannung V aufgrund der Spitzenwertspannung V_p des vorangehenden Bildabtastungs-Ausgangssignals eingestellt ist, das vor der Änderung der Integrationszeit erzielt wurde und dessen Pegel außerhalb des geeigneten Pegelbereichs liegt; daher sind offensichtlich die Daten T. ungeeignet, die mittels

'5 der Spannung V_c als Schnittpegel binär codiert wurden. Im Gegensatz dazu sind die Daten T_?, die durch Binärcodierung des vorstehend beschriebenen Bildabtastungs-Ausgangssignals mittels der als Schnittpegel durch die Normalspannungs-Einstellschaltung 15 eingestellten

^iK> Spannung V„ erzielt sind, als Daten weitaus besser als die letztgenannten Daten T₁ geeignet; folglich kann mittels dieser Daten T- die nachfolgende Entfernungsermittlung ordnungsgemäß ausgeführt werden, wobei dadurch eine unnütze Verwendung und ein Zeitverlust durch ein ungeeignetes Abtastungs-Ausgangssignal vermieden wird, die sich sonst aus einer Änderung der Integrationszeit ergeben würden.

Wenn bei der Änderung der Integrationszeit der Zähler

UDC einen bei A₀ oder A₁ in Fig. 7 dargestellten Stand einnimmt und eines der Ausgangssignale B₁ oder B_? des Decodierers DCD hohen Pegel annimmt (was bedeutet, daß die Integrationszeit auf eine sehr kurze Zeit eingestellt worden ist), nimmt das Ausgangssignal des ODER-

Glieds ORg hohen Pegel an, so daß ein Eingangssignal

Θ09841/0741

- 77 - B 9576 2 ? "' 2-=· b

des UND-Glieds AN₀ hohen Pegel annimmt und folglich gemäß der vorstehenden vollständigen Beschreibung bei der Scharfeinstellungsanzeige mittels der Leuchtdiode LD in diesem Zustand eine Unzulänglichkeit insofern verrrieden wird, als die von der Leuchtdiode LD abgestrahlte Lichtmenge gesteigert wird, damit die Anzeige auch unter Beeinflussung durch die Umgebungshelligkeit leichter sichtbar ist.

Bei dem in Fig. 4 gezeigten Schaltungssystem erfolgt die Entfernungsermittlung aufgrund der binären Bild-Daten T. oder T₂ und eine Veränderung der Integrationszeit aufgrund der Unterscheidungs-Information bzw. des Unterscheidungs-Ausgangssignals T und T.

•5 über den Spitzenspannungswert V auf die vorstehend beschriebene Weise.

Bei dem vorstehend beschriebenen Aufbau ist

es offensichtlich vorteilhafter, insbesondere während

^zu des ersten Zyklus der Bildabtastung von den Ausgangs-Daten Τ., und T₉ der Binärcodierschaltung 16 die Ausgangs-Daten T₉ sicher mittels der in Fig. 4 gezeigten Datenwählschaltung 18 zu wählen? zu diesem Zweck kann der von der Ablauffolge-Steuersignal-Generatorschaltung 20 an die Integrationszeit-Steuerschaltung 28 abgegebene Löschimpuls ^_2n (siehe Fig. 6(i)) während des Schließens des Hauptschalters zusammen mit dem Steuersignal φ-, η (beispielsweise über ein ODER-Glied) an die Basis des Speicherwert-Lösch-Transistors Tr₁₁- in der Spitzenwert-

Halteschaltung 13 gemäß Fig. 3B angelegt werden, wie es in Fig. 4 durch die gestrichelte Linie(b) gezeigt ist. Aufgrund dessen wird während des ersten Bildabtastungszyklus das Ausgangssignal bzw. die Spitzenwertspannung Vp der Spitzenwert-Halteschaltung 13 sicher auf dem Pegel Null gehalten, so daß das Ausgangssignal T₄ der

909841/0741

Diskriminatorschaltung 17 sicher hohen Pegel annimmt,

wodurch die Datenwählschaltung 18 aus den Ausgangsdaten T- und T~ der Binärcodierschaltung 16 sicher die Ausgangsdaten T„ wählt.
5

Wie schon im Zusammenha in- mit Fig. 1 beschrieben wurde, ist an der Sensoreinrichtung 1 ein Teil des Lichtempfangsteils mittels der Lichtsperrschicht 6 gegenüber Licht abgeschirmt; beim Auslesen des Sensoreinrichtungs-'0 Ausgangssignals wird der dem

Ausgangssignal aus den gegenüber Licht abgeschirmten Lichtempfangselementen 2' entsprechende Teil des Signals in der in Fig. 3A gezeigten Dunkelstromsignals-Erfassungs- und -halteschaltung 9 als Dunkelstromsignal erfaßt und '5 gespeichert, wobei das nachfolgend ausgelesene Ausgangssignal in der Differenzverstärkerschaltung 10 dem Dunkelstromkomponenten-Ausscheidungsvorgang unterzogen wird; wenn hierbei beispielsweise die Intensität des auf den Lichtempfangsteil 2 einfallenden Lichts bei dem Zustand ^^u plötzlich und stark ansteigt, bei dem die Integration des Bildsignals unter einer verhältnismäßig langen Integrationszeit erfolgt, steigt das Streulicht, das von der Endfläche der Lichtsperrschicht 6 für das dem gegenüber Licht nicht abgeschirmten Lichtempfangselement 2" benach-

barten Lichtempfangselement 2' in dieses gegenüber Licht abgeschirmte Lichtempfangselement 2' eintritt, in der Weise an, daß die Menge der in dem gegenüber Licht abgeschirmten Element 2' gespeicherten Ladung stark ansteigt und folglich bei dem Auslesen des Sensoreinrichtungs-

Ausgangssignals der Pegel der mittels der Dunkelstromsignal-Erfassungs- und -halteschaltung 9 erfaßten und gespeicherten Dunkelstromsignalkomponente stark ansteigt, so daß der Signalpegel des nachfolgenden Auslese-Ausgangssignals nach der Ausscheidung der Dunkelstromkomponente

mittels der Differenzverstärkerschaltung 10 sehr klein

909841/0741

79 B 9576 I - I ^-^O ο

■j wird, wodurch der mittels der Spitzenwert-Detektorschaltung erfaßte Spitzenwert der dem Bezugsbild entsprechenden Signaikomponente vermindert wird, so daß das Ausgangssignal T-, aus dem Vergleicher CP,- in der Diskriminatorc schaltung 17 gemäß Fig. 3B niedrigen Pegel annimmt und folglich der Vorwärts-Rückwärts-Zähler UDC gemäß Fig. 5 eine Vorwärts-bzw. Hochzählung ausführt und, während die Integrationszeit für die Sensoreinrichtung 1 eigentlich auf eine kürzere Zeit verändert werden muß, diese im Gegensatz dazu zu einer längeren Zeit hin verändert, was befürchten läßt, daß die Bedingungen noch ungünstiger werden.

Zur Vermeidung einer derartigen Lage kann beispielsweise gemäß der Darstellung in Fig. 3A eine Schaltung verwendet werden, die einen Vergleicher CP_1n/ dessen nichtinvertierender Eingangsanschluß einen mittels Widerständen R... und R, _ geteilten Teilspannungswert der Ausgangsspannung V_Q1 der Differenzverstärkerschaltung 8 gemäß Fig. 3A aufnimmt und dessen invertierender Eingangsanschluß die mittels der Normalspannungs-Einstellschaltung 15 nach Fig. 3B eingestellte untere Grenzspannung V_MI empfängt, und einen npn-Transistor Tr__n aufweist, der dem Transistor Tr₁ in der Dunkelstromsignal-Erfassungs- und -halteschaltung 9 entspricht und an dessen Basis das Steuersignal φ,- (siehe Fig. 6 (c) ) aus der Ablauffolge-Steuersignal-Generatorschaltung 20 angelegt ist, um dadurch das Eingangssignal des Vergleichers CP^_n auf nur den Teil des Signals zu beschränken, der dem Ausgangssignal des gegenüber Licht abgeschirmten Lichtempfangselements 2¹ entspricht; diese Schaltung kann der Dunkelstromsignal-Erfassungs- und -halteschaltung 9 so hinzugefügt werden, daß das Ausgangssignal des Vergleichers CP.Q über eine Diode DI an die Basis des Speicherwert-

Lösch-Transistors Tr₁- in der Halteschaltung 9 angelegt wird. Wenn bei dieser Schaltung und bei diesem Aufbau

909841/0741

80 B 9576 2 -■ 'i I -^

] beim Auslesen des Sensoreinrichtungs-Ausgangssignals der Pegel der dem Ausgangssignal des gegenüber Licht abgeschirmten Lichtempfangselements 2' entsprechenden Signalkomponente, nämlich die Dunkelstromsignalkomponente ver-

ς arößert ist und der mittels der Widerstände R. _Λ und R.-. ° 4 142

geteilte Spannungspegel über der unteren Grenzspannung V_M liegt, wechselt das Ausgangssignal des Vergleichers CP_1n von niedrigem auf hohen Pegel, so daß der Speicherwert-Lösch-Transistor Tr₅ in der Dunkelstromsignal-Erfassungs- und -halteschaltung 9 durchgeschaltet wird, um damit den Speicherwert an dem Dunkelstromsignal-Speicherkondensator C₁ zu löschen bzw. zu entladen; demgemäß wird die Dunkelstromkomponenten-Ausscheidung mittels der Differenzverstärkerschaltung 10 bei dem nachfolgenden Auslese-Ausgangssignal kaum ausgeführt , so daß der Pegel dieses Ausgangssignals angehoben wird, wodurch der mittels der Spitzenwert-Detektorschaltung 12 erfaßte Spitzenwert der dem Bezugsbild entsprechenden Signalkomponente über die mittels der Normalspannungseinstellschaltung 15 eingestellte obere Grenzspannung V-, ansteigt, so daß die Integrationszeit für die Sensor einrichtung 1 auf eine kürzere Zeit verändert wird, womit das Auftreten der vorstehend beschriebenen Lage verhindert wird.

Solange bei dem in Fig. 3A gezeigten Aufbau während des Auslesens des Sensoreinrichtungs-Ausgangssignals der durch Teilung mittels der Widerstände R₄₁ und R₄₂ erzielte Teilspannungspegel der dem Ausgangssignal des gegenüber Licht abgeschirmten Lichtempfangselements 2' entsprechenden Dunkelstromsignalkomponente über der unteren Grenzspannung V_M liegt, wird der Transistor Tr₅ durch das Ausgangssignal des Vergleichers CP_1n durchgeschaltet, so daß der Speicherwert in dem Kondensator C₁ weiter gelöscht wird; wenn der Pegel der Dunkel-

909841/07^1

81 B 9576 '- ^r ' ''' ^ ^⁰

Stromsignalkomponente im Laufe der Zeit abfällt und sein mittels der Widerstände R.. und R₄₂ gewonnener Teilspannungspegel unter die untere Grenzspannung V sinkt, wechselt das Ausgangssignal des Vergleichers CP₁₀ auf c niedrigen Pegel, so daß der Transistor Tr₁- gesperrt wird und die Ladung des Kondensators C₁ zuläßt. Daher wird das nachfolgende Auslese-Ausgangssignal in manchen Fällen, wenn auch geringfügig, der Dunkelstromkomponenten-Ausscheidung unterzogen, während andererseits die Schal-

]Q tung so aufgebaut werden kann, daß dann, wenn während des Auslesens des Sensoreinrichtungs-Ausgangssignals das Ausgangssignal des Vergleichers CP_1n einmal hohen Pegel angenommen hat, das Löschen bzw. Entladen des Kondensators C₁ fortgesetzt wird, so daß für das nachfolgende Auslese-Ausgangssignal überhaupt keine Dunkelstromkomponenten-Ausscheidung erfolgen kann. Zu diesem Zweck kann beispielsweise gemäß der Darstellung in Fig. 4B das Ausgangssignal des Vergleichers CP_1n an den Setzanschluß S eines anstiegssynchronisierten R-S-Flipflops FP,- angelegt werden, dessen Rücksetzanschluß R das Steuersignal ^₆ (siehe Fig. 6 (d)) aus der Ablauffolge-Steuersignal-Generatorschaltung 20 aufnimmt, während das Ausgangssignal Q des Flipflops FP_fi über die Diode DI an die Basis des Transistors Tr^ angelegt wird.

Die vorstehend beschriebenen beiden Schaltungsbeispiele haben den Z\i?eck, zur Steigerung des Pegel des Bildsignals die Dunkelstromkomponenten-Ausscheidung aus dem Sensoreinrichtungs-Ausgangssignal im wesentlichen aufzuheben und dadurch die Integrationszeit zu einer kürzeren Zeit hin zu verändern; demgegenüber kann statt der Anxtfendung eines Verfahrens zur Steigerung des BiIdsignalpegels das hohe Ausgangssignal des Vergleichers CP_1n dafür verwendet werden, die Integrationszeit zwangs-

weise auf die kürzeste Zeit zu wählen. Zu diesem Zweck

809841/0741

82 B 95 76 L Γ- ' ί. ^L'- O

kann beispielsweise gemäß der Darstellung in Fig. 8C ein ODER-Glied OR_1n vorgesehen werden, das die logische Summe aus dem Ausgangssignal des Flipflops FP,- und dem Löschimpuls ^_n aus der Ablauffolge-Steuersignal-Generatorschaltung 20 bildet und dessen Ausgangssignal an die Löschanschlüsse CLR der Flipflops FP-., FP. und FPj- in dem in Fig. 5 gezeigten Vorwärts-Rückwärts-Zähler UDC angelegt wird. Wenn bei diesem Aufbau das Ausgangssignal des Vergleichers CP_1n von niedrigem auf hohen Pegel wechselt, wird dadurch das Flipflop FP,- gesetzt, wodurch dessen Ausgangssignal Q von niedrigem auf hohen Pegel wechselt, so daß das Ausgangssignal des ODER-Glieds OR_1n hohen Pegel annimmt und folglich die Flipflops FP-. bis FP₅ gelöscht werden, so daß ihre Ausgangssignale Q alle niedrigen Pegel annehmen, wodurch der bei A_n in Fig. 7 gezeigte Zustand eingenommen wird und in dem Dekodierer DCD das Ausgangssignal B₁ hohen Pegel annimmt, mit dem die Integrations zeit auf die kürzeste Zeit eingestellt wird.

Bei dem vorstehend beschriebenen Ausführungsbeispiel kann die Ablauffolge-Steuersignal-Generatorschaltung 20 in dem beispielsweise in Fig. 4 gezeigten Schaltungssystem gemäß der vorstehenden ausführlichen Beschreibung so aufgebaut werden, daß die Steuersignale φ~ bis φ.~ für das in den Fig. 3A und 3B gezeigte Analogschaltungssystem, die Steuersignale p* „ bis φ^-y für die in Fig. 4 gezeigte Integrationszeit-Steuerschaltung 28, das Impulssignal ^₁,- für das ODER-Glied OR„ und das Steuersignal

<ß für die Treiberschaltung 21 mit der in Fig. 6 gezeigten Zeitsteuerung erzielt werden; andererseits kann eine Zeitsteuerung gemäß der Ausführungsbeispiel-Beschreibung in der am 28. September 19 78 eingereichten deutschen Patentanmeldung P 28 42 348.5 mit dem Titel "Entfernungsmeßvorrichtung" für einen Betriebsart-Steuerzähler 52, eine Betriebsart-Steuerschaltung 54, einen

909841/0741

8 3 B 95 76 ■-- ^: ' -^U°

Ablauffolgezähler 126, eine Zählersteuerschaltung 136, einen Ablauffolge-Dekodierer 128, eine Dateneingabe-Steuerschaltung 130, eine Datenverarbeitungs-Steuerschaltung und eine Datenausgabe-Steuerschaltung 134 in einem in der Anmeldung insbesondere in Fig. 11 gezeigten Schaltungssystem erfolgen (wobei Einzelheiten der vorstehend genannten Betriebsartzähler-Steuerschaltung 54 an der Datenausgabe-Steuerschaltung in den Fig. 2OA bis 2OC dieser Patentanmeldung gezeigt sind). Bei der Treiberschaltung können beispielsweise dem bekannten Aufbau zwei Frequenzteiler-Zähler zur Teilung der Frequenz der Taktimpulse CLK aus der Haupttakt-Generatorschaltung 19 in zwei unterschiedliche Impulse, nämlich Impulse verhältnismäßig hoher Frequenz und Impulse verhältnismäßig niedriger Frequenz, und ein Wählschaltglied zum Auswählen der Ausgangsimpulse dieser Zähler entsprechend dem Steuersignal <f> aus der Ablauffolge-Steuersignal-Generatorschaltung 20 hinzugefügt werden, so daß in Übereinstimmung mit dem aus diesem Wählschaltglied ausgegebenen Taktimpulsen die Übertragungstakte φ, bis <f>. und der Rückset ζ impuls p für die Sensoreinrichtung 1 ausgegeben werden.

Bei dem vorstehend in Einzelheiten beschriebenen Bildabtastsystem wird selbst bei dem ersten Bildabtastzyklus und selbst bei der Bildabtastung nach einer Änderung der Integrationszeit der Sensoreinrichtung das unter diesen Bedingungen erzielte Bildabtastungs-Äusgangssignal nicht ungültig gemacht bzw. ausgeschaltet, sondern ordnungsgemäß in binäre Form gesetzt, um das verlustfreie Erzielen genauer binärer Bild-Daten sicherzustellen und auf diese Weise einen Entfall und einen Zeitverlust bei dem Auslesen des /luscjangssignals zu vermeiden, die sich sonst bei dem ersten Zyklus der Bildabtastung oder bei einer Änderung der Integrationszeit ergeben würden; wenn dem-

nach gemäß dei" Darstellung in Fig. 4 die in der genannten

909841/0741

ORIGINAL INSPECTED

84 B 9576 "^{5 :} - ^U ~

US-PS 4 004 852 vorgeschlagene elektronische automatische Entfernungsmeßeinrichtung verwendet wird, kann ein großer Vorteil dahingehend erzielt werden, daß die Entfernungsmeßung genau und zuverlässig in kürzester Zeit selbst unter Bedingungen ausgeführt werden kann, bei denen ein häufiger Wechsel der Integrations zeit erfolgt.

Bei dem dargestellten Ausführungsbeispiel ist eine im Vergleich zu einer herkömmlichen Einrichtung etwas umgeformte Photosenor-Reihenanordnungs-Einrichtung als Beispiel in den Fig. 1 und 2 gezeigt; bei dem Bildabtastsystem besteht jedoch für die Sensoreinrichtung keine Einschränkung auf einen derartigen Aufbau. Falls jedoch ein derartiger Aufbau als Photosensoren-Reihenanordnungs-Einrichtung verwendet wird, können die DunkeIstromkomponente und die Spannungsänderungskomponente in dem BiIdabtastungs-Ausgangssignal gut unterdrückt werden, wie es schon im Zusammenhang mit dem Ausführungsbeispiel· beschrieben wurde; dies ist weitergehend dafür wirkungsvoll, binäre Bild-Daten hoher Genauigkeit zu erzielen.

Mit der Erfindung ist ein Bildabtastsystem geschaffen, bei welchem ein mittels eines optischen Systems ausgebildetes Objektbild elektrisch unter Verwendung einer Photosensor-Reihenanordnungs-Einrichtung abgetastet wird und das dabei erzielte Bildabtastungs-Ausgangssignal· binär kodiert bzw. quantisiert wird, um dadurch quantisierte Biiddaten zu erhalten. Dabei werden bei dem Bildabtastungssystem zwei verschieden quantisierte Bilddaten gewonnen,

^ou nämlich erste quantisierte Bilddaten, die mittels eines

aufgrund des Bildabtastungs-Ausgangssignal aus der Sensoreinrichtung bestimmten Spannungspegels quantisiert sind, und zweite quantisierte Bilddaten, die mittels eines vorbestimmten festen Spannungspegels quantisiert sind. 35

909841/0741

ORIGINAL INSFECTED

Claims (12)

10 Patentansprüche

(1 ./Bildabtastsystem, gekennzeichnet durch eine zur Aufnahme eines Bilds angeordnete Bildabtasteinrichtung (1) zur Abgabe eines Abtastungs-Bildsignals für das Bild, eine erste Quantisierungsnormal-Abgabeeinrichtung, die ein erstes Quantisierungsnormal (V₀) abgibt, das entsprechend einer Änderung eines spezifischen Pegels (V_p) des Abtastungs-Bildsignals veränderbar ist, eine zweite Quantisierungsnormal-Abgabeeinrichtung (15), die ein festes zweites Quantisierungsnormal (V_) abgibt, und eine Quantisiereinrichtung (16), die zur Abgabe quantisierter Daten über das Bild das Abtastungs-Bildsignal aufnimmt, wobei sie erste quantisierte Daten (T.,) durch Quantisieren des Bildsignals mittels des ersten Quantisierungsnormals sowie zweite quantisierte Daten (T^) durch Quantisierung des Bildsignals mit dem zweiten Quantisierungsnormal abgibt.

2. System nach Anspruch 1, gekennzeichnet durch eine mit der Bildabtasteinrichtung (1) verbundene Detektoreinrichtung (8 - 13), die den spezifischen Pegel (V ) des Abtastungs-Bildsignals erfaßt, wobei die erste Quantisierungsnormal-Abgabeeinrichtung (14) mit der Detektoreinrichtung verbunden ist und so ausgelegt ist, daß sie das erste Quantisierungsnormal (Vg)

VI/12

DaUSChe Bjnic

909841/0741

sr Bank {Muncheni Klo 3939 84.1

Postscheck !München Kto 67C-43-8C-1

- 2 - B 9576 ., ■. -. -> / i:'3

■ aufgrund des mittels der Detektoreinrichtung erfaßten spezifischen Pegels des Abtastungs-Bildsignals erzeugt.

3. System nach Anspruch 2, dadurch gekennzeichnet, daß die Quantisiereinrichtung (16) eine erste Quantisierschaltung (CP4), die zur Erzeugung der ersten quantisierten Daten (T1) das Abtastungs-Bildsignal aufnimmt, wobei sie mit der ersten Quantisierungsnormal-Abgabeeinrichtung (14) verbunden ist und die ersten quantisierten Daten durch Vergleich des Bildsignals mit dem ersten Quantisierungsnormal (Vg) erzeugt, und eine zweite Quantisierschaltung (CP₁-) aufweist, die zur Erzeugung der zweiten quantisierten Daten (T₂) das Abtastungs-Bildsignal aufnimmt, wobei sie mit der zweiten Quantisierungsnormal-Abgabeeinrichtung (15) verbunden ist und die zweiten quantisierten Daten durch Vergleich des Bildsignals mit dem zweiten Quantisierungsnormal (ν_π) erzeugt.

^F

4. System nach Anspruch 2 oder 3, gekennzeichnet durch eine Einstelleinrichtung (R_?3 - ^R?6^ ^{zur E}i-^nstel~ lung eines Bezugsbereichs mit einem Minimalbezugspegel (V_MIN) und einem Maximalbezugspegel (^ν _Μτ\γ) ' ^e:*-^{ne mit} der Detektoreinrichtung (8 - 13) und der Bezugsbereich-Einstelleinrichtung verbundene Diskriminatoreinrichtung (17), die erfaßt, ob der mittels der Detektoreinrichtung erfaßte spezifische Pegel (V) des Abtastungs-Bildsignals außerhalb des mittels der Bezugsbereich-Einstelleinrichtung eingestellten Bezugsbereichs liegt oder nicht, wobei sie ein erstes Anzeigesignal erzeugt, wenn der mittels der Detektoreinrichtung erfaßte spezifische Pegel innerhalb des Bezugsbereichs liegt, und ein zweites Anzeigesignal erzeugt, wenn

der spezifische Pegel außerhalb des Bezugsbereichs

909841/0741

* ORIGINAL INSPECTED

- 3 - B 9576 - ? 1 ? /. ^ "λ

liegt, und eine Wähleinrichtung (18), die auf das erste und das zweite Anzeigesignal durch Wahl der ersten oder der zweiten quantisierten Daten aus der Quantisiereinrichtung (16) anspricht, wobei sie mit der Quantisiereinrichtung und der Diskriminatoreinrichtung so verbunden ist, daß sie die ersten quantisierten Daten (T₁) im Ansprechen auf das erste Anzeigesignal wählt und die zweiten quantisierten Daten (T„) im Ansprechen auf das zweite Anzeigesignal wählt.

5. System nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Detektoreinrichtung

(8 - 13) zur Erfassung eines Spitzenpegels des Ab-■5 tastungs-Bildsignals als spezifischen Pegel (V ) ausgebildet ist.

6. System nach Anspruch 5, dadurch gekennzeichnet, daß die erste Quantisierungsnormal-Abgabeein- ,

^ richtung (14) so ausgelegt ist, daß sie als erstes Quantisierungsnormal (V_c) an die Quantisiereinrichtung (16) einen Signalpegel abgibt, der durch Multiplizieren des mittels der Detektoreinrichtung (8 13) erfaßten Spitzenpegels (V_p) des Abtastungs-Bild-

■" signals mit einer Zahl erzielt ist, die kleiner als 1 ist.

7. System nach Anspruch 6, dadurch gekennzeichnet, daß die Zahl im Bereich von 0,6 bis 0,8 liegt.

8. System nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß die zweite Quantisierungsnormal-Abgabeeinrichtung (15) in der Bezugsbereich-Einstelleinrichtung (Rt-, - R-,,-) eingegliedert ist

o/r Δ ο Δ Ό

und als festes zweites Quantisierungsnormal (V_xJ

an die Quantisiereinrichtung (16) einen vorbestimmten Bezugspegel innerhalb des mittels der Bezugsbereich-

$09841 /rmi

INSPECTED

- 4 - B 9576 ;. .. ; ; Λ ζ

Einstelleinrichtung eingestellten Bezugsbereichs abgibt.

9. System nach Anspruch 8, dadurch gekennzeichnet, daß die zweite Quantisierungsnormal-Abgabeeinrichtung (15) so ausgebildet ist, daß sie als festes zweites Quantisierungsnormal (V_) einen Bezugspegel abgibt, der im wesentlichen der Hälfte der Summe aus dem Minimalbezugspegel (V^.-.-^) und dem Maximalbezugspegel (V _Λν) des mittels der Bezugsbereich-Einstelleinrichtung (R^o ~ ^R?fi) eingestellten Bezugsbereichs entspricht.

10. System nach Anspruch 8, dadurch gekennzeichnet, daß die zweite Quantisierungsnormal-Abgabeeinrichtung (15) so ausgebildet ist, daß sie als festes zweites Quantisierungsnormal (V ) einen Bezugspegel abgibt, der im wesentlichen der Quadratwurzel des Produkts _aus dem Minimalbezugspegel (V ^) und dem Maximalbezugspegel (VmTv_x) des mittels der Bezugsbereich-Einstelleinrichtung (R^-D - R?c) eingestellten Bezugsbereichs entspricht.

11. System nach einem der Ansprüche 4 bis 10, dadurch gekennzeichnet, daß die Diskriminatoreinrichtung (17) ein erstes Teil-Anzeigesignal (T.) als zweites Anzeigesignal erzeugt, wenn der mittels der Detektoreinrichtung (8 - 13) erfaßte spezifische Pegel (V ) des Abtastungs-Bildsignals unterhalb des Minimalbezugspegels (V ) des mittels der Bezugsbereich-Einstelleinrichtung (R-,ο ~ R_?c) eingestellten Bezugsbereichs liegt, und ein zweites Teil-Anzeigesignal (T₃) als zweites Anzeigesignal erzeugt, wenn der spezifische Pegel oberhalb des Maximalbezugspe-

gels (V._i7._v) des Bezugsbereichs liegt, daß die Bildab-MAX

S O 9 8 U 1 / O 7 4 1

ORfGfNAL

- 5 - β 9576 2-12453 tasteinrichtung (1) eine Signalintegrations-Bildabtastungseinrichtung ist, die als Abtastungs-Bildsignal ein innerhalb einer Integrationszeit integriertes Bildsignal abgibt, und daß eine Integrationszeit-Steuereinrichtung (28) vorgesehen ist, die zur Steuerung der Integrationszeit des Bildsignals in der Bildabtasteinrichtung auf das erste und das zweite Teil-Anzeigesignal anspricht, die von der Diskriminatoreinrichtung erzeugt sind, wobei die Steuereinrichtung mit der Bildabtasteinrichtung und der Diskriminatoreinrichtung so verbunden ist, daß sie die Integrationszeit im Ansprechen auf das erste Teil-Anzeigesignal verlängert und im Ansprechen auf das zweite Teil-Anzeigesignal verkürzt.

12. System nach Anspruch 2, gekennzeichnet durch eine Diskriminatoreinrichtung (17), die mit der Detektoreinrichtung (8 - 13) verbunden ist, um zu erfassen, ob der mittels der Detektoreinrichtung erfaßte spezifische Pegel (V ) des Abtastungs-Bildsignals innerhalb eines vorbestimmten Pegelbereichs liegt oder nicht, wobei die Diskriminatoreinrichtung ein erstes Anzeigesignal erzeugt, wenn der mittels der Detektoreinrichtung erfaßte spezifische Pegel innerhalb des vorbestimmten Pegelbereichs liegt, und ein zweites Anzeigesignal· (T.,, T.) erzeugt, wenn der spezifische Pegel außerhalb des vorbestimmten Pegelbereichs liegt, eine Steuereinrichtung (28), die auf das von der Diskriminatoreinrichtung erzeugte

zweite Anzeigesignal dadurch anspricht, daß sie die Pegel des Abtastungs-Bildsignals so einstellt, daß der spezifische Pegel des Abtastungs-Bildsignals innerhalb des vorbestimmten Pegelbereichs liegt, wobei die Steuereinrichtung mit der Bildabtasteinrichtung

(1) und der Diskriminatoreinrichtung (17) verbunden

90 9 8 41/0741

ORIGINAL INSPECTED

• ist, und eine Wähleinrichtung (18), die auf das erste und das zweite Anzeigesignal aus der Diskriminatoreinrichtung durch Wahl entweder der ersten oder der zweiten quantisierten Daten aus der Quantisiereinrichtung (16) anspricht, wobei sie mit der Quantisiereinrichtung und der Diskriminatoreinrichtung so verbunden ist, daß sie im Ansprechen auf das erste Anzeigesignal die ersten quantisierten Daten und im Ansprechen auf das zweite Anzeigesignal die zweiten quantisierten Daten wählt.

909841/0741