DE2901727A1 - Integrierte elektrische wandlerschaltung - Google Patents

Integrierte elektrische wandlerschaltung

Info

Publication number
DE2901727A1
DE2901727A1 DE19792901727 DE2901727A DE2901727A1 DE 2901727 A1 DE2901727 A1 DE 2901727A1 DE 19792901727 DE19792901727 DE 19792901727 DE 2901727 A DE2901727 A DE 2901727A DE 2901727 A1 DE2901727 A1 DE 2901727A1
Authority
DE
Germany
Prior art keywords
transistor
region
collector
current
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792901727
Other languages
English (en)
Other versions
DE2901727C2 (de
Inventor
Robert B Jarrett
Wilson D Pace
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2901727A1 publication Critical patent/DE2901727A1/de
Application granted granted Critical
Publication of DE2901727C2 publication Critical patent/DE2901727C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
    • H03K5/2418Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0214Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233Integrated injection logic structures [I2L]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/018Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806Interface arrangements
    • H03K19/01818Interface arrangements for integrated injection logic (I2L)

Description

2901727 Dipl.-Phys.O.E.Weber c - d-s München π
Patentanwalt ' ^ Hofbrunnstraße 47
Telefon: (089)7915050
Telegramm: monopolweber münchen
M 1057
MOTOEOLA INC.
East Algonquin Road
Schaumburg, 111. 60196, USA
Integrierte elektrische Wandlerschaltung
909833/0 5 71
Die Erfindung betrifft allgemein eine integrierte elektrische Wandlerschaltung und bezieht sich insbesondere auf einen derartigen Wandler, welcher ein zweidrähtiges oder zweipoliges oder differentielles Eingangssignal in ein eindrähtiges oder einpoliges Ausgangssignal umwandelt. Vorzugsweise wird bei der erfindungsgemäßen Schaltung die Technik der integrierten Injektionslogik verwendet.
Bipolare differentielle Eingangskomparatorschaltungen sind an sich bei den integrierten Schaltungen bekannt. Im allegmeinen arbeitet eine Komparatorschaltung in der Weise, daß sie angibt, ob die einem ersten Eingang zugeführte Spannung oberhalb oder unterhalb derjenigen Spannung liegt, welche einem zweiten Eingang zugeführt wird. Die differentielle Eingangsspannung wird einem emittergekoppelten Paar von Transistoren zugeführt, deren Kollektoren einen differentiellen Treiberstrom für eine differentielle Wandlerschaltung mit einem einpoligen Ausgang liefern.
Da herkömmliche npn- und pnp-Transistoren gegenüber nach der
I L-Technik hergestellten Bauelementen unterschiedliche Eigenschaften aufweisen, ändern sich die Parameter für herkömmliche Transistoren gegenüber der Veränderung von Parametern solcher
2
Bauelemente, die nach der I L-Technik hergestellt sind, wenn eine Schaltung Temperatursehwankungen oder unterschiedlichen Verarbeitungsbedingungen unterworfen wird. Deshalb besteht ein Bedarf nach einer Wandlerschaltung, welche ein zweidrähtiges Eingangssignal in ein eindrähtiges Ausgangssignal umwandelt und
2
eine direkte Anpassung an eine I L-Schaltung bildet und dabei zugleich den Versatz auf ein Minimum beschränkt, welcher einer Komparatorschaltung zugeordnet ist, und zwar unabhängig von Veränderungen im Strom oder in der Verarbeitung.
Der Erfindung liegt die Aufgabe zugrunde, eine Wandlerschaltung der eingangs näher genannten Art zu schaffen, welche
909833/0571
im Hinblick auf eine direkte Anpassung an eine I L-Schaltung bei minimalem Versatz der Signale bei einem Komparator mit besonders geringen Abmessungen als integrierte Schaltung ausgebildet werden kann.
Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale.
Gemäß der Erfindung ist der wesentliche Vorteil erreichbar, daß eine von Temperaturschwankungen und unterschiedlichen Herstellungsverfahren weitgehend unabhängige Schaltung vorhanden ist. Bei der erfindungsgemäßen Schaltung kann in vorteilhafter Weise das Ausgangssignal an Mehrfach-Ausgangsklemmen zur Verfügung gestellt werden.
Mit der erfindungsgemäßen Schaltung kann auch eine integrierte Injektionslogikschaltung direkt getrieben werden.
Die erfindungsgemäße Schaltung ist auch dann mit einer integrierten Injektionslogiksehaltung kompatibel, wenn sie als Spannungskomparator ausgebildet ist, und zwar in der Weise, daß der einer Komparatorschaltung normalerweise eigene Versatz praktisch eliminiert ist.
909833/0571
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben-, in dieser zeigen:
Fig. 1 ein Schaltschema einer Wandlerschaltung, welche einen Differentialeingang und einen einpoligen Ausgang aufweist,
Fig. 2 ein Schaltschema einer bevorzugten Ausführungsform der erfindungsgemäßen Schaltung, welche einen ersten Transistor mit einem Doppelkollektor und einen zweiten Transistor mit einem Mehrfachkollektor aufweist,
Fig. 3 einen schematischen Grundriß eines Chip einer integrierten Schaltung, welcher den ersten und den zweiten Transistor sowie deren Verbindungen veranschaulicht,
Fig. 4 einen Querschnitt durch eine integrierte Schaltung, welche dem in der Fig. 3 dargestellten Grundriß entspricht, und
Fig. 5 ein Schaltschema eines Wandlers mit einem Differentialeingang und einem einpoligen Ausgang, der in Verbindung mit einer Komparatorschaltung dargestellt ist, um eine integrierte Injektionslogikschaltung direkt zu treiben.
Die Fig. 1 veranschaulicht in einer schematischen Darstellung eine Wandlerschaltung, welche ein differentielles Eingangssignal an den Klemmen 1 uad 2 aufnimmt und ein einpoliges Ausgangssignal an der Klemme 3 liefert. Die Eingangsklemme 1 ist mit der Anode der Diode 5 und mit der Basis des Transistors 7 verbunden. Die Kathode der Diode 5 und der Emitter des Transistors 7 sind an Massepotential gelegt. Die Diode 5 und der Transistor 7 sind in der Weise einander angepaßt, daß die Vorwärtsspannung der Diode 5 gleich der Vorwärts-Basis-Emitter-Spannung des Transistors 7 ist, wenn der von der Diode 5 geführte Strom gleich dem Emitter-
909833/0571
strom des Transistors 7 ist. Die Eingangskiemme 2 ist mit dem Kollektor des Transistors 7 und mit der Basis des Transistors verbunden. Der Emitter des Transistors 9 ist mit dem Massepotential verbunden. Der Kollektor des Transistors 9 ist mit der Ausgangsklemme 3 verbunden.
Das Differentialeingangssignal, welches auch als zweidrähtiges Eingangssignal bezeichnet werden könnte, liefert einen ersten Eingangsstrom an die Klemme 1 und einen zweiten Eingangsstrom an die Klemme 2. Der erste Eingangsstrom wird durch einen Strom in der Diode 5 hervorgerufen, so daß dadurch eine vorwärts gerichtete Vorspannung an der Basis des Transistors 7 entsteht. Da der Transistor 7 und die Diode 5 aneinander angepaßt sind, versucht der Kollektor des Transistors 7» einen Strom zu führen, welcher gleich dem Strom durch die Diode 5 ist. Wenn der zweite Eingangsstrom, welcher über die Eingangsklemme 2 fließt, gleich dem ersten Eingangsstrom ist, welcher über die Klemme 1 fließt, dann ist der Kollektor des Transistors 7 dazu in der Lage, den gesamten Strom zu führen, welcher über die Eingangsklemme 2 fließt. In diesem Pail ist der Transistor 9 gesperrt, weil kein Basisstrom vorhanden ist, welcher den Transistor 9 vorwärts vorspannen könnte. Wenn jedoch der Eingangsstrom, welcher von der Eingangsklemme geliefert wird, den Eingangsstrom an der Klemme 1 überschreitet, dann kann der Kollektor des Transistors 7 nicht den gesamten Strom führen, welcher der Eingangsklemme 2 zugeführt wird. In diesem Fall steht der überschüssige Strom zur Verfügung, um der Basis des Transistors 9 zuzufließen, so daß der Transistor 9 durchlässig wird. Wenn andererseits der Eingangsstrom, welcher der Eingangsklemme 1 zugeführt wird, größer ist als der Eingangsstrom an der Klemme 2, dann wird der Transistor 7 gesättigt, da der Kollektor des Transistors 7 nicht ausreichend mit Strom versorgt wird, um hinreichend großen Strom zu liefern, so daß die Basis-Emitter-Strecke vorwärts vorgespannt würde. Wenn der Transistor 7 in der Sättigung ist, istkein überschüssiger Strom zur Verfugung, welcher der Basis des Transistors 9 zugeführt werden könnte, um den Tran-
9 09833/0571
to
sistor 9 zu sperren. Somit wird ein Steuerstrom am Kollektor des Transistors 7 erzeugt, welcher den überschüssigen Strom darstellt, der durch die Eingangskiemme 2 über den Strom hinaus geliefert wird, welche durch den Transistor 7 angefordert wird. Dieser Steuerstrom spricht auf das differentielle Eingangssignal an, um den Transistor 9 zwischen dem durchlässigen und dem gesperrten Zustand umzuschalten.
In der Fig. 2 ist die in der Fig. 1 dargestellte Schaltung in der Weise veranschaulicht, das mit invertierten Hehrfachkollektor-Transistoren eine besonders bevorzugte Ausführungsform des Erfindungsgegenstandes dargestellt ist. Ein erster Transistor 11 hat einen ersten Kollektor 13 und einen zweiten Kollektor 14, Ein zweiter Transistor 16 hat einen ersten Kollektor 18, einen zweiten Kollektor 20 und einen dritten Kollektor 21. Das differentielle oder zweidrähtige Eingangssignal wird wiederum den Eingangsklemmen 1 und 2 zugeführt. Die Eingangsklemme 1 ist mit dem Kollektor und mit der Basis des Transistors 11 verbunden. Der Emitter des Transistors 11 ist mit dem Massepotential verbunden. Somit ist der erste Kollektor 13 derart geschaltet, daß innerhalb des Transistors 11 eine Diode gebildet ist, welche der Diode 5 in der Fig. 1 entspricht. Die Eingangsklemme 2 ist mit dem zweiten Kollektor 14 des Transistors 11 und mit der Basis des Transistors 16 verbunden. Der zweite Kollektor 14 entspricht dem Kollektor des Transistors 7 in der Fig. 1 und wirkt in der Weise, wie es oben anhand der Fig. 1 bereits geschildert wurde, so daß der Transistor 16 zwischen dem durchlässigen und dem gesperrten Zustand umgeschaltet wird. Der Kollektor 18 des Transistors 16 ist mit der Ausgangsklemme 3 verbunden. Wenn der Transistor 16 daher gesperrt ist, weist die Ausgangsklemme 3 eine hohe Impedanz auf. Die Ausgangsklemmen 24 und 25 sind jeweils mit den Kollektoren 20 bzw. 21 verbunden. Wenn der Transistor 16 gesperrt ist, weisen die Klemmen 24 und 25 ebenfalls eine hohe Impedanz auf. Wenn der Transistor 16 jedoch durchlässig ist, leiten die Kollektoren 18, 20 und 21, und die Ausgangsklemmen 3» 24 und 25 können als Anschlüsse
9098 3 3/05 71
für (nicht dargestellte) Stromsenken verwendet werden.
Durch, die Herstellung des ersten Transistors 11 und des zweiten Transistors 16 als invertierte Transistoren, welche mit einer invertierten Schaltungslogik kompatibel sind, können Mehrfachkollektor-Transistoren mit kleinen Abmessungen und verhältnismäßig hohen invertierten Verstärkungsmaßen leicht hergestellt werden. In der Hg. 3 ist ein schematischer Grundriß einer integrierten Schaltung dargestellt, in welcher eine Wandlerschaltung veranschaulicht ist, die gemäß der Erfindung ausgebildet ist und von einem zweipoligen Eingang auf einen einpoligen Ausgang übergeht. Der Halbleiterbereich 30 ist ein Epitaxial-Halbleiterbereich des Types K", welcher auf einem Halbleitersubstrat vom Type P ausgebildet ist, wie es in weiteren Einzelheiten in der Fig. 4· veranschaulicht ist. Innerhalb des Halbleiterbereichs 30 ist ein erster Halbleiterbereich 32 vom Type P und es ist weiterhin ein zweiter Halbleiterbereich 33 vom Type P ausgebildet, und diese Bereiche entsprechen den Basisbereichen eines ersten bzw. zweiten Transistors. Ein hochdotierter Halbleiterbereich 35 vom Type N kann innerhalb des Halbleiterbereichs 30 ausgebildet werden, um die Halbleiterbereiche 32 und 33 vom Type P zu umgeben.
Wie in der I L-Technik hinreichend bekannt ist, werden die Stromverstärkungsfaktoren im Halbleiterbereich 35 vergrößert oder die invertierten Verstärkungsfaktoren der Transistoren, wobei auch eine Isolierung des ersten Transistors von dem zweiten Transistor herbeigeführt wird, indem parasitäre Effekte des pnp-Transistors entstehen, welcher durch den Bereich 32, 30 und 33 gebildet ist. Die Emitterbereiche des ersten Transistors und des zweiten Transistors, welche durch den Epitaxialbereich 30 gebildet sind, sind jedoch elektrisch durch den Halbleiterbereich 35 verbunden. Der Leiter 36 stellt einen ohmischen Kontakt mit dem Bereich 35 und spannt den Epitaxialbereich 30 zur Masse vor.
909833/0571
Innerhalb des Halbleiterbereiches 32 vom P-Type sind Halbleiterbereiche 37 und 38 vom Type N angeordnet, welche jeweils dem ersten bzw. zweiten Kollektor des ersten Transistors entsprechen. Innerhalb des Halbleiterbereiches 33 vom Type P ist ein Halbleiterbereich 40 vom Type N angeordnet, welcher dem Kollektor des zweiten Transistors entspricht. I1Ur den Fachmann dürfte ersichtlich sein, daß weitere Kollektorbereiche innerhalb des Halbleiterbereiches 33 vom Type P angeordnet werden könnten, um mehrfache Ausgangssignale zu liefern. Zur Veranschaulichung sind der erste und der zweite Transistor in der Pig. 3 hintereinander angeordnet worden, um dem Querschnitt der Fig. 4 zu entsprechen. Es ist jedoch für den Fachmann offensichtlich, daß die Halbleiterbereiche 32 und 33 auch im Hinblick auf eine kompaktere Struktur seitlich nebeneinander angeordnet werden können. Die in der Fig. 3 veranschaulichte Anordnung ist in der Fig. 4 im einzelnen in einem Querschnitt dargestellt. Die Schaltung wird innerhalb eines Substrates 42 vom Type P ausgebildet, in welchem eine stark dotierte Schicht 47 vom Type N als vergrabene Schicht hergestellt wird. Der Epitaxialbereich 30 ist gegenüber anderen Epitaxialbereichen durch eine stark dotierte Diffusion vom Type P isoliert, welche allgemein mit 46 bezeichnet ist.
Gemäß der Darstellung in der Fig. 3 ist eine erste Eingangsklemme 50 mit einer Leitung 51 verbunden, welche einen ohmischen Kontakt mit dem ersten Kollektorbereich 37 und mit dem Basisbereich 32 am Basiskontakt 53 herstellt. Eine zweite Eingangsklemme 54 ist mit der Leitung 55 verbunden, welche einen ohmischen Kontakt mit dem zweiten Kollektorbereich 38 und mit dem Basisbereich 33 des zweiten Transistors am Kontakt 37 herstellt. Der Kollektorbereich 40 des zweiten Transistors bildet einen ohmischen Kontakt mit der Leitung 60, welche mit der Ausgangsklemme 61 verbunden ist. Somit bilden die Klemmen 50 und 54 eine Einrichtung, welche dazu dient, das zweipolige oder zweidrähtige Eingangssignal aufzunehmen, und die Ausgangsklemme 61 stellt eine Einrichtung dar, ein einpoliges oder eindrähtiges Ausgangssignal abzugeben.
909833/05 71
Kh
Die Leitung 51 dient dazu, den Basisbereich des ersten Transistors mit dem ersten Kollektorbereich des ersten Transistors und mit der Eingangsklemme 50 zu verbinden. Die Leitung 55 dient dem Zweck, den zweiten Kollektorbereich des ersten Transistors mit dem Basisbereich des zweiten Transistors und mit der zweiten Eingangsklemme zu verbinden.
Aus der Fig. 4 ist ersichtlich, daß der erste und der zweite Transistor als eine vertikale npn-Struktur ausgebildet sind, welche in einem invertierten Modus arbeitet, so daß der Epitaxialbereich 30 als Emitter für den ersten und den zweiten Transistor arbeitet. Durch die Ausbildung der Diode 5, des Transistors 7 und des Transistors 9 (siehe Fig. 1) in einem einzigen isolierten Epitaxialbereich wird eine Wandlerschaltung zur Umwandlung eines zweipoligen Eingangs zu einem einpoligen Ausgang gebildet, welche weniger Platz als herkömmliche Wandlerschaltungen benötigt. Weiterhin lassen sich Mehrfach-Aüsgangssignale leicht erzeugen, ohne daß die Größe der Schaltung nennenswert ansteigt.
In der Fig. 5 ist die in der Fig. 2 dargestellte bevorzugte Ausführungsform des Erfindungsgegenstandes im Block 60 in Verbindung mit einer Komparatorschaltung und einer integrierten Logikschaltung dargestellt. Eine zweipolige oder differentielle Eingangsspannung wird an den Eingangsklemmen 62 und 63 aufgenommen, die mit den Basen der emittergekoppelten Transistoren 65 bzw. 66 verbunden sind. Die Emitter der Transistoren 65 und 66 sind an einen Knoten 68 geführt, der mit einer Stromquelle 70 verbunden ist, welche den emittergekoppelten Transistoren einen Strom I. zuführt. Die zweite Klemme der Stromversorgung 70 ist mit einer Leitung 71 verbunden, welche mit einer positiven Spanning Vcc vorgespannt ist. Wenn die differentielle Eingangsspannung verändert wird, ändern sich auch die Ströme, welche durch die Kollektoren der Transistoren 65 und 66 geliefert werden in
909833/0571
entsprechender Weise. Wenn die Spannungen an den Klemmen 62 und 63 gleich sind, dann führen die Transistoren 65 und 66 jeweils die Hälfte des Stromes, welche durch die Stromquelle 70 geliefert wird, d.h. sie führen jeweils einen Strom 1^/2.
Die Kollektoren der Transistoren 65 und 66 sind mit den Eingangsklemmen 1 bzw. 2 der Wandlerschaltung 60 verbunden. Wie oben bereits anhand der Hg. 1 diskutiert wurde, wird am Kollektor 14 des Transistors 11 ein Steuerstrom erzeugt, welcher auf das differentielle Eingangssignal an den Klemmen 1 und 2 anspricht. In Reaktion auf Veränderungen in dem Steuerstrom wird der Transistor 16 zwischen dem durchlässigen und dem gesperrten Zustand umgeschaltet. Der Kollektor 18 des Transistors
16 ist mit dem Eingang eines I L-Gatters über die Klemme 3 verbunden. Eine Stromquelle 75 ist zwischen der positiven Spannungsversorgungsleitung 71 und der Basis des Transistors 76 angeordnet, der mit einer integrierten Stromlogik arbeitet. Wenn der Transistor 16 gesperrt ist, fließt der von der Stromquelle 75 gelieferte Strom der Basis des Transistors 76 zu und ermöglicht, daß der Transitor 76 durchlässig wird. Wenn der Transistor 16 durchlässig ist, fließt jedoch der von der Stromquelle 75 gelieferte Strom in den Kollektor 18 und wird von der Basis des Transistors 76 abgelenkt, so daß der Transistor 76 dadurch gesperrt wird. Die integrierte Stromzuführungslogik ist an sich bekannt und bedarf keiner weiteren Erläuterung. Für eine weitere Erläuterung der integrierten Stromzuführungslogik wird auf die Veröffentlichung von Hart, Slob und Wulms in der Zeitschrift Electronics vom 3·10.74 hingewiesen, und zwar auf eine Veröffentlichung unter dem Titel "Bipolar LSI Takes A Hew Direction With Integrated Injection Logic".
Damit die Komparatorschaltung keinen Versatz aufweist, ist es wünschenswert, daß der Transistor 16 von seinem gesperrten in seinen durchlässigen Zustand umgeschaltet wird, wenn der durch
909833/0571
den Transistor 65 gelieferte Kollektorstrom gleich dem durch den Transitor 66 gelieferten Kollektorstrom ist. Damit der Kollektor 18 des Transistors 16 den gesamten Strom I2 führt, welcher von der Stromquelle 75 geliefert wird, muß der Transistor 16 mit einem ausreichenden Basisstrom getrieben werden, so daß der Basisstrom i, , mulitpliziert mit der invertierten Stromveirstarkung ß^ des: Transistors 16 gleich dem Strom Ip ist. Wenn der Steuerstrom, welcher den überschüssigen Strom darstellt, der von der Eingangsklemme 2 geliefert wird und denjenigen Strom überschreitet, welcher durch den Kollektor 14 des Transistors 11 gezogen wird, gleich Ip/ß-r ist, schaltet der Transistor 16 den Ausgang um. Wenn die Ausgangsklemmen
ρ
24 und 25 ebenfalls mit den I L-Gattern verbunden sind, dann muß der Steuerstrom den dreifachen Wert von Io/ßj haben.
Damit die Komparatorschaltung keinen Versatz hat, sollte der Transistor 16 schalten, wenn die Spannungen, welche den Klemmen 62 und 63 zugeführt werden, gleich sind, dh. dann, wenn die Ströme, welche durch die Kollektoren der Transistoren 65 und geliefert werden, gleich 1^/2 sind. Wenn der Strom im Kollektor 13 Ι« ist, dann ist der Strom im Kollektor 14 ebenfalls gleich Iq. Deshalb ist der Basisstrom, welcher dem Transistor 11 zugeführt wird, gleich 2I„/Bj. Die Stromverstärkung ßj des Transistors 11 ist dieselbe wie diejenige des Transistors 16, weil die Transistoren 11 und 16 beide als invertierte Transistoren hergestellt sind, wie es aus der Fig. 3 ersichtlich ist. Deshalb ist der Strom 1^/2, welcher vom Kollektor des Transistors 65 geliefert wird, gleich dem Strom im Kollektor 13·. nämlich gleich Iq, plus dem Basisstrom, welcher dem Transistor 11 zugeführt wird, nämlich 2IcT. Der Strom 1^/2, welcher durch den Kollektor des Transistors 66 geliefert wird, ist gleich dem Strom im Kollektor 14 und beträgt Iq, plus dem Basisstrom, welcher dem Transistor 16 zugeführt wird. Deshalb entsteht kein
909833/05 7 1
4>
Versatz am Übergangspunkt, an welchem der Transistor 16 schaltet. Es,läßt sich zeigen, daß der Basistrom für den Transistor 16 gleich dem Basisstrom für den Transistor 11 sein muß, d.h. daß dieser Strom 2T„/Q>j betragen muß. Für den Pail, in welchem der Transistor 16 einen einzigen Kollektor hat, erfolgt dies dadurch, daß die Stromquelle 75 einen Strom I~ liefert, welcher gleich 2IG ist. Da Ic etwa Ί.λ/2 ist, wobei Ig gleich I^ ist, ist die Bedingung, daß kein Versatz auftritt, damit erfüllt. Die Approximation, das In gleich 1^/2 ist, dürfte dann vernünftig sein, wenn die Schaltung nach einer I L-Teehnik hergestellt wird, so daß verhältnismäßig hohe invertierte Stromverstärkungen erreicht werden. Wenn der Transistor 16 eine Mehrzahl von Kollektoren aufweist, nämlich beispielsweise η Kollektoren
ρ hat, von denen jeder als S
dienen muß, wird Ix. gleich
ρ hat, von denen jeder als Senke einen I L-Gatter-Strom
Es ist dem Fachmann grundsätzlich bekannt, auf welche Weise eine Stromquelle hergestellt werden kann,, welche Ströme I^ und Ip in einem solchen Verhältnis liefert, daß das Stromverhältnis in einem bestimmten Temperaturbereich oder einem bestimmten Arbeitsbereich der Schaltung konstant ist. Da die Stromverstärkungseigenschaften des Transistors 11 und des Transistors 16 einander angepaßt sind, wird der Basisstrom, welcher der Basis des Transistors 11 durch den Kollektor des Transistors 65 zugeführt wird, an dem Übergangspunkt stets im wesentlichen gleich dem Basisstrom sein, welcher der Basis des Transistors 16 durch den Kollektor des Transistors 66 zugeführt wird, und zwar selbst dann, wenn die Temperatur oder die Arbeitsbedingungen der Schaltung sich ändern. Somit wird durch die Tatsache, daß sowohl der Transistor 11 als auch der Transistor 16 als invertierte Schaltelemente hergestellt werden, der Versatzfehler des Komparators auf ein Minimum ge-
909833/0571
bracht, während ein Wandler geschaffen wird, der ein zweidrähtiges oder zweipoliges oder differentielles Eingangssignal in ein eindrähtiges oder einpoliges Ausgangssignal umwandelt, wodurch auf dem Chip Platz gespart wird und Mehrfach-Ausgangs-
2 signale zur direkten Versorgung von I L-Gattern geliefert werden.
909833/0 5 71
Leerseite

Claims (11)

  1. Fateutaospi-üche Λ . „ } ^ -
    ^u \ f £ ί
    Integrierte Schaltungsanordnung zur Umwandlung eines zweipoligen Eingangssignals in wenigstens ein einpoliges Ausgangssignal, dadurch gekennzeichnet, daß ein erster Transistor (11) in einem Halbleitersubstrat angeordnet ist, daß weiterhin ein zweiter Transistor (16) in dem Halbleitersubstrat vorgesehen ist, daß weiterhin eine erste Klemme (1) mit dem Basisbereich des ersten Transistors und mit dem ersten Kollektorbereich des ersten Transistors verbunden ist, daß weiterhin eine zweite Klemme (2) vorgesehen ist, welche mit dem zweiten Kollektorbereich des ersten Transistors und mit dem Basisbereich des zweiten Transistors und mit dem Basisbereich des zweiten Transistors verbunden ist, daß die erste und die zweite Klemme derart ausgebildet sind, daß ihnen ein differentielles Eingangssignal zuführbar ist, und daß eine erste Ausgangsklemme (3) vorhanden ist, welche mit dem zumindest vorhandenen ersten Kollektorbereich des zweiten Transistors verbunden ist, um wenigstens ein erstes einpoliges Ausgangssignal zu liefern, und weiterhin dadurch gekennzeichnet, daß der Emitterbereich des zweiten Transistors und der Emitterbereich des ersten Transistors einen ersten Halbleiterbereich (JO) eines ersten Leitfähigkeitstyps bilden.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Halbleiterbereich (30) ein Epitaxial-Halbleiterbereich des ersten Leitfähigkeitstyps ist.
  3. 3. Schaltungsanordnung nach Anspruch 2, dadurch g e kee nnzeichnet, daß der Epitaxial-Halbleiterbereich einen Isolationsbereich (53) des ersten Lei.tfähigkeitstyps aufweist und daß der Isolationsbereich zwischen dem Basisbereich (32) des ersten Transistors und dem Basisbereich (33) des zweiten Transistors angeordnet ist.
    909833/0 5 71
    2101727 -V
  4. 4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das erste einpolige Ausgangssignal derart beschaffen ist, daß es eine integrierte Stromlogigkschaltung bzw. integrierte Strominoektionslogikschaltung (75» 76) schaltet, welche in dem Substrat vorgesehen ist.
  5. 5· Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der erste und der zweite Transistor als vertikale npn-Transistoren ausgebildet sind, welche für einen invertierten Modus vorgesehen sind.
  6. 6. Schaltungsanordnung nach Anspruch 1,dadurch gekennzeichnet, daß die Basisbereiche (32, 33) des ersten und des zweiten Transistors jeweils als ein zweiter bzw. dritter Halbleiterbereich eines zweiten Leitfähigkeitstyps innerhalb des ersten Halbleiterbereiches (30) ausgebildet sind, daß der erste und der zweite Kollektorbereich (37» 38) des ersten Transistors jeweils als ein vierter bzw. fünfter Halbleiterbereich des ersten Leitfähigkeitstyps innerhalb des zweiten Halbleiterbereichs (32) ausgebildet sind und daß der zumindest vorhandene erste Halbleiterbereich (40) des zweiten Transistors ein sechster Halbleiterbereich des ersten Leitfähigkeitstyps innerhalb des dritten Halbleiterbereichs (33) ist.
  7. 7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß der zweite Transistor weiterhin wenigstens einen zweiten Kollektorbereich aufweist, daß der zweite Kollektorbereich als siebter Halbleiterbereich des ersten Leitfähigkeitstyps innerhalb des dritten Halbleiterbereichs (33) ausgebildet ist und daß eine zweite Ausgangsklemme (24, 25 Pig. 5) mit dem zweiten Halbleiterbereich des zweiten Transistors verbunden ist, um wenigstens ein zweites einpoliges Ausgangssignal zu liefern.
    909833/0 571 ORIGINAL INSPECTED
  8. 8. Integrierte Wandlerschaltung, welche ein zweipoliges oder zweidrähtiges bzw. differentielles Eingangssignal in ein eindrähtiges oder einpoliges Ausgangssignal umwandelt, dadurch gekennzeichnet, daß der Wandler derart ausgebildet ist, daß er als Treiber für eine integrierte Injektionslogikschaltung geeignet ist und folgende Bestandteile aufweist: Einen ersten invertierten Transistor (11), welcher mit der Eingangsschaltung verbunden ist und auf das differentielle Eingangssignal anspricht, um einen Steuerstrom zu liefern, und einen invertierten Schalttransistor (16), der wenigstens einen Kollektor (18) aufweist, um einen Eingang der integrierten Injektionslogikschaltung anzuschließen, wobei der Schalttransistor auf den Steuerstrom anspricht, um zwischen dem durchlässigen und dem gesperrten Zustand umzuschalten.
  9. 9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß der invertierte Schalttransistor einen Übergangspegel hat, an welchem der Schalttransistor zwischen dem durchlässigen und dem gesperrten Zustand umschaltet, und daß der Wandler derart ausgebildet ist, daß der "Übergangspegel bei Veränderungen in der Temperatur und der Verarbeitung der integrierten Schaltung im wesentlichen konstant bleibt.
  10. 10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Eingangsklemmen eine erste Leitung aufweisen, um einen ersten Eingangsstrom zu führen, und weiterhin eine zweite Leitung haben, um einen zweiten Eingangsstrom zu führren, daß der erste und der zweite Eingangsstrom auf das differentielle Eingangssignal ansprechen und der Übergangspegel dem Zustand entspricht in welchem der erste Eingangsstrom im wesentlichen gleich dem zweiten Eingangsstrom ist.
    3 3/0571
  11. 11. Schaltungsanordnung nach Anspruch 95 dadurch gekennzeichnet, daß der erste invertierte Transistor außer einem Emitter und einer Basis einen ersten und einen zweiten Kollektor aufweist, daß die Basis und der erste Kollektor mit der ersten Leitung verbunden sind und daß der zweite Kollektor mit der zweiten Leitung verbunden ist und den Steuerstrom liefert.
DE19792901727 1978-02-14 1979-01-17 Integrierte elektrische wandlerschaltung Granted DE2901727A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US87762578A 1978-02-14 1978-02-14

Publications (2)

Publication Number Publication Date
DE2901727A1 true DE2901727A1 (de) 1979-08-16
DE2901727C2 DE2901727C2 (de) 1987-07-23

Family

ID=25370361

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792901727 Granted DE2901727A1 (de) 1978-02-14 1979-01-17 Integrierte elektrische wandlerschaltung

Country Status (8)

Country Link
US (1) US4326135A (de)
JP (1) JPS54114986A (de)
DE (1) DE2901727A1 (de)
FR (1) FR2417113A1 (de)
GB (1) GB2014387B (de)
HK (1) HK66784A (de)
MY (1) MY8500494A (de)
SG (1) SG18484G (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3444376A1 (de) * 1983-12-05 1985-08-01 Burr-Brown Corp., Tucson, Ariz. Integrierte schaltungsanordnung mit isolierung durch pn-uebergaenge
DE3639731A1 (de) * 1985-11-27 1987-06-04 Sgs Microelettronica Spa Schutzeinrichtung gegen den steuerungseffekt von parasitaeren transistoren in monolithisch integrierten schaltungen

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138271A (en) * 1979-04-13 1980-10-28 Sony Corp Semiconductor integrated circuit device
JPS564934A (en) * 1979-06-25 1981-01-19 Hitachi Ltd Input interface circuit
US4357548A (en) * 1980-05-30 1982-11-02 Rca Corporation Circuit arrangement using emitter coupled logic and integrated injection logic
FR2491276A1 (fr) * 1980-09-26 1982-04-02 Trt Telecom Radio Electr Circuits d'interface entre couches de logique a injection empilees et polarisees a differentes tensions
US4525663A (en) * 1982-08-03 1985-06-25 Burr-Brown Corporation Precision band-gap voltage reference circuit
JPS5989034A (ja) * 1982-11-12 1984-05-23 Hitachi Ltd 入力回路
JPS59108428A (ja) * 1982-12-14 1984-06-22 Toshiba Corp インタ−フエ−ス回路
DE3309396A1 (de) * 1983-03-16 1984-09-20 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zur pegelanpassung
JPS61103306A (ja) * 1984-10-26 1986-05-21 Nec Corp 基準電流発生回路
US5055417A (en) * 1987-06-11 1991-10-08 National Semiconductor Corporation Process for fabricating self-aligned high performance lateral action silicon-controlled rectifier and static random access memory cells
JPS6449420A (en) * 1987-08-20 1989-02-23 Mitsubishi Electric Corp Interface circuit
US5345116A (en) * 1993-07-06 1994-09-06 Rohm Co., Ltd. IIL circuit and integrated circuit having the same
JP3489265B2 (ja) * 1995-05-19 2004-01-19 ソニー株式会社 半導体装置の製法
US5654662A (en) * 1995-07-28 1997-08-05 Harris Corporation Inverted BJT current sources/sinks in RF circuits and methods
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8516025B2 (en) * 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872323A (en) * 1972-01-20 1975-03-18 Motorola Inc Differential to single ended converter circuit
US4045690A (en) * 1976-02-17 1977-08-30 Burroughs Corporation High speed differential to ttl converter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7107040A (de) * 1971-05-22 1972-11-24
US3735151A (en) * 1971-08-16 1973-05-22 Motorola Inc Output circuit for comparators
FR2244262B1 (de) * 1973-09-13 1978-09-29 Radiotechnique Compelec
JPS5938773B2 (ja) * 1974-01-10 1984-09-19 株式会社東芝 レベルシフト回路
US4081822A (en) * 1975-06-30 1978-03-28 Signetics Corporation Threshold integrated injection logic
DE2538910C3 (de) * 1975-09-02 1980-01-10 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zur Erhöhung der Schaltgeschwindigkeit einer integrierten Schaltung
US4064463A (en) * 1976-09-24 1977-12-20 Rca Corporation Amplifier circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872323A (en) * 1972-01-20 1975-03-18 Motorola Inc Differential to single ended converter circuit
US4045690A (en) * 1976-02-17 1977-08-30 Burroughs Corporation High speed differential to ttl converter

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Elektronik 1977, H. 6, S. 71-76 *
IBM TDB, Vol.17, No.12, May 1975, S.3582-3583 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3444376A1 (de) * 1983-12-05 1985-08-01 Burr-Brown Corp., Tucson, Ariz. Integrierte schaltungsanordnung mit isolierung durch pn-uebergaenge
DE3639731A1 (de) * 1985-11-27 1987-06-04 Sgs Microelettronica Spa Schutzeinrichtung gegen den steuerungseffekt von parasitaeren transistoren in monolithisch integrierten schaltungen
DE3639731C2 (de) * 1985-11-27 1998-04-30 Sgs Microelettronica Spa Monolithisch integrierte komplementäre Bipolarschaltung

Also Published As

Publication number Publication date
FR2417113A1 (fr) 1979-09-07
GB2014387A (en) 1979-08-22
FR2417113B1 (de) 1984-02-10
GB2014387B (en) 1982-05-19
SG18484G (en) 1985-02-15
JPH0227819B2 (de) 1990-06-20
MY8500494A (en) 1985-12-31
US4326135A (en) 1982-04-20
HK66784A (en) 1984-08-31
JPS54114986A (en) 1979-09-07
DE2901727C2 (de) 1987-07-23

Similar Documents

Publication Publication Date Title
DE2901727A1 (de) Integrierte elektrische wandlerschaltung
DE102011087598B4 (de) Leistungsmodul
DE2262297C2 (de) Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau
DE2443171C2 (de) Integrierte Schaltung
DE1211334B (de) Halbleiterbauelement mit eingelassenen Zonen
DE2538326A1 (de) Halbleiteraufbau
DE3735948A1 (de) Pegelumsetzerschaltung
DE19932959B4 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE2812785C2 (de)
DE2054863C3 (de) Spannungsverstärker
DE2852200C2 (de)
DE2514619C3 (de) Regelbare Differentialverstärkeranordnung
DE2514205C3 (de) Elektronische Schalteinrichtung zur abwechselnden Durchschaltung zweier Eingangssignale
DE2736324C2 (de) Logische Verknüpfungsschaltung
DE3337156A1 (de) Halbleitervorrichtung
DE2753320A1 (de) Halbleiter-pnpn-kreuzpunktschalter
DE2513893C2 (de) Transistorverstärker
DE112019000268T5 (de) Integrierte Halbleiterschaltungsvorrichtung, Stromsteuervorrichtung, die die integrierte Halbleiterschaltungsvorrichtung verwendet, und Automatikgetriebesteuervorrichtung, die die Stromsteuervorrichtung verwendet
DE3409470A1 (de) Differentialverstaerker mit bipolaren transistoren in cmos-technik
DE2614580C2 (de) "I↑2↑L-Schaltung"
DE2034318B2 (de) Transistorverstaerker
DE2362134A1 (de) Halbleiterbauelement
DE19708019A1 (de) Integrierte bipolare Halbleiterschaltung mit einer Schutzschaltung
DE1926057C3 (de) Verknüpfungsschaltung mit Transistoren
DE2523749A1 (de) Schaltung zur verstaerkungssteuerung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8331 Complete revocation