DE2854934A1

DE2854934A1 - Schaltungsanordnung fuer eine eingabetastatur

Info

Publication number: DE2854934A1
Application number: DE19782854934
Authority: DE
Inventors: Joachim Dipl Ing Renschke
Original assignee: Deutsche ITT Industries GmbH
Current assignee: TDK Micronas GmbH
Priority date: 1978-12-20
Filing date: 1978-12-20
Publication date: 1980-06-26
Also published as: FR2444973B3; JPS5587229A; DE2854934B2; DE2854934C3; FR2444973A1; JPS6275527U; IT1193347B; GB2038056A; IE792463L; IE48718B1; IT7928155A0; GB2038056B

Description

J.Renschke-1 Fl 988

Schaltungsanordnung für eine Eingabetastatur

Stand der Technik

Eine Vielzahl von elektronischen Geräten wird über eine Eingabetastatur gesteuert, die im allgemeinen aus in Spalten und Zeilen angeordneten Tastschaltern besteht. Derartige Geräte sind beispielsweise elektronische Rechenmaschinen, elektronische Taschenrechner oder Fernsteueranordnungen für zum Beispiel Phono-, Rundfunk- oder Fernsehgeräte. Mit den Tastschaltern werden dabei während ihrer Betätigungszeit elektrische Verbindungen zwischen Eignangsleitungen hergestellt, die den erwähnten Zeilen und Spalten zugeordnet sein können. So ist in der Zeitschrift "IBM Technical Disclosure Bulletin", Oktober 1966, Seiten 532/33 eine Tastaturschaltung für datenverarbeitende Systeme beschrieben, bei der die Information über den gerade gedrückten Tastschalter in einem 3-aus-8-Code dargeboten wird. Die Tastschalter selbst sind einfache zweipolige Schalter, die als Arbeitskontakt wirken. Jedem Tastschalter sind vier Entkoppeldioden zugeordnet, die ihn mit vier von neu£n Eingangsleitungen des datenverarbeitenden Systems verbinden, das seinerseits mittels Abtastsignalen die Eingabetastatur laufend abfragt und somit einen gedrückten Tastsdulterfermittelt. Die Anordnung arbeitet also in dynamischer Technik.

In der Zeitschrift "Electronic Engineering", September 1976, Seite 36 ist ein anderes datenverarbeitendes System beschrieben, dessen Eingabetastatur mit der integrierten Schaltung MC 14419

Mo/bk - Fl 988
19. Dezember 1978

030026/0342 - 5 -

J.Re.nschke-1 Fl 988

zusammenarbeitet, die in dem Datenbuch der Firma Motorola "Semiconductor Data Library", Band 5, Serie B, 1976, Seiten 5-201 bis 5-204 näher beschrieben ist. Aus der dortigen Fig. 4 ist zu entnehmen, daß die Tastschalter entweder mit Doppelkontakten ausgerüstet sein müssen, da sie bei Betätigung eine Versorgungsspannurtg an die entsprechende Spalten- bzw. Zeilenleitung legen, oder daß ein Tastschalter mit Einfachkontakt vorgesehen werden kann, wenn er über zwei Dioden mit der jeweiligen Spalten- bzw. Zeilenleitung verbunden wird. Es ist klar, daß eine derartige Ausbildung bzw. eine derartige Beschaltung der Tastschalter aufwendiger ist als die nach der eingangs genannten Literaturstelle verwendbaren Tastschalter mit Einfachkontakt. Die erwähnte integrierte Schaltung MC 14419 enthält einen 2-aus-8-Codierer mit nachfolgendem Codewandler für eine binäre Dezimalcodierung (BCD-Code). Diese Schaltung arbeitet ebenfalls in dynamischer Technik, d.h. es ist ein Taktoszillator vorgesehen, der den Ablauf der Codebildung steuert,

Aus einem weiteren Datenblatt der Firma Motorola Semiconductors mit der Nr. E 175, Juni 1976 ist die in CMOS-Technik realisierte integrierte Schaltung MC 14422 P für Fernsteuersender bekannt, die ebenfalls in dynamischer Technik arbeitet und hierzu einen Abtastoszillator, eine Abtaststeuerschaltung und weitere Zusatzschaltungen enthält. Bei dieser Anordnung können ebenfalls einpolige Tastschalter verwendet werden. Schließlich ist aus der Zeitschrift "Electronics", 06,01.1977, Seiten 110 bis 112 eine Eingabetastatur mit einfachen Tastschaltern bekannt_f bei der die Ermittlung der gedrückten Taste mittels des Mikroprozessors F8 vorgenommen wird, wofür das entsprechende Programm (Software) in der Veröffentlichung eingegeben ist,

030026/0342

J.Renschke-1 Fl

Die beiden letztgenannten Literaturstellen zeigen somit Anordnungen, die mit einem auch für integrierte Schaltungen relativ großen Aufwand das Tastatur-Codier-Problem lösen. Insbesondere die letztgenannte Veröffentlichung mit dem Vorschlag, hierzu einen handelsüblichen Mikroprozessor zu benutzen, ist dann nicht realisierbar, ^enn, wie beispielsweise bei den genannten Fernsteuerungen, in einer einzigen integrierten Schaltung sowohl die Tastatur-Codierung als auch die restliche Fernsteuersender-Schaltung untergebracht werden soll. In einem solchen Fall muß nämlich die Tastatur-Codierung mit möglichst wenig Kristallfläche auskommen, damit für die eigentliche Funktion des Fernsteuersenders genügend Kristallfläche der integrierten Schaltung nutzbar bleibt. Unter diesem Gesichtspunkt ist es also insbesondere abwegig, einen Mikroprozessor vorzusehen, da wesentliche Teile von ihm ungenutzt bleiben. Aber auch die erwähnte dynamische Technik ist zu aufwendig, um die gestellte Forderung zu erfüllen.

Aufgabe

Der im Anspruch 1 angegebenen Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung für Eingabetastaturen anzugeben, bei der Tastschalter mit zwei Anschlüssen und ohne zusätzliche Entkoppelungsmaßnahmen verwendet werden können und die zur Reduzierung der bei der Integrierung erforderlichen Kristallfläche nur eine geringe Zahl elektronischer Bauelemente pro Tastschalter bzw. pro Spalte und Zeile benötigt. Im Ruhezustand soll die Schaltungsanordnung statisch, bei Drücken eines Tastschalters in dynamischem Betrieb arbeiten, damit z.B. in batteriebetriebenen Geräten (Fernsteuersender etc) die Batterie nur wenig belastet wird.

030026/0342 ₇

J.Renschke-1 Pl 988

Darstellung der Erfindung

Die Erfindung wird nun anhand der Figuren der Zeichnung näher erläutert.

Fig. 1 zeigt in Form eines schematisehen Schaltbilds ein Ausführungsbeispiel der Erfindung,

Fig. 2 zeigt verschiedene in Fig. 1 auftretende Signalformen und

Fig. 3 zeigt eine in CMOS-Technik ausgeführte Teilschaltung der Anordnung nach Fig. 1,

Im schematischen Schaltbild der Fig_f 1 sind der Einfachheit halber von den möglichen η Spaltenleitungen und m Zeilenleitungen einer rrrn-Tastschalteranordnung lediglich die Spaltenleitungen und η sowie die Zeilenleitungen 2 und m gezeigt. An den jeweiligen Kreuzungspunkten der Spalten- und Zeilenleitungen sind die Tastschalter angeordnet, die jeweils bei Drücken eine direkte galvanische Verbindung herbeiführen. In Fig. 1 sind am Kreuzungspunkt der Spalte 1 mit der Zeile 2 der Tastschalter und ferner die Tastschalter 32n, 3m1 und 3mn gezeigt.

Die Spaltenleitungeni ,, .n und Zeilenleituneprß . _r .m liegen jeweils über einen Widerstand am Schaltungsnullpunkt; in Fig. 1 sind somit die Zeilen-Widerstände 61, 6n sowie die Spalten-Widerstände 62, 6m gezeigt. Jede Spaltenleitung 2..,m liegt über den ersten elektronischen Spaltenschalter 41,..4n am Eingang des Spalteninverters 71...7n und über den zweiten elektronischen Spaltenschalter 51...5n an der Betriebsspannung U. In analoger Weise liegt jede Zeilenleitung 2.,.m über den ersten Zeilenschalter 42...4m am Eingang des Zeileninverters 72,..7m und über den zweiten elektronischen Zeilenschalter 52..,5m an der Betriebsspannung U. Den Spalten- und Zeileninvertern 71...7n;

30026/0342

J.Renschke-1 Fl 988

72...7m ist jeweils der hochohmig dimensionierte Halte-Inverter 81...8n; 82...8m antxparalleigeschaltet.

Die Ausgänge der Zeileninverter 72...7m sind mit jeweils einem Eingang des η Eingänge aufweisenden ersten NAND-Gatters 90 verbunden, an dessen Ausgang ein hier als Betätigungssignal B bezeichnetes Signal abgenommen werden kann. Dieses Signal tritt immer dann auf, wenn einer der Tastschalter gedruckt ist. Das Ausgangssignal des ersten NAND-Gatters 90 liegt ferner am einen Eingang des zweiten NAND-Gatters 91, dessen anderem Eingang ein Rechteck-Taktsignal T zugeführt ist. Das Ausgangssignal F des zweiten NAND-Gatters 91 ist den Steuereingängen der ersten Zeilenschalter 42...4m und der zweiten Spaltenschalter 51...5n zugeführt und liegt ferner am Eingang des Inverters 92, dessen Ausgangssignal F den Steuereingängen der ersten Spaltenschalter 41...4n und der zweiten Zeilenschalter 52...5m zugeführt ist.

In Fig. 1 ist die Schalterstellung der Zeilen- und Spaltenschalter so angegeben, wie sie bei nichtbetätigten Tastschaltern auftritt; dem entspricht in Fig. 2 der links vom senkrechten Pfeil gezeigte Signalverlauf. Das Ausgangssignal F hat somit H-Pegel und das Ausgangssignal F L-Pegel. (Der Η-Pegel ist der positivere, der L-Pegel der negativere zweier Binärpegel) .Alle Zeilenaus-gänge Z2...Zin haben somit ebenfalls Η-Potential, während alle Spaltenausgänge S1..,Sn denjenigen Schaltzustand aufweisen, der vor dem öffnen der ersten Spaltenschalter 41...4n vorhanden waren. Diesen Zustand halten die hochohmig dimensionierten Halte-Inverter 81...8n aufrecht. Tritt am Eingang des zugehörigen Zeilenb?.w. Spalteninverters ein neuer Binärsignal-Zustand auf, so behindert der hochohmige Halte-Inverter die Invertierung jedoch nicht. Im Ruhezustand der Tastschalter liegt somit am Ausgang des ersten NAND-Gatters 90 ein L-Pegel der in Verbindung mit

030026/0342 - 9 -

J.Renschke-1 Fl 988

dem zweiten NAND-Gatter 91 verhindert, daß das Taktsignal T an dessen Ausgang gelangt. Somit befindet sich das Signal F am Ausgang des zweiten NAND-Gatters 91 im Η-Zustand und das Signal F am Ausgang des Inverters 92 im L-Zustand, und damit sind die Zustände der ersten und zweiten Spalten- und Zeilenschalter genau definiert.

Mit dem .erwähnten Betätigungssignal B kann z.B. ein das Taktsignal T erzeugender Oszillator getrig'gert werden, so daß er erst bei Drücken eines Tastschalters sozusagen losläuft. Das Betätigungssignal B kann jedoch auch für andere Auslösezwecke benutzt werden.

Es sei nun angenommen, daß der Tastschalter 32it gedrückt wird. Dann gelangt über den geschlossenen Spaltenschalter 5n und den geschlossenen Zeilenschalter 42 die Betriebsspannung ü an den Eingang des Zeileninverters 72, und dessen Ausgangssignal Z2 nimmt den L-Pegel an. Damit wechselt der Zustand am Ausgang des ersten NAND-Gatters 90 vom L-Pegel in den H-Pegel, so daß das Taktsignal T in die beiden zweiphasigen Taktsignale F, F transformiert wird. Alle Schalter, die mit dem Signal F gesteuert sind (41, 4n, 52, 5m), werden geschlossen, und die mit dem Taktsignal F gesteuerten Schalter (42, 4m, 51, 5n) v/erden geöffnet. Über den Zeilenschalter 52 und den Spaltenschalter 4n gelangt die Betriebsspannung U an den Spalteninverter 7n, so daß dessen Ausgangssignal Sn den L-Pegel annimmt. Das zuvor Undefinierte Signal am Spaltenausgang S1 nimmt dann über den Widerstand 61 einen H-Pegel an. Bei weiteren Perioden des Taktsignals T ändert s.ich an den Zuständen der Spalten- und Zeilenausgänge nichts mehr, da die Spalten- und Zeileninverter, wie bereits erwähnt, über die Halte-Inverter stets in demjenigen Zustand verbleiben, der vor dem Schließen der ersten Spalten- und zweiten Zeilenschalter vorlag.

030026/0342

- 10 -

J.Renschke-1 Fl 988

Anstatt des aus dem jeweiligen Zeilen- bzw. Spalteninverter mit antiparallelgeschaltetem Halte-Inverter gebildeten Speichergliedes können auch andere Speicherzellen verwendet werden; sie müssen lediglich die Eigenschaft haben, den vorherigen Zustand für eine halbe Taktperiode des Taktsignals T zu speichern. Je nacli der Höhe der Frequenz dieses Taktsignals kann unter umständen ein einfaches RC-Glied ausreichend sein.

Es sei nun angenommen, daß zu einem beliebigen Zeitpunkt der Tastschalter 32n wieder gelöst wird. Dabei sind zwei Zustände möglich:

a) erster Zeilenschalter 42 geöffnet, zweiter Zeilenschalter geschlossen, erster Spaltenschalter 4n geschlossen, zweiter Spaltenschalter 5n geöffnet:

Da der Spa3 tenausgang Sn Η-Pegel aufweist und der Zeilenausgang Z2 ebenfalls auf Η-Pegel liegt, wird das Ende des Drückens des Tastschalters 32n nicht erkannt, und es erfolgt ein weiterer Zustandswechsel der Signale F, F. über den geschlossenen Zeilenschalter 52 gelangt nun auch das Zeilenausgangssignal Z2 in den Η-Zustand, und das erste NAND-Gatter nimmt L-Pegel, also das Signal für das Ende des Drückens, an,

b) Zeilenschalter 42 geschlossen, Zeilenschaltei: 52 geöffnet, Spaltenschalter 4n geöffnet, Spaltenschalter 5n geschlossen:

Das Zeilenausgangssignal Z2 nimmt sofort den Η-Zustand an und führt somit dazu, daß gleichzeitig das Betätigungssignal B den L-Zustand annimmt. Dabei bleibt das Ausgangs-signal Sn auf H-Pegel. Da jedoch das Betätigungsende in den meisten Fällen alle Funktionen sperrt, spielt dieser H-Zustand am Spaltenausgang Sn keine Rolle.

030026/0342 - n -

J.Renschke-1 Fl 988

Bei erneuter Betätigung eines beliebigen Tastschalters bleibt für die Dauer der ersten halben Taktperiode des Taktsignals T das Spaltensignal Sn auf Η-Pegel, was unter Umständen zu einer doppelten Auswertung dieses Signals in einer nachgeordneten Auswerteschaltung führen kann. Da derartige Auswerteschaltungen aber ohnehin meist mit einer Fehlerüberwachungsschaltung versehen sind, die bei lauter L-Pegelnan den Spaltenausgängen und bei mehr als einem Η-Pegel an den Spaltenausgängen oder bei entsprechenden Zuständen an den Zeilenausgängen ein einen Fehler signalisierendes Signal, liefert,-wird der unerwünschte ·.:-...

Zustand während der ersten halben Taktperiode erkannt und ggf.

für diesen Zeitraum nicht ausgenutzt. In diesem Fall kann das Fehlerkriterium der Zeilenausgänge auch als Betätigungserkennung entsprechend dem Betätigungssignal B verwendet werden, so daß das erste NAND-Gatter 90 entfallen kann.

Der im Ruhezustand über entweder die Spalten- oder die Zeilenwiderstände. fließende Strom kann gänzlich unterbunden werden, wenn diese Widerstände nicht direkt,sondern über zusätzliche elektronische Schalter mit dem Schaltungsnullpunkt verbunden werden, wobei die entsprechende Taktphase F, F zu deren Steuerung heranzuziehen ist. So muß beispielsweise der Widerstand 62 während des Η-Pegels des Taktsignals F am Schaltungsnullpunkt liegen.

In Fig. 3 ist für den Tastschalter 3mn und den Kreuzungspunkt der entsprechenden Spalten- und Zeilenleitungen eine Realisierung der erfindungsgemäßen Schaltungsanordnung in CMOS-Technik angegeben. Der erste Spaltenschalter 4n und der zweite Spaltenschalt.er 4m sowie die Widerstände 6n, 6m werden dabei durch N-Kanal-Transistoren gebildet, während der zweite Spaltenschalter 5n und dor zweite Zeilenschalter 5m jeweils von einem P-Kanal-Transistor gebildet werden. Die N-Kanal-Transistoren 4m, 6m und

0300-26/0342

- 12 -

J.Renschke-1 Fl 988

der P-Kanal-Tansistor 5m liegen am Signal F₁. also am Ausgang des Inverters 92 nach Fig. 1. Die M-Kanal-Iansistoren 4n_f 6n und der P-Kanal-'fiansistor 5n liegen dagegen am Taktsignal F_f also am Ausgang des zweiten KAKD-Gatters 91 nach Fig. 1. Diese Betriebsweise scheint nur formal im Widerspruch zu den Angaben des Patentanspruchs 1 und der Fig* 1 zu stehen, daß näjtilioh der erste Spaltenschalter 4n am Taktsignal F und der erste Zeilenschalter 42 am Taktsignal F zu liegen hat. Daß der N~Kanal-Transistor 4m dagegen in Fig. 3 am Taktsignal F und der N-Kanal-Transistor 4n am Taktsignal F liegen können, ist dadurch bedingt, daß diese Transistoren zu den Transistoren 5m, 5n komplementär sind und somit zu deren Steuerung auch die entgegengesetzte Taktphase benutzt werden kann. Bezüglich der Funktionsweise liegt also somit gerade kein Widerspruch vor.

Die Spalten- und Zeileninverter 7n, 7m mit den zugehörigen Halte-Invertern 8n, 8m sind übliche CMOS-Inverter, die hier nicht näher erläutert zu werden brauchen. Die hochohmige Dimensionierung der Haite-Inverter 8n, 8m ist durch entsprechende Wahl des Breiten-Längenverhältnisses des Kanals möglich.

2 Blatt Zeichnung mit 3 Figuren

030026/0342

Leerseite

Claims

DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG

FREIBURG I.BR.

J.Renschke-1 Fl 988

Patentansprüche

{1.)Schaltungsanordnung für eine Eingabetastatur elektronischer ^ Geräte mit in η Spalten und m Zeilen angeordneten, zwei Anschlüsse auf v/ei senden Tastschaltern, wobei jeder Tastschalter bei Betätigung eine der jeweiligen Spalte zugeordnete Spaltenleitung mit einer der jeweiligen Zeile zugeordneten Zeilenleitung direkt verbindet und die Schaltungsanordnung bezüglich der Spalten ein 1-aus-n- codiertes Signal und bezüglich der Zeilen ein 1-aus-m-codiertes Signal abgibt, gekennzeichnet durch folcjende Merkmale:

- jede Spalten- und jede Zeilenleitung (1...n; 2...m) liegt über einen Widerstand (61...6n; 62...6m) am Schaltungsnullpunkt,

Mo/bk - Fl 988

19. Dezember 1978 030026/0342 ORfQINAL INSPECTED

J.Renschke-1 Fl 988

- jede Spalteiileitung (1 , , .η) liegt über einen ersten elektronischen Spaltenschalter (41..,4n) am Eingang eines Spalteninverters (71..,7n) und über einen zweiten elektronischen Spaltenschalter (51...5n) an Betriebsspannung (U),

- jede Zoilenleitung (2,,,m) liegt über einen ersten elektro-· nischen Zeilenschalter (42,,. 4m) am Eingang eines Zeilen-inverters (72,,,7m) und über einen zweiten elektronischen Zeilenschalter (52,,.5m) an Betriebsspannung (U),

- jedem Spalten- und jedem Zeileninverter (71,.»7n; 72,_et7m) ist ein hochohmig dimensionierter Halte^-Inverter (81 , _{t t}8n;82 , , , 8m) antiparallelgeschaltet_f

- die Ausgänge der Zeileninverter (71,_tl7n) sind mit jeweils einem der η Eingänge eines ersten NAND-Gatters (90) verbunden,· dessen Ausgang am einen Eingang eines zweiten NAND-Gatters (71) liegt, an dessen anderem Eingang mindestens zeitweise ein Rechteck^-Taktsignal (T) liegt,

- dem Ausgang des zweiten NAND-Gatters (91) ist ein Inverter (92) nachgeschaltet,

·=- die Steuereingänge der ersten elektronischen Spalten-· schalter (41...4n) und der zweiten elektronischen Zeilenschalter (52,.,5m) liegen am Ausgang des Inverters (92) und

- die Steuereingänge der ersten elektronischen Zeilenschalter

(42«,.4m) und der zweiten elektronischen Spaltenschalter (51....¹Jn) liegen am Ausgang des zweiten NAND--Gatters (91),

2, In CMOS-Technik realisierte Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch folgende Merkmale;

- jeder erste Spaltenschalter (4n), jeder erste Zeilenschalter (4m) und jeder Widerstand (6n) ist durch einen N-Kanal-Transistor

030026/0342

J.Renschke-1 Fl 988

realisiert,

- die Gate-Anschlüsse der Transistoren der ersten und der zweiten Zeilenschalter (4m, 5m) und des der jeweiligen Zeile zugeordneten Widerstandes (6m) liegen am Ausgang des Inverters (92) und

- die Gate-Anschlüsse der Transistoren der ersten und der zweiten Spaltenschalter (4n, 5n) und des der jeweiligen Spalte zugeordneten Widerstandes (6n) liegen am Ausgang des zweiten NAND-Gatters (91) (Fig. 2).

3. Verwendung einer Schaltungsanordnung nach Anspruch 1, bei der Ultraschall- oder Infrarot-Fernsteuerung von Phono-, Rundfunk- oder Fernsehgeräten.

6/0342