DE2854934C3

DE2854934C3 - Schaltungsanordnung für eine Eingabetastatur

Info

Publication number: DE2854934C3
Application number: DE2854934A
Authority: DE
Inventors: Joachim Dipl.-Ing. 7835 Teningen Renschke
Original assignee: Deutsche ITT Industries GmbH
Current assignee: TDK Micronas GmbH
Priority date: 1978-12-20
Filing date: 1978-12-20
Publication date: 1981-08-13
Also published as: JPS6275527U; IT7928155A0; FR2444973A1; DE2854934A1; DE2854934B2; IT1193347B; IE48718B1; FR2444973B3; IE792463L; GB2038056A; JPS5587229A; GB2038056B

Description

2. Schaltungsanordnung nach Anspruch 1 zur Realisierung in CMOS-Technik, gekennzeichnet durch folgende Merkmale:

¹J

— jeder erste Spaltenschalter (4n), jeder erste Zellenschalter (4m) und jeder Widerstand (6n) ist durch einen N-Kanal-Transistor realisiert,

— die Gate-Anschlüsse der Transistoren der ersten und der zweiten Zellenschalter (4m, 5m) ^b" und des der jeweiligen Zeile zugeordneten Widerstandes (bm) liegen am Ausgang des Inverters (92) und

— die Gate-Anschlüsse der Transistoren der ersten und der zweiten Spaltenschalter (4n, 5n) ^f'⁵ und des der jeweiligen Spalte zugeordneten Widerstandes (6n) liegen am Ausgang des zweiten NAND-Gliedes(91)(Fig. 2).

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie bei der Ultraschall- oder Infrarot-Fernsteuerung von Phono-, Rundfunk- oder Fernsehgeräten verwendet wird.

Ai) Stand der Technik

Eine Vielzahl von elektronischen Geräten wird über eine Tastatur gesteuert, die im allgemeinen aus in Spalten und Zeilen angeordneten Tastschaltern besteht. Derartige Geräte sind beispielsweise elektronische Rechenmaschinen, elektronische Taschenrechner oder Fernsteueranordnungen für zum Beispiel Phono-, Rundfunk- oder Fernsehgeräte. Mit den Tastschaltern werden dabei während ihrer Betätigungszeit elektrische Verbindungen zwischen Eingangsleitungen hergestellt, die den erwähnten Zeilen und Spalten zugeordnet sein können. So ist in der Zeitschrift »IBM Technical Disclosure Bulletin«, Oktober 1966, Seiten 532/33 eine Tastaturschaltung für datenverarbeitende Systeme beschrieben, bei der die Information über den gerade gedrückten Tastschalter in einem 3-aus-8-Code dargeboten wird. Die Tastschalter selbst sind einfache zweipolige Schalter, die als Arbeitskontakt wirken. Jedem Tastschalter sind vier Entkoppeldioden zugeordnet, die ihn mit vier von neun Eingangsleitungen des datenvtrarbeitenden Systems verbinden, das seinerseits mittels Abtastsignalen die Tastatur laufend abfragt und somit einen gedrückten Tastschalter ermittelt. Die Anordnung arbeitet also in dynamischer Technik.

In der Zeitschrift »Electronic Engineering«, September 1976, Seite 36 ist ein anderes datenverarbeitendes System beschrieben, dessen Tastatur mit der integrierten Schaltung MC 14419 zusammenarbeitet, die in dem Datenbuch der Firma Motorola »Semiconductor Data Library«, Band 5, Serie B, 1976, Seiten 5-201 bis 5 — 204 näher beschrieben ist. Aus der dortigen F i g. 4 ist zu entnehmen, daß die Tastschalter entweder mit Doppelkontakten ausgerüstet sein müssen, da sie bei Betätigung eine Versorgungsspannung an die entsprechende Spalten- bzw. Zeilenleitung legen, oder daß ein Tastschalter mit Einfachkontakt vorgesehen werden kann, wenn er über zwei Dioden mit der jeweiligen Spalten- bzw. Zeilenleitung verbunden wird. Es ist klar, daß eine derartige Ausbildung bzw. eine derartige Beschallung der Tastschalter aufwenaiger ist als die nach der eingangs genannten Literaturstelle verwendbaren Tastschalter mit Einfachkontakt. Die erwähnte integrierte Schaltung MC 14419 enthält einen 2-aus-8-Codierer mit nachfolgendem Codewandler für eine binäre Dezimalcodierung (BCD-Code). Diese Schaltung arbeitet ebenfalls in dynamischer Technik, d. h. es ist ein Taktoszillator vorgesehen, der den Ablauf der Codebildung steuert.

Aus einem weiteren Datenblatt der Firma Motorola Semiconductors mit der Nr. E 175, Juni 1976 ist die in CMOS-Technik realisierte integrierte Schaltung MC 14422 P fur Fcrnstcucrscnder bekannt, die ebenfalls in dynamischer Technik arbeitet und hierzu einen Abtastoszillalor, eine Abtaststeuerschaltung und weitere Zusatzschaltungen enthält. Bei dieser Anordnung können ebenfalls einpolige Tastschalter verwendet werden. Ferner ist aus der Zeitschrift »Electronics«, 06.01.1977, Seiten 110 bis 112 eine Tastatur mit einfachen Tastschaltern bekannt, bei der die Ermittlung

der gedrückten Taste mittels des Mikroprozessors P 8 vorgenommen wird, wofür das entsprechende Programm in der Veröffentlichung angegeben ist.

Die beiden letztgenannten Literaturstellen zeigen somit Anordnungen, die mit einem auch für integrierte ϊ Schaltungen relativ großen Aufwand das Tastatur-Codier-Problem lösen. Insbesondere die letztgenannte Veröffentlichung mit dem Vorschlag, hierzu einen handelsüblichen Mikroprozessor zu benutzen, ist dann nicht realisierbar, wenn, wie beispielsweise bei den genannten Fernsteuerungen, in einer einzigen integrierten Schaltung sowohl die Tastatur-Codierung als auch die restliche Fernsteuersender-Schaltung untergebracht werden soll. In einem solchen Fall muß nämlich die Tastatur-Codierung mit möglichst wenig Kristaüfläche auskommen, damit für die eigentliche Funktion des Fernsteuersenders genügend Kristallflache der integrierten Schaltung nutzbar bleibt. Unter diesem Gesichtspunkt ist es also insbesondere abwegig, einen Mikroprozessor vorzusehen, da wesentliche Teile von ihm ungenutzt bleiben. Aber auch die erwähnte dynamische Technik ist zu aufwendig, um die gestellte Forderung zu erfüllen.

Schließlich ist eine Tastatur-Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1 aus der 2^r> Zeitschrift »IBM Technical Disclosure Bulletin«, Januar 1974, S. 2681/82 bekannt, die zur Erkennung des gedrückten Tastschalters rein statisch arbeitel.

Aufgabe _Jn

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung für eine Tastatur elektronischer Geräte entsprechend dem Oberbegriff des Anspruchs 1 so weiterzubilden, daß bei Verwendung von Tastschaltern mit zwei Anschlüssen und ohne zusätzliche Entkopplungsmaßnahmen die Schaltungsanordnung im Ruhezustand statisch und bei Drücken eines Tastschalters dynamisch arbeitet, wobei zur Reduzierung der bei der Integrierung erforderlichen Kristallfläche nur eine geringe Zahl elektronischer Bauelemente pro Tastschalter benötigt werden soll. Diese Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Eine vorteilhafte Weiterbildung für die Realisierung in der bekannten CMOS-Technik ist im Anspruch 2 und eine bevorzugte Verwendung in Anspruch 3 gekennzeichnet.

Darstellung der Erfindung

Ein Ausführunjrsbeispiel der Erfindung wird an Hand der Figuren der Zeichnung näher erläutert.

F i g. 1 zeigt in Form eines schematischen Schaltbilds ein Ausführungsbeispiel der Erfindung;

Fig. 2 zeigt verschiedene in Fig. 1 auftretende Signalformen und

Fig. 3 zeigt eine in CMOS-Technik ausgeführte Teilschaltung der Anordnung nach Fig. 1.

Im schematischen Schaltbild der Fig. 1 sind der Einfachheit halber von den möglichen η Spaltenleitungen und m Zeilenleitungen einer m ■ n-Tastschalteranordnung lediglich die Spaltenleitungen 1 und η sowie f>o die Zeilenleitungen 2 und m gezeigt. An den jeweiligen Kreuzungspunkten der Spalten- und Zeilenleitungen sind die Tastschalter angeordnet, die jeweils bei Drücken eine direkte galvanische Verbindung herbeiführen. In Fig. 1 sind am Kreuzungspunkt der Spalte 1 «>5 mit der Zeile 2 der Tastschalter 321 und ferner die Tastschalter 32/7,3m 1 und 3mn gezeigt.

Die Spaltenleitungen 1 ... η und Zeilenleitungen 2 ...

m liegen jeweils über einen Widerstand am Schaltungsnullpunkt; in F i g. 1 sind somit die Zeilen-Widerstände 61, 6n sowie die Spalten-Widerstände 62, 6m gezeigt Jede Spaltenleitung 2 ... m liegt über den ersten elektronischen Spaltenschalter 41... 4/7 am Eingang des Spalteninverters 71 ...Tn und über den zweiten elektronischen Spaltenschalter 51 ... Sn an der Betriebsspannung U. In analoger Weise liegt jede Zeilenleitung 2 ... m über den ersten Zeilenschalter 42 ... 4/77 am Eingang des Zeileninverters 72 ... Tm und über den zweiten elektronischen Zellenschalter 52 ... 5/77 an der Betriebsspannung U. Den Spalten- und Zeileninvertern 71 ... Tn; 72 ... Tm ist jeweils der hochohmig dimensionierte Halte-Inverter 81 ... 8/7;82 ... 8/77 antiparallelgeschaltet.

Die Ausgänge der Zeileninverter 72 ... Tm sind mit jeweils einem Eingang des η Eingänge aufweisenden ersten NAND-Gliedes 90 verbunden, an dessen Ausgang ein hier als Betätigungssignal B bezeichnetes Signal abgenommen werden kann. Dieses Signal tritt immer dann auf, wenn einer der Tastschalter gedruckt ist. Das Ausgangssignal des ersten NAND-Gliedes 90 liegt ferner am einen Eingang des zweiten NAND-Gliedes 91, dessen anderem Eingang ein Rechteck-Taktsignal Tzugeführt ist. Das Ausgangssignal Fdes zweiten NAND-Gatters 91 ist den Steuereingängen der ersten Zellenschalter 42... 4m und der zweiten Spaltenschalter 51 ... 5n zugeführt und liegt ferner am Eingang des Inverters 92, dessen Ausgangssignal F den Steuereingängen der ersten Spaltenschalter 41 ...An und der zweiten Zeilenschalter 52... 5/n zugeführt ist.

In Fig. 1 ist die Schalterstellung der Zeilen- und Spaltenschalter so angegeben, wie sie bei nichtbetätigten Tastschaltern auftritt; dem entspricht in Fig. 2 der links vom senkrechten Pfeil gezeigte Signalverlauf. Das Ausgangssignal Fhat somit H-Pegel und das Ausgangssignal FL-Pegel. (Der Η-Pegel ist der positivere, der L-Pegel der negativere zweier Binärpegel.) Alle Zeilenausgänge Z2 ... Zm haben somit ebenfalls Η-Potential, während alle Spaltenausgänge 51 ... 5/7 denjenigen Schaltzustand aufweisen, der vor dem Öffnen der ersten Spaltenschalter 41 ... 4/7 vorhanden war. Diesen Zustand halten die hochohmig dimensionierten Halte-Inverter 81 ... 8/7 aufrecht. Tritt am Eingang des zugehörigen Zeilen- bzw. Spalteninverters ein neuer Binärsignal-Zustand auf. so behindert der hochohmige Halte-Inverter die Invertierung jedoch nicht. Im Ruhezustand der Tastschalter liegt somit am Ausgang des ersten NAND-Gliedes 90 ein L-Pegel der in Verbindung mit dem zweiten NAND-Glied 91 verhindert, daß das Taktsignal T an dessen Ausgang gelangt. Somit befindet sich das Signal Farn Ausgang des zweiten NAND-Gliedes 91 im Η-Zustand und das Signal Farn Ausgang des Inverters 92 im L-Zustand, und damit sind die Zustände der ersten und zweiten Spalten- und Zeilenschalter genau definiert.

Mit dem erwähnten Betätigungssignal ßkann z. B. ein das Taktsignal T erzeugender Oszillator getriggert werden, so daß er erst bei Drücken eines Tastschalters sozusagen losläuft. Das Betätigungssignal B kann jedoch auch für andere Auslösezv.ecke benutzt werden.

Es sei nun angenommen, daß der Tastschalter 32/7 gedrückt wird. Dann gelangt über den geschlossenen Spaltenschalter 5n und den geschlossenen Zeilenschalter "*2 die Betriebsspannung U an den Eingang des Zeileninverters 72, und dessen Ausgangssignal Z 2 nimmt den L-Pegel an. Damit wechselt der Zustand am Ausgang des ersten NAND-Gliedes 90 vom L-Pegel in

IO

den Η-Pegel, so daß das Taktsignal T in die beiden zweiphasigen Taktsignale F, F transformiert wird. Alle Schalter, die mit dem Signal F gesteuert sind (41,4/7, 52, 5m), werden geschlossen, und die mit dem Taktsignal F gesteuerten Schalter (42, 4m, 51, 5n) werden geöffnet. Über den Zeilenschalter 52 und den Spaltenschalter 4/7 gelangt die Betriebsspannung t/an den Spalteninverter Tn, so daß dessen Ausgangssignal Sn den L-Pegel annimmt. Das zuvor Undefinierte Signal am Spaltenausgang 51 nimmt dann über den Widerstand 61 einen Η-Pegel an. Bei weiteren Perioden des Taktsignals T ändert sich an den Zuständen der Spalten- und Zeilenausgänge nichts mehr, da die Spalten- und Zeileninverter, wie bereits erwähnt, über die Halte-Inverter stets in demjenigen Zustand verbleiben, der vor dem Schließen der ersten Spalten- und zweiten Zellenschalter vorlag.

Anstatt des aus dem jeweiligen Zeilen- bzw. Spalteninverter mit antiparallelgeschaltetem

Halte-Inverter gebildeten Speichergliedes können auch andere Speicherzellen verwendet werden; sie müssen lediglich die Eigenschaft haben, den vorherigen Zustand für eine halbe Taktperiode des Taktsignals T zu speichern. Je nach der Höhe der Frequenz dieses Taktsignals kann unter Umständen ein einfaches RC-GWea ausreichend sein.

Es sei nun angenommen, daß zu einem beliebigen Zeitpunkt der Tastschalter 32/7 wieder gelöst wird. Dabei sind zwei Zustände möglich:

a) erster Zeilenschalter 42 geöffnet, zweiter Zeilenschalter 52 geschlossen, erster Spaltenschalter 4/7 geschlossen, zweiter Spaltenschalter 5n geöffnet:
Da der Spaltenausgang Sn Η-Pegel aufweist und der Zeilenausgang Z2 ebenfalls auf Η-Pegel liegt, wird das Ende des Drückens des Tastschalters 32n nicht erkannt, und es erfolgt ^in weiterer Zustandswechsel der Signale F, F. Über den geschlossenen Zeilenschalter 52 gelangt nun auch das Zeilenausgangssignal Z2 in den H-Zustand, und das erste NAND-Glied 90 nimmt L-Pegel, also das Signal für das Ende des Drückens, an.

b) Zellenschalter 42 geschlossen, Zeilenschalter 52 geöffnet. Spaltenschalter 4/7 geöffnet. Spaltenschalter 5n geschlossen:

Das Zeilenausgangssignal Z2 nimmt sofort den Η-Zustand an und führt somit dazu, daß gleichzeitig das Betätigungssignal B den L-Zustand annimmt. Dabei bleibt das Ausgangssignal Sn auf H-Pegel. Da jedoch das Betätigungsende in den meisten Fällen alle Funktionen sperrt, spielt dieser H-Zustand am Spaltenausgang Sn keine Rolle.

Bei erneuter Betätigung eines beliebigen Tastschalters bleibt für die Dauer der ersten halben Taktpenode des Taktsignals Tdas Spaltensignal Sn auf Η-Pegel, was unter Umständen zu einer doppelten

20

25

30

40

45

50 Auswertung dieses Signals in einer nachgeordneten Auswerteschaltung führen kann. Da derartige Auswerteschaltungen aber ohnehin meist mit einer Fehlerüberwachungsschaltung versehen sind, die bei lauter L-Pegeln an den Spaltenausgängen und bei mehr als einem Η-Pegel an den Spaltenausgängen oder bei entsprechenden Zuständen an den Zeilenausgängen ein einen Fehlei signalisierendes Signal liefert, wird der unerwünschte Zustand während der ersten halben Taktperiode erkannt und ggf. für diesen Zeitraum nicht ausgenutzt. In diesem Fall kann das Fehlerkriterium der Zeilenausgänge auch als Betätigungserkennung entsprechend dem Betätigungssignal B verwendet werden, so daß das erste NAND-Glied 90 entfallen kann.

Der im Ruhezustand über entweder die Spalten- oder die Zeilenwiderslände fließende Strom kann gänzlich unterbunden werden, wenn diese Widerstände nicht direkt, sondern über zusätzliche elektronische Schalter mit dem Schaltungsnullpunkt verbunden werden, wobei die entsprechende Taktphase F, F zu deren Steuerung heranzuziehen ist. So muß beispielsweise der Widerstand 62 während des Η-Pegels des Taktsignals F am Schaltungsnullpunkt liegen.

In Fig. 3 ist für den Tastschalter 3mn und den Kreuzungspunkt der entsprechenden Spalten- und Zeilenleitungen eine Realisierung der erfindungsgemäßen Schaltungsanordnung in CMOS-Technik angegeben. Der erste Spaltenschalter 4/7 und der zweite Spaltenschalter 4m sowie die Widerstände 6n, 6m werden dabei durch N-Kanal-Transistoren gebildet, während der zweite Spaltenschalter 5/7 und der zweite Zellenschalter 5m jeweils von einem P-Kanal-Transistor gebildet werden. Die N-Kanal-Transistoren 4m, 6m und der P-Kanal-Transistor 5m liegen am Signal F, also am Ausgang des Inverters 92 nach Fig. 1. Die N-Kanal-Transistoren 4n. 6/7 und der P-Kanal-Transistor 5/7 liegen dagegen am Taktsignal F. also am Ausgang des zweiten NAND-Gliedes 91 nach Fig. 1. Diese Betriebsweise scheint nur formal im Widerspruch zu den Angaben des Patentanspruchs 1 und der Fig. 1 zu stehen, daß nämlich der erste Spaltenschalter 4/7 am Taktsignal F und der erste Zellenschalter 42 am Taktsignal F zu liegen hat. Daß der N-Kanal-Transistor 4/77 dagegen in F i g. 3 am Taktsignal F und der N-Kanal-Transistor 4/7 am Taktsignal Fliegen können, ist dadurch bedingt, daß diese Transistoren zu den Transistoren 5m, 5n komplementär sind und somit zu deren Steuerung auch die entgegengesetzte Taktphase benutzt werden kann. Bezüglich der Funktionsweise liegt also somit gerade kein Widerspruch vor.

Die Spalten- und Zeileninverter Tn, Tm mit den zugehörigen Halte-Invertern 8/7, 8m sind übliche CMOS-Inverter, die hier nicht näher erläutert zu werden brauchen. Die hochohmige Dimensionierung der Halte-Inverter 8/7,8m ist durch entsprechende Wahl des Breiten-Längenverhältnisses des Kanals möglich.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung für eine Tastatur elektronischer Geräte mit in π Spalten und m Zeilen angeordneten, zwei Anschlüsse aufweisenden Tastschaltern, wobei jeder Tastschalter bei Betätigung eine der jeweiligen Spalte zugeordnete Spaltenleitung mit einer der jeweiligen Zeile zugeordneten Zeilenleitung direkt verbindet, jede Spaltenleitung mit einem elektronischen Spaltenschalter und jede Zeilenleitung mit einem elektronischen Zeilenschalter verbunden ist, jede Spalten- und jede Zeilenieitung über einen Widerstand am Schaltungsnullpunkt liegt und die Schaltungsanordnung bezug- lieh der Spalten ein l-aus-n-codiertes Signal und bezüglich der Zeilen ein 1-aus-m-codiertes Signal abgibt, gekennzeichnet durch folgende Merkmale:

— jede Spaltenleitung (1 ... n) liegt über einen "' ersten elektronischen Spaltenschalter (41... 4n) am Eingang eines Spalteninverters (71 ... Tn) und über einen zweiten elektronischen Spaitenschalter(51 ...5n)an Betriebsspannung(U),

— jede Zeilenleitung (2 ... m) liegt über einen " ersten elektronischen Zeilenschalter (42 ... 4m) am Eingang eines Zeileninverters (72 ... 7m) und über einen zweiten elektronischen Zeilenschalter (52... 5m)an Betriebsspannung (U),

— jedem Spalten- und jedem Zeileninverter (71... 7/7, 72 ... 7m) ist ein hochohmig dimensionierter Halte-Inverter (81 ... 8/7, 82 ... 8ίΤ7^ antiparallelgeschaltet,

— die Ausgänge der Zeileniviverter(72.. .Tm)sind mit jeweils einem der η Eingänge eines ersten NAND-Gliedes (90) verbunden, dessen Ausgang am einen Eingang eines zweiten NAND-Gliedes (91) liegt, an dessen anderem Eingang mindestens zeitweise ein Rechteck-Taktsignal CF; liegt,

— dem Ausgang des zweiten NAND-Gliedes (91) ist ein Inverter (92) nachgeschaltet,

— die Steuereingänge der ersten elektronischen Spaltenschalter (41 ... 4n) und der zweiten elektronischen Zeilenschalter (52 ... 5m) liegen am Ausgang des Inverters (92) und

—' die Steuereingänge der ersten elektronischen Zellenschalter (42 ... 4m) und der zweiten elektronischen Spaltenschalter(51 ...5n)liegen am Ausgang des zweiten NAND-Gliedes (91).